JPS6298639A - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JPS6298639A JPS6298639A JP23875785A JP23875785A JPS6298639A JP S6298639 A JPS6298639 A JP S6298639A JP 23875785 A JP23875785 A JP 23875785A JP 23875785 A JP23875785 A JP 23875785A JP S6298639 A JPS6298639 A JP S6298639A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- single crystal
- impurity layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に用いられる誘電体分離基板の
製造方法に関し特に誘電体分離島の深さの浅い高集積化
誘電体分離基板の製造方法に関する。
製造方法に関し特に誘電体分離島の深さの浅い高集積化
誘電体分離基板の製造方法に関する。
従来、この独の誘電体分離基板の製造方法においては、
単結晶シリコン基板の片面に溝を設け、この溝をうめる
ように支持基体となる誘電体を厚くこの面上に形成し、
単結晶シリコン基板を他の面から溝の底部まで除去する
ことによシ、誘電体に囲まれた島状の単結晶領域を形成
している。ここで単結晶シリコン基板を除去するのに、
研削や研磨が用いられている。
単結晶シリコン基板の片面に溝を設け、この溝をうめる
ように支持基体となる誘電体を厚くこの面上に形成し、
単結晶シリコン基板を他の面から溝の底部まで除去する
ことによシ、誘電体に囲まれた島状の単結晶領域を形成
している。ここで単結晶シリコン基板を除去するのに、
研削や研磨が用いられている。
上述した従来の製造方法は、単結晶シリコンの除去に機
械的な研削・研＠を用いていたため、これによって作製
された誘電体分離基板は単結晶の島状領域の深さも２０
μｍと深く、深さのばらつきも±５μｍと精度が粗いと
いう欠点がある。
械的な研削・研＠を用いていたため、これによって作製
された誘電体分離基板は単結晶の島状領域の深さも２０
μｍと深く、深さのばらつきも±５μｍと精度が粗いと
いう欠点がある。
本発明の誘電体分離基板の製造方法は、シリコン単結晶
ウェハーの片側面に分離溝を形成し、この片側面上に絶
縁用シリコン酸化膜を設け、このシリコン酸化膜上にシ
リコン多結晶層を積み支持体層を形成し、上記シリコン
単結晶ウェハーを上記片側面とは反対側の面から上記分
離溝が露出するまで除去し、上記支持体の一面に電気的
に絶縁された少なくとも２個以上のシリコン単結晶島を
形成する誘電体分離基板の製造方法において、分離溝形
成前に上記片側面と平行に高濃度不純物層を形成する工
程と、上記片側面とは反対側の面から前記単結晶ウェハ
ーを除去する際に前記高濃度不純物層をストッパーとす
る工程とを含むことを特徴とする。
ウェハーの片側面に分離溝を形成し、この片側面上に絶
縁用シリコン酸化膜を設け、このシリコン酸化膜上にシ
リコン多結晶層を積み支持体層を形成し、上記シリコン
単結晶ウェハーを上記片側面とは反対側の面から上記分
離溝が露出するまで除去し、上記支持体の一面に電気的
に絶縁された少なくとも２個以上のシリコン単結晶島を
形成する誘電体分離基板の製造方法において、分離溝形
成前に上記片側面と平行に高濃度不純物層を形成する工
程と、上記片側面とは反対側の面から前記単結晶ウェハ
ーを除去する際に前記高濃度不純物層をストッパーとす
る工程とを含むことを特徴とする。
次に本発明について図面を参照して説明する。
第１図（ａ）から（ｆｌは本発明の一実施例の製造工程
毎の縦断面図である。まず抵抗率Ωα以上のシリコン単
結晶ウェハー１にポロン、アンチモン、ヒ素等の不純物
をイオン注入し１０／ｃ＋ｄ以上の高濃度不純物層を形
成する、注入層を結晶中に入れであるので単結晶１′が
注入表面に残っている（第１図（ａ））。次に所望のパ
ターンをフォトリソグラフィー技術によシイオン注入面
に形成し、ドライエッチ又はアルカリ系のエツチング液
を用いたウェットエッチにより溝３を形成する（第１図
（ｂ））。
毎の縦断面図である。まず抵抗率Ωα以上のシリコン単
結晶ウェハー１にポロン、アンチモン、ヒ素等の不純物
をイオン注入し１０／ｃ＋ｄ以上の高濃度不純物層を形
成する、注入層を結晶中に入れであるので単結晶１′が
注入表面に残っている（第１図（ａ））。次に所望のパ
ターンをフォトリソグラフィー技術によシイオン注入面
に形成し、ドライエッチ又はアルカリ系のエツチング液
を用いたウェットエッチにより溝３を形成する（第１図
（ｂ））。
次いで熱酸化又は化学気相成長法により絶縁分離用酸化
膜４を形する（第１図（Ｃ））。次に８ｉＨ４゜５ｉＨ
２Ｃ１，、５ｉＨＣ１３、５ｉＣｌｎ等のエピタキシャ
ルガスを用いて多結晶シリコン層５を形成する（第１図
（ｄ））。第１図ｔｅｌは単結晶ウェハーを研削研磨に
より除去した後の図であるが面内精度は４′φウエハー
で５±μｍ程度しか得られず、島深さが１０μｍ以下の
ものはパターン出しができないことを示している。従っ
て、素子形成領域を完全に残すために単結晶シリコンウ
ェハーを数μｍ残しである。第１図（ｆｌは１０／ｄ以
上の高濃度不純物層でエツチングレートが小さくなるア
ルカリ系エツチング液によシ単結晶シリコンウェハー１
をエツチングした後の図である。すなわち、研削によっ
て残った単結晶シリコンをエツチング除去する際、この
高濃度不純物層をエツチングストツバ−として用いる。
膜４を形する（第１図（Ｃ））。次に８ｉＨ４゜５ｉＨ
２Ｃ１，、５ｉＨＣ１３、５ｉＣｌｎ等のエピタキシャ
ルガスを用いて多結晶シリコン層５を形成する（第１図
（ｄ））。第１図ｔｅｌは単結晶ウェハーを研削研磨に
より除去した後の図であるが面内精度は４′φウエハー
で５±μｍ程度しか得られず、島深さが１０μｍ以下の
ものはパターン出しができないことを示している。従っ
て、素子形成領域を完全に残すために単結晶シリコンウ
ェハーを数μｍ残しである。第１図（ｆｌは１０／ｄ以
上の高濃度不純物層でエツチングレートが小さくなるア
ルカリ系エツチング液によシ単結晶シリコンウェハー１
をエツチングした後の図である。すなわち、研削によっ
て残った単結晶シリコンをエツチング除去する際、この
高濃度不純物層をエツチングストツバ−として用いる。
この後高濃度不純物層２はフッ酸−硝酸系の液でエツチ
ングするか又はボリッシーレートが０．１〜０．５μ皐
度の仕上げ用のポリッシュで除去すればよい。第２図は
本発明の第２の実施例の製造工程毎の縦断面図である。
ングするか又はボリッシーレートが０．１〜０．５μ皐
度の仕上げ用のポリッシュで除去すればよい。第２図は
本発明の第２の実施例の製造工程毎の縦断面図である。
単結晶島の深さを数μｍ必要する場合の実施例であり、
抵抗率１Ω儒以上の単結晶シリコンウェハー１表面にボ
ロン、アンチモン、ヒ素等の不純物を拡散又はイオン注
入して高濃度不純物層を形成しく第２図（ａｌ ’）
、上記高濃度不純物層の上に所望の抵抗率の単結晶６を
エピタキシャル成長する（第２図（ｂ））。
抵抗率１Ω儒以上の単結晶シリコンウェハー１表面にボ
ロン、アンチモン、ヒ素等の不純物を拡散又はイオン注
入して高濃度不純物層を形成しく第２図（ａｌ ’）
、上記高濃度不純物層の上に所望の抵抗率の単結晶６を
エピタキシャル成長する（第２図（ｂ））。
このエピタキシャル層の厚さが単結晶島の深さとなる。
第２図ｔｅｌ以降は第１図の説明と同じであるので省略
する。
する。
第３図は本発明による第３の実施例であシ、第１図又は
第２図に示す製造工程によシ形成された誘電体分離基板
の単結晶島形成面に所望のパターンをフォトリソグラフ
ィー技術によシ形成し単結晶ウェハー又はエピタキシャ
ル成長層とは反対導電型の不純物をイオン注入又は拡散
し、相補型の誘電体分離基板を示している。例えは単結
晶ウェハー１又はエピタキシャル層６がη型の場合Ｐ型
の不純物ボロンやガリウムアルミ号をイオン注入又は拡
散してＰ型の島７を形成する。この後、公知のＣＭＯ８
形成技術によりフィールド酸化膜８ｎ型拡散層９．Ｐ型
拡散 １０．ゲート酸化膜１１、ポリシリゲート１２．
アルミ等の金属配線１３を形成し集積回路を作成する。
第２図に示す製造工程によシ形成された誘電体分離基板
の単結晶島形成面に所望のパターンをフォトリソグラフ
ィー技術によシ形成し単結晶ウェハー又はエピタキシャ
ル成長層とは反対導電型の不純物をイオン注入又は拡散
し、相補型の誘電体分離基板を示している。例えは単結
晶ウェハー１又はエピタキシャル層６がη型の場合Ｐ型
の不純物ボロンやガリウムアルミ号をイオン注入又は拡
散してＰ型の島７を形成する。この後、公知のＣＭＯ８
形成技術によりフィールド酸化膜８ｎ型拡散層９．Ｐ型
拡散 １０．ゲート酸化膜１１、ポリシリゲート１２．
アルミ等の金属配線１３を形成し集積回路を作成する。
以上説明したように本発明の誘電体分離基板の大造方法
においては、高磯度不純物層を単結晶ウェハーを除去す
る際のストッパーとすることにより島深さ精度が±２μ
ｍ程度とよく、結晶性のよい誘電体分離基板ができ、特
に島深さの浅い高集積度の誘電体分離基板を作ることが
できる効果がある。
においては、高磯度不純物層を単結晶ウェハーを除去す
る際のストッパーとすることにより島深さ精度が±２μ
ｍ程度とよく、結晶性のよい誘電体分離基板ができ、特
に島深さの浅い高集積度の誘電体分離基板を作ることが
できる効果がある。
第１図は本発明の一実施例の製造工程毎の縦断面図、第
２図は本発明の他の実施例の製造工程毎の縦断面図、第
３図は本発明により作製された相補型ＭＯ８の縦断面図
。 １・・・・・単結晶シリコンウェハ、２．２’・・・・
高磯度不純物層、３・・−溝、４，８．１１・・・・・
酸化膜、５．１２・・・ 多結晶シリコン、６・・・・
単結晶エピタキシャル層、７・・・・・１，６とは逆導
電型の単結晶島、１３ ・・ｋｌ配線。
２図は本発明の他の実施例の製造工程毎の縦断面図、第
３図は本発明により作製された相補型ＭＯ８の縦断面図
。 １・・・・・単結晶シリコンウェハ、２．２’・・・・
高磯度不純物層、３・・−溝、４，８．１１・・・・・
酸化膜、５．１２・・・ 多結晶シリコン、６・・・・
単結晶エピタキシャル層、７・・・・・１，６とは逆導
電型の単結晶島、１３ ・・ｋｌ配線。
Claims (3)
- （１）シリコン多結晶ウェハーの片側面に分離溝を形成
し、前記片側面上に絶縁用シリコン酸化膜を設け、該シ
リコン酸化膜上にシリコン多結晶層を積み支持体層を形
成し、前記シリコン多結晶ウェハーを前記片側面とは反
対側の面から前記分離溝が露出するまで除去し、前記支
持体の一面に電気的に絶縁された少なくとも２個以上の
シリコン多結晶島を形成する誘電体分離基板の製造方法
において、前記分離溝形成前に前記片側面と平行に高濃
度不純物層を形成する工程と、前記片側面とは反対側の
面から前記多結晶ウエハーを除去する際に前記高濃度不
純物層をストツパーとする工程とを含むことを特徴とす
る誘電体分離基板の製造方法。 - （２）前記高濃度不純物層を形成した後、前記シリコン
多結晶ウェハーの前記片側面に多結晶エピタキシヤル成
長を行つことを特徴とする特許請求の範囲第１項記載の
誘電体分離基板の製造方法。 - （３）前記２個以上のシリコン多結晶島の少くとも１個
の島に前記多結晶ウエハー又は前記多結晶エピタキシヤ
ル成長層とは反対導電型の不純物を拡散又はイオン注入
することを特徴とする特許請求の範囲第１項記載の誘電
体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23875785A JPS6298639A (ja) | 1985-10-24 | 1985-10-24 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23875785A JPS6298639A (ja) | 1985-10-24 | 1985-10-24 | 誘電体分離基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6298639A true JPS6298639A (ja) | 1987-05-08 |
Family
ID=17034812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23875785A Pending JPS6298639A (ja) | 1985-10-24 | 1985-10-24 | 誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6298639A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02257652A (ja) * | 1989-03-30 | 1990-10-18 | Oki Electric Ind Co Ltd | 誘電体分離基板の製造方法 |
| JPH0621206A (ja) * | 1992-04-30 | 1994-01-28 | Internatl Business Mach Corp <Ibm> | シリコン・メサの形成方法、集積回路の形成方法 |
-
1985
- 1985-10-24 JP JP23875785A patent/JPS6298639A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02257652A (ja) * | 1989-03-30 | 1990-10-18 | Oki Electric Ind Co Ltd | 誘電体分離基板の製造方法 |
| JPH0621206A (ja) * | 1992-04-30 | 1994-01-28 | Internatl Business Mach Corp <Ibm> | シリコン・メサの形成方法、集積回路の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4968628A (en) | Method of fabricating back diffused bonded oxide substrates | |
| US3938176A (en) | Process for fabricating dielectrically isolated semiconductor components of an integrated circuit | |
| JPH01179342A (ja) | 複合半導体結晶体 | |
| US4579625A (en) | Method of producing a complementary semiconductor device with a dielectric isolation structure | |
| KR100582147B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JPH0715942B2 (ja) | 集積回路基板の製造方法 | |
| JPS6298639A (ja) | 誘電体分離基板の製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JP2721265B2 (ja) | 半導体基板の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JPH0370155A (ja) | 誘電体分離型半導体装置の製造方法 | |
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPS61232623A (ja) | 半導体装置の製造方法 | |
| JPS62130537A (ja) | 集積回路の素子間分離方法 | |
| GB1061060A (en) | Semiconductor structure and method | |
| KR100312981B1 (ko) | 본딩형실리콘이중막웨이퍼제조방법 | |
| JPH01238033A (ja) | 誘電体分離型半導体基板及びその製造方法 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS60189235A (ja) | 半導体装置の製造方法 | |
| JPS61177744A (ja) | 半導体集積回路用基板の製造方法 | |
| JPH1022378A (ja) | 張り合わせ誘電体分離基板の製造方法 | |
| JPS6226181B2 (ja) | ||
| JPS6244417B2 (ja) | ||
| JPS584972A (ja) | 半導体装置の製造方法 | |
| JPH02126650A (ja) | 誘電体分離半導体装置の製造方法 |