JPH0621206A - シリコン・メサの形成方法、集積回路の形成方法 - Google Patents
シリコン・メサの形成方法、集積回路の形成方法Info
- Publication number
- JPH0621206A JPH0621206A JP5095698A JP9569893A JPH0621206A JP H0621206 A JPH0621206 A JP H0621206A JP 5095698 A JP5095698 A JP 5095698A JP 9569893 A JP9569893 A JP 9569893A JP H0621206 A JPH0621206 A JP H0621206A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gauge
- mesa
- silicon
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 43
- 239000010703 silicon Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims description 35
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- 239000000126 substance Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005498 polishing Methods 0.000 claims description 65
- 150000004767 nitrides Chemical class 0.000 claims description 41
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 abstract description 19
- 239000013078 crystal Substances 0.000 abstract description 2
- 241000931526 Acer campestre Species 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 76
- 235000012431 wafers Nutrition 0.000 description 19
- 238000007517 polishing process Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002848 electrochemical method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32105—Oxidation of silicon-containing layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、ポリシリコンがすべて酸化
されたときに、一時的ポリシリコン層の酸化が停止し
て、研磨ゲージ厚の精密さを維持することにある。 【構成】 本発明によるＳＯＩウェーハは、１組のメサ
中にある間隔で形成され、その間に一時的ポリシリコン
層が精密に制御された厚みに付着された、初期厚みを有
するデバイス層を有する。このポリシリコンは、自己制
限式工程で、初期厚みよりはるかに薄い酸化物エッチ・
ストップに完全に変換される。メサは、新しい酸化物の
上面の高さと同じになるまで薄くされる。エッチ・スト
ップ層は除去されず、最終的回路中で、メサ間の絶縁層
分離を行うとともに、研磨工程を停止する時間を決定す
るための目視ゲージとしても機能する。
されたときに、一時的ポリシリコン層の酸化が停止し
て、研磨ゲージ厚の精密さを維持することにある。 【構成】 本発明によるＳＯＩウェーハは、１組のメサ
中にある間隔で形成され、その間に一時的ポリシリコン
層が精密に制御された厚みに付着された、初期厚みを有
するデバイス層を有する。このポリシリコンは、自己制
限式工程で、初期厚みよりはるかに薄い酸化物エッチ・
ストップに完全に変換される。メサは、新しい酸化物の
上面の高さと同じになるまで薄くされる。エッチ・スト
ップ層は除去されず、最終的回路中で、メサ間の絶縁層
分離を行うとともに、研磨工程を停止する時間を決定す
るための目視ゲージとしても機能する。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン・オン・イン
シュレータ（ＳＯＩ）集積回路に関するものであり、詳
細には、下層の二酸化シリコンの絶縁層の上に設けた単
結晶シリコンの薄いデバイス層中にトランジスタが形成
されたＳＯＩ集積回路に関するものである。
シュレータ（ＳＯＩ）集積回路に関するものであり、詳
細には、下層の二酸化シリコンの絶縁層の上に設けた単
結晶シリコンの薄いデバイス層中にトランジスタが形成
されたＳＯＩ集積回路に関するものである。
【０００２】
【従来の技術】ＳＯＩ集積回路の分野では、十分に薄い
デバイス層を形成することが問題であることが知られて
いる。下層の酸化物絶縁層と上部デバイス層を形成する
従来の方法では、厚みが約２μｍのデバイス層が形成さ
れる。完全に空乏化された電界効果トランジスタを形成
し、デバイスのキャパシタンスを減少させるためには、
０．１μｍ以下の層を形成することが望ましい。
デバイス層を形成することが問題であることが知られて
いる。下層の酸化物絶縁層と上部デバイス層を形成する
従来の方法では、厚みが約２μｍのデバイス層が形成さ
れる。完全に空乏化された電界効果トランジスタを形成
し、デバイスのキャパシタンスを減少させるためには、
０．１μｍ以下の層を形成することが望ましい。
【０００３】先に形成したデバイス層の厚みを減少させ
る様々な方法が提案されている。米国特許第４５５４０
５９号明細書には、エッチングを使用してデバイス層を
最初の厚みより薄くする、電気化学的方法が記載されて
いる。米国特許第４１７７０９４号明細書には、下層の
基板をエッチングによって完全に除去する方法が記載さ
れている。いずれの方法も、厚みが十分に均一な薄層を
形成する点では満足なものではない。
る様々な方法が提案されている。米国特許第４５５４０
５９号明細書には、エッチングを使用してデバイス層を
最初の厚みより薄くする、電気化学的方法が記載されて
いる。米国特許第４１７７０９４号明細書には、下層の
基板をエッチングによって完全に除去する方法が記載さ
れている。いずれの方法も、厚みが十分に均一な薄層を
形成する点では満足なものではない。
【０００４】米国特許第４７３５６７９号明細書には、
研磨ストップ層と化学機械式研磨法を使用して、シリコ
ンを研磨ストップ層の厚みまで薄くする方法が開示され
ている。この明細書は、超硬金属の研磨ストップ層とリ
フトオフ技術を使用して、研磨すべきシリコン表面から
金属を除去する技術を開示している。
研磨ストップ層と化学機械式研磨法を使用して、シリコ
ンを研磨ストップ層の厚みまで薄くする方法が開示され
ている。この明細書は、超硬金属の研磨ストップ層とリ
フトオフ技術を使用して、研磨すべきシリコン表面から
金属を除去する技術を開示している。
【０００５】
【発明が解決しようとする課題および課題を解決するた
めの手段】本発明は、ＳＯＩウェーハを形成する改良さ
れた方法に関するものである。この方法では、１組のメ
サ中に、ある間隔で初期厚みのデバイス層を形成させ、
その間にポリシリコンの一時的ゲージ層を、精密に制御
された厚みに付着させる。このポリシリコンを完全に酸
化して、酸化物研磨ゲージを形成する。分離されたシリ
コン・メサは、メサが新しい酸化物の上面の高さと等し
くなるまで、化学機械式研磨で薄くする。
めの手段】本発明は、ＳＯＩウェーハを形成する改良さ
れた方法に関するものである。この方法では、１組のメ
サ中に、ある間隔で初期厚みのデバイス層を形成させ、
その間にポリシリコンの一時的ゲージ層を、精密に制御
された厚みに付着させる。このポリシリコンを完全に酸
化して、酸化物研磨ゲージを形成する。分離されたシリ
コン・メサは、メサが新しい酸化物の上面の高さと等し
くなるまで、化学機械式研磨で薄くする。
【０００６】本発明の特徴は、ポリシリコンがすべて酸
化物に変換された時、ポリシリコンの一時層の酸化が停
止して、研磨ゲージの厚みの精密度が維持される、自己
制限法を使用することにある。
化物に変換された時、ポリシリコンの一時層の酸化が停
止して、研磨ゲージの厚みの精密度が維持される、自己
制限法を使用することにある。
【０００７】本発明の他の特徴は、酸化物研磨ゲージ層
を、メサ間の誘電分離のための分離層としても、研磨工
程を終了する時を決定するための目視ゲージとしても使
用することにある。
を、メサ間の誘電分離のための分離層としても、研磨工
程を終了する時を決定するための目視ゲージとしても使
用することにある。
【０００８】本発明の他の特徴は、上面の平面性を低下
させるおそれのある酸化物またはシリコンの過度の除去
を防止するため、メサのない広い領域にのみ、窒化物の
保護層を使用することにある。
させるおそれのある酸化物またはシリコンの過度の除去
を防止するため、メサのない広い領域にのみ、窒化物の
保護層を使用することにある。
【０００９】
【実施例】図１は、バルク・シリコン基板１０の上の、
ＳＯＩ酸化物層２０と、デバイス層３０を示す、ウェー
ハの一部の断面図である。この段階でのウェーハは、酸
化物層２０を含めて、一方または両方に初期酸化物表面
を有する２枚のウェーハを接着するウェーハ・ボンディ
ングなどの、従来の技術によって形成したものである。
このようなＳＯＩウェーハは、信越半導体など、いくつ
かの業者から市販されている。
ＳＯＩ酸化物層２０と、デバイス層３０を示す、ウェー
ハの一部の断面図である。この段階でのウェーハは、酸
化物層２０を含めて、一方または両方に初期酸化物表面
を有する２枚のウェーハを接着するウェーハ・ボンディ
ングなどの、従来の技術によって形成したものである。
このようなＳＯＩウェーハは、信越半導体など、いくつ
かの業者から市販されている。
【００１０】デバイス層３０は、トランジスタをその中
に形成するエピタキシアル単結晶デバイス層である。図
１では、この層は、通常の反応性イオン・エッチングに
より、メサを包囲し酸化物層２０まで延びる１組の狭い
トレンチ３２によって１組のメサ４０に分離されてお
り、トレンチ３２は酸化物の底面を有する。この反応性
イオン・エッチングでは、ＨＢｒ／Ｃｌ2／Ｈｅ／Ｏ2を
使用する。デバイス層の初期表面を破線３１で示す。デ
バイス層の公称厚みが２μｍ、トレンチ幅が１μｍの場
合、メサ分離トレンチのアスペクト比は２：１と妥当な
値であり、付着した材料は容易にトレンチを均一に充填
することができる。
に形成するエピタキシアル単結晶デバイス層である。図
１では、この層は、通常の反応性イオン・エッチングに
より、メサを包囲し酸化物層２０まで延びる１組の狭い
トレンチ３２によって１組のメサ４０に分離されてお
り、トレンチ３２は酸化物の底面を有する。この反応性
イオン・エッチングでは、ＨＢｒ／Ｃｌ2／Ｈｅ／Ｏ2を
使用する。デバイス層の初期表面を破線３１で示す。デ
バイス層の公称厚みが２μｍ、トレンチ幅が１μｍの場
合、メサ分離トレンチのアスペクト比は２：１と妥当な
値であり、付着した材料は容易にトレンチを均一に充填
することができる。
【００１１】２つのトレンチ幅を図に示す。１組の標準
幅のメサ分離トレンチ３２は、通常通り、集積回路上で
デバイス密度が最大になるように、設計規則で許容され
る限り小さく設定する。トレンチ３５は、何本かの相互
接続線が走る区域、または広い空間を必要とするその他
の区域に使用する。本発明が解決しようとする問題の１
つは、材料を除去しすぎて、ウェーハの表面がメサ同士
が近接している場所よりも低くなって、研磨工程でトレ
ンチ３５などの広い区域が「ディッシング（皿形に凹
む）」されるのを防止する問題である。この説明では、
広い区域は、幅が５μｍを超えるものとする。
幅のメサ分離トレンチ３２は、通常通り、集積回路上で
デバイス密度が最大になるように、設計規則で許容され
る限り小さく設定する。トレンチ３５は、何本かの相互
接続線が走る区域、または広い空間を必要とするその他
の区域に使用する。本発明が解決しようとする問題の１
つは、材料を除去しすぎて、ウェーハの表面がメサ同士
が近接している場所よりも低くなって、研磨工程でトレ
ンチ３５などの広い区域が「ディッシング（皿形に凹
む）」されるのを防止する問題である。この説明では、
広い区域は、幅が５μｍを超えるものとする。
【００１２】本発明が解決しようとする問題は、メサ４
０の厚みを精密に制御できる形で減少させ、同時にこれ
らを電気的に分離することである。厚みを減少させる従
来の方法は、所定の時間エッチングするなど、いくつか
の方法に基づいている。周知のように、時間を決めたエ
ッチングは、工程にばらつきがあるため信頼性がない。
関連する問題は、機械研磨式技術を使用する場合、最終
のウェーハの上面を実質的に平坦に保つことである。本
発明で用いた方法は、厚みを精密に制御した、２つの機
能を有する層を使用することである。厚みを精密に制御
することによって、この層をメサの厚みゲージとして使
用できるようになる。これはまた、絶縁層分離層にも働
き、研磨工程の完了後も除去されない。
０の厚みを精密に制御できる形で減少させ、同時にこれ
らを電気的に分離することである。厚みを減少させる従
来の方法は、所定の時間エッチングするなど、いくつか
の方法に基づいている。周知のように、時間を決めたエ
ッチングは、工程にばらつきがあるため信頼性がない。
関連する問題は、機械研磨式技術を使用する場合、最終
のウェーハの上面を実質的に平坦に保つことである。本
発明で用いた方法は、厚みを精密に制御した、２つの機
能を有する層を使用することである。厚みを精密に制御
することによって、この層をメサの厚みゲージとして使
用できるようになる。これはまた、絶縁層分離層にも働
き、研磨工程の完了後も除去されない。
【００１３】図２は、追加の２つの層を付着させた後の
同じ部分の断面を示す。多結晶シリコン（ポリシリコ
ン）のゲージ層４２が、ウェーハ全体に、トレンチ３２
の底部だけでなくメサの上面および側面にも付着されて
いる。このゲージ層は、たとえば６００Åのゲージ厚で
ある。そして、ゲージ層上に厚みが３００〜１０００Å
の窒化シリコンの第２の層を形成した後、方向性である
だけでなく、シリコン上の窒化物を優先的にエッチング
する、ＣＨＦ3などによる方向性エッチングを行う。こ
の種のエッチングは、水平面上の窒化物を除去するが、
窒化物の側壁４４を残す。側壁４４は、次の酸化工程中
でメサの側面上のポリシリコンを保護する働きをする。
同じ部分の断面を示す。多結晶シリコン（ポリシリコ
ン）のゲージ層４２が、ウェーハ全体に、トレンチ３２
の底部だけでなくメサの上面および側面にも付着されて
いる。このゲージ層は、たとえば６００Åのゲージ厚で
ある。そして、ゲージ層上に厚みが３００〜１０００Å
の窒化シリコンの第２の層を形成した後、方向性である
だけでなく、シリコン上の窒化物を優先的にエッチング
する、ＣＨＦ3などによる方向性エッチングを行う。こ
の種のエッチングは、水平面上の窒化物を除去するが、
窒化物の側壁４４を残す。側壁４４は、次の酸化工程中
でメサの側面上のポリシリコンを保護する働きをする。
【００１４】図３は、たとえば水蒸気中９００℃で４５
分間、窒化物の側壁４４で保護されていないポリシリコ
ン層４２の厚み全体を酸化して、メサの上面およびトレ
ンチ内に酸化物の研磨ゲージ層４５を形成した状態を示
す。層４５は、研磨工程後に最終のメサ厚みとなる、研
磨ゲージ厚を有する。上記ポリシリコン層４２の酸化工
程が自己制限であることは、本発明の有利な特徴であ
る。絶縁層２０も酸化物であるため、ゲージ層４２の酸
化はクリティカルな工程ではない。時間を決めた酸化工
程では、厚みゲージの精密さを失う危険を冒すことな
く、大きな余裕を得ることができる。
分間、窒化物の側壁４４で保護されていないポリシリコ
ン層４２の厚み全体を酸化して、メサの上面およびトレ
ンチ内に酸化物の研磨ゲージ層４５を形成した状態を示
す。層４５は、研磨工程後に最終のメサ厚みとなる、研
磨ゲージ厚を有する。上記ポリシリコン層４２の酸化工
程が自己制限であることは、本発明の有利な特徴であ
る。絶縁層２０も酸化物であるため、ゲージ層４２の酸
化はクリティカルな工程ではない。時間を決めた酸化工
程では、厚みゲージの精密さを失う危険を冒すことな
く、大きな余裕を得ることができる。
【００１５】酸化工程中の厚みの増大を考慮して、ポリ
シリコン層４２を、酸化物層４５に必要な厚みの約５０
％の厚みに形成する。本発明の自己制限性を維持するた
めに、埋込酸化物が、ポリシリコン層４２が完全に酸化
された後の酸化物の成長を防止するのに十分な厚みを持
つ実質的に１００％のＳｉＯ2である、ＳＯＩウェーハ
を使用する必要がある。ＳＩＭＯＸ法（注入した酸素が
シリコンと反応する）で形成したＳＯＩウェーハは、こ
のような方法で形成した絶縁層が一般にかなりの量の残
留未反応シリコンを含有し、それ以降の酸化を停止させ
ないので、適当ではない。
シリコン層４２を、酸化物層４５に必要な厚みの約５０
％の厚みに形成する。本発明の自己制限性を維持するた
めに、埋込酸化物が、ポリシリコン層４２が完全に酸化
された後の酸化物の成長を防止するのに十分な厚みを持
つ実質的に１００％のＳｉＯ2である、ＳＯＩウェーハ
を使用する必要がある。ＳＩＭＯＸ法（注入した酸素が
シリコンと反応する）で形成したＳＯＩウェーハは、こ
のような方法で形成した絶縁層が一般にかなりの量の残
留未反応シリコンを含有し、それ以降の酸化を停止させ
ないので、適当ではない。
【００１６】図３で、次に窒化物の側壁４４を高温のリ
ン酸でエッチングし、広いトレンチ３５内に、任意選択
で厚みが１０００Åの窒化物の研磨ストップ層４７を付
着させ、メサの付近で除去する。ＣＦ4＋Ｏ2による等方
性プラズマ・エッチングを使用して、標準のフォトリソ
グラフィ手段によりメサの近くの窒化物層４７を除去す
る。このエッチングでは、ポリシリコンのゲージ層４２
の一部または全部を除去してもしなくてもよい。さらに
精密な除去が望まれる場合は、図１に層３４として示す
ような薄い酸化物（１５０Å）を、メサ４０のパターン
形成後、ポリシリコン層４２の付着前にメサ４０上に成
長させる。これにより、メサ４０のエッチングが防止さ
れるが、ポリシリコンは完全に除去される。
ン酸でエッチングし、広いトレンチ３５内に、任意選択
で厚みが１０００Åの窒化物の研磨ストップ層４７を付
着させ、メサの付近で除去する。ＣＦ4＋Ｏ2による等方
性プラズマ・エッチングを使用して、標準のフォトリソ
グラフィ手段によりメサの近くの窒化物層４７を除去す
る。このエッチングでは、ポリシリコンのゲージ層４２
の一部または全部を除去してもしなくてもよい。さらに
精密な除去が望まれる場合は、図１に層３４として示す
ような薄い酸化物（１５０Å）を、メサ４０のパターン
形成後、ポリシリコン層４２の付着前にメサ４０上に成
長させる。これにより、メサ４０のエッチングが防止さ
れるが、ポリシリコンは完全に除去される。
【００１７】この結果を図３の断面図に示すが、酸化物
層４５は、メサ４０の上面と、層４７が除去された、メ
サの近くの小さな水平部分で露出している。ポリシリコ
ン層４２が（窒化物４７のパターン形成中にエッチング
によって除去されなければ）メサの側壁上に露出し、研
磨工程中のディッシングを防止するために、窒化物を保
護する層４７が広いトレンチ３５上に存在する。
層４５は、メサ４０の上面と、層４７が除去された、メ
サの近くの小さな水平部分で露出している。ポリシリコ
ン層４２が（窒化物４７のパターン形成中にエッチング
によって除去されなければ）メサの側壁上に露出し、研
磨工程中のディッシングを防止するために、窒化物を保
護する層４７が広いトレンチ３５上に存在する。
【００１８】"A New Planarization Technique, Using
a Combination of RIE and Chemical Mechanical Polis
h (CMP)"、Technical Digest of the 1989 IEDM、p.61
に記載されているような一連の化学機械式研磨工程を使
用して、メサ４０中の露出した酸化物とシリコンを除去
する。この工程は、メサの厚みが実質的に層４５の研磨
ゲージ厚と等しくなるまで続ける。メサ４０の上面と酸
化物４５の高さの差を研磨工程の弁別手段として使用す
る。周知のように機械研磨式工程は、進行状況のチェッ
クのため定期的に中断する。
a Combination of RIE and Chemical Mechanical Polis
h (CMP)"、Technical Digest of the 1989 IEDM、p.61
に記載されているような一連の化学機械式研磨工程を使
用して、メサ４０中の露出した酸化物とシリコンを除去
する。この工程は、メサの厚みが実質的に層４５の研磨
ゲージ厚と等しくなるまで続ける。メサ４０の上面と酸
化物４５の高さの差を研磨工程の弁別手段として使用す
る。周知のように機械研磨式工程は、進行状況のチェッ
クのため定期的に中断する。
【００１９】窒化物の研磨ストップ層４７の厚みは約１
０００Åであるが、メサと、最も近い窒化物研磨ストッ
プ層の間の偏差はたとえば約０．５μｍであるので、メ
サ上の表面を実質上均一に平坦化するための障害とはな
らない。研磨パッドのバッキングは、研磨工程中にたわ
んで、差が生じた窒化物４７のレベルから酸化物４５の
レベルまで達するようになるのに十分な柔軟性を有す
る。このようにして、研磨が窒化物４７の上で停止また
は減速するとしても、メサ領域ではシリコンの除去が続
行できる。
０００Åであるが、メサと、最も近い窒化物研磨ストッ
プ層の間の偏差はたとえば約０．５μｍであるので、メ
サ上の表面を実質上均一に平坦化するための障害とはな
らない。研磨パッドのバッキングは、研磨工程中にたわ
んで、差が生じた窒化物４７のレベルから酸化物４５の
レベルまで達するようになるのに十分な柔軟性を有す
る。このようにして、研磨が窒化物４７の上で停止また
は減速するとしても、メサ領域ではシリコンの除去が続
行できる。
【００２０】図４は、加工の後期における窒化物の保護
研磨ストップ層４７と、最も近いメサ４０との間のウェ
ーハ部分の拡大図である。市販の研磨工具１１０を、メ
サ４０および保護窒化物４７の両方に接触させる。
研磨ストップ層４７と、最も近いメサ４０との間のウェ
ーハ部分の拡大図である。市販の研磨工具１１０を、メ
サ４０および保護窒化物４７の両方に接触させる。
【００２１】組成が当業者には周知の通常のスラリを使
用して、回転パッドをウェーハに接触させて、化学作用
と機械的作用の組合せにより、酸化物と、酸化物に対し
選択的にシリコンを除去し、窒化物に与える影響を最小
限にとどめる。他の研磨工程と同様に、所与の区域内で
最も高い部分が最初に除去され、平坦化が行われる。
用して、回転パッドをウェーハに接触させて、化学作用
と機械的作用の組合せにより、酸化物と、酸化物に対し
選択的にシリコンを除去し、窒化物に与える影響を最小
限にとどめる。他の研磨工程と同様に、所与の区域内で
最も高い部分が最初に除去され、平坦化が行われる。
【００２２】この段階で、メサ４０から十分な材料が除
去され、メサ４０の上面が窒化物４７の上面より低くな
る。もちろん以前は相対的高さは逆であった。工具１１
０の下面を線１２０で示すが、これは、この下面が酸化
物４５の上に来たときたわむことを示している。後で、
メサ４０の上面の高さが酸化物４５の高さと実質上等し
くなると、このたわみは、破線１２０^で示すようにも
っと大きくなる。研磨ストップ層４７は、最も近いメサ
４０から、研磨高さ調節距離と呼ばれる距離だけ離れて
いる。研磨ストップ層４７が除去される領域を、研磨高
さ調節領域と呼ぶ。特定の場合の研磨高さ調節距離は、
研磨工具の剛性に依存し、柔軟な工具はたわんで、剛性
の工具よりも小さな水平距離の高さ調節を行うことがで
きる。研磨高さ調節距離を設定する基準は、研磨工具
が、最も近いメサ上で特定の用途に必要な平坦度が得ら
れるように十分にたわむことができることである。当業
者なら、容易に必要な平坦度を決定し、研磨工具の動作
を試験して、研磨高さ調節距離を設定することができよ
う。
去され、メサ４０の上面が窒化物４７の上面より低くな
る。もちろん以前は相対的高さは逆であった。工具１１
０の下面を線１２０で示すが、これは、この下面が酸化
物４５の上に来たときたわむことを示している。後で、
メサ４０の上面の高さが酸化物４５の高さと実質上等し
くなると、このたわみは、破線１２０^で示すようにも
っと大きくなる。研磨ストップ層４７は、最も近いメサ
４０から、研磨高さ調節距離と呼ばれる距離だけ離れて
いる。研磨ストップ層４７が除去される領域を、研磨高
さ調節領域と呼ぶ。特定の場合の研磨高さ調節距離は、
研磨工具の剛性に依存し、柔軟な工具はたわんで、剛性
の工具よりも小さな水平距離の高さ調節を行うことがで
きる。研磨高さ調節距離を設定する基準は、研磨工具
が、最も近いメサ上で特定の用途に必要な平坦度が得ら
れるように十分にたわむことができることである。当業
者なら、容易に必要な平坦度を決定し、研磨工具の動作
を試験して、研磨高さ調節距離を設定することができよ
う。
【００２３】動作に際しては、窒化物４７はシリコンよ
りはるかに低速で侵食される。当業者なら、安全余裕と
して研磨工程の終了時に適当な量が残るように、窒化物
４７の初期厚みを容易に調節することができよう。窒化
物４７全体が除去されても、このような広い面積でのあ
る程度のディッシングは許容されるため、致命的ではな
い。研磨ストップ層が使用できる最小幅は、研磨高さ調
節距離の２倍であろう。
りはるかに低速で侵食される。当業者なら、安全余裕と
して研磨工程の終了時に適当な量が残るように、窒化物
４７の初期厚みを容易に調節することができよう。窒化
物４７全体が除去されても、このような広い面積でのあ
る程度のディッシングは許容されるため、致命的ではな
い。研磨ストップ層が使用できる最小幅は、研磨高さ調
節距離の２倍であろう。
【００２４】この実施例では、メサ４０中のシリコンの
初期厚みは２μｍ、窒化物４７の初期厚みは０．１μｍ
であった。研磨工程の終了時には、メサの厚みは０．１
μｍ、残った研磨ストップ層の公称厚みは０．０８μｍ
であった。窒化物４７と酸化物２０の熱膨張係数が異な
るため、デバイスの性能に影響を与える可能性のある後
続の熱処理の間に、ウェーハが応力により損傷を受ける
可能性があるので、研磨工程後に窒化物４７の残りを除
去することが好ましい。
初期厚みは２μｍ、窒化物４７の初期厚みは０．１μｍ
であった。研磨工程の終了時には、メサの厚みは０．１
μｍ、残った研磨ストップ層の公称厚みは０．０８μｍ
であった。窒化物４７と酸化物２０の熱膨張係数が異な
るため、デバイスの性能に影響を与える可能性のある後
続の熱処理の間に、ウェーハが応力により損傷を受ける
可能性があるので、研磨工程後に窒化物４７の残りを除
去することが好ましい。
【００２５】同様に、窒化物層を厚みゲージとして使用
することは、酸化工程を省略したとしても、性能に影響
を与える可能性があるので、ポリシリコンと酸化物の組
合せより望ましくない。本発明によって層を形成する
際、層４５および２０は、界面のない単一の酸化物層を
形成する。
することは、酸化工程を省略したとしても、性能に影響
を与える可能性があるので、ポリシリコンと酸化物の組
合せより望ましくない。本発明によって層を形成する
際、層４５および２０は、界面のない単一の酸化物層を
形成する。
【００２６】別法として、酸化物層を直接付着させてゲ
ージ層／メサ間分離層を形成する方が、ポリシリコン層
を付着させてから酸化するよりも望ましい。しかし、付
着した酸化物の絶縁特性は、一般に熱成長酸化物より劣
る。
ージ層／メサ間分離層を形成する方が、ポリシリコン層
を付着させてから酸化するよりも望ましい。しかし、付
着した酸化物の絶縁特性は、一般に熱成長酸化物より劣
る。
【００２７】図５は、メサ４０の高さが分離酸化物の高
さと実質上等しくなった、この方法の最終工程を示す。
窒化物層４７は、通常のリン酸を使用したエッチングに
より除去されている。酸化物の薄い保護層がメサ４０の
上に成長し、窒化物除去工程の間、デバイスの表面を汚
染から保護している。窒化物４４が酸化物４５の最終高
さより下に延びたメサ４５の縁部に、小さな凹み４６が
あるが、これはメサの厚み０．１μｍに対して通常深さ
が５００Åであり、高品質のデバイスの形成の妨げには
ならない。メサ４０の縁部に沿って、ＦＥＴのソースと
ドレインの間に漏洩経路ができることがあり、所期の用
途で許容される漏洩量に応じて、メサの側壁への注入な
どの是正処置をとる必要がある。
さと実質上等しくなった、この方法の最終工程を示す。
窒化物層４７は、通常のリン酸を使用したエッチングに
より除去されている。酸化物の薄い保護層がメサ４０の
上に成長し、窒化物除去工程の間、デバイスの表面を汚
染から保護している。窒化物４４が酸化物４５の最終高
さより下に延びたメサ４５の縁部に、小さな凹み４６が
あるが、これはメサの厚み０．１μｍに対して通常深さ
が５００Åであり、高品質のデバイスの形成の妨げには
ならない。メサ４０の縁部に沿って、ＦＥＴのソースと
ドレインの間に漏洩経路ができることがあり、所期の用
途で許容される漏洩量に応じて、メサの側壁への注入な
どの是正処置をとる必要がある。
【００２８】本発明の１つの代替実施例は、窒化物の側
壁４４を形成する工程を省略したもので、図６にメサ４
０を酸化した結果を示す。メサ４０の最初の表面は破線
４０^で示されている。側壁４４がない場合、酸化物４
５^がメサ４０の上面だけでなく側面にも形成される。
酸化物は時間を決めた酸化工程の許容誤差により、表面
４０^中に水平方向に浸透している。したがって、メサ
４０の最終の水平寸法が、好ましい実施例より小さくな
り、かつおそらくはばらつきが大きくなる可能性があ
り、所望の最終トランジスタ寸法を得るために、トラン
ジスタをメサに取り付ける際に許容誤差を大きくとる必
要が生じる可能性がある。窒化物の工程を省略してもメ
サの寸法のばらつきが補償できるかどうかは、当業者に
周知の通常の技術上のトレードオフに応じて決まる。
壁４４を形成する工程を省略したもので、図６にメサ４
０を酸化した結果を示す。メサ４０の最初の表面は破線
４０^で示されている。側壁４４がない場合、酸化物４
５^がメサ４０の上面だけでなく側面にも形成される。
酸化物は時間を決めた酸化工程の許容誤差により、表面
４０^中に水平方向に浸透している。したがって、メサ
４０の最終の水平寸法が、好ましい実施例より小さくな
り、かつおそらくはばらつきが大きくなる可能性があ
り、所望の最終トランジスタ寸法を得るために、トラン
ジスタをメサに取り付ける際に許容誤差を大きくとる必
要が生じる可能性がある。窒化物の工程を省略してもメ
サの寸法のばらつきが補償できるかどうかは、当業者に
周知の通常の技術上のトレードオフに応じて決まる。
【００２９】図７は、ポリシリコン・ゲート１５２およ
び１６２を有する２個のＦＥＴ１５０および１６０が、
金属の相互接続１７０によって接続され、インバータを
形成する、本発明による回路の一部を示す。ＦＥＴ１５
０および１６０は、層２０および４５が形成された複合
酸化物によって包囲され、電気的に分離されており、研
磨ストップ層をメサ分離層の一部として使用することの
利点を示している。付着した酸化物１７５の層は、第１
レベルの相互接続（通常はポリシリコン）を、上部レベ
ル（通常はアルミニウム金属）から分離する、レベル間
または層間の誘電体として機能する。
び１６２を有する２個のＦＥＴ１５０および１６０が、
金属の相互接続１７０によって接続され、インバータを
形成する、本発明による回路の一部を示す。ＦＥＴ１５
０および１６０は、層２０および４５が形成された複合
酸化物によって包囲され、電気的に分離されており、研
磨ストップ層をメサ分離層の一部として使用することの
利点を示している。付着した酸化物１７５の層は、第１
レベルの相互接続（通常はポリシリコン）を、上部レベ
ル（通常はアルミニウム金属）から分離する、レベル間
または層間の誘電体として機能する。
【００３０】当業者なら、本開示に照らせば、本発明の
代替実施例を考案することは容易であろう。頭記の特許
請求の範囲は、開示した実施例に限定されるものではな
い。
代替実施例を考案することは容易であろう。頭記の特許
請求の範囲は、開示した実施例に限定されるものではな
い。
【図１】本発明の実施中のウェーハの一部を示す断面図
である。
である。
【図２】本発明の実施中のウェーハの一部を示す断面図
である。
である。
【図３】本発明の実施中のウェーハの一部を示す断面図
である。
である。
【図４】本発明の実施中のウェーハの一部を示す断面図
である。
である。
【図５】本発明の実施中のウェーハの一部を示す断面図
である。
である。
【図６】本発明の代替実施例の一工程を示す図である。
【図７】本発明による回路の一部を示す図である。
フロントページの続き (72)発明者 オグラ・セイキ アメリカ合衆国12533、ニューヨーク州ホ ープウェル・ジャンクション、ロングヒ ル・ロード 50 (72)発明者 ニヴォ・ロヴェド アメリカ合衆国12540、ニューヨーク州ラ グランジェヴィル、サンダンス・ロード １
Claims (10)
- 【請求項１】バルク・シリコン基板と、上記基板の上に
設けた絶縁酸化物層と、上記酸化物層の上に設けたシリ
コン・デバイス層とを有するウェーハから、分離された
シリコン・メサを形成する方法において、 複数のシリコン・メサを画成するように配設され、第１
のデバイス層の表面から上記酸化物層へと下に延び、酸
化物の底面を有する、１組のトレンチを上記デバイス層
中に形成する工程と、 上記１組のトレンチ内に所定のゲージ厚の多結晶シリコ
ンのゲージ層を付着させる工程と、 上記多結晶シリコンのゲージ層を酸化して、上記トレン
チ内に上記の所定のゲージ厚に関係づけられた所定の研
磨ゲージ厚を有する酸化物研磨ゲージ層を形成し、それ
によって、上記メサが、上記第１の層の表面上で上記の
所定の研磨ゲージ厚の酸化物ゲージ面を有する上記酸化
物研磨ゲージ層で包囲されるようにする工程と、 上記メサを、化学機械式研磨により、上記メサが実質的
に上記酸化物ゲージ面と同じ高さになるまで研磨し、そ
れによって、上記酸化物研磨ゲージ層が上記メサのメサ
厚を確定するための厚みゲージとして機能するようにす
る工程とを含むシリコン・メサの形成方法。 - 【請求項２】上記複数のシリコン・メサ上に窒化シリコ
ンの第１の窒化物層を付着させ、上記第１の窒化物層
を、方向性選択性エッチングによって、上記複数のシリ
コン・メサ上の複数の窒化物側壁だけを残して除去し、
それによって、上記複数のシリコン・メサの側壁上にあ
る上記ゲージ層の一部分が、上記ゲージ層を酸化する上
記工程中に酸化から保護されるようにする工程と、 上記ゲージ層を酸化する工程の後に、上記窒化物側壁を
除去する工程とを含む、請求項１に記載のシリコン・メ
サの形成方法。 - 【請求項３】さらに、上記ゲージ層を酸化して上記酸化
物研磨ゲージ層を形成する工程の後に、窒化物の研磨ス
トップ層を付着させる工程と、 上記複数のシリコン・メサと、上記複数のシリコン・メ
サのうちの最も近い１つのメサから所定の研磨高さ調節
距離だけ延びる研磨高さ調節領域とから上記研磨ストッ
プ層を除去し、それによって、上記研磨ストップ層が、
最も近いメサから上記研磨高さ調節距離だけ離れた位置
にある上記酸化物研磨ゲージ層から材料が除去されるの
を防止する工程と、 を含む、請求項１に記載のシリコン・メサの形成方法。 - 【請求項４】さらに、上記多結晶シリコンのゲージ層を
付着させる上記工程の前に、上記メサ上に薄い酸化物層
を形成し、それによって、上記複数のシリコン・メサか
ら上記研磨ストップ層を除去する工程中に上記メサが上
記の薄い酸化物層によって保護されるようにする工程と
を含む、請求項３に記載のシリコン・メサの形成方法。 - 【請求項５】さらに、上記窒化物側壁を除去する工程の
後に、窒化物の研磨ストップ層を付着させる工程と、 上記複数のシリコン・メサと、上記複数のシリコン・メ
サのうち最も近い１つのメサから所定の研磨高さ調節距
離だけ延びる研磨高さ調節領域とから上記研磨ストップ
層を除去する工程とを含む、請求項２に記載のシリコン
・メサの形成方法。 - 【請求項６】上記多結晶シリコンのゲージ層を付着させ
る上記工程の前に、上記メサ上に薄い酸化物層を形成
し、それによって、上記複数のシリコン・メサから上記
研磨ストップ層を除去する工程中に、上記メサが上記の
薄い酸化物層によって保護されるようにする工程とを含
む、請求項５に記載のシリコン・メサの形成方法。 - 【請求項７】バルク・シリコン基板と、上記基板の上に
設けた絶縁酸化物層と、上記酸化物層の上に設けたシリ
コン・デバイス層とを有するウェーハから、デバイス層
中の分離されたシリコン・メサ中に集積回路を形成する
方法において、 複数のシリコン・メサを画定するように配設され、第１
のデバイス層の表面から上記酸化物層へと下に延び、酸
化物の底面を有する、１組のトレンチを上記デバイス層
中に形成する工程と、 上記１組のトレンチ内に所定のゲージ厚の多結晶シリコ
ンのゲージ層を付着させる工程と、 上記多結晶シリコンのゲージ層を酸化して、上記トレン
チ内に、上記の所定のゲージ厚に関係づけられた所定の
研磨ゲージ厚を有する酸化物研磨ゲージ層を形成し、そ
れによって、上記メサが、上記第１の層の表面上で上記
の所定の研磨ゲージ厚の酸化物ゲージ面を有する上記酸
化物研磨ゲージ層で包囲され電気的に分離されるように
する工程と、 上記メサを、化学機械式研磨により、上記メサが実質的
に上記酸化物ゲージ面と同じ高さになるまで研磨し、そ
れによって、上記酸化物研磨ゲージ層が上記メサのメサ
厚を確定するための厚みゲージとして機能するようにす
る工程と、 上記複数のシリコン・メサ中に複数の電気デバイスを形
成する工程と、 上記酸化物研磨ゲージ層の上に、少なくとも１つの層間
誘電体を形成する工程と、 上記研磨ゲージ層の上に延びて、集積回路中で上記複数
の電気デバイスを接続する１組のデバイス相互接続を形
成する工程とを含む集積回路の形成方法。 - 【請求項８】上記複数のシリコン・メサ上に、窒化シリ
コンの第１の窒化物層を付着させ、上記第１の窒化物層
を、方向性選択性エッチングによって、上記複数のシリ
コン・メサ上の複数の窒化物側壁だけを残して除去し、
それによって、上記ゲージ層の、上記複数のシリコン・
メサの側壁上にある部分が、上記ゲージ層を酸化する上
記工程中に酸化から保護されるようにする工程と、 上記ゲージ層を酸化する上記工程の後に、上記窒化物側
壁を除去する工程と、 を含む、請求項７に記載の集積回路の形成方法。 - 【請求項９】上記ゲージ層を酸化して上記酸化物研磨ゲ
ージ層を形成する工程の後に、窒化物の研磨ストップ層
を付着させる工程と、 上記複数のシリコン・メサと、上記複数のシリコン・メ
サのち最も近い１つのメサから所定の研磨高さ調節距離
だけ延びる研磨高さ調節領域とから上記研磨ストップ層
を除去し、それによって、上記研磨ストップ層が、最も
近いメサから上記研磨高さ調節距離だけ離れた位置にあ
る上記酸化物研磨ゲージ層から材料が除去されるのを防
止する工程とを含む、請求項７に記載の集積回路の形成
方法。 - 【請求項１０】上記多結晶シリコンのゲージ層を付着さ
せる上記工程の前に、上記メサ上に薄い酸化物の層を形
成し、それによって、上記複数のシリコン・メサから上
記研磨ストップ層を除去する工程中に上記の薄いメサが
上記酸化物薄層によって保護されるようにする工程とを
含む、請求項９に記載の集積回路の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US876598 | 1992-04-30 | ||
| US07/876,598 US5334281A (en) | 1992-04-30 | 1992-04-30 | Method of forming thin silicon mesas having uniform thickness |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621206A true JPH0621206A (ja) | 1994-01-28 |
| JP2579418B2 JP2579418B2 (ja) | 1997-02-05 |
Family
ID=25368105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5095698A Expired - Fee Related JP2579418B2 (ja) | 1992-04-30 | 1993-04-22 | シリコン・メサ領域の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5334281A (ja) |
| EP (1) | EP0568475B1 (ja) |
| JP (1) | JP2579418B2 (ja) |
| DE (1) | DE69302960T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03168237A (ja) * | 1989-11-28 | 1991-07-22 | Idemitsu Petrochem Co Ltd | 軟質ポリプロピレン系複合材料 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3060714B2 (ja) * | 1992-04-15 | 2000-07-10 | 日本電気株式会社 | 半導体集積回路の製造方法 |
| US5264387A (en) * | 1992-10-27 | 1993-11-23 | International Business Machines Corporation | Method of forming uniformly thin, isolated silicon mesas on an insulating substrate |
| US5439551A (en) * | 1994-03-02 | 1995-08-08 | Micron Technology, Inc. | Chemical-mechanical polishing techniques and methods of end point detection in chemical-mechanical polishing processes |
| US5482871A (en) * | 1994-04-15 | 1996-01-09 | Texas Instruments Incorporated | Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate |
| US6069081A (en) * | 1995-04-28 | 2000-05-30 | International Buiness Machines Corporation | Two-step chemical mechanical polish surface planarization technique |
| JP3008858B2 (ja) * | 1996-09-06 | 2000-02-14 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5882982A (en) * | 1997-01-16 | 1999-03-16 | Vlsi Technology, Inc. | Trench isolation method |
| US6025244A (en) * | 1997-12-04 | 2000-02-15 | Fujitsu Limited | Self-aligned patterns by chemical-mechanical polishing particularly suited to the formation of MCM capacitors |
| US5994229A (en) * | 1998-01-12 | 1999-11-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Achievement of top rounding in shallow trench etch |
| US6863593B1 (en) | 1998-11-02 | 2005-03-08 | Applied Materials, Inc. | Chemical mechanical polishing a substrate having a filler layer and a stop layer |
| US6818952B2 (en) * | 2002-10-01 | 2004-11-16 | International Business Machines Corporation | Damascene gate multi-mesa MOSFET |
| IL155554A0 (en) * | 2003-04-24 | 2003-11-23 | J G Systems Inc | Chemical-mechanical polishing composition and process |
| US7202186B2 (en) * | 2003-07-31 | 2007-04-10 | Tokyo Electron Limited | Method of forming uniform ultra-thin oxynitride layers |
| US7235440B2 (en) * | 2003-07-31 | 2007-06-26 | Tokyo Electron Limited | Formation of ultra-thin oxide layers by self-limiting interfacial oxidation |
| US7202123B1 (en) | 2004-07-02 | 2007-04-10 | Advanced Micro Devices, Inc. | Mesa isolation technology for extremely thin silicon-on-insulator semiconductor devices |
| US9170228B2 (en) * | 2007-06-08 | 2015-10-27 | Bharath R. Takulapalli | Nano structured field effect sensor and methods of forming and using same |
| US8288280B2 (en) * | 2007-07-19 | 2012-10-16 | Macronix International Co., Ltd. | Conductor removal process |
| EP4235174A3 (en) | 2012-04-09 | 2024-01-24 | Takulapalli, Bharath | Field effect transistor, device including the transistor, and methods of forming and using same |
| WO2017184790A1 (en) | 2016-04-19 | 2017-10-26 | Takulapalli Bharath | Nanopore sensor, structure and device including the sensor, and methods of forming and using same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61120424A (ja) * | 1984-11-16 | 1986-06-07 | Oki Electric Ind Co Ltd | 誘電体分離基板の研磨方法 |
| JPS6298639A (ja) * | 1985-10-24 | 1987-05-08 | Nec Corp | 誘電体分離基板の製造方法 |
| JPH02219266A (ja) * | 1989-02-20 | 1990-08-31 | Toshiba Corp | Ｓｏｉ積層半導体基板の製造方法 |
| JPH03250750A (ja) * | 1990-02-28 | 1991-11-08 | Fujitsu Ltd | Ｓｏｉ基板と半導体装置及びその製造方法 |
| JPH03270254A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1186340A (en) * | 1968-07-11 | 1970-04-02 | Standard Telephones Cables Ltd | Manufacture of Semiconductor Devices |
| US3929528A (en) * | 1973-01-12 | 1975-12-30 | Motorola Inc | Fabrication of monocriptalline silicon on insulating substrates utilizing selective etching and deposition techniques |
| NL7710164A (nl) * | 1977-09-16 | 1979-03-20 | Philips Nv | Werkwijze ter behandeling van een eenkristal- lijn lichaam. |
| IT7826422A0 (it) * | 1977-09-22 | 1978-08-02 | Rca Corp | Circuito integrato planare a silicio su zaffiro (sos) e metodo per la fabbricazione dello stesso. |
| US4554059A (en) * | 1983-11-04 | 1985-11-19 | Harris Corporation | Electrochemical dielectric isolation technique |
| NL8700033A (nl) * | 1987-01-09 | 1988-08-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting van het type halfgeleider op isolator. |
| US4735679A (en) * | 1987-03-30 | 1988-04-05 | International Business Machines Corporation | Method of improving silicon-on-insulator uniformity |
| US4851078A (en) * | 1987-06-29 | 1989-07-25 | Harris Corporation | Dielectric isolation process using double wafer bonding |
| US4902641A (en) * | 1987-07-31 | 1990-02-20 | Motorola, Inc. | Process for making an inverted silicon-on-insulator semiconductor device having a pedestal structure |
| US4897362A (en) * | 1987-09-02 | 1990-01-30 | Harris Corporation | Double epitaxial method of fabricating semiconductor devices on bonded wafers |
| JPH067594B2 (ja) * | 1987-11-20 | 1994-01-26 | 富士通株式会社 | 半導体基板の製造方法 |
| NL8801981A (nl) * | 1988-08-09 | 1990-03-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| US5051378A (en) * | 1988-11-09 | 1991-09-24 | Sony Corporation | Method of thinning a semiconductor wafer |
| EP0391081A3 (en) * | 1989-04-06 | 1991-08-07 | International Business Machines Corporation | Fabrication and structure of semiconductor-on-insulator islands |
| JPH0636414B2 (ja) * | 1989-08-17 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
| US5034343A (en) * | 1990-03-08 | 1991-07-23 | Harris Corporation | Manufacturing ultra-thin wafer using a handle wafer |
-
1992
- 1992-04-30 US US07/876,598 patent/US5334281A/en not_active Expired - Lifetime
-
1993
- 1993-03-23 EP EP93480024A patent/EP0568475B1/en not_active Expired - Lifetime
- 1993-03-23 DE DE69302960T patent/DE69302960T2/de not_active Expired - Fee Related
- 1993-04-22 JP JP5095698A patent/JP2579418B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61120424A (ja) * | 1984-11-16 | 1986-06-07 | Oki Electric Ind Co Ltd | 誘電体分離基板の研磨方法 |
| JPS6298639A (ja) * | 1985-10-24 | 1987-05-08 | Nec Corp | 誘電体分離基板の製造方法 |
| JPH02219266A (ja) * | 1989-02-20 | 1990-08-31 | Toshiba Corp | Ｓｏｉ積層半導体基板の製造方法 |
| JPH03250750A (ja) * | 1990-02-28 | 1991-11-08 | Fujitsu Ltd | Ｓｏｉ基板と半導体装置及びその製造方法 |
| JPH03270254A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03168237A (ja) * | 1989-11-28 | 1991-07-22 | Idemitsu Petrochem Co Ltd | 軟質ポリプロピレン系複合材料 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69302960D1 (de) | 1996-07-11 |
| DE69302960T2 (de) | 1996-12-12 |
| JP2579418B2 (ja) | 1997-02-05 |
| EP0568475B1 (en) | 1996-06-05 |
| US5334281A (en) | 1994-08-02 |
| EP0568475A1 (en) | 1993-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0621206A (ja) | シリコン・メサの形成方法、集積回路の形成方法 | |
| US6093953A (en) | Isolation regions and methods of forming isolation regions | |
| EP0407047B1 (en) | Method of planarization of topologies in integrated circuit structures | |
| US7323748B2 (en) | Semiconductor device having epitaxial layer | |
| US6207534B1 (en) | Method to form narrow and wide shallow trench isolations with different trench depths to eliminate isolation oxide dishing | |
| US5262346A (en) | Nitride polish stop for forming SOI wafers | |
| US6747333B1 (en) | Method and apparatus for STI using passivation material for trench bottom liner | |
| US5264395A (en) | Thin SOI layer for fully depleted field effect transistors | |
| JPH07254653A (ja) | Ｓｏｉ型集積回路及びその形成方法 | |
| US6146975A (en) | Shallow trench isolation | |
| US6353253B2 (en) | Semiconductor isolation region bounded by a trench and covered with an oxide to improve planarization | |
| US7087528B2 (en) | Chemical-mechanical polishing (CMP) process for shallow trench isolation | |
| US5858842A (en) | Methods of forming combined trench and locos-based electrical isolation regions in semiconductor substrates | |
| US6521510B1 (en) | Method for shallow trench isolation with removal of strained island edges | |
| KR20010046448A (ko) | Ｙ자형 소자분리막을 가지는 반도체 소자 및 디봇 발생을방지하며 공정이 간단한 상기 소자분리막의 제조방법 | |
| US6391729B1 (en) | Shallow trench isolation formation to eliminate poly stringer with controlled step height and corner rounding | |
| JP3006387B2 (ja) | 半導体装置およびその製造方法 | |
| US5970362A (en) | Simplified shallow trench isolation formation with no polish stop | |
| US6107140A (en) | Method of patterning gate electrode conductor with ultra-thin gate oxide | |
| US6124183A (en) | Shallow trench isolation formation with simplified reverse planarization mask | |
| KR100244847B1 (ko) | 디봇 형성을 최소화하는 방법 및 집적 회로 칩 | |
| US6165869A (en) | Method to avoid dishing in forming trenches for shallow trench isolation | |
| JPS61120424A (ja) | 誘電体分離基板の研磨方法 | |
| US6380047B1 (en) | Shallow trench isolation formation with two source/drain masks and simplified planarization mask | |
| US6703270B2 (en) | Method of manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |