JPS61120424A - 誘電体分離基板の研磨方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、誘電体分離基板の表面の凹凸形状による配
線の段切れや素子の不正確の転写をなくすることができ
るようにした誘電体分離基板の研磨方法に関するもので
ある。

（従来の技術） 従来の誘電体分離基板の製造方法は、たとえば、特開昭
５７−４５２４２号公報にも示されており、以下、第３
図（ａ）〜第３図（ｇ）を用いて説明する。

まず、第３図（＆）に示すように、単結晶Ｓｔ基板１に
、所望の深さを有するｖ字溝Ｖを異方性エツチング技術
を用いて形成する。

次に第３図（ｂ）に示すように、上記７字溝Ｖを含む単
結晶８１基板表面に絶縁膜２（通常はＳｉｎ、）を形成
する。

次に、第３図（ｃ）に示すように、絶縁膜２を介在して
単結晶Ｓｔ基板１上に多結晶Ｓｉ層３を、はぼ単結晶Ｓ
ｉ基板１と同等の厚さまで成長させる。

次に、単結晶８１基板１の底面に平行になるように多結
晶Ｓｉ層３をａ　−ａ’の線で示した位置まで除去する
ことによって、第３図（ｄ）の状態を得る。

次に、単結晶ＳＬ基板１側を底面からｂ　−ｂ’の線で
示した位置まで研磨除去する。この研磨量は通常２００
μｍ以上あるため、効率よく行うには研磨速度が５μｍ
程度以上ある荒研磨（研磨中の粒子が大きい）をする。

このようにして第３図（ａ）の状態を得る。

次に、第３図（ｅ）の状態から、前工程で生じた加工歪
層をとる目的も含めて、仕上研磨（研磨液中の粒子が小
さい）を行なう。この場合の仕上研磨量は通常１０〜３
０μｍであるが、最終的に残すべ睡単結晶Ｓｔ層の厚み
をウェハ内で、またはウニノー間で均一にするために、
１μｍ以下程度に研磨速度を遅くするとともに仕上研磨
工程の途中で一度または数置ウェハ厚みの計測を行ない
、研磨速度のチェックを行うとともにウニノーをはりか
えたりすることが行われる。

このようにして、第３図（ｆ）に示すように、単結晶８
１基板ｌは単結晶ｓｉ島１１．ｌｂ、１０となり、互い
に絶縁物２で囲まれた状態を得る。これ以後の工程は通
常の拡散、ＣＶＤ、ホトリソ技術を用いて素子を形成し
、最終的な半導体集積回路をつくる。

（発明が解決しようとする問題点） しかしながら、誘電体分離基板は単結晶Ｓｔ　。

Ｓｉ０．などの複数の物質で構成されているので、仕上
研磨のように化学反応（エツチング）を主体とした研磨
法では、特に５ｉｎ１に対してエツチング速度が遅くな
る九め、第３図−）に示すように、絶縁膜２またはその
周囲が凸状となり、単結晶Ｓｌ基板１および多結晶Ｓｔ
　３の領域が凹状となり、突起高さＬｄと単結晶８１基
板１０表面へこみ深さＬｍ。

Ｌｐを生じる不都合があった。九とえば、表面深さＬｓ
　、　Ｌｐは０．５〜１．０μｍにも達することがある
。

このような状態は、アルミなどの配線をする上で段切れ
を生じたり、単結晶Ｓｉ島の周辺部が平面でない丸め、
この領域では素子形状が正確に転写されないなどの障害
となっていた。

この発明は前記従来技術がもっている問題点のうち、誘
電体分離基板に生じやすい表面の凹凸形状による配線の
段切れや、素子形状の不正確な転写という点について解
決し九誘電体分離基板の研磨方法を提供するものである
。

（問題点を解決するための手段） この発明は、誘電体分離基板の研磨方法において、第１
のケミカル・メカニカルポリシユで単結晶Ｓｔの基板を
研磨する工程と、この工程により絶縁物が基板の表面に
露出する直前からはメカニカルポリシュの強い第２のケ
ミカル−メカニカルポリシュで仕上げ研磨を行う工程と
を導入したものである。

（作用） この発明によれば、以上のような工程を導入したので、
単結晶Ｓｉの基板を第１のケミカル番メカニカルポリシ
ュで研磨を行って基板に形成したＶ溝上の絶縁物が基板
の表面に露出する直前からは、第１のケミカル・メカニ
カルポリシユよりメカニカルポリシング作用の強い第２
のケミカル・メカニカルポリシユを用いて基板の研磨を
行ってＶ溝上の絶縁物が基板の表面にほぼ露出させる。

（実施例） 以下、この発明の誘電体分離板の研磨方法の実施例につ
いて図面に基づき説明するが、実施例の具体的な説明に
先立ち、まず、発明者らが行つ洸ポリシング実験結果に
ついて第２図（ａ）〜第２図（ｄ）について述べ、次い
で、この発明の詳細な説明に移行することにする。

このポリシング実験に用いたスラリ（ポリシュ液）は、
ＮａＯＨ系液に５ｉｎ１粒子径０．０２μｍのものを分
散させたものである。第２図（ａ）〜第２図（０）はポ
リシュ速度を変化させる景因であるスラリの温度、スラ
リのｐＨ１荷重の３項目について、これらを変化させて
各々単結晶ＳｉとＳｉｎｇのポリシュ速度を求めたもの
である。代表的な値としては荷重３５０？／、！、スラ
リ温度２５℃、ｐＨ−１０，５であったＯ なお、図中多結晶Ｓｉについては示してないが、単結晶
Ｓｔとほぼ同一の値を示した。

また、第２図（ｄ）は、Ｖ字溝の先端の絶縁膜（以下Ｓ
ｔＯ，とする）が露出しきった時点から、ｓｉｏ。

の突起高さＬｄと単結晶８１基板の表面へこみ深さＬｍ
が研磨の進行過程においてどうなるかを相関図として示
したものである。

表面へこみ深さＬｘ　、　Ｌｄとも起点はｓｉｏ！、２
単結晶Ｓｔ基板が表面で接している点とした（第３図−
））。

この第２図（ｄ）　Ｋよれば、突起高さＬｄは研磨の進
行に対して大きな変化はないが、表面へこみ深さＬａは
研磨の進行とともに大きくなっていくことがわかる。

すなわち、この過程においては、ＳｔＯ，と単結晶Ｓｉ
の境界面にはあまシ研磨圧カが加わらないが、研磨布の
弾性によＦ）　Ｓｔ島の中央部には、境界面よシ強い研
磨圧力が加わるため、島の中央部のみの研磨が進行する
ものと推定される。したがって、中央部の研磨を抑制す
る九めには荷重を軽減する必要がある。

以上述べた実験事実をもとくして、発明者らが実施した
この発明の誘電体分離基板の研磨方法の実施例の具体的
説明を行り。第１図（ＩＬ）〜第１図（ｄ）はその工程
説明図である。

まず、第１図Ｇ＆）は多結晶Ｓｉ　３１側の研磨を行な
い、単結晶Ｓｔ　１１との平行面出しを終了した状態を
示す。図中２１は絶縁物としてのＳｔＯ！であり、通常
１μｍ前後の厚さを有する。

この状態から、第１図（＆）中のＡ−にで示す点まで荒
研磨または研削を行なう、除去量ｔ１は一般に３００μ
ｍ以上ある丸め、高速の研磨条件または研削条件、たと
えばｌＯμＶｆ３．１１度が望まし論。このとき、単結
晶Ｓｉによる基板中に埋め込まれた７字溝（図中では逆
Ｖ字形）の先端までの距離ｔ！は１０〜５０μｍ残すよ
うＫする。

次に、第１図伽）では、前記荒研磨に比べて数分の１か
ら数十分の１のポリシ晶速度になる研磨条件でＢ−８’
の位置まで研磨する。具体的には、スラリＫｔまれるＳ
ｉ０．などの粒子径が１μｍ以下の小さいものを用いる
ことと、圧力を低減することなどで行う。

この条件下に訃いて、５ｉＯｚ　２１の先端までの距離
ｔ、はＯに近いのが望ましいが、クエハ内での厚みばら
つきが２〜３μｍはあるので、２〜３μｍの単結晶８１
１１０層を残すようにしてもよい。この仕上研磨の第１
次の条件として、たとえばスラリはフロイダルシリカ（
粒子０．０２μｍ）を含むｐＨ１Ｏ０５のものを用い、
温度は２５℃、荷重は３５０〜−を用いる。

このような条件は、現在のＳｔ基板の研磨において、メ
カノケミカルポリッシンダといわれ、メカニカル（機械
的）な作用とケミカル（化学的）な作用を合せもつ特徴
を有しており、条件を変えることにより、メカ二カ、ル
作用を支配的にしたり、ケミカル作用を支配的にしたり
することが可能である。

そこで、前記第１の条件で第１の仕上研磨を行った後、
第１の条件よりメカニカル作用の強い第２の条件、たと
えばスラリはｐＨ７，５、温度１０’Ｃ１荷重６７５　
’１５！　ｌ！ンテ、第１　図（ｃ）ＯヨウＫ　５ｉＯ
ｚ２１の先端が、はぼ表面に露出しきるところまで第２
の仕上研磨を行う。研磨量は２μｍ位がよい。

次に、第３の条件、たとえば、第２の条件のうち荷重の
みを軽減した温度１０℃、ＰＨ７，５、荷重１５０Ｆ／
、１の条件で第３の仕上研磨を行う。

このようにして、第１図（ｄ）り示すように、多結晶Ｓ
ｔ　３１が表面に露出する状態とする。研磨量は２μｍ
位がよい。この後は必ｌ！に応じて最終仕上げ研磨を行
ってもよい。

このように、発明者らは前記基板表面の段差、すなわち
、突起高さＬｄとへこみ深さＬｓとの和Ｌｄ　＋　Ｌｍ
を０．１μｍ以下に低減することができた。

この後、通常の半導体集積回路製造技術を用いることに
より、誘電体分離形半導体集積回路装置を製造すること
ができる・ なお、前記第２の仕上研磨条件、第３の仕上研磨条件は
各々単独に実行されても効果は大きい。

また、仕上研磨条件を変更するときの基板の状態も、基
板厚さのばらつきが存在するため、必ずしも厳密な条件
を必要とするものではない。

さらに、上記実験ではＮ５ＯＨ系液のものを用いたがＮ
Ｌ系液に粉体シリカを分散させたスラリを用いても同様
な効果を示した。

（発明の効果） 以上、詳細に説明したようにこの発明によれば、まず第
１の条件で第１の仕上げ研磨を行い、次に絶縁物が表面
に露出する直前からは第１の研磨条件より、メカニカル
作用の強い第２の研磨条件を用いて第２の仕上研磨を行
い、次に絶縁物が表面に露出しきる直前または直後から
は第２の研磨条件のうち荷重のみを軽減し九第３の研磨
条件で、第３の仕上研磨を行うようにしたので、誘電体
分離基板表面の凹凸が１０００Å以下と少なくできる。

これにともない、金属配線の段切れがなくなり、また、
基板表面が平担な九め、正確な素子形状を基板表面に転
写することが可能となる。

したがって、性能のよい安定した品質の誘電体分離形半
導体集積回路装置が製造できる。

【図面の簡単な説明】 第１図（ａ）ないし第１図（ｄ）はそれぞれこの発明の
誘電体分離基板の研磨方法の一実施例の工程説明図、第
２図（＆）ないし第２図（ｄ）はそれぞれこの発明の誘
電体分離基板の研磨方法に適用した実験結果を示すグラ
フ、第３図（ａ）ないし第３図Ｑ）はそれぞれ従来の誘
電体分離基板の製造方法の工程説明図である。 １１・・・単結晶Ｓｉ、２１・・・Ｓｌへ、　３１・・
・多結晶Ｓｉ゜ 第１図 第２図 スラリ１急（”Ｃ） Ｈ 第２高 ５　＊　（ｇ／ｃｍ”） ０、＋　　　　０．２　　　０．！＄ へ二２３鮎ム（μｍ） 第３区

Claims (2)

【特許請求の範囲】
1. （１）Ｖ溝上に絶縁物を介して多結晶Ｓｉを形成した単
   結晶Ｓｉの基板を第１のケミカル・メカニカルポリシユ
   研磨を行つた後、上記絶縁物が基板の表面に露出する直
   前からは、前記第１のケミカル・メカニカルポリシユよ
   りメカニカルポリシング作用の強い第２のケミカル・メ
   カニカルポリシユで仕上げ研磨を行うことを特徴とする
   誘電体分離基板の研磨方法。
2. （２）絶縁物の先端が基板の表面に露出する直前からは
   第２のケミカル・メカニカルポリシユで研磨を行い、こ
   の絶縁物の先端が基板の表面の露出しきる直前または直
   後からはメカニカルポリシユの荷重のみを軽減させた第
   ３のケミカル・メカニカルポリシユで仕上げ研磨を行う
   ことを特徴とする特許請求の範囲第１項記載の誘電体分
   離基板の研磨方法。