JPS61159738A - 誘電体分離基板の研摩方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （座業上の利用分野） この発明は、誘電体分離基板の研磨方法に関するもので
ある。

（従来の技術） 従来の誘電体分離基板の製造方法はたとえば、特開昭５
７−４５２４２号公報などにも示されているようなもの
であり、以下第２図−）〜第２口伝）に基づき説明する
。

まず、第２図（ａ）に示すように、単結晶８１基板１に
所望の深さを有するＶ字溝■を異方性エツチング技術を
用いて形成する。

次に、第２図６）に示すように、上記７字溝を含む８１
基板ｌの表面に絶縁膜２（通常はＳ　ｔ　Ｏ，）を形成
する。

次に、第２図（ｃ）に示すように、絶縁膜２を介在して
Ｓｌ基板１上に多結晶Ｓ１層３をほぼ８１基板１と同等
の厚さまで成長させる。次に、Ｓ五基板１の底面に平行
になるように多結晶８１３を＆　−＆’の線で示し友位
置まで除去することによって、第２図（ｄ）の状態を得
る。

次に、単結晶Ｓｔ基板ｌ１１＃を底面からｂ　−ｂ’の
線で示した位置まで研磨除去する。この研磨量は通常３
００μｍ以上あるため、効率よく行うには研磨速度が５
μｍ程度以上ある荒研磨または研削により行う。このよ
うにして、篤２図（ｅ）の状態を得る。

次に、第２図（ｅ）の状態から前工程で生じた加工歪層
をとる目的も含めて、仕上げ研磨（＝メカノーケミカル
ポリッシュで、小さな粒子による機械的作用と化学エツ
チング作用をそなえたもの）を行う。仕上は研磨量は通
常ｌＯ〜３０μｍである。

最終的に残すべき単結晶８１層の厚みをウニへ内で、ま
たはウェハ間で均一にするために仕上げ研磨工程の途中
で一度または数度ウェハ厚みの計測を行い、研磨量のチ
ェックを行うとともに、ウェハをはりかえたりすること
が行われる。

このようにして、第２図（ｆ）に示すように単結晶Ｓｉ
島１．ｌａ、ｌｂが互いに絶縁膜２で囲まれた状態を得
る。これ以後の工程は通常の拡散、ＣＶＤ。

ホトリソ技術を用いて素子を形成し、最終的な半導体集
積回路を作る。

（発明が解決しようとする問題点） しかしながら、誘電体分離基板は単結晶Ｓｌ、多結晶ｓ
ｔ　、　ｓｔｏ、膜などの複数の物質で構成されている
ので、仕上げ研磨のように化学反応（エツチング）を主
体とした研磨法では、特にｓｉｏ、膜に対してエツチン
グ速度が遅くなるため、第２図（２））に示すように、
絶縁膜（８１０，膜）２またはその周辺が凸状とな９、
単結晶Ｓｉｌおよび多結晶Ｓ１３の領域が凹とな９、段
差Ｌｍ　、　Ｌｄ　、　Ｌｐを生じる不都合があった。

たとえば、段差ＬｐｌＬＩｌは帆５〜１．０μｍにも達
することがある。

このような状態は、アルミなどの配線をする上で段切れ
を生じたり、単結晶Ｓｉ島の周辺部が平担でないため、
この領域では素子形状が正確に転写されないなどの障害
となってい友。

この発明は、前記従来技術がもっている問題点のうち、
誘電体分離基板に生じやすい表面の凹凸形状による配線
の段切れや素子形状の不正確な転写という問題について
解決した誘電体分離基板の研磨方法を提供するものであ
る。

（問題点を解決するための手段） この発明は誘電体分離基板の研磨方法において、荒研Ｈ
または研削後行う仕上げ研磨工程で、まず単結晶Ｓｔ＊
からみて、基板内に形成された絶縁膜が表面に露出し始
めた段階でＨＦ水溶液により露出した絶縁膜を任意の量
エツチングして除去し、その後再び所望の厚みまで仕上
げ研磨する工程を導入したものである。

（作　用） この発明によれば、以上のように半導体分離基板の研磨
方法において、上記工程を導入したので、単結晶Ｓｉ側
からみて絶縁膜が研磨表面に露出し始めると、ＨＦ水溶
液によりこの露出した絶縁膜を凹状となる位置までエツ
チングして除去し、その後凹状にした絶縁物の底部が表
面に露出するまで研磨を行い、したがって、前記問題点
を除去できる。

（実施例） 以下、この発明の誘電体分離基板の研磨方法の実施例に
ついて図面に基づき説明する。第１図−）ないし第１図
（ｄ）はその一実施例の工程説明図である。まず、第１
図（ａ）に示す工程は、従来と同一方法により仕上げ研
磨工程前まで加工され九基板状態を示すもので、図中２
１は単結晶５ｉｌｌ上に形成された絶縁膜であるＳｉｎ
、膜であり、通常１μｍ前後の厚さを有する。このＳｌ
ｌ腹膜２１上単結晶Ｓｉ　１１の厚さとほぼ同じ厚さの
多結晶５１３１を成長させている。

この状態から第１図（ａ）の図中人−にで示す位置まで
、第１段階の仕上げ研磨を行う。仕上げ研磨とは、一般
に行っているコロイダルシリカアルカリ液系の研磨剤を
用いたメカノ−ケミカル？リツシュである。

ここで、Ａ−にの位置はＳＩＯ，Ｊ［２１の先端が単結
晶５１１１側からみて露出し始めた直後で、具体的には
図中先端からの距離ｔ１を１〜２μｍ位とするのが望ま
しい。このようにして、第１図（ｂ）の状態が得られる
。

この状態では、研磨面、すなわち、単結晶５ｉ１１側の
面には、Ｓ１０．膜２１の先端が露出した時点で研磨速
度の違いにより（Ｓｔｏｗ　＜単結晶Ｓｔ　）、ｓｔｏ
ｗ膜部に突起形状が発生している。

次に、　ＳｉＯ，Ｊ［２１のエツチング速度が速い（Ｓ
ｉは０に近い）ＨＦ水溶液に浸し、露出している８１０
、膜２１の先端をエツチング除去し、第１図（ｃ）の状
態を得る。これがこの発明の特徴をなす部分であシ、エ
ツチング量ｔ、は理想的には所望の最終研磨位置Ｂ　−
Ｂ’ライン上にあるのが望ましいが、少なくともＢ　−
Ｂ’ラインを越えない範囲に凹んでいればこの発明の効
果はある。

ここで、　ＳｔＯ，膜２１のエツチング速度はたとえば
２５慢ＨＦ水溶液で１５００＾／分位あシ、この実施例
では、２５＊ＨＦ水溶液に１０分浸し、エツチング量ｔ
、を約１〜１．５μｍとした。

次に、第１図（（１）の状態から所望の最終研磨位置Ｂ
　−Ｂ’まで再び仕上げ研磨を行う。このとき、Ｓｉｎ
、誤２１は目量だけ研磨面として無関係の状態にあり、
そのため研磨速度差から生じる段差は発生せず、平担に
研磨されていく。かくして、第１図（ｄ）に示すような
ｓｉｏ、膜２１で囲まれた単顛晶５ｉＪ６１１．ｌ１ｍ
、ｌｌｂが完成される。

このようにして、前記基板表面の段差Ｌｄ　＋　Ｌｓを
０．１μｍ以下に低減することができる。この後、通常
の半導体集積回路製造技術を用いることにより、誘電体
分離半導体集積回路装置を製造することができる。

なお、この実施例では、絶縁膜としてＳｔＯ，膜２１を
用いたが、窒化膜を用いても、Ｓｉｎ、膜と比較してエ
ツチング速度が数十分の−と遅いが、同様の効果が得ら
れる。

ま九、第１段階の仕上げ研磨位置Ａ　−Ａ’は基板厚さ
のバラツキが存在するため、ＳｉＯ＊ａ　２１が露出状
態にあれば必ずしも厳密に制御する必要にない。

（発明の効果） 以上詳細に説明し丸ように、この発明によれば、まず絶
縁物が表面に露出する直後まで第１回目の仕上げ研磨を
行い、次に絶縁物のエツチング速度が速いＨＦ水溶液に
より露出した絶縁物の先端をエツチング除去し、その後
第２回目の仕上げ研磨を行い完成するようにしたので、
仕上は研磨中の絶縁物の突起が低減されることから、籾
電体分離基板表面の凹凸が０．１μｍ以下と少なくする
ことができる。

したがって、アルミなどの配線の反切れかなくなり、ま
た基板表面が平担なため、正確な素子形状を基板表面に
転写することが可能となり、性能のよい安定した品質の
誘電体分離−半導体集積回路装置が製造できる。

【図面の簡単な説明】

第１図（ｊｌ）ないし第１図（ｄ）はこの発明の誘電体
分離基板の研磨方法の一実施例の工程説明図、第２図体
）ないし第２図（２））は従来の誘電体分離基板の研磨
方法の工程説明図である。 １１・・・単結晶Ｓ１．２１・・・Ｓ１０．膜、　３１
・・・多結晶Ｓ１゜ 特許出願人　沖電気工業株式会社 ３６１図 １１：Ｑ約１ｅＳｉ ２１：５ｉｉ）ｚ膿 ３１：り肺ｈＳｌ 第２図 第２図

Claims (1)

【特許請求の範囲】
1. 　Ｖ字溝を有す単結晶Ｓｉ上に形成した絶縁物が研磨表
   面に露出する直後まで第１の仕上げ研磨を行う工程と、
   この露出した絶縁物を少なくとも研磨面上凹状となる位
   置までＨＦ水溶液によりエッチング除去する工程と、す
   くなくとも前記凹状とした絶縁物の低部が研磨表面に達
   するまで第２の仕上げ研磨を行う工程とよりなることを
   特徴とする誘電体分離基板の研磨方法。