JPH05283515A - 半導体装置製造方法 - Google Patents
半導体装置製造方法Info
- Publication number
- JPH05283515A JPH05283515A JP7710492A JP7710492A JPH05283515A JP H05283515 A JPH05283515 A JP H05283515A JP 7710492 A JP7710492 A JP 7710492A JP 7710492 A JP7710492 A JP 7710492A JP H05283515 A JPH05283515 A JP H05283515A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- polishing
- silicon
- wafer
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 シリコン酸化膜により絶縁分離を行うＩＣに
おいて、アルミ然配線の段切れを防ぎ、シリコンアイラ
ンドサイズを均一に作ることを目的とする。 【構成】 分離酸化膜２がアイランド分離の際のミラー
ポリッシング時に削られるのを防ぐために毛先の長く柔
らかい研磨用クロスを用いることにより，機械的研磨を
極力おさえ、ケミカル研磨を進める。 【効果】 ミラーポリッシング時に分離酸化膜２がシリ
コンアイランド１やポリシリコン８より高く残されるた
め、フィールド酸化膜の段差が緩和されアルミ配線の断
切れを防ぐことができる。また、ケミカル研磨によりポ
リッシュ量が決められるため、ウェーハ面内が均一にポ
リッシュされ，シリコンアイランドのしサイズのばらつ
きが改善される。
おいて、アルミ然配線の段切れを防ぎ、シリコンアイラ
ンドサイズを均一に作ることを目的とする。 【構成】 分離酸化膜２がアイランド分離の際のミラー
ポリッシング時に削られるのを防ぐために毛先の長く柔
らかい研磨用クロスを用いることにより，機械的研磨を
極力おさえ、ケミカル研磨を進める。 【効果】 ミラーポリッシング時に分離酸化膜２がシリ
コンアイランド１やポリシリコン８より高く残されるた
め、フィールド酸化膜の段差が緩和されアルミ配線の断
切れを防ぐことができる。また、ケミカル研磨によりポ
リッシュ量が決められるため、ウェーハ面内が均一にポ
リッシュされ，シリコンアイランドのしサイズのばらつ
きが改善される。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に高耐圧を要求されるシリコン酸化膜によ
る誘電体分離構造を有するシリコンアイランド形成方法
に関する。
法に関し、特に高耐圧を要求されるシリコン酸化膜によ
る誘電体分離構造を有するシリコンアイランド形成方法
に関する。
【０００２】
【従来の技術】シリコン酸化膜による誘電体分離構造を
有する半導体ＩＣは、図５に断面図として示す様に、Ｎ
型のシリコンアイランドからなる活性領域１にＰ型５あ
るいはＮ型６の不純物を拡散し、トランジスタ、ダイオ
ード等の素子を形成し、そのまわりは分離酸化膜２で絶
縁分離されており、さらにシリコンアイランド１間はポ
リシリコン８により支持されている。またシリコンアイ
ランド間はアルミ配線４により回路が構成される。
有する半導体ＩＣは、図５に断面図として示す様に、Ｎ
型のシリコンアイランドからなる活性領域１にＰ型５あ
るいはＮ型６の不純物を拡散し、トランジスタ、ダイオ
ード等の素子を形成し、そのまわりは分離酸化膜２で絶
縁分離されており、さらにシリコンアイランド１間はポ
リシリコン８により支持されている。またシリコンアイ
ランド間はアルミ配線４により回路が構成される。
【０００３】更に製造方法を伴って構造を説明する。
【０００４】（１）＜１００＞結晶軸のシリコンウェー
ハ１０を酸化膜９をマスクにアルカリ異方性エッチング
を行いＶ溝を形成する。（図６参照） （２）次にエッチングした表面に、分離酸化膜２を形成
し、ポリシリコン８をその上に成長させて、Ｖ溝を埋
め、支持基板を形成する。支持基板は、そのままポリシ
リコンを厚く成長させたり、あるいはシリコンウェーハ
を貼り付けたりして形成する。（図７参照） （３）次に表裏を逆にして、単結晶シリコン基板側か
ら、分離酸化膜近くまで研削し、更に、研削の歪・欠陥
を除去するため、ミラーポリッシングを行い、シリコン
アイランド１を形成する。（図１，２参照） （４）次に高耐圧化のため、シリコンアイランドに厚い
（２μｍ程度）のフィールド酸化膜３を形成した後で各
シリコンアイランドにＰ型あるいはＮ型の不純物拡散
５，６を行い、トランジスタ、ダイオード等の素子を形
成する。（図５参照） （５）次に各素子間にアルミ配線４を行い回路を構成
し、必要に応じて、表面にパッシベーション７を施すこ
とにより誘電体分離構造を有するＩＣウェーハが完成す
る。（図５参照） ところで上記の従来の分離酸化膜２は、ミラーポリッシ
ング工程で堅い材質の多孔質クロス１１によい高圧力を
かけてポリッシングしていた（図８参照）ため、分離酸
化膜２もシリコンアイランド１あるいはポリシリコン８
と同じ高さまで削られてしまう。（図５参照）この状態
でフィールド酸化膜３を形成すると、分離酸化膜２の部
分には酸化膜は殆ど成長しないため、この部分の段差が
大きくなり、アルミ配線４を施した際に断線し易いとい
う問題があった。（図５参照） またポリッシング時に高圧力をかけなければ削れないた
め、ウェーハの面内で圧力がばらつくと，ポリッシング
量に差が出るため、シリコンアイランドの大きさがばら
つくという問題があった。（図４参照） 断線面の防止のためにミラーポリッシング工程で分離酸
化膜、シリコンアイランド、ポリシリコンを同じ高さに
削った後にシリコンをエッチングし、酸化膜をエッチン
グしない条件で軽くエッチングして、分離酸化膜２を凸
に高くすることも行われている。（図９） このような誘電体分離構造のウェーハを用いたＩＣにつ
いて製法を伴って説明する。
ハ１０を酸化膜９をマスクにアルカリ異方性エッチング
を行いＶ溝を形成する。（図６参照） （２）次にエッチングした表面に、分離酸化膜２を形成
し、ポリシリコン８をその上に成長させて、Ｖ溝を埋
め、支持基板を形成する。支持基板は、そのままポリシ
リコンを厚く成長させたり、あるいはシリコンウェーハ
を貼り付けたりして形成する。（図７参照） （３）次に表裏を逆にして、単結晶シリコン基板側か
ら、分離酸化膜近くまで研削し、更に、研削の歪・欠陥
を除去するため、ミラーポリッシングを行い、シリコン
アイランド１を形成する。（図１，２参照） （４）次に高耐圧化のため、シリコンアイランドに厚い
（２μｍ程度）のフィールド酸化膜３を形成した後で各
シリコンアイランドにＰ型あるいはＮ型の不純物拡散
５，６を行い、トランジスタ、ダイオード等の素子を形
成する。（図５参照） （５）次に各素子間にアルミ配線４を行い回路を構成
し、必要に応じて、表面にパッシベーション７を施すこ
とにより誘電体分離構造を有するＩＣウェーハが完成す
る。（図５参照） ところで上記の従来の分離酸化膜２は、ミラーポリッシ
ング工程で堅い材質の多孔質クロス１１によい高圧力を
かけてポリッシングしていた（図８参照）ため、分離酸
化膜２もシリコンアイランド１あるいはポリシリコン８
と同じ高さまで削られてしまう。（図５参照）この状態
でフィールド酸化膜３を形成すると、分離酸化膜２の部
分には酸化膜は殆ど成長しないため、この部分の段差が
大きくなり、アルミ配線４を施した際に断線し易いとい
う問題があった。（図５参照） またポリッシング時に高圧力をかけなければ削れないた
め、ウェーハの面内で圧力がばらつくと，ポリッシング
量に差が出るため、シリコンアイランドの大きさがばら
つくという問題があった。（図４参照） 断線面の防止のためにミラーポリッシング工程で分離酸
化膜、シリコンアイランド、ポリシリコンを同じ高さに
削った後にシリコンをエッチングし、酸化膜をエッチン
グしない条件で軽くエッチングして、分離酸化膜２を凸
に高くすることも行われている。（図９） このような誘電体分離構造のウェーハを用いたＩＣにつ
いて製法を伴って説明する。
【０００５】（１）高耐圧のために３μｍ近いフィール
ド酸化膜３を成長させる。この時、シリコンアイランド
１及びポリシリコン８上は、酸化膜が成長するが分離酸
化膜２上は、シリコンの供給がないため、殆ど酸化膜は
成長しない。しかし、分離酸化膜は、あらかじめ凸に高
く残されているため、フィールド酸化膜との段差は、そ
のぶん緩和されることとなる。
ド酸化膜３を成長させる。この時、シリコンアイランド
１及びポリシリコン８上は、酸化膜が成長するが分離酸
化膜２上は、シリコンの供給がないため、殆ど酸化膜は
成長しない。しかし、分離酸化膜は、あらかじめ凸に高
く残されているため、フィールド酸化膜との段差は、そ
のぶん緩和されることとなる。
【０００６】（２）その後、シリコンアイランド１にＰ
型５あるいはＮ型６の不純物を拡散し、トランジスタ、
ダイオード等を形成する。（図１１参照） （３）その後、各素子間をアルミ配線４により接続し、
回路を構成する。この時配線のアルミは、段差の大きい
分離酸化膜上２を通るが、段差が緩和されているため、
断線を起こしにくくなっている。（図１２参照） （４）最後に表面にパッシベーション膜７を形成する。
（図１３参照） このようにすれば、段差が緩和され断線を防止するもの
のエッチング工程を追加する必要がありコストアップの
原因となる。
型５あるいはＮ型６の不純物を拡散し、トランジスタ、
ダイオード等を形成する。（図１１参照） （３）その後、各素子間をアルミ配線４により接続し、
回路を構成する。この時配線のアルミは、段差の大きい
分離酸化膜上２を通るが、段差が緩和されているため、
断線を起こしにくくなっている。（図１２参照） （４）最後に表面にパッシベーション膜７を形成する。
（図１３参照） このようにすれば、段差が緩和され断線を防止するもの
のエッチング工程を追加する必要がありコストアップの
原因となる。
【発明が解決しようとする課題】そこで本発明は、エッ
チング工程を追加することなく分離酸化膜部の段差を緩
和してＡｌ配線の断線を防ぎ、かつシリコンアイランド
の面内ばらつきを小さくできる誘電体分離構造を有する
ＩＣウェーハを提供することを目的とする。
チング工程を追加することなく分離酸化膜部の段差を緩
和してＡｌ配線の断線を防ぎ、かつシリコンアイランド
の面内ばらつきを小さくできる誘電体分離構造を有する
ＩＣウェーハを提供することを目的とする。
【０００７】
【課題を解決するための手段】単結晶シリコン基板の一
方の面にシリコンアイランドとなる部分を囲んで溝を形
成し、その基板表面及び溝の側面及び底面に分離酸化膜
を形成し、その分離酸化膜上にポリシリコンを成長して
溝を埋め、その後前記単結晶シリコン基板を他方の面よ
り前記溝の底面近くまで除去し、ミラーポリッシング仕
上げを行って、分離されたアイランドを有する誘電体分
離ウェーハの製造方法において、前記ミラーポリッシン
グの条件をアイランドの表面より分離酸化膜の表面が
０．１〜０．５μＭ突出する条件としたことを特徴とす
る。
方の面にシリコンアイランドとなる部分を囲んで溝を形
成し、その基板表面及び溝の側面及び底面に分離酸化膜
を形成し、その分離酸化膜上にポリシリコンを成長して
溝を埋め、その後前記単結晶シリコン基板を他方の面よ
り前記溝の底面近くまで除去し、ミラーポリッシング仕
上げを行って、分離されたアイランドを有する誘電体分
離ウェーハの製造方法において、前記ミラーポリッシン
グの条件をアイランドの表面より分離酸化膜の表面が
０．１〜０．５μＭ突出する条件としたことを特徴とす
る。
【０００８】さらに具体的には、ミラーポリッシング工
程において、研磨用クロスを表面が、毛先の長い柔らか
い材質のものを用いて薬液、時間、加圧を調節すること
により所望の酸化膜の突出量を得ることができる。
程において、研磨用クロスを表面が、毛先の長い柔らか
い材質のものを用いて薬液、時間、加圧を調節すること
により所望の酸化膜の突出量を得ることができる。
【０００９】
【作用】上記の構成によると、ミラーポリッシングん時
に、機械的エッチングよりもポリッシング材と研磨用ク
ロスの摩擦反応によるケミカルエッチングが進み易くな
り、シリコンあるいはポリシリコン面の方が分離酸化膜
よりエッチングされるため、分離酸化膜がシリコン、ポ
リシリコン面より高くなる。従って、フィールド酸化膜
と分離酸化膜の段差が小さくなり、Ａｌ配線の断切れが
防止できる。
に、機械的エッチングよりもポリッシング材と研磨用ク
ロスの摩擦反応によるケミカルエッチングが進み易くな
り、シリコンあるいはポリシリコン面の方が分離酸化膜
よりエッチングされるため、分離酸化膜がシリコン、ポ
リシリコン面より高くなる。従って、フィールド酸化膜
と分離酸化膜の段差が小さくなり、Ａｌ配線の断切れが
防止できる。
【００１０】また圧力をかけて、エッチングが進む機械
的エッチングの作用が弱くなるため、ウェーハ面内のエ
ッチングが均一に進むようになり、シリコンアイランド
サイズのウェーハ面内のばらつきを低減することができ
る。
的エッチングの作用が弱くなるため、ウェーハ面内のエ
ッチングが均一に進むようになり、シリコンアイランド
サイズのウェーハ面内のばらつきを低減することができ
る。
【００１１】
【実施例】以下、この発明について図面を参照して説明
する。
する。
【００１２】図１３はこの発明の一実施例のＩＣウェー
ハの断面図である。従来例である図５と同じ部分には同
一符号を付して、説明を略す。
ハの断面図である。従来例である図５と同じ部分には同
一符号を付して、説明を略す。
【００１３】次に工程を追って断面構造について説明す
る。
る。
【００１４】（１）図１はミラーポリッシング前の状態
で分離酸化膜２がシリコン１とポリシリコン８に囲まれ
ていて、実線１２の位置まで研磨済みであり、点線１３
はその後のミラーポリッシング予定位置を示す。
で分離酸化膜２がシリコン１とポリシリコン８に囲まれ
ていて、実線１２の位置まで研磨済みであり、点線１３
はその後のミラーポリッシング予定位置を示す。
【００１５】（２）その後ポリッシングにより、シリコ
ンアイランド１を分離酸化膜２で完全に分離するまで研
磨する。ポリッシング完了後、分離酸化膜２は、シリコ
ンアイランド１及びポリシリコン８面より凸に高く形成
される。（図２参照） また、ケミカルエッチが進むことによりウェーハ面内は
均一量研磨されるため、アイランドサイズの面内ばらつ
きが小さくなる。（図４参照） 本実施例においては、ミラーポリッシングに用いるクロ
スの毛先１５ａが細く、長く、柔らかいものを用いたの
で、分離酸化膜２の研磨が進まず、シリコン１やポリシ
リコン８の部分のエッチングが進むので、分離酸化膜２
が突出して、形成される。（図３参照） その後、従来同様厚いフィールド酸化膜を成長させ、集
積回路を形成しても酸化膜の段差は緩和されているので
断線しにくくなっている。また、ミラーポリッシングの
圧力を小さくするので研磨しろのばらつきは小さくウェ
ーハ面内全面にわたって、特性の良い素子を形成するこ
とができる。ミラーポリッシング工程後の分離酸化膜２
はシリコンアイランド部１の表面より、本実施例におい
ては０．２μｍの突出としたが必要によりこれは０．１
〜０．５μｍの範囲で選択することができる。
ンアイランド１を分離酸化膜２で完全に分離するまで研
磨する。ポリッシング完了後、分離酸化膜２は、シリコ
ンアイランド１及びポリシリコン８面より凸に高く形成
される。（図２参照） また、ケミカルエッチが進むことによりウェーハ面内は
均一量研磨されるため、アイランドサイズの面内ばらつ
きが小さくなる。（図４参照） 本実施例においては、ミラーポリッシングに用いるクロ
スの毛先１５ａが細く、長く、柔らかいものを用いたの
で、分離酸化膜２の研磨が進まず、シリコン１やポリシ
リコン８の部分のエッチングが進むので、分離酸化膜２
が突出して、形成される。（図３参照） その後、従来同様厚いフィールド酸化膜を成長させ、集
積回路を形成しても酸化膜の段差は緩和されているので
断線しにくくなっている。また、ミラーポリッシングの
圧力を小さくするので研磨しろのばらつきは小さくウェ
ーハ面内全面にわたって、特性の良い素子を形成するこ
とができる。ミラーポリッシング工程後の分離酸化膜２
はシリコンアイランド部１の表面より、本実施例におい
ては０．２μｍの突出としたが必要によりこれは０．１
〜０．５μｍの範囲で選択することができる。
【００１６】すなわち、０．１μｍより小さい場合は、
フィールド酸化膜３が薄めの場合でも、０．５μｍ程度
あるのであまり役に立たない。
フィールド酸化膜３が薄めの場合でも、０．５μｍ程度
あるのであまり役に立たない。
【００１７】また、０．５μｍ以上とすることは本発明
の方法では困難である。
の方法では困難である。
【００１８】
【発明の効果】以上説明したように、この発明はミラー
ポリッシングにより誘電体分離を行う工程で、分離酸化
膜をシリコンアイランド及びポリシリコン表面より０．
１〜０．５μｍ高く残すことで特別にシリコンのエッチ
ング工程を設けることなくアルミ配線の断切れを防ぐこ
とができる。
ポリッシングにより誘電体分離を行う工程で、分離酸化
膜をシリコンアイランド及びポリシリコン表面より０．
１〜０．５μｍ高く残すことで特別にシリコンのエッチ
ング工程を設けることなくアルミ配線の断切れを防ぐこ
とができる。
【図１】 この発明の一実施例のミラーポリッシング前
のＩＣウェーハ断面図。
のＩＣウェーハ断面図。
【図２】 図１のＩＣウェーハのポリッシング後の断面
図。
図。
【図３】 本発明の実施例にて使用した研磨用クロスの
断面図。
断面図。
【図４】 図２のＩＣウェーハにおいて、ウェーハ面内
のシリコンアイランドサイズを示す平面図。
のシリコンアイランドサイズを示す平面図。
【図５】 従来のＩＣのウェーハ断面図。
【図６】 図５のＩＣにおいて、異方性エッチング完了
後のウェーハ断面図。
後のウェーハ断面図。
【図７】 図５のＩＣにおいて、ポリシリコン成長後の
ウェーハ断面図。
ウェーハ断面図。
【図８】 従来のポリッシングに使用した研磨用クロス
の断面図。
の断面図。
【図９】 従来の分離酸化膜を突出させたウェーハの断
面図。
面図。
【図１０】 図３の研磨用クロスを用いてポリッシュし
てフィールド酸化膜工程まで進めた断面図。
てフィールド酸化膜工程まで進めた断面図。
【図１１】 図１０のウェーハを不純物拡散等行い、素
子形成完了まで進めた断面図。
子形成完了まで進めた断面図。
【図１２】 図１０のウェーハをアルミ配線工程まで進
めた断面図。
めた断面図。
【図１３】 図１０のウェーハをパッシベーションを行
い、ＩＣとして完成させたウェーハの断面図（本発明の
ＩＣのウェーハ断面図）。
い、ＩＣとして完成させたウェーハの断面図（本発明の
ＩＣのウェーハ断面図）。
１ Ｎ型シリコンからなるシリコンアイランド ２ 分離酸化膜 ３ フィールド酸化膜 ４ アルミ配線 ５ Ｐ型層 ６ Ｎ型層 ７ パッシベーション膜 ８ ポリシリコン ９ 異方性エッチングマスク用酸化膜 １０ ＜１００＞結晶軸Ｎ型シリコンウェーハ １１ ミラーポリッシング用クロス（従来のもの） １２ 研磨面 １３ ミラーポリッシング予定面 １５ ミラーポリッシング用クロス（本発明のもの） １５ａ ミラーポリッシング用クロスの毛先
Claims (1)
- 【請求項１】（１）単結晶シリコン基板の一方の面にシ
リコンアイランドとなる部分を囲んで溝を形成し、 （２）前記単結晶シリコン基板の表面及び前記溝の側面
及び底面に分離酸化膜を形成し、その分離酸化膜上にポ
リシリコンを成長して溝を埋め、 （３）単結晶シリコン基板の他方の面側から、前記溝の
底面近くまで除去を行い、 （４）ミラーポリッシング仕上げを行って、分離された
シリコンアイランドを有する誘電体分離ウェーハの製造
方法において、前記ミラーポリッシングの条件を分離酸
化膜の表面が、前記アイランド部の表面より０．１〜
０．５μｍ突出する条件としたことを特徴とする半導体
装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7710492A JPH05283515A (ja) | 1992-03-31 | 1992-03-31 | 半導体装置製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7710492A JPH05283515A (ja) | 1992-03-31 | 1992-03-31 | 半導体装置製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05283515A true JPH05283515A (ja) | 1993-10-29 |
Family
ID=13624481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7710492A Pending JPH05283515A (ja) | 1992-03-31 | 1992-03-31 | 半導体装置製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05283515A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0997932A2 (en) * | 1998-10-29 | 2000-05-03 | Mitsubishi Materials Silicon Corporation | Wafer with dielectrically isolated silicon islands and method of manufacturing the same |
| US8980749B1 (en) | 2013-10-24 | 2015-03-17 | Rohm And Haas Electronic Materials Cmp Holdings, Inc. | Method for chemical mechanical polishing silicon wafers |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61159738A (ja) * | 1985-01-08 | 1986-07-19 | Oki Electric Ind Co Ltd | 誘電体分離基板の研摩方法 |
| JPH0314256A (ja) * | 1989-06-13 | 1991-01-22 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
-
1992
- 1992-03-31 JP JP7710492A patent/JPH05283515A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61159738A (ja) * | 1985-01-08 | 1986-07-19 | Oki Electric Ind Co Ltd | 誘電体分離基板の研摩方法 |
| JPH0314256A (ja) * | 1989-06-13 | 1991-01-22 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0997932A2 (en) * | 1998-10-29 | 2000-05-03 | Mitsubishi Materials Silicon Corporation | Wafer with dielectrically isolated silicon islands and method of manufacturing the same |
| EP0997932A3 (en) * | 1998-10-29 | 2000-08-16 | Mitsubishi Materials Silicon Corporation | Wafer with dielectrically isolated silicon islands and method of manufacturing the same |
| US6472289B2 (en) | 1998-10-29 | 2002-10-29 | Mitsubishi Materials Silicon Corporation | Dielectrically separated wafer and method of manufacturing the same |
| KR100373475B1 (ko) * | 1998-10-29 | 2003-02-25 | 미쯔비시 마테리알 실리콘 가부시끼가이샤 | 유전체 분리 웨이퍼 및 그 제조 방법 |
| US6815774B1 (en) | 1998-10-29 | 2004-11-09 | Mitsubishi Materials Silicon Corporation | Dielectrically separated wafer and method of the same |
| US8980749B1 (en) | 2013-10-24 | 2015-03-17 | Rohm And Haas Electronic Materials Cmp Holdings, Inc. | Method for chemical mechanical polishing silicon wafers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5152857A (en) | Method for preparing a substrate for semiconductor devices | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH07326664A (ja) | ウエハの誘電体分離溝の充填方法 | |
| KR20010070458A (ko) | 반도체 기판, 반도체 디바이스 및 그 제조 방법 | |
| US6090688A (en) | Method for fabricating an SOI substrate | |
| JP3352129B2 (ja) | 半導体基板の製造方法 | |
| JP3006387B2 (ja) | 半導体装置およびその製造方法 | |
| US3419956A (en) | Technique for obtaining isolated integrated circuits | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JP2000243942A (ja) | 半導体基板とその製造方法 | |
| JP2824818B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JPH05283515A (ja) | 半導体装置製造方法 | |
| JP3160966B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2002057309A (ja) | Ｓｏｉ基板の作製方法 | |
| JP2003151939A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH04226031A (ja) | 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JP2000349148A (ja) | 半導体層を有する基板の製造方法 | |
| JP2002343972A (ja) | 半導体素子の製造方法 | |
| JP2778114B2 (ja) | 半導体基板の製法 | |
| JPH0758197A (ja) | 複合半導体基板及びその製造方法 | |
| JPH0745526A (ja) | 高耐圧半導体ウエハの製造方法 | |
| JPS60117751A (ja) | 半導体集積回路装置の製造法 | |
| JPH065693A (ja) | 半導体装置の製造方法 | |
| JPH1012721A (ja) | 半導体装置の製造方法 |