JPH0917984A - 貼り合わせｓｏｉ基板の製造方法 - Google Patents
貼り合わせｓｏｉ基板の製造方法Info
- Publication number
- JPH0917984A JPH0917984A JP16433795A JP16433795A JPH0917984A JP H0917984 A JPH0917984 A JP H0917984A JP 16433795 A JP16433795 A JP 16433795A JP 16433795 A JP16433795 A JP 16433795A JP H0917984 A JPH0917984 A JP H0917984A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- wafer
- etching
- oxide film
- soi substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ウエーハの直径を減じることなく作成でき、
外周研削部を容易に鏡面状態にもたらすことができ、し
かも完成した貼り合わせＳＯＩ基板の反りを可及的に押
えることの可能な貼り合わせＳＯＩ基板の製造方法をを
提供すること。 【構成】 デバイス面となる第１の半導体ウエーハ１及
び支持体となる第２の半導体ウエーハ２の一方もしくは
双方に誘電体層５を有し、これら半導体ウエーハの鏡面
同士を密着させ酸化性雰囲気内での熱処理により接着す
る工程と、第１の半導体ウエーハ１の周縁部を、第２の
半導体ウエーハ２にダメージが達しない厚みまで研削す
る工程と、エッチング液により、酸化性雰囲気内で形成
された前記第２の半導体ウエーハ周縁部の酸化膜６を露
出させる工程と、を備え、前記エッチングに使用するエ
ッチング液が、エチレンジアミン，ピロカテコール及び
水の混合液、又は、水酸化テトラメチルアンモニウム水
溶液であること。
外周研削部を容易に鏡面状態にもたらすことができ、し
かも完成した貼り合わせＳＯＩ基板の反りを可及的に押
えることの可能な貼り合わせＳＯＩ基板の製造方法をを
提供すること。 【構成】 デバイス面となる第１の半導体ウエーハ１及
び支持体となる第２の半導体ウエーハ２の一方もしくは
双方に誘電体層５を有し、これら半導体ウエーハの鏡面
同士を密着させ酸化性雰囲気内での熱処理により接着す
る工程と、第１の半導体ウエーハ１の周縁部を、第２の
半導体ウエーハ２にダメージが達しない厚みまで研削す
る工程と、エッチング液により、酸化性雰囲気内で形成
された前記第２の半導体ウエーハ周縁部の酸化膜６を露
出させる工程と、を備え、前記エッチングに使用するエ
ッチング液が、エチレンジアミン，ピロカテコール及び
水の混合液、又は、水酸化テトラメチルアンモニウム水
溶液であること。
Description
【０００１】
【産業上の利用分野】本発明は、貼り合わせ半導体基板
の製造方法に関するもので、より詳細には、２枚の半導
体ウエーハを酸化膜等の誘電体層を介在させて貼り合わ
せ、一方の半導体ウエーハを規定の厚さまで減らして、
半導体単結晶膜を形成するようにした貼り合わせＳＯＩ
基板の製造方法に関する。
の製造方法に関するもので、より詳細には、２枚の半導
体ウエーハを酸化膜等の誘電体層を介在させて貼り合わ
せ、一方の半導体ウエーハを規定の厚さまで減らして、
半導体単結晶膜を形成するようにした貼り合わせＳＯＩ
基板の製造方法に関する。
【０００２】
【従来の技術】近時、第１の半導体ウエーハと第２の半
導体ウエーハとを誘電体層を介在させ貼り合わせて、貼
り合わせウエーハを形成した後、前記第１のウエーハの
肉厚を所定の厚さまで減らすようにした半導体基板の製
造方法が知られている。この製造方法は、従前行われて
いる単結晶層を製造するものに比べて製造工程が簡単で
あり、しかも結晶の質が比較的良好であって絶縁体層の
厚さも大きくとれる等の利点を有している。
導体ウエーハとを誘電体層を介在させ貼り合わせて、貼
り合わせウエーハを形成した後、前記第１のウエーハの
肉厚を所定の厚さまで減らすようにした半導体基板の製
造方法が知られている。この製造方法は、従前行われて
いる単結晶層を製造するものに比べて製造工程が簡単で
あり、しかも結晶の質が比較的良好であって絶縁体層の
厚さも大きくとれる等の利点を有している。
【０００３】この種の半導体基板の製造方法において
は、鏡面仕上げをした２枚の半導体ウエーハ１，２のう
ち、少くとも一方に誘導体層となる酸化膜（ＳｉＯ2 ）
を形成しておき、そしてこれら半導体ウエーハの鏡面同
士を接合させて、接着ウエーハを形成すると、鏡面加工
時に発生するダレによってその周縁部における半導体ウ
エーハ間に隙間が発生し、未接着部が発生する。
は、鏡面仕上げをした２枚の半導体ウエーハ１，２のう
ち、少くとも一方に誘導体層となる酸化膜（ＳｉＯ2 ）
を形成しておき、そしてこれら半導体ウエーハの鏡面同
士を接合させて、接着ウエーハを形成すると、鏡面加工
時に発生するダレによってその周縁部における半導体ウ
エーハ間に隙間が発生し、未接着部が発生する。
【０００４】この未接着部は、半導体装置を作製する過
程で数μｍに薄くする際に、この半導体ウエーハの未接
着部が剥がれて飛散すると、これが発塵源となって、ウ
エーハ表面がパーティクルで汚染されたり、その一部が
表面に付着して加工時に傷付けられたり、また、パター
ン切れの原因にもなるので、この未接着部を予め除去し
ておく必要があった。
程で数μｍに薄くする際に、この半導体ウエーハの未接
着部が剥がれて飛散すると、これが発塵源となって、ウ
エーハ表面がパーティクルで汚染されたり、その一部が
表面に付着して加工時に傷付けられたり、また、パター
ン切れの原因にもなるので、この未接着部を予め除去し
ておく必要があった。
【０００５】上述した未接着部の除去方法として、下記
（ａ）〜（ｃ）のようなものが知られている。
（ａ）〜（ｃ）のようなものが知られている。
【０００６】（ａ）：図２に示すように、接着後の半導
体ウエーハ１，２の外周部を、前記未接着部１ａ、２ａ
の幅ｗ1よりも大きな幅ｗ2で、すなわち幅ｗ1＜幅ｗ2で
（図２（１）参照）、図のＡ−Ａ線に沿って削り取り
（図２（２）参照）、その後デバイス層の研削、鏡面仕
上げ等を行う。尚、３は接着ウエーハ、４は隙間で、鏡
面加工時に発生するダレによってその周縁部における半
導体ウエーハ１，２間に発生するものである。
体ウエーハ１，２の外周部を、前記未接着部１ａ、２ａ
の幅ｗ1よりも大きな幅ｗ2で、すなわち幅ｗ1＜幅ｗ2で
（図２（１）参照）、図のＡ−Ａ線に沿って削り取り
（図２（２）参照）、その後デバイス層の研削、鏡面仕
上げ等を行う。尚、３は接着ウエーハ、４は隙間で、鏡
面加工時に発生するダレによってその周縁部における半
導体ウエーハ１，２間に発生するものである。
【０００７】（ｂ）：図３に示すように、半導体ウエー
ハ１，２の一方に誘電体層５を形成（図３（１）参照）
し、これらの半導体ウエーハ１，２のその鏡面同士を接
合させて、接着ウエーハ３を形成する（図３（２）参
照）。接着後の熱処理によって外周に酸化膜６を形成し
（図３（３）参照）、前述した半導体ウエーハ１，２の
外周部に発生する幅ｗ1の未接着部を除去する。すなわ
ち、半導体ウエーハ１と半導体ウエーハ２の未接着とな
る部分（前記図２（１）に示した未接着部１ａの幅ｗ
1）を含む領域よりも広い幅ｗ3（幅ｗ3＞幅ｗ1）を形成
（図３（４）参照）するため、半導体ウエーハを研削し
て貼り合わせ界面７の下方に達する研削部８を形成する
（図３（５）参照）。この研削部８は、破砕層を有する
ため、この破砕層をエッチングにより除去する（図３
（６）参照）。尚、９は、エッチング後の研削部であ
る。その後、デバイス層の研削鏡面仕上げ等を行う（図
３（７）参照）。
ハ１，２の一方に誘電体層５を形成（図３（１）参照）
し、これらの半導体ウエーハ１，２のその鏡面同士を接
合させて、接着ウエーハ３を形成する（図３（２）参
照）。接着後の熱処理によって外周に酸化膜６を形成し
（図３（３）参照）、前述した半導体ウエーハ１，２の
外周部に発生する幅ｗ1の未接着部を除去する。すなわ
ち、半導体ウエーハ１と半導体ウエーハ２の未接着とな
る部分（前記図２（１）に示した未接着部１ａの幅ｗ
1）を含む領域よりも広い幅ｗ3（幅ｗ3＞幅ｗ1）を形成
（図３（４）参照）するため、半導体ウエーハを研削し
て貼り合わせ界面７の下方に達する研削部８を形成する
（図３（５）参照）。この研削部８は、破砕層を有する
ため、この破砕層をエッチングにより除去する（図３
（６）参照）。尚、９は、エッチング後の研削部であ
る。その後、デバイス層の研削鏡面仕上げ等を行う（図
３（７）参照）。
【０００８】（ｃ）：図４に示すように、半導体ウエー
ハ１，２の一方に誘電体層５を形成（図４（１）参照）
し、これらの半導体ウエーハ１，２のその鏡面同士を接
合させて、接着ウエーハ３を形成する（図４（２）参
照）。接着後の熱処理によって外周に酸化膜６を形成し
（図４（３）参照）、前述した半導体ウエーハ１，２の
外周部に発生する幅ｗ1の未接着部を除去する。この場
合は、半導体ウエーハ１と半導体ウエーハ２の未接着と
なる部分を含む領域を、厚さ方向に接着界面の直前まで
研削し（図４（４）参照）、アルカリ性のエッチング液
（ＫＯＨ水溶液）を使用したエッチングにより研削部８
を除去する（図４（５）参照）。尚、１０は、エッチン
グ後の研削部である。
ハ１，２の一方に誘電体層５を形成（図４（１）参照）
し、これらの半導体ウエーハ１，２のその鏡面同士を接
合させて、接着ウエーハ３を形成する（図４（２）参
照）。接着後の熱処理によって外周に酸化膜６を形成し
（図４（３）参照）、前述した半導体ウエーハ１，２の
外周部に発生する幅ｗ1の未接着部を除去する。この場
合は、半導体ウエーハ１と半導体ウエーハ２の未接着と
なる部分を含む領域を、厚さ方向に接着界面の直前まで
研削し（図４（４）参照）、アルカリ性のエッチング液
（ＫＯＨ水溶液）を使用したエッチングにより研削部８
を除去する（図４（５）参照）。尚、１０は、エッチン
グ後の研削部である。
【０００９】このときアルカリ性のエッチング液（ＫＯ
Ｈ水溶液）は酸化膜（ＳｉＯ2）等の誘電体層に対する
エッチング速度よりもシリコンに対するエッチング速度
が速いという選択性をもつため、埋め込み酸化膜として
利用される誘電体層５、及び貼り合わせ熱処理によって
発生する酸化膜６は、ほとんどエッチングされず研削部
８により露出したシリコン部がエッチングされる。その
後、フッ化水素水により、酸化膜６を除去し（図４
（６）参照）、デバイス層の研削（図４（７）参照）、
鏡面仕上げ等を行う（図４（８）参照）。
Ｈ水溶液）は酸化膜（ＳｉＯ2）等の誘電体層に対する
エッチング速度よりもシリコンに対するエッチング速度
が速いという選択性をもつため、埋め込み酸化膜として
利用される誘電体層５、及び貼り合わせ熱処理によって
発生する酸化膜６は、ほとんどエッチングされず研削部
８により露出したシリコン部がエッチングされる。その
後、フッ化水素水により、酸化膜６を除去し（図４
（６）参照）、デバイス層の研削（図４（７）参照）、
鏡面仕上げ等を行う（図４（８）参照）。
【００１０】
【発明が解決しようとする課題】前記（ａ）のような場
合は、基本的には、半導体ウエーハの直径を減ずること
になる。一般に半導体ウエーハは、３インチ、４イン
チ、５インチ、６インチと直径が決っており、例えば５
インチの半導体ウエーハを得るためには、６インチの半
導体ウエーハ２枚を必要とし、６インチの半導体ウエー
ハを得るためには、８インチの半導体ウエーハ２枚が必
要になる。このため材料のロスが非常に大きいという問
題があった。
合は、基本的には、半導体ウエーハの直径を減ずること
になる。一般に半導体ウエーハは、３インチ、４イン
チ、５インチ、６インチと直径が決っており、例えば５
インチの半導体ウエーハを得るためには、６インチの半
導体ウエーハ２枚を必要とし、６インチの半導体ウエー
ハを得るためには、８インチの半導体ウエーハ２枚が必
要になる。このため材料のロスが非常に大きいという問
題があった。
【００１１】前記（ｂ）ような場合は、外周研削機の精
度等を考えると、貼り合わせ界面より、少なくとも２０
〜３０μｍ、下部を研削する必要がある。この研削によ
り生じる破砕層を完全に除去するには、１０μｍ以上の
エッチングが必要となり、図３に示す貼り合わせ界面と
エッチング後の研削部９の上面との段差は、３０〜４０
μｍになる。この段差が大きくなるとコーナー部にゴミ
等が溜まり易くなり、そのゴミがデバイス工程で、半導
体ウエーハ表面に付くという問題があった。
度等を考えると、貼り合わせ界面より、少なくとも２０
〜３０μｍ、下部を研削する必要がある。この研削によ
り生じる破砕層を完全に除去するには、１０μｍ以上の
エッチングが必要となり、図３に示す貼り合わせ界面と
エッチング後の研削部９の上面との段差は、３０〜４０
μｍになる。この段差が大きくなるとコーナー部にゴミ
等が溜まり易くなり、そのゴミがデバイス工程で、半導
体ウエーハ表面に付くという問題があった。
【００１２】また、デバイス面は鏡面であり外周部はエ
ッチング面であるため、表面粗さが異なり、外周部の粗
さが目立つという問題があった。
ッチング面であるため、表面粗さが異なり、外周部の粗
さが目立つという問題があった。
【００１３】前記（ｃ）のような場合は、外周研削部の
エッチング後、保護膜である酸化膜をフッ化水素水にて
除去するため、高耐圧用として利用されている貼り合わ
せＳＯＩ基板等では、埋め込み酸化膜層が２〜３μｍと
厚く、接着ウエーハに反りが発生するという問題があっ
た。
エッチング後、保護膜である酸化膜をフッ化水素水にて
除去するため、高耐圧用として利用されている貼り合わ
せＳＯＩ基板等では、埋め込み酸化膜層が２〜３μｍと
厚く、接着ウエーハに反りが発生するという問題があっ
た。
【００１４】そこで、フッ化水素水による酸化膜（特に
裏面）の除去を行わず裏面の酸化膜を残す方法が考えら
れる。
裏面）の除去を行わず裏面の酸化膜を残す方法が考えら
れる。
【００１５】エッチング液として、ＫＯＨ水溶液を用
い、これによりエッチングを行う場合（４０％水溶液、
９５℃）は、シリコンと酸化膜のエッチング比は約（５
０〜１００）対１である。そして、例えばエッチングに
よって除去するシリコンの厚さを外周研削機の精度等を
考えて５０μｍとすると、酸化膜は０．５〜１μｍエッ
チングされることになって、埋め込み酸化膜厚に比べ裏
面酸化膜厚が０．５〜１μｍ薄くなり、従って、図５に
示す酸化膜厚と反りとの関係から、３０μｍ〜６０μｍ
の反りが発生する。このように、３０μｍ〜６０μｍの
反りが発生すると、デバイス工程でのパターン作成時に
おいてピンボケ等の原因になるという問題があった。
い、これによりエッチングを行う場合（４０％水溶液、
９５℃）は、シリコンと酸化膜のエッチング比は約（５
０〜１００）対１である。そして、例えばエッチングに
よって除去するシリコンの厚さを外周研削機の精度等を
考えて５０μｍとすると、酸化膜は０．５〜１μｍエッ
チングされることになって、埋め込み酸化膜厚に比べ裏
面酸化膜厚が０．５〜１μｍ薄くなり、従って、図５に
示す酸化膜厚と反りとの関係から、３０μｍ〜６０μｍ
の反りが発生する。このように、３０μｍ〜６０μｍの
反りが発生すると、デバイス工程でのパターン作成時に
おいてピンボケ等の原因になるという問題があった。
【００１６】本発明は、前記各問題点に鑑みてなされた
もので、貼り合わせＳＯＩ基板を製造するにあたり、ウ
エーハの直径を減じることなく作成でき、外周研削部を
容易に鏡面状態にもたらすことができ、しかも完成した
貼り合わせＳＯＩ基板の反りを可及的に押えることの可
能な貼り合わせＳＯＩ基板の製造方法を提案するもので
ある。
もので、貼り合わせＳＯＩ基板を製造するにあたり、ウ
エーハの直径を減じることなく作成でき、外周研削部を
容易に鏡面状態にもたらすことができ、しかも完成した
貼り合わせＳＯＩ基板の反りを可及的に押えることの可
能な貼り合わせＳＯＩ基板の製造方法を提案するもので
ある。
【００１７】
【課題を解決するための手段】本願第１請求項の発明
は、デバイス面となる第１の半導体ウエーハ及び支持体
となる第２の半導体ウエーハの一方もしくは双方に誘電
体層を有するとともに、これら半導体ウエーハの鏡面同
士を密着させ酸化性雰囲気内での熱処理により接着する
工程と、前記第１の半導体ウエーハの周縁部を、前記第
２の半導体ウエーハにダメージが達しない厚みまで研削
する工程と、酸化膜に対するエッチング速度に比べて半
導体ウエーハのエッチング速度が大きいエッチング液に
より、酸化性雰囲気内で形成された前記第２の半導体ウ
エーハ周縁部の酸化膜を露出させる工程と、を備え、前
記エッチングに使用するエッチング液が、エチレンジア
ミン，ピロカテコール及び水の混合液、又は、水酸化テ
トラメチルアンモニウム水溶液である構成の貼り合わせ
ＳＯＩの製造方法である。
は、デバイス面となる第１の半導体ウエーハ及び支持体
となる第２の半導体ウエーハの一方もしくは双方に誘電
体層を有するとともに、これら半導体ウエーハの鏡面同
士を密着させ酸化性雰囲気内での熱処理により接着する
工程と、前記第１の半導体ウエーハの周縁部を、前記第
２の半導体ウエーハにダメージが達しない厚みまで研削
する工程と、酸化膜に対するエッチング速度に比べて半
導体ウエーハのエッチング速度が大きいエッチング液に
より、酸化性雰囲気内で形成された前記第２の半導体ウ
エーハ周縁部の酸化膜を露出させる工程と、を備え、前
記エッチングに使用するエッチング液が、エチレンジア
ミン，ピロカテコール及び水の混合液、又は、水酸化テ
トラメチルアンモニウム水溶液である構成の貼り合わせ
ＳＯＩの製造方法である。
【００１８】本願第２請求項の発明は、前記請求項１に
おいて、前記エッチング液が、エチレンジアミン，ピロ
カテコール及び水の混合液で９０℃〜９８℃に加熱した
もの、又は、水酸化テトラメチルアンモニウム水溶液で
８０℃〜９５℃に加熱したもの、である構成の貼り合わ
せＳＯＩの製造方法である。
おいて、前記エッチング液が、エチレンジアミン，ピロ
カテコール及び水の混合液で９０℃〜９８℃に加熱した
もの、又は、水酸化テトラメチルアンモニウム水溶液で
８０℃〜９５℃に加熱したもの、である構成の貼り合わ
せＳＯＩの製造方法である。
【００１９】
【作用】本発明のように、エッチング液として使用する
ことが考慮される前述のＫＯＨ等のアルカリ性水溶液の
かわりに、エチレンジアミン，ピロカテコール及び水の
混合液（以下、ＡＰＷ水溶液と略称する。）で、これを
９０℃〜９８℃に加熱した水溶液を用いる。この場合、
温度上昇とともにシリコンと酸化膜のエッチング比は小
さくなり、シリコンのエッチング速度はおそくなるた
め、９０℃以下で用いると、シリコンと酸化膜のエッチ
ング比は５０００対１以上を確保できるが、シリコンの
除去に時間がかかりすぎるという問題があり、また、９
８℃以上ではエッチング比が小さくなり、且つ、水の蒸
発が激しいため使用することは好ましくない。
ことが考慮される前述のＫＯＨ等のアルカリ性水溶液の
かわりに、エチレンジアミン，ピロカテコール及び水の
混合液（以下、ＡＰＷ水溶液と略称する。）で、これを
９０℃〜９８℃に加熱した水溶液を用いる。この場合、
温度上昇とともにシリコンと酸化膜のエッチング比は小
さくなり、シリコンのエッチング速度はおそくなるた
め、９０℃以下で用いると、シリコンと酸化膜のエッチ
ング比は５０００対１以上を確保できるが、シリコンの
除去に時間がかかりすぎるという問題があり、また、９
８℃以上ではエッチング比が小さくなり、且つ、水の蒸
発が激しいため使用することは好ましくない。
【００２０】また、水酸化テトラメチルアンモニウム水
溶液（以下、ＴＭＡＨ水溶液と略称する。）を８０℃〜
９５℃に加熱して用いる。この場合、温度上昇とともに
シリコンと酸化膜のエッチング比は小さくなり、シリコ
ンのエッチング速度は遅くなるため、８０℃以下で用い
ると、前記ＡＰＷ水溶液と同様に、シリコンの除去に時
間が掛りすぎるという問題があり、また、同様に、９５
℃以上ではエッチング比が小さくなり、且つ水の蒸発が
激しいため、使用することは好ましくない。尚、ＴＭＡ
Ｈ水溶液は、水酸化テトラメチルアンモニウムを１５％
以上としている。ここで、水酸化テトラメチルアンモニ
ウムを１５％以上としているのは、次の理由による。す
なわち、水酸化テトラメチルアンモニウムが１５％未満
でも一応の効果はあるが、１５％以上としてエッチング
速度を上げるものである。つまり、一般にエッチング速
度を上げるには、（１）温度を高くする、（２）濃度を
高くする方法がある。しかし、本実施例では、温度を高
くすると、シリコンと酸化膜のエッチング比が小さくな
るため、なるべく温度が低い状態で使用することが要請
される。そのため、上述したように、水酸化テトラメチ
ルアンモニウムを１５％以上として、エッチング速度を
上げている。尚、１５％未満の水溶液８０℃で２時間を
超えるので、「１５％以上」を作業性の観点から一つの
臨界値として採用したものである。
溶液（以下、ＴＭＡＨ水溶液と略称する。）を８０℃〜
９５℃に加熱して用いる。この場合、温度上昇とともに
シリコンと酸化膜のエッチング比は小さくなり、シリコ
ンのエッチング速度は遅くなるため、８０℃以下で用い
ると、前記ＡＰＷ水溶液と同様に、シリコンの除去に時
間が掛りすぎるという問題があり、また、同様に、９５
℃以上ではエッチング比が小さくなり、且つ水の蒸発が
激しいため、使用することは好ましくない。尚、ＴＭＡ
Ｈ水溶液は、水酸化テトラメチルアンモニウムを１５％
以上としている。ここで、水酸化テトラメチルアンモニ
ウムを１５％以上としているのは、次の理由による。す
なわち、水酸化テトラメチルアンモニウムが１５％未満
でも一応の効果はあるが、１５％以上としてエッチング
速度を上げるものである。つまり、一般にエッチング速
度を上げるには、（１）温度を高くする、（２）濃度を
高くする方法がある。しかし、本実施例では、温度を高
くすると、シリコンと酸化膜のエッチング比が小さくな
るため、なるべく温度が低い状態で使用することが要請
される。そのため、上述したように、水酸化テトラメチ
ルアンモニウムを１５％以上として、エッチング速度を
上げている。尚、１５％未満の水溶液８０℃で２時間を
超えるので、「１５％以上」を作業性の観点から一つの
臨界値として採用したものである。
【００２１】このようにして作成された貼り合わせＳＯ
Ｉ基板は、１０μｍ以下の反りとなり、デバイス工程で
のパターン作成にも良好な結果が得られる。
Ｉ基板は、１０μｍ以下の反りとなり、デバイス工程で
のパターン作成にも良好な結果が得られる。
【００２２】
【実施例】以下に、本発明を図１に示す実施例に基づい
て説明する。
て説明する。
【００２３】本実施例の貼り合わせＳＯＩ基板の製造方
法は、図１に示すように、半導体ウエーハ１，２を所定
形状に加工し（図１（１）参照）、半導体ウエーハ１，
２の一方に埋め込み酸化膜となる誘電体層５を形成し
（図１（２）参照）し、これらの半導体ウエーハ１，２
をその鏡面同士を接合させて、接着ウエーハを形成する
（図１（３）参照）。接着後の熱処理（例えば１１００
℃×２Ｈｒ）によって外周に酸化膜６を形成し（図１
（４）参照）、前述した半導体ウエーハ１，２の外周部
に発生する幅ｗ1の未接着部を除去する。この場合は、
半導体ウエーハ１と半導体ウエーハ２の未接着となる部
分を含む領域を、厚さ方向に接着界面の直前（約５０μ
ｍ手前）まで研削（図１（５）参照）する。
法は、図１に示すように、半導体ウエーハ１，２を所定
形状に加工し（図１（１）参照）、半導体ウエーハ１，
２の一方に埋め込み酸化膜となる誘電体層５を形成し
（図１（２）参照）し、これらの半導体ウエーハ１，２
をその鏡面同士を接合させて、接着ウエーハを形成する
（図１（３）参照）。接着後の熱処理（例えば１１００
℃×２Ｈｒ）によって外周に酸化膜６を形成し（図１
（４）参照）、前述した半導体ウエーハ１，２の外周部
に発生する幅ｗ1の未接着部を除去する。この場合は、
半導体ウエーハ１と半導体ウエーハ２の未接着となる部
分を含む領域を、厚さ方向に接着界面の直前（約５０μ
ｍ手前）まで研削（図１（５）参照）する。
【００２４】更に、前記ＡＰＷ溶液又はＴＭＡＨ溶液に
よるエッチングを行い、研削による破壊層及び、酸化膜
上部のシリコン（研削部８）を除去する（図１（６）参
照）。ここで、１１は、ＡＰＷ溶液又はＴＭＡＨ溶液に
よるエッチング後の研削部である。このとき、酸化膜６
は０．００５〜０．０１μｍ程度のエッチングにとどま
り、原形をとどめることになる。
よるエッチングを行い、研削による破壊層及び、酸化膜
上部のシリコン（研削部８）を除去する（図１（６）参
照）。ここで、１１は、ＡＰＷ溶液又はＴＭＡＨ溶液に
よるエッチング後の研削部である。このとき、酸化膜６
は０．００５〜０．０１μｍ程度のエッチングにとどま
り、原形をとどめることになる。
【００２５】前記ＡＰＷ溶液は、本実施例では、エチレ
ンジアミン１７ｍｌ、ピロカテコール３ｇｒ水８ｍｌの
比率の混合液で、これを９０℃〜９８℃に加熱した水溶
液を用いる。
ンジアミン１７ｍｌ、ピロカテコール３ｇｒ水８ｍｌの
比率の混合液で、これを９０℃〜９８℃に加熱した水溶
液を用いる。
【００２６】その後、デバイス層の研削（図１（７）参
照）を行い、鏡面仕上げ等を行う（図１（８）参照）。
照）を行い、鏡面仕上げ等を行う（図１（８）参照）。
【００２７】また、前記エッチングにおいて、外周部に
残った酸化膜はデバイス層の研削、鏡面仕上げの工程に
おいて粉砕され平滑化される。
残った酸化膜はデバイス層の研削、鏡面仕上げの工程に
おいて粉砕され平滑化される。
【００２８】このようにして作成された貼り合わせＳＯ
Ｉ基板は、１０μｍ以下の反りとなり、デバイス工程で
のパターン作成にも良好な結果が得られることを確認し
ている。
Ｉ基板は、１０μｍ以下の反りとなり、デバイス工程で
のパターン作成にも良好な結果が得られることを確認し
ている。
【００２９】
【発明の効果】以上説明したように、本発明に係る貼り
合わせＳＯＩ基板の製造方法によれば、貼り合わせＳＯ
Ｉ基板の直径を減じることなく作成でき、外周研削部を
容易に鏡面状態にできるだけでなく、完成した貼り合わ
せＳＯＩ基板の反りを極力押えることができるものであ
る。
合わせＳＯＩ基板の製造方法によれば、貼り合わせＳＯ
Ｉ基板の直径を減じることなく作成でき、外周研削部を
容易に鏡面状態にできるだけでなく、完成した貼り合わ
せＳＯＩ基板の反りを極力押えることができるものであ
る。
【図１】本発明に係る貼り合わせＳＯＩ基板の製造方法
を示す工程図である。
を示す工程図である。
【図２】従来例に係り、貼り合わせＳＯＩ基板の外周未
接着部を示す拡大図である。
接着部を示す拡大図である。
【図３】従来例に係り、貼り合わせＳＯＩ基板の製造方
法を示す工程図である。
法を示す工程図である。
【図４】従来例に係り、貼り合わせＳＯＩ基板の製造方
法を示す工程図である。
法を示す工程図である。
【図５】酸化膜厚と反りとの関係を示す図である。
１ 半導体ウエーハ １ａ 未接着部 ２ 半導体ウエーハ ２ａ 未接着部 ３ 接着ウエーハ ４ 隙間 ５ 誘電体層 ６ 酸化膜 ７ 貼り合わせ界面 ８ 研削部 ９ エッチング後の研削部 １０ アルカリ性水溶液によるエッチング後の研削部 １１ ＡＰＷ又はＴＭＡＨによるエッチング後の研削
部 ｗ1 幅 ｗ2 幅 ｗ3 幅
部 ｗ1 幅 ｗ2 幅 ｗ3 幅
Claims (2)
- 【請求項１】 デバイス面となる第１の半導体ウエーハ
及び支持体となる第２の半導体ウエーハの一方もしくは
双方に誘電体層を有するとともに、これら半導体ウエー
ハの鏡面同士を密着させ酸化性雰囲気内での熱処理によ
り接着する工程と、 前記第１の半導体ウエーハの周縁部を、前記第２の半導
体ウエーハにダメージが達しない厚みまで研削する工程
と、 酸化膜に対するエッチング速度に比べて半導体ウエーハ
のエッチング速度が大きいエッチング液により、酸化性
雰囲気内で形成された前記第２の半導体ウエーハ周縁部
の酸化膜を露出させる工程と、を備え、 前記エッチングに使用するエッチング液が、エチレンジ
アミン，ピロカテコール及び水の混合液、又は、水酸化
テトラメチルアンモニウム水溶液であることを特徴とす
る貼り合わせＳＯＩの製造方法。 - 【請求項２】 前記エッチング液が、エチレンジアミ
ン，ピロカテコール及び水の混合液で９０℃〜９８℃に
加熱したもの、又は、水酸化テトラメチルアンモニウム
水溶液で８０℃〜９５℃に加熱したもの、であることを
特徴とする請求項１記載の貼り合わせＳＯＩの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16433795A JPH0917984A (ja) | 1995-06-29 | 1995-06-29 | 貼り合わせｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16433795A JPH0917984A (ja) | 1995-06-29 | 1995-06-29 | 貼り合わせｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0917984A true JPH0917984A (ja) | 1997-01-17 |
Family
ID=15791260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16433795A Pending JPH0917984A (ja) | 1995-06-29 | 1995-06-29 | 貼り合わせｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0917984A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0854500A1 (en) * | 1997-01-17 | 1998-07-22 | Shin-Etsu Handotai Company Limited | Method of manufacturing a bonding substrate |
| JPH1126336A (ja) * | 1997-07-08 | 1999-01-29 | Sumitomo Metal Ind Ltd | 貼り合わせ半導体基板及びその製造方法 |
| FR2769406A1 (fr) * | 1997-10-06 | 1999-04-09 | Mitsubishi Electric Corp | Substrat semiconducteur ayant une pellicule d'oxyde enterree et procede de fabrication d'un dispositif a semiconducteur |
| WO2006092886A1 (ja) * | 2005-02-28 | 2006-09-08 | Shin-Etsu Handotai Co., Ltd. | 貼り合わせウエーハの製造方法及び貼り合わせウエーハ |
| JP2006278807A (ja) * | 2005-03-30 | 2006-10-12 | Dainippon Printing Co Ltd | 接合部材と接合部材の作製方法 |
| FR2935535A1 (fr) * | 2008-09-02 | 2010-03-05 | Soitec Silicon On Insulator | Procedede de detourage mixte. |
| EP2302671A1 (fr) | 2009-09-28 | 2011-03-30 | S.O.I. Tec Silicon on Insulator Technologies | Procédé de collage et de transfert d'une couche |
| FR2967295A1 (fr) * | 2010-11-05 | 2012-05-11 | Soitec Silicon On Insulator | Procédé de traitement d'une structure multicouche |
| US8298916B2 (en) | 2010-03-02 | 2012-10-30 | Soitec | Process for fabricating a multilayer structure with post-grinding trimming |
| JP2012216706A (ja) * | 2011-04-01 | 2012-11-08 | Seiko Epson Corp | 基材表面処理方法 |
| US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
| US8429960B2 (en) | 2010-08-24 | 2013-04-30 | Soitec | Process for measuring an adhesion energy, and associated substrates |
| US8530331B2 (en) | 2006-04-10 | 2013-09-10 | Commissariat A L'energie Atomique | Process for assembling substrates with low-temperature heat treatments |
| US8679944B2 (en) | 2008-09-02 | 2014-03-25 | Soitec | Progressive trimming method |
| US9138980B2 (en) | 2010-06-22 | 2015-09-22 | Soitec | Apparatus for manufacturing semiconductor devices |
| US11738993B2 (en) | 2019-01-16 | 2023-08-29 | Murata Manufacturing Co., Ltd. | Silicon substrate having cavity and cavity SOI substrate including the silicon substrate |
-
1995
- 1995-06-29 JP JP16433795A patent/JPH0917984A/ja active Pending
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0854500A1 (en) * | 1997-01-17 | 1998-07-22 | Shin-Etsu Handotai Company Limited | Method of manufacturing a bonding substrate |
| US6110391A (en) * | 1997-01-17 | 2000-08-29 | Shin-Etsu Handotai Co., Ltd. | Method of manufacturing a bonding substrate |
| JPH1126336A (ja) * | 1997-07-08 | 1999-01-29 | Sumitomo Metal Ind Ltd | 貼り合わせ半導体基板及びその製造方法 |
| FR2769406A1 (fr) * | 1997-10-06 | 1999-04-09 | Mitsubishi Electric Corp | Substrat semiconducteur ayant une pellicule d'oxyde enterree et procede de fabrication d'un dispositif a semiconducteur |
| WO2006092886A1 (ja) * | 2005-02-28 | 2006-09-08 | Shin-Etsu Handotai Co., Ltd. | 貼り合わせウエーハの製造方法及び貼り合わせウエーハ |
| JP4668659B2 (ja) * | 2005-03-30 | 2011-04-13 | 大日本印刷株式会社 | 接合部材と接合部材の作製方法 |
| JP2006278807A (ja) * | 2005-03-30 | 2006-10-12 | Dainippon Printing Co Ltd | 接合部材と接合部材の作製方法 |
| US8530331B2 (en) | 2006-04-10 | 2013-09-10 | Commissariat A L'energie Atomique | Process for assembling substrates with low-temperature heat treatments |
| FR2935535A1 (fr) * | 2008-09-02 | 2010-03-05 | Soitec Silicon On Insulator | Procedede de detourage mixte. |
| WO2010026006A1 (en) * | 2008-09-02 | 2010-03-11 | S.O.I. Tec Silicon On Insulator Technologies | A mixed trimming method |
| US8679944B2 (en) | 2008-09-02 | 2014-03-25 | Soitec | Progressive trimming method |
| US8505197B2 (en) | 2009-09-28 | 2013-08-13 | Soitec | Methods of fabricating multilayer substrates |
| CN102034687A (zh) * | 2009-09-28 | 2011-04-27 | S.O.I.Tec绝缘体上硅技术公司 | 键合和转移层的工艺 |
| JP2011071487A (ja) * | 2009-09-28 | 2011-04-07 | Soi Tec Silicon On Insulator Technologies | 層の貼り合わせおよび転写プロセス |
| EP2302671A1 (fr) | 2009-09-28 | 2011-03-30 | S.O.I. Tec Silicon on Insulator Technologies | Procédé de collage et de transfert d'une couche |
| US8298916B2 (en) | 2010-03-02 | 2012-10-30 | Soitec | Process for fabricating a multilayer structure with post-grinding trimming |
| US9138980B2 (en) | 2010-06-22 | 2015-09-22 | Soitec | Apparatus for manufacturing semiconductor devices |
| US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
| US8429960B2 (en) | 2010-08-24 | 2013-04-30 | Soitec | Process for measuring an adhesion energy, and associated substrates |
| FR2967295A1 (fr) * | 2010-11-05 | 2012-05-11 | Soitec Silicon On Insulator | Procédé de traitement d'une structure multicouche |
| WO2012059350A3 (en) * | 2010-11-05 | 2012-11-22 | Soitec | A method of treating a multilayer structure |
| JP2012216706A (ja) * | 2011-04-01 | 2012-11-08 | Seiko Epson Corp | 基材表面処理方法 |
| US11738993B2 (en) | 2019-01-16 | 2023-08-29 | Murata Manufacturing Co., Ltd. | Silicon substrate having cavity and cavity SOI substrate including the silicon substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4846915B2 (ja) | 貼り合わせウェーハの製造方法 | |
| KR100789205B1 (ko) | 실리콘 웨이퍼 및 에스오아이 웨이퍼의 제조방법, 그리고그 에스오아이 웨이퍼 | |
| EP0854500B1 (en) | Method of manufacturing a bonded substrate | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JPH0636414B2 (ja) | 半導体素子形成用基板の製造方法 | |
| KR20070116224A (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
| JPH01312828A (ja) | 半導体の製造方法 | |
| US6113721A (en) | Method of bonding a semiconductor wafer | |
| JP4277469B2 (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハ | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JPH06176993A (ja) | 半導体基板の製造方法 | |
| JPH1167701A (ja) | 貼り合わせｓｏｉ基板の製造方法及びこれに用いる保護剤塗布装置 | |
| JP2535957B2 (ja) | 半導体基板 | |
| JP2001144274A (ja) | 半導体基板の製造方法 | |
| JPH05226305A (ja) | 張合せウェハの製造方法 | |
| JP3422225B2 (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2003151939A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0387012A (ja) | 接合ウエハおよびその製造方法 | |
| JP3524009B2 (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JP3962972B2 (ja) | 張り合わせ基板の製造方法 | |
| JPH1116861A (ja) | 半導体装置の製造方法 | |
| JPH09162087A (ja) | 貼り合わせ基板の製造方法 | |
| JPH09213593A (ja) | 接着基板及びその製造方法 |