JP2011071487A - 層の貼り合わせおよび転写プロセス - Google Patents

層の貼り合わせおよび転写プロセス Download PDF

Info

Publication number
JP2011071487A
JP2011071487A JP2010167127A JP2010167127A JP2011071487A JP 2011071487 A JP2011071487 A JP 2011071487A JP 2010167127 A JP2010167127 A JP 2010167127A JP 2010167127 A JP2010167127 A JP 2010167127A JP 2011071487 A JP2011071487 A JP 2011071487A
Authority
JP
Japan
Prior art keywords
substrate
donor substrate
layer
receiver
donor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010167127A
Other languages
English (en)
Other versions
JP5292642B2 (ja
Inventor
Blanchard Chrystelle Lagahe
ラガエ ブランシャード クリステル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2011071487A publication Critical patent/JP2011071487A/ja
Application granted granted Critical
Publication of JP5292642B2 publication Critical patent/JP5292642B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】SOI基板の外周のトリミング残渣が残らない技術を提供する。
【解決手段】レシーバ基板2およびドナー基板1を分子付着により貼り合わせるステップと、貼り合わせ界面5を強固にするために、前述した積層体に熱処理を施すステップと、ドナー基板1を研削により薄化するステップと、ドナー基板1およびレシーバ基板2の一部の環状トリミングを実行するステップと、前述したステップの後、ドナー基板1の残りの部分の露出表面およびレシーバ基板2の露出表面の化学エッチングステップを実行するステップとを含む。
【選択図】図1

Description

本発明は、電子工学、光学、および光電子工学における応用のための基板作製の分野に関する。
本発明は、特に、前述した応用のための基板の作製中に実施される、材料層を基板に貼り合わせ転写するためのプロセスに関する。
このタイプの転写プロセス中、それぞれ「ドナー」および「レシーバ」と呼ばれる2つの基板が、分子付着により互いに貼り合わされる。その後、ドナー基板は、例えば、ドナー基板の一部がレシーバ基板に転写されるように研削や研磨によって薄化される。
このようなプロセスにより、例えば、少なくとも2つの材料層、半導体や他の材料の層を含む任意の所与のタイプの多層基板が得られる。
また、このような転写プロセスにより、ドナー基板から除去された表層と、レシーバ基板に対応する基層との間に介在した1つ以上の中間層を備える基板を得ることができる。また、これにより、例えば、米国特許第5,234,860号明細書に例示されているように、ドナー基板からの1つ以上のマイクロコンポーネントのすべてまたは一部を備える層をレシーバ基板に転写することができる。
このタイプの多層基板の1つの特定の例が、「セミコンダクタ・オン・インシュレータ(Semiconductor On Insulator)」を意味する頭字語「SeOI」として当業者に公知のものの1つからなる。
これらの転写技術によって作製された基板が、一般に、市販され使用されているドナー基板およびレシーバ基板上に面取り箇所が存在することにより、層間の貼り合わせが存在しないか、または貼り合わせの品質が低い「周囲リング」と呼ばれる環状領域を呈することが観察されている。これらの面取り箇所があると、組み立て後の基板のエッジ周辺の貼り合わせ能力が低くなり、接着性がまったくなくなることさえある。
その結果、転写層を形成するために従来実施されていた機械的な薄化ステップでは、貼り合わせ界面でこの層の周囲が部分的に剥離を生じてしまいかねない。さらに、薄化ステップ中に基板に加えられる熱機械力により、転写層の周囲にフレーキング現象が生じることで、この転写層の周囲が不規則になってしまう可能性がある。
このように部分的な剥離が生じたり、転写層の周囲が不規則になったりすることで、機器や基板自体への粒子状の汚染の危険性が生じ、後の処理中に層の一部が実際に剥がれてしまうことがある。
この危険性は、ドナー基板とレシーバ基板の2つを貼り合わせるプロセスが低温で実行される場合にさらに顕著となる。例えば、接触状態にある材料が高温に耐性ではない場合(例えば、「シリコン・オン・クォーツ(Silicon On Quartz)」の略の「SOQ」または「シリコン・オン・サファイア(Silicon On Sapphire)」の略の「SOS」)、または組み立てられた基板の少なくとも1つが、例えば、電子コンポーネントや光電子コンポーネントを含む場合などが挙げられる。
特開平09−017984号公報によれば、SOI基板の作製プロセスが知られている。
同文献では、
絶縁層で被覆されたドナー基板とレシーバ基板とを分子付着によって貼り合わせるステップと、
ドナー基板全体およびレシーバ基板の一部の環状トリミングを実行するステップと、
トリミングステップによる加工ダメージを受けたレシーバ基板の一部をエッチングするステップと、
SOI構造の表層を得るために、ドナー基板の一部を研削するステップと、
を含む先行技術を参照している。
しかしながら、このプロセスは、貼り合わせ界面で転写層の周囲が部分的に剥離してしまう現象を増幅しかねない。実際、貼り合わせ構造の強化が低温でしか行われない場合、ドナー基板のすべておよびレシーバ基板の一部を機械的に環状トリミングしている間に導入された機械応力により、貼り合わせ界面の剥脱の局在化や拡張が生じる。このステップ中に構造にかかる熱機械応力はかなり著しいものである。
上記に挙げた特開平09−017984号公報には、別のトリミングプロセスが記載されている。このプロセスは、
−レシーバ基板にダメージを与えないように、貼り合わせ界面の前方、約50μmまでドナー基板の一部のみをトリミングするステップと、
−TMAH(水酸化テトラメチルアンモニウム)溶液によって、次に、酸化物によってドナー基板の残留環状部分を連続的に選択エッチングするステップと、
を含む。
これにより、レシーバ基板のエッチングを回避することができる。
しかしながら、貼り合わせ構造によっては、とりわけ、ドナー基板が埋め込み酸化物層を含み、表層がマイクロコンポーネント(回路)を含むSOIタイプの基板である場合、それまでに部分的にトリミングされたドナー基板のシリコンの選択的エッチングは、ドナー基板の埋め込み酸化物層と、回路を含む層の基部で停止し、ひいては、除去されていない5〜10μm(回路の厚み)の「緩く貼り合わされた不規則な」層が、構造の周囲に残ることになる。
本発明の目的は、先行技術の前述した欠点を解消し、トリミングステップを含むレシーバ基板への層の転写プロセスを提供することである。このプロセスは、
最終的な基板のフレーキングおよび剥離の問題や、不規則な周辺部を有する転写層の形成の問題を回避可能であり、
先行技術のすでに既知のプロセスより複雑性が低く、実施速度が速く、低コストである。
この目的のために、本発明は、特に、電子工学、光学、および光電子工学の分野における応用に向けた基板の作製中に使用される、材料層をレシーバ基板に貼り合わせ転写するためのプロセスに関する。
本発明によれば、このプロセスは、
上記レシーバ基板とドナー基板とを分子付着により貼り合わせるステップと、
貼り合わせ界面を強固にするために前述した積層に熱処理を施すステップと、
研削によりドナー基板を薄化するステップと、
ドナー基板およびレシーバ基板の一部の環状トリミングを実行するステップと、
前述したステップの後、ドナー基板の残りの部分の露出表面およびレシーバ基板の露出表面の化学エッチングステップを実行するステップと、
を含む。
本発明の他の利点および非制限的な特徴によれば、以下のものが単独または組み合わせで実施される。
研削は、トリミング前に実行され、
研削は、トリミング後に実行され、
電子コンポーネントが、貼り合わせ前に上記ドナー基板および/または上記レシーバ基板内および/または上に形成され、
ドナー基板が、バルク基板であり、
化学エッチングステップが、研削ステップ中に加工ダメージを受けた部分を除去した後に停止され、
化学エッチングステップが、ドナー基板からの材料層の露出面を研磨するステップの後に行われ、
ドナー基板が、シリコンベース基板、埋め込み絶縁層、およびシリコン製の表面層を含む「シリコン・オン・インシュレータ」、すなわち、「SOI」タイプの基板であり、
研削ステップが、ベース基板の一部の除去を含み、エッチングステップが、上記ベース基板からの残留物を除去した後に停止され、
酸化物層が、貼り合わせ前に上記ドナー基板および/または上記レシーバ基板上に形成または堆積され、
酸化物の層が、表面に存在する1つまたは複数のコンポーネントの任意のトポロジーを平滑化し、分子付着による貼り合わせに必要な特性を表面に与えるために平坦化され、
研削ステップが、ドナー基板の厚みが約50μmに達する点まで実行され、
レシーバ基板が、基板表面から約2〜10μmの範囲の深さまでトリミングされ、
ドナー基板およびレシーバ基板が、シリコンで形成され、エッチング溶液が、25重量%の濃度の水酸化テトラメチルアンモニウムTMAH溶液である。
本発明による貼り合わせおよび転写プロセスの第1の実施形態のステップを示す略図である。 本発明による貼り合わせおよび転写プロセスの第2の実施形態のステップを示す略図である。 本発明による貼り合わせおよび転写プロセスの第3の実施形態のステップを示す略図である。
本発明の他の特徴および利点は、非制限的な実施例によって、いくつかの可能な実施形態を示す添付の図面を参照しながら以下に提示する記載から明らかになるであろう。
本発明によるプロセスは、任意のタイプの基板の貼り合わせ、およびこれらの基板から生じるさまざまな性質の層の転写に適用可能である。
しかしながら、本発明は、これらの基板のすべてまたは一部の作製に使用する材料が、高温、とりわけ、450℃より高い温度に耐えられない場合に特に適用可能である。「これらの基板のすべてまたは一部の作製に使用する材料」という表現は、基板を構成する層の1つ以上、またはこれらの基板の少なくとも1つの基板内および/または基板上に形成された電子コンポーネントを意味するものとして理解されたい。
以下、図1を参照しながら、第1の実施形態について記載する。
図1(a)を参照すると、「セミコンダクタ・オン・インシュレータ」(SeOI)タイプの「ドナー」と呼ばれる第1の基板1が示されており、第1の基板1は、表層12とベース基板13との間に介在させた(埋め込まれた)絶縁体層11を備え、表層12およびベース基板13は、半導体材料で作られている。
絶縁層11は、酸化物層であることが好ましい。
このプロセスの1つの特定の応用は、層12および13がシリコンで作られ、層11が二酸化珪素SiOで作られたSOIタイプのドナー基板を使用するステップを含む。
図1(a)に、参照番号2として「レシーバ」と呼ばれる第2の基板も示されている。
図1(a)〜図1(f)は、ドナー基板およびレシーバ基板の層の一部に電子コンポーネントが存在する場合を示しているが、このプロセスは、これらのコンポーネントの任意のものを備えていない基板にも適用可能である。
これらの電子コンポーネントが存在する場合、上記表面層12内および/または上、および/または上記レシーバ基板2内および/または上に形成されたものであってもよい。
これらの電子コンポーネントは、例えば、回路であり、典型的には、「相補型金属酸化膜半導体」の頭字語を表すCMOSタイプの回路である。
表面層12内に形成されたコンポーネントは、参照番号121であり、上部に形成されているものは、参照番号122であるのに対して、レシーバ基板2内に形成されたコンポーネントは、参照番号21であり、上部に形成されたものは、参照番号22である。
ベース基板2のコンポーネント21および/または22は、「3D積層」という用語で当業者に既知の回路を三次元に積層する場合のように、この基板内または基板上に直接形成されてもよく、または、すでに層を転写した結果であってもよい。
ドナー基板1には、2つの対向する面、すなわち、「正面」と呼ばれる面14と、「背面」と呼ばれる対向する面15とがある。同様に、レシーバ基板2は、正面24と、背面25とを備える。
図1(b)から分かるように、ドナー基板1の正面14上、および/またはレシーバ基板2の正面24上に、酸化物層が形成または堆積される。これらの酸化物層には、それぞれ参照番号3および4が付与されている。
これらの酸化物層3、4は、熱酸化および/または化学気相堆積(CVD)技術による堆積によって形成される。
ベース基板2の場合、酸化物層4は、ベース基板2を完全に封入し得るが、これは図面に示していないことに留意されたい。
有益には、電子コンポーネントがある場合、酸化物層3および/または4は、コンポーネントの存在に関連するトポロジーを平滑化し、分子付着による貼り合わせのために後で必要となる特性を表面に与えるように平坦化される。
図1(c)は、1つまたは複数の酸化物層3、4が、2つの基板1および2の間に介在するように実行された、2つの基板1および2の貼り合わせステップを示す。
貼り合わせ後、参照番号5が付与された貼り合わせ界面を強固にするように、熱処理が施される。
基板1および2が電子コンポーネントを備える図1(a)〜図1(f)に例示したケースでは、この熱処理の温度は、これらのコンポーネントの劣化を避けるために、比較的適度な温度、好ましくは、約300℃〜400℃の範囲のものである。
図1(d)〜図1(f)に示す本発明のプロセスの第1の別の実施形態によれば、後続するステップは、10〜50マイクロメートルの範囲の厚みであることが好ましい薄層130のみを保つように、ベース基板13を研削することによって薄化を実行するステップを含む。
このステップの後、ドナー基板1、存在する場合、酸化物層3、4、およびレシーバ基板2の一部の周囲環状エッジを除去するステップを含むトリミングステップ(図1(e)を参照)が続く。
レシーバ基板2内へのこのトリミングの深さは、基板正面24、言い換えれば、貼り合わせ界面5の方に向いた面から、約2〜10マイクロメートルの間の範囲のものであることが好ましい。
このステップの目的は、転写層の周囲にフレークのない清浄なエッジを得ることである。
この目的のために、レシーバ基板2は、回転支持体、および同様に回転し、前述した層の積層体の周囲と接触した状態にされる研削砥石に固定される。このようにして、このトリミングステップは、「エッジ研削」(または「エッジトリミング」)機器として当業者に既知の従来のトリミング機器によって実行され得る。
トリミングステップは、異なる深さおよび幅の1つ以上のステップを潜在的に含み得る。
最後に、図1(f)に示すプロセスの最終ステップは、層の積層体の上部に存在する半導体材料130の残留層の選択エッチングを実行するステップを含む。
このエッチングは、当業者に既知のさまざまなエッチング溶液を用いて実行されてもよい。
しかしながら、エッチングされる層がシリコンで作られる特定の場合において、このエッチングは、例えば、NaOHまたはKOHタイプの溶液、または、好ましくは、TMAHの化学溶液(水酸化テトラメチルアンモニウム溶液を指す)を用いて実行される。
25重量%水溶液の濃度のTMAH溶液が、典型的に、70℃〜90℃の範囲の温度で使用されることが好ましい。TMAH溶液は、酸化物に対して高い選択性を示すシリコンエッチャント溶液である。次に、絶縁層11は、エッチ停止層として使用される。
例示的に、TMAH溶液を使用するエッチは、半導体層130のエッチ速度が約25〜30マイクロメートル/時間であることを考慮すると、典型的に、1分〜2時間かかる。
エッチステップの別の目的は、トリミングされたエッジを清浄および平滑化することである。実際、機械的トリミングにより、処理表面の粗さが増し、多数の粒子が発生する。エッチプロセスにより、後で実施される技術的なステップ中にあらゆる汚染を回避するように、表面を平滑化し、トリミングされたエッジを清浄にすることができる。
さらに、本発明によるプロセスにより、従来技術の特定のプロセスにおいて使用され、層の剥離を増し、酸化物をエッチングするフッ化水素酸HFを用いる必要がなくなる。
図1(f)に示すステップの最後に、表層12が転写されたレシーバ基板2を備える参照番号6が付与された最終基板が得られる。絶縁層11は、目的とする応用に応じて、維持される又は維持されない。
図2(a)〜図2(f)は、図1(a)〜図1(f)と組み合わせて記載したプロセスの1つの別の実施形態を示す。
図2(a)〜図2(c)は、図1(a)〜図1(c)と同一であり、以下に再度記載しない。同一の要素は、同一の参照番号を有する。
このプロセスと前述したプロセスとの違いは、ベース基板13を研削するステップの前にトリミングが実行される点である。図2(d)に、このトリミングを例示する。
続いて、トリミングされたベース基板13の研削は、前述したように、10〜50マイクロメートルの範囲の厚みの層130を得るように実行される。
図2(f)に示すステップは、本発明の第1の実施形態に対して記載したものと、同一の手順に従って実行され、同じ結果を有するエッチプロセスに対応する。
本発明のこれらの2つの実施形態において、ドナー基板13の最小厚みを維持しながら、薄化ステップ(図1(d)または図2(e))が常に実行されることに留意されたい。この順序付けの利点は、レシーバ基板2に転写された層の最終的な活性表面が、トリミングステップ中に露出されることがないため、発生する可能性のある任意の汚染やスクラッチから保護されることである。
以下、図3(a)〜図3(e)と組み合わせて、第3の別の実施形態について記載する。この実施形態と前述した2つのものとの違いは、ドナー基板1およびレシーバ基板2がバルク基板である点である。ドナー基板1はまた、酸化物層3で被覆される。前述した実施形態と共通の要素は、同一の参照番号を有する。
図3(b)に示す貼り合わせステップの後、貼り合わせ界面5を強固にするために、上述した積層体の熱処理が実行される。この処理は、基板1および2が任意の電子コンポーネントを含まないため、さらには、言うまでもなく、構成材料の性質が条件を許容する限りにおいて、2時間、最高1100℃まで行われ得る。
次に、研削(図3(c))、トリミング(図3(d))、およびエッチング(図3(e))による薄化ステップは、前述した条件下で実行される。ドナー基板1の薄化された層は、参照番号10を有する。
エッチは、この場合、研削プロセス中に加工ダメージを受けた部分を除去するのにかかるエッチング時間の終わりに停止される。研削による薄化、エッチによる清浄、および加工ダメージを受けた部分が除去された層は、参照番号10’を有する。再度、本発明のプロセスのこの順序付けにより、この活性層10’の表面は、トリミングプロセス中に露出されないため、保護された状態が保たれることに留意されたい。
以下、本発明の2つの例示的な実施形態を提示する。
実施例1:電子コンポーネントを備えるSOIの作製
シリコンレシーバ基板を酸化し、電子コンポーネントを備えるSOIタイプのドナー基板に低温(200℃〜500℃)で酸化物層を堆積した。
分子付着による直接貼り合わせに適合する表面条件が得られるまで、言い換えれば、3ÅRMS(3オングストローム)未満の粗さが、2μm×2μmの走査幅に対して得られるまで、ドナー基板を平坦化した。
清浄および表面活性化の後、2つの基板を組み立てた。次に、貼り合わせ界面を強固にするために、1時間、350℃で貼り合わせ構造に熱処理を施した。
次に、ドナー基板の背面を約35μmまで研削により薄化した。トリミングステップは、基板のエッジから約3mmまで適用した。
次に、約1時間30分、80℃の温度で、この構造をTMAH溶液に浸漬することで、(SOIドナー基板の機械的支持体背面部から)残留シリコンの全厚みが除去されるまで、酸化物に対してシリコンを選択的にエッチングする。
実施例2:バルクドナー基板を使用したSOIの作製
シリコンレシーバ基板の酸化を実行した後、同じくシリコンで作られたドナー基板にレシーバ基板を貼り合わせる。
酸素雰囲気下で2時間、1100℃の温度の熱処理を用いて、貼り合わせを安定化させるためのアニールステップをアセンブリに施した。
ドナー基板の薄化を引き続き実行し、0.5〜3mm幅にわたって、支持体内の2〜10マイクロメートル深さまで積層体をトリミングする。
この後、薄化ステップによって加工ダメージを受けた部分、言い換えれば、ドナー基板残部の露出表面を除去し、レシーバ基板のトリミングステップによって露出された面を処理するように、TMAH(25重量%濃度の水溶液、温度60℃)によってエッチを実行した。このエッチステップにより、約0.5〜2マイクロメートルの厚みが除去される。
最後に、3〜100マイクロメートルの範囲の厚みのシリコンの表層を得るために、SOI構造の仕上げ研磨を実行した。
1…ドナー基板、2…レシーバ基板、3、4…酸化物層、5…貼り合わせ界面、11…絶縁層、12…表層、13…基層、21、22、121、122…電子コンポーネント。

Claims (14)

  1. 電子工学、光学、または光電子工学の分野の応用を特に対象とした基板(6)の作製中に用いられる、材料層(12)をレシーバ基板(2)に貼り合わせ転写するためのプロセスであって、
    前記レシーバ基板(2)およびドナー基板(1)を分子付着により貼り合わせるステップと、
    貼り合わせ界面(5)を強固にするために、前記積層体に熱処理を施すステップと、
    前記ドナー基板(1)を研削により薄化するステップと、
    前記ドナー基板(1)および前記レシーバ基板(2)の一部の環状トリミングを実行するステップと、
    前記ステップの後、前記ドナー基板(1)の残りの部分の露出表面および前記レシーバ基板(2)の露出表面の化学エッチングステップを実行するステップと、
    を含むことを特徴とするプロセス。
  2. 前記研削ステップが、前記トリミングステップの前に実行されることを特徴とする、請求項1に記載のプロセス。
  3. 前記研削ステップが、前記トリミングステップの後に実行されることを特徴とする、請求項1に記載のプロセス。
  4. 前記貼り合わせステップの前に、前記ドナー基板および/または前記レシーバ基板(2)内および/または上に、電子コンポーネント(121、122、21、22)が形成されることを特徴とする、請求項1〜3のいずれか一項に記載のプロセス。
  5. 前記ドナー基板が、バルク基板であることを特徴とする、請求項1〜4のいずれか一項に記載のプロセス。
  6. 前記研削ステップ中に加工ダメージを受けた部分を除去した後、前記化学エッチングステップが停止されることを特徴とする、請求項5に記載のプロセス。
  7. 前記化学エッチングステップの後に、前記ドナー基板(1)からの材料層の露出面を研磨するステップが続くことを特徴とする、請求項6に記載のプロセス。
  8. 前記ドナー基板が、シリコンベース基板(13)と、埋め込み絶縁層(11)と、同様にシリコンで作られた表層(12)とを備える、「SOI」、すなわち「シリコン・オン・インシュレータ」タイプの基板であることを特徴とする、請求項1〜4のいずれか一項に記載のプロセス。
  9. 前記研削ステップが、前記ベース基板(13)の一部を除去する工程を含み、前記エッチングステップが、前記ベース基板(13)から前記残留物(130)を除去した後に停止されることを特徴とする、請求項8に記載のプロセス。
  10. 前記貼り合わせステップの前に、前記ドナー基板上および/または前記レシーバ基板上に、酸化物層(3、4)が形成または堆積されることを特徴とする、請求項1〜9のいずれか一項に記載のプロセス。
  11. 前記表面に存在する1つまたは複数のコンポーネント(121、122、21、22)の任意のトポロジーを平滑化し、分子付着による前記貼り合わせに必要な特性を前記表面に与えるために、前記酸化物層(3、4)が平坦化されることを特徴とする、請求項4及び10に記載のプロセス。
  12. 前記研削ステップが、前記ドナー基板(1)の厚みが約50μmに達する時点まで実行されることを特徴とする、請求項1〜11のいずれか一項に記載のプロセス。
  13. 前記レシーバ基板(2)が、前記基板表面から約2〜10μmの範囲の深さまでトリミングされることを特徴とする、請求項1〜12のいずれか一項に記載のプロセス。
  14. 前記ドナー基板および前記レシーバ基板が、シリコンで形成され、前記エッチング溶液が、25重量%水溶液濃度の水酸化テトラメチルアンモニウムTMAH溶液であることを特徴とする、請求項1〜13のいずれか一項に記載のプロセス。
JP2010167127A 2009-09-28 2010-07-26 層の貼り合わせおよび転写プロセス Active JP5292642B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0956700A FR2950734B1 (fr) 2009-09-28 2009-09-28 Procede de collage et de transfert d'une couche
FR0956700 2009-09-28

Publications (2)

Publication Number Publication Date
JP2011071487A true JP2011071487A (ja) 2011-04-07
JP5292642B2 JP5292642B2 (ja) 2013-09-18

Family

ID=42046385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010167127A Active JP5292642B2 (ja) 2009-09-28 2010-07-26 層の貼り合わせおよび転写プロセス

Country Status (8)

Country Link
US (1) US8505197B2 (ja)
EP (1) EP2302671A1 (ja)
JP (1) JP5292642B2 (ja)
KR (1) KR101162734B1 (ja)
CN (1) CN102034687A (ja)
FR (1) FR2950734B1 (ja)
SG (1) SG169937A1 (ja)
TW (1) TW201133581A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014178356A1 (ja) 2013-05-01 2014-11-06 信越化学工業株式会社 ハイブリッド基板の製造方法及びハイブリッド基板
WO2015122223A1 (ja) 2014-02-12 2015-08-20 日本碍子株式会社 半導体用複合基板のハンドル基板および半導体用複合基板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
CN105513943B (zh) * 2014-09-22 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
FR3049761B1 (fr) * 2016-03-31 2018-10-05 Soitec Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel
CN108695341B (zh) * 2017-03-31 2021-01-26 环球晶圆股份有限公司 外延基板及其制造方法
US10727219B2 (en) * 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US10964664B2 (en) * 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
KR20230097121A (ko) * 2020-10-29 2023-06-30 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 접합 방법 및 구조체
WO2022094579A1 (en) * 2020-10-29 2022-05-05 Invensas Bonding Technologies, Inc. Direct bonding methods and structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354371A (ja) * 1991-05-31 1992-12-08 Nec Corp 半導体装置の構造およびその製造方法
JPH0917984A (ja) * 1995-06-29 1997-01-17 Sumitomo Sitix Corp 貼り合わせsoi基板の製造方法
JPH09162087A (ja) * 1995-12-06 1997-06-20 Denso Corp 貼り合わせ基板の製造方法
JPH09509015A (ja) * 1994-11-30 1997-09-09 シボンド、リミテッド・ライアビリティ・カンパニー Besoiウエハおよびその外縁の剥離方法
JPH11502674A (ja) * 1995-03-23 1999-03-02 シボンド・リミテッド・ライアビリテイ・カンパニー 絶縁体上シリコンウエハの製造のための単一エッチングストップ方法
WO2007111008A1 (ja) * 2006-03-28 2007-10-04 Sharp Kabushiki Kaisha 半導体素子の転写方法及び半導体装置の製造方法並びに半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 S01基板の製造方法
US5234860A (en) * 1992-03-19 1993-08-10 Eastman Kodak Company Thinning of imaging device processed wafers
JP3352896B2 (ja) * 1997-01-17 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Soiウェーハの製造方法
US6544837B1 (en) * 2000-03-17 2003-04-08 International Business Machines Corporation SOI stacked DRAM logic
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP3991300B2 (ja) * 2000-04-28 2007-10-17 株式会社Sumco 張り合わせ誘電体分離ウェーハの製造方法
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
US6635572B1 (en) * 2001-11-28 2003-10-21 Advanced Micro Devices, Inc. Method of substrate silicon removal for integrated circuit devices
US6900500B2 (en) * 2002-08-21 2005-05-31 Micron Technology, Inc. Buried transistors for silicon on insulator technology
US6790748B2 (en) * 2002-12-19 2004-09-14 Intel Corporation Thinning techniques for wafer-to-wafer vertical stacks
US6841848B2 (en) * 2003-06-06 2005-01-11 Analog Devices, Inc. Composite semiconductor wafer and a method for forming the composite semiconductor wafer
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
US7442992B2 (en) * 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
FR2935535B1 (fr) * 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.
FR2955697B1 (fr) * 2010-01-25 2012-09-28 Soitec Silicon Insulator Technologies Procede de recuit d'une structure
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354371A (ja) * 1991-05-31 1992-12-08 Nec Corp 半導体装置の構造およびその製造方法
JPH09509015A (ja) * 1994-11-30 1997-09-09 シボンド、リミテッド・ライアビリティ・カンパニー Besoiウエハおよびその外縁の剥離方法
JPH11502674A (ja) * 1995-03-23 1999-03-02 シボンド・リミテッド・ライアビリテイ・カンパニー 絶縁体上シリコンウエハの製造のための単一エッチングストップ方法
JPH0917984A (ja) * 1995-06-29 1997-01-17 Sumitomo Sitix Corp 貼り合わせsoi基板の製造方法
JPH09162087A (ja) * 1995-12-06 1997-06-20 Denso Corp 貼り合わせ基板の製造方法
WO2007111008A1 (ja) * 2006-03-28 2007-10-04 Sharp Kabushiki Kaisha 半導体素子の転写方法及び半導体装置の製造方法並びに半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014178356A1 (ja) 2013-05-01 2014-11-06 信越化学工業株式会社 ハイブリッド基板の製造方法及びハイブリッド基板
KR20160002814A (ko) 2013-05-01 2016-01-08 신에쓰 가가꾸 고교 가부시끼가이샤 하이브리드 기판의 제조 방법 및 하이브리드 기판
US9741603B2 (en) 2013-05-01 2017-08-22 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrate, and hybrid substrate
WO2015122223A1 (ja) 2014-02-12 2015-08-20 日本碍子株式会社 半導体用複合基板のハンドル基板および半導体用複合基板
KR20160009526A (ko) 2014-02-12 2016-01-26 엔지케이 인슐레이터 엘티디 반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판
US9673282B2 (en) 2014-02-12 2017-06-06 Ngk Insulators, Ltd. Handle substrates of composite substrates for semiconductors, and composite substrates for semiconductors

Also Published As

Publication number Publication date
SG169937A1 (en) 2011-04-29
US20110076849A1 (en) 2011-03-31
FR2950734A1 (fr) 2011-04-01
CN102034687A (zh) 2011-04-27
FR2950734B1 (fr) 2011-12-09
US8505197B2 (en) 2013-08-13
TW201133581A (en) 2011-10-01
KR101162734B1 (ko) 2012-07-05
EP2302671A1 (fr) 2011-03-30
KR20110034540A (ko) 2011-04-05
JP5292642B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5292642B2 (ja) 層の貼り合わせおよび転写プロセス
KR100769327B1 (ko) 두 웨이퍼 결합에 선행되는 열처리
US8202785B2 (en) Surface treatment for molecular bonding
JP5433567B2 (ja) Soi基板の製造方法
US8158487B2 (en) Annealing process for annealing a structure
TWI492275B (zh) The method of manufacturing the bonded substrate
US8288251B2 (en) Method for preparing SOI substrate having backside sandblasted
JP2013522896A (ja) セミコンダクタオンインシュレータ型の基板の仕上げ処理方法
JP2011159955A (ja) 最小化された応力を備えたヘテロ構造を製造するためのプロセス
JP2008288556A (ja) 貼り合わせ基板の製造方法
WO2010098007A1 (ja) Soiウェーハの製造方法
TW201908124A (zh) 高熱傳導性之元件基板及其製造方法
JP3632531B2 (ja) 半導体基板の製造方法
JP2007214255A (ja) 貼り合わせsoiウェーハの製造方法
JP2007141946A (ja) Soi基板の製造方法及びこの方法により製造されたsoi基板
TW201005883A (en) Method for manufacturing soi wafer
JP5443819B2 (ja) 粗面化された基板の製造方法
JP2015126052A (ja) 複合基板の製造方法
KR102568640B1 (ko) 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용
JP2011176097A (ja) 貼り合わせsoiウェーハ及びその製造方法
JP4951949B2 (ja) 貼合せ基板の製造方法
JP2012204439A (ja) 貼合せsoiウェーハの製造方法
WO2010140510A1 (ja) サンドブラスト処理を施した貼り合わせ基板の結晶品質改善方法
JP2020009859A (ja) デバイス層転写基板の製造方法及びデバイス層転写基板
JP2010062415A (ja) 保護テープの剥離方法、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130523

R150 Certificate of patent or registration of utility model

Ref document number: 5292642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250