JP2011071487A - 層の貼り合わせおよび転写プロセス - Google Patents
層の貼り合わせおよび転写プロセス Download PDFInfo
- Publication number
- JP2011071487A JP2011071487A JP2010167127A JP2010167127A JP2011071487A JP 2011071487 A JP2011071487 A JP 2011071487A JP 2010167127 A JP2010167127 A JP 2010167127A JP 2010167127 A JP2010167127 A JP 2010167127A JP 2011071487 A JP2011071487 A JP 2011071487A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- donor substrate
- layer
- receiver
- donor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 161
- 238000009966 trimming Methods 0.000 claims abstract description 28
- 238000000227 grinding Methods 0.000 claims abstract description 24
- 238000003486 chemical etching Methods 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 230000010070 molecular adhesion Effects 0.000 claims abstract description 6
- 239000012212 insulator Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 68
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 239000000243 solution Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 239000002344 surface layer Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 4
- 230000005693 optoelectronics Effects 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 239000007864 aqueous solution Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 7
- 230000001788 irregular Effects 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000000930 thermomechanical effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004035 construction material Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
- Die Bonding (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】レシーバ基板2およびドナー基板1を分子付着により貼り合わせるステップと、貼り合わせ界面5を強固にするために、前述した積層体に熱処理を施すステップと、ドナー基板1を研削により薄化するステップと、ドナー基板1およびレシーバ基板2の一部の環状トリミングを実行するステップと、前述したステップの後、ドナー基板1の残りの部分の露出表面およびレシーバ基板2の露出表面の化学エッチングステップを実行するステップとを含む。
【選択図】図1
Description
絶縁層で被覆されたドナー基板とレシーバ基板とを分子付着によって貼り合わせるステップと、
ドナー基板全体およびレシーバ基板の一部の環状トリミングを実行するステップと、
トリミングステップによる加工ダメージを受けたレシーバ基板の一部をエッチングするステップと、
SOI構造の表層を得るために、ドナー基板の一部を研削するステップと、
を含む先行技術を参照している。
−レシーバ基板にダメージを与えないように、貼り合わせ界面の前方、約50μmまでドナー基板の一部のみをトリミングするステップと、
−TMAH(水酸化テトラメチルアンモニウム)溶液によって、次に、酸化物によってドナー基板の残留環状部分を連続的に選択エッチングするステップと、
を含む。
最終的な基板のフレーキングおよび剥離の問題や、不規則な周辺部を有する転写層の形成の問題を回避可能であり、
先行技術のすでに既知のプロセスより複雑性が低く、実施速度が速く、低コストである。
上記レシーバ基板とドナー基板とを分子付着により貼り合わせるステップと、
貼り合わせ界面を強固にするために前述した積層に熱処理を施すステップと、
研削によりドナー基板を薄化するステップと、
ドナー基板およびレシーバ基板の一部の環状トリミングを実行するステップと、
前述したステップの後、ドナー基板の残りの部分の露出表面およびレシーバ基板の露出表面の化学エッチングステップを実行するステップと、
を含む。
研削は、トリミング後に実行され、
電子コンポーネントが、貼り合わせ前に上記ドナー基板および/または上記レシーバ基板内および/または上に形成され、
ドナー基板が、バルク基板であり、
化学エッチングステップが、研削ステップ中に加工ダメージを受けた部分を除去した後に停止され、
化学エッチングステップが、ドナー基板からの材料層の露出面を研磨するステップの後に行われ、
ドナー基板が、シリコンベース基板、埋め込み絶縁層、およびシリコン製の表面層を含む「シリコン・オン・インシュレータ」、すなわち、「SOI」タイプの基板であり、
研削ステップが、ベース基板の一部の除去を含み、エッチングステップが、上記ベース基板からの残留物を除去した後に停止され、
酸化物層が、貼り合わせ前に上記ドナー基板および/または上記レシーバ基板上に形成または堆積され、
酸化物の層が、表面に存在する1つまたは複数のコンポーネントの任意のトポロジーを平滑化し、分子付着による貼り合わせに必要な特性を表面に与えるために平坦化され、
研削ステップが、ドナー基板の厚みが約50μmに達する点まで実行され、
レシーバ基板が、基板表面から約2〜10μmの範囲の深さまでトリミングされ、
ドナー基板およびレシーバ基板が、シリコンで形成され、エッチング溶液が、25重量%の濃度の水酸化テトラメチルアンモニウムTMAH溶液である。
Claims (14)
- 電子工学、光学、または光電子工学の分野の応用を特に対象とした基板(6)の作製中に用いられる、材料層(12)をレシーバ基板(2)に貼り合わせ転写するためのプロセスであって、
前記レシーバ基板(2)およびドナー基板(1)を分子付着により貼り合わせるステップと、
貼り合わせ界面(5)を強固にするために、前記積層体に熱処理を施すステップと、
前記ドナー基板(1)を研削により薄化するステップと、
前記ドナー基板(1)および前記レシーバ基板(2)の一部の環状トリミングを実行するステップと、
前記ステップの後、前記ドナー基板(1)の残りの部分の露出表面および前記レシーバ基板(2)の露出表面の化学エッチングステップを実行するステップと、
を含むことを特徴とするプロセス。 - 前記研削ステップが、前記トリミングステップの前に実行されることを特徴とする、請求項1に記載のプロセス。
- 前記研削ステップが、前記トリミングステップの後に実行されることを特徴とする、請求項1に記載のプロセス。
- 前記貼り合わせステップの前に、前記ドナー基板および/または前記レシーバ基板(2)内および/または上に、電子コンポーネント(121、122、21、22)が形成されることを特徴とする、請求項1〜3のいずれか一項に記載のプロセス。
- 前記ドナー基板が、バルク基板であることを特徴とする、請求項1〜4のいずれか一項に記載のプロセス。
- 前記研削ステップ中に加工ダメージを受けた部分を除去した後、前記化学エッチングステップが停止されることを特徴とする、請求項5に記載のプロセス。
- 前記化学エッチングステップの後に、前記ドナー基板(1)からの材料層の露出面を研磨するステップが続くことを特徴とする、請求項6に記載のプロセス。
- 前記ドナー基板が、シリコンベース基板(13)と、埋め込み絶縁層(11)と、同様にシリコンで作られた表層(12)とを備える、「SOI」、すなわち「シリコン・オン・インシュレータ」タイプの基板であることを特徴とする、請求項1〜4のいずれか一項に記載のプロセス。
- 前記研削ステップが、前記ベース基板(13)の一部を除去する工程を含み、前記エッチングステップが、前記ベース基板(13)から前記残留物(130)を除去した後に停止されることを特徴とする、請求項8に記載のプロセス。
- 前記貼り合わせステップの前に、前記ドナー基板上および/または前記レシーバ基板上に、酸化物層(3、4)が形成または堆積されることを特徴とする、請求項1〜9のいずれか一項に記載のプロセス。
- 前記表面に存在する1つまたは複数のコンポーネント(121、122、21、22)の任意のトポロジーを平滑化し、分子付着による前記貼り合わせに必要な特性を前記表面に与えるために、前記酸化物層(3、4)が平坦化されることを特徴とする、請求項4及び10に記載のプロセス。
- 前記研削ステップが、前記ドナー基板(1)の厚みが約50μmに達する時点まで実行されることを特徴とする、請求項1〜11のいずれか一項に記載のプロセス。
- 前記レシーバ基板(2)が、前記基板表面から約2〜10μmの範囲の深さまでトリミングされることを特徴とする、請求項1〜12のいずれか一項に記載のプロセス。
- 前記ドナー基板および前記レシーバ基板が、シリコンで形成され、前記エッチング溶液が、25重量%水溶液濃度の水酸化テトラメチルアンモニウムTMAH溶液であることを特徴とする、請求項1〜13のいずれか一項に記載のプロセス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0956700A FR2950734B1 (fr) | 2009-09-28 | 2009-09-28 | Procede de collage et de transfert d'une couche |
FR0956700 | 2009-09-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011071487A true JP2011071487A (ja) | 2011-04-07 |
JP5292642B2 JP5292642B2 (ja) | 2013-09-18 |
Family
ID=42046385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010167127A Active JP5292642B2 (ja) | 2009-09-28 | 2010-07-26 | 層の貼り合わせおよび転写プロセス |
Country Status (8)
Country | Link |
---|---|
US (1) | US8505197B2 (ja) |
EP (1) | EP2302671A1 (ja) |
JP (1) | JP5292642B2 (ja) |
KR (1) | KR101162734B1 (ja) |
CN (1) | CN102034687A (ja) |
FR (1) | FR2950734B1 (ja) |
SG (1) | SG169937A1 (ja) |
TW (1) | TW201133581A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014178356A1 (ja) | 2013-05-01 | 2014-11-06 | 信越化学工業株式会社 | ハイブリッド基板の製造方法及びハイブリッド基板 |
WO2015122223A1 (ja) | 2014-02-12 | 2015-08-20 | 日本碍子株式会社 | 半導体用複合基板のハンドル基板および半導体用複合基板 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2967812B1 (fr) * | 2010-11-19 | 2016-06-10 | S O I Tec Silicon On Insulator Tech | Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif |
CN105513943B (zh) * | 2014-09-22 | 2018-06-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
FR3049761B1 (fr) * | 2016-03-31 | 2018-10-05 | Soitec | Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel |
CN108695341B (zh) * | 2017-03-31 | 2021-01-26 | 环球晶圆股份有限公司 | 外延基板及其制造方法 |
US10727219B2 (en) * | 2018-02-15 | 2020-07-28 | Invensas Bonding Technologies, Inc. | Techniques for processing devices |
US10964664B2 (en) * | 2018-04-20 | 2021-03-30 | Invensas Bonding Technologies, Inc. | DBI to Si bonding for simplified handle wafer |
KR20230097121A (ko) * | 2020-10-29 | 2023-06-30 | 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 | 직접 접합 방법 및 구조체 |
WO2022094579A1 (en) * | 2020-10-29 | 2022-05-05 | Invensas Bonding Technologies, Inc. | Direct bonding methods and structures |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04354371A (ja) * | 1991-05-31 | 1992-12-08 | Nec Corp | 半導体装置の構造およびその製造方法 |
JPH0917984A (ja) * | 1995-06-29 | 1997-01-17 | Sumitomo Sitix Corp | 貼り合わせsoi基板の製造方法 |
JPH09162087A (ja) * | 1995-12-06 | 1997-06-20 | Denso Corp | 貼り合わせ基板の製造方法 |
JPH09509015A (ja) * | 1994-11-30 | 1997-09-09 | シボンド、リミテッド・ライアビリティ・カンパニー | Besoiウエハおよびその外縁の剥離方法 |
JPH11502674A (ja) * | 1995-03-23 | 1999-03-02 | シボンド・リミテッド・ライアビリテイ・カンパニー | 絶縁体上シリコンウエハの製造のための単一エッチングストップ方法 |
WO2007111008A1 (ja) * | 2006-03-28 | 2007-10-04 | Sharp Kabushiki Kaisha | 半導体素子の転写方法及び半導体装置の製造方法並びに半導体装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0719737B2 (ja) * | 1990-02-28 | 1995-03-06 | 信越半導体株式会社 | S01基板の製造方法 |
US5234860A (en) * | 1992-03-19 | 1993-08-10 | Eastman Kodak Company | Thinning of imaging device processed wafers |
JP3352896B2 (ja) * | 1997-01-17 | 2002-12-03 | 信越半導体株式会社 | 貼り合わせ基板の作製方法 |
JP3635200B2 (ja) * | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Soiウェーハの製造方法 |
US6544837B1 (en) * | 2000-03-17 | 2003-04-08 | International Business Machines Corporation | SOI stacked DRAM logic |
JP4846915B2 (ja) * | 2000-03-29 | 2011-12-28 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
JP3991300B2 (ja) * | 2000-04-28 | 2007-10-17 | 株式会社Sumco | 張り合わせ誘電体分離ウェーハの製造方法 |
JP2002050749A (ja) * | 2000-07-31 | 2002-02-15 | Canon Inc | 複合部材の分離方法及び装置 |
US6635572B1 (en) * | 2001-11-28 | 2003-10-21 | Advanced Micro Devices, Inc. | Method of substrate silicon removal for integrated circuit devices |
US6900500B2 (en) * | 2002-08-21 | 2005-05-31 | Micron Technology, Inc. | Buried transistors for silicon on insulator technology |
US6790748B2 (en) * | 2002-12-19 | 2004-09-14 | Intel Corporation | Thinning techniques for wafer-to-wafer vertical stacks |
US6841848B2 (en) * | 2003-06-06 | 2005-01-11 | Analog Devices, Inc. | Composite semiconductor wafer and a method for forming the composite semiconductor wafer |
JP2005026413A (ja) * | 2003-07-01 | 2005-01-27 | Renesas Technology Corp | 半導体ウエハ、半導体素子およびその製造方法 |
FR2860842B1 (fr) * | 2003-10-14 | 2007-11-02 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
US7442992B2 (en) * | 2004-05-19 | 2008-10-28 | Sumco Corporation | Bonded SOI substrate, and method for manufacturing the same |
FR2935535B1 (fr) * | 2008-09-02 | 2010-12-10 | S O I Tec Silicon On Insulator Tech | Procede de detourage mixte. |
FR2955697B1 (fr) * | 2010-01-25 | 2012-09-28 | Soitec Silicon Insulator Technologies | Procede de recuit d'une structure |
FR2957189B1 (fr) * | 2010-03-02 | 2012-04-27 | Soitec Silicon On Insulator | Procede de realisation d'une structure multicouche avec detourage post meulage. |
-
2009
- 2009-09-28 FR FR0956700A patent/FR2950734B1/fr active Active
-
2010
- 2010-07-26 JP JP2010167127A patent/JP5292642B2/ja active Active
- 2010-08-05 US US12/851,227 patent/US8505197B2/en active Active
- 2010-08-09 TW TW099126514A patent/TW201133581A/zh unknown
- 2010-08-20 KR KR1020100080983A patent/KR101162734B1/ko active IP Right Grant
- 2010-08-20 SG SG201006098-6A patent/SG169937A1/en unknown
- 2010-08-25 CN CN2010102633227A patent/CN102034687A/zh active Pending
- 2010-09-07 EP EP10175584A patent/EP2302671A1/fr not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04354371A (ja) * | 1991-05-31 | 1992-12-08 | Nec Corp | 半導体装置の構造およびその製造方法 |
JPH09509015A (ja) * | 1994-11-30 | 1997-09-09 | シボンド、リミテッド・ライアビリティ・カンパニー | Besoiウエハおよびその外縁の剥離方法 |
JPH11502674A (ja) * | 1995-03-23 | 1999-03-02 | シボンド・リミテッド・ライアビリテイ・カンパニー | 絶縁体上シリコンウエハの製造のための単一エッチングストップ方法 |
JPH0917984A (ja) * | 1995-06-29 | 1997-01-17 | Sumitomo Sitix Corp | 貼り合わせsoi基板の製造方法 |
JPH09162087A (ja) * | 1995-12-06 | 1997-06-20 | Denso Corp | 貼り合わせ基板の製造方法 |
WO2007111008A1 (ja) * | 2006-03-28 | 2007-10-04 | Sharp Kabushiki Kaisha | 半導体素子の転写方法及び半導体装置の製造方法並びに半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014178356A1 (ja) | 2013-05-01 | 2014-11-06 | 信越化学工業株式会社 | ハイブリッド基板の製造方法及びハイブリッド基板 |
KR20160002814A (ko) | 2013-05-01 | 2016-01-08 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 하이브리드 기판의 제조 방법 및 하이브리드 기판 |
US9741603B2 (en) | 2013-05-01 | 2017-08-22 | Shin-Etsu Chemical Co., Ltd. | Method for producing hybrid substrate, and hybrid substrate |
WO2015122223A1 (ja) | 2014-02-12 | 2015-08-20 | 日本碍子株式会社 | 半導体用複合基板のハンドル基板および半導体用複合基板 |
KR20160009526A (ko) | 2014-02-12 | 2016-01-26 | 엔지케이 인슐레이터 엘티디 | 반도체용 복합 기판의 핸들 기판 및 반도체용 복합 기판 |
US9673282B2 (en) | 2014-02-12 | 2017-06-06 | Ngk Insulators, Ltd. | Handle substrates of composite substrates for semiconductors, and composite substrates for semiconductors |
Also Published As
Publication number | Publication date |
---|---|
SG169937A1 (en) | 2011-04-29 |
US20110076849A1 (en) | 2011-03-31 |
FR2950734A1 (fr) | 2011-04-01 |
CN102034687A (zh) | 2011-04-27 |
FR2950734B1 (fr) | 2011-12-09 |
US8505197B2 (en) | 2013-08-13 |
TW201133581A (en) | 2011-10-01 |
KR101162734B1 (ko) | 2012-07-05 |
EP2302671A1 (fr) | 2011-03-30 |
KR20110034540A (ko) | 2011-04-05 |
JP5292642B2 (ja) | 2013-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5292642B2 (ja) | 層の貼り合わせおよび転写プロセス | |
KR100769327B1 (ko) | 두 웨이퍼 결합에 선행되는 열처리 | |
US8202785B2 (en) | Surface treatment for molecular bonding | |
JP5433567B2 (ja) | Soi基板の製造方法 | |
US8158487B2 (en) | Annealing process for annealing a structure | |
TWI492275B (zh) | The method of manufacturing the bonded substrate | |
US8288251B2 (en) | Method for preparing SOI substrate having backside sandblasted | |
JP2013522896A (ja) | セミコンダクタオンインシュレータ型の基板の仕上げ処理方法 | |
JP2011159955A (ja) | 最小化された応力を備えたヘテロ構造を製造するためのプロセス | |
JP2008288556A (ja) | 貼り合わせ基板の製造方法 | |
WO2010098007A1 (ja) | Soiウェーハの製造方法 | |
TW201908124A (zh) | 高熱傳導性之元件基板及其製造方法 | |
JP3632531B2 (ja) | 半導体基板の製造方法 | |
JP2007214255A (ja) | 貼り合わせsoiウェーハの製造方法 | |
JP2007141946A (ja) | Soi基板の製造方法及びこの方法により製造されたsoi基板 | |
TW201005883A (en) | Method for manufacturing soi wafer | |
JP5443819B2 (ja) | 粗面化された基板の製造方法 | |
JP2015126052A (ja) | 複合基板の製造方法 | |
KR102568640B1 (ko) | 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용 | |
JP2011176097A (ja) | 貼り合わせsoiウェーハ及びその製造方法 | |
JP4951949B2 (ja) | 貼合せ基板の製造方法 | |
JP2012204439A (ja) | 貼合せsoiウェーハの製造方法 | |
WO2010140510A1 (ja) | サンドブラスト処理を施した貼り合わせ基板の結晶品質改善方法 | |
JP2020009859A (ja) | デバイス層転写基板の製造方法及びデバイス層転写基板 | |
JP2010062415A (ja) | 保護テープの剥離方法、及び、半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130404 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5292642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |