CN102034687A - 键合和转移层的工艺 - Google Patents
键合和转移层的工艺 Download PDFInfo
- Publication number
- CN102034687A CN102034687A CN2010102633227A CN201010263322A CN102034687A CN 102034687 A CN102034687 A CN 102034687A CN 2010102633227 A CN2010102633227 A CN 2010102633227A CN 201010263322 A CN201010263322 A CN 201010263322A CN 102034687 A CN102034687 A CN 102034687A
- Authority
- CN
- China
- Prior art keywords
- substrate
- bonding
- technology
- material layer
- receives
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000008569 process Effects 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 181
- 238000000227 grinding Methods 0.000 claims abstract description 17
- 238000003486 chemical etching Methods 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 230000005693 optoelectronics Effects 0.000 claims abstract description 4
- 238000005516 engineering process Methods 0.000 claims description 39
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 239000011469 building brick Substances 0.000 claims description 13
- 239000000243 solution Substances 0.000 claims description 11
- 238000001179 sorption measurement Methods 0.000 claims description 8
- 239000007864 aqueous solution Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 238000000429 assembly Methods 0.000 claims description 3
- 230000000712 assembly Effects 0.000 claims description 3
- 238000009966 trimming Methods 0.000 abstract description 4
- 230000010070 molecular adhesion Effects 0.000 abstract description 2
- 238000007493 shaping process Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
- Die Bonding (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种键合和转移层的工艺，所述工艺用于制造衬底的过程中，所述衬底特别应用于电子、光学或光电子领域。所述工艺包括下列步骤：通过分子吸附力键合所述接收衬底(2)和施主衬底(1)，对所述堆叠应用热处理从而结合键合界面(5)，通过研磨减薄施主衬底(1)，执行施主衬底(1)以及一部分接收衬底(2)的环形修整，在上述步骤之后，执行施主衬底(1)的剩余部分的暴露表面和接收衬底(2)的暴露表面的化学蚀刻步骤。
Description
技术领域
本发明涉及用于电子、光学和光电子应用中的衬底的制造的领域。
本发明更特别的涉及在制造用于上述应用的衬底的过程中，将材料层键合和转移到衬底上的工艺。
背景技术
在该类型的转移工艺中，分别被称为“施主”衬底和“接收”衬底的两个衬底通过分子吸附力彼此键合。然后，施主衬底通过例如研磨和抛光被减薄，于是施主衬底的一部分被转移到接收衬底上。
这样的工艺能够得到任何给定类型的多层衬底，例如包括至少两个材料层、半导体或其它的多层衬底。
这样的转移工艺还能够得到包括一个或者多个中间层的衬底，被夹在从施主衬底去除的表面层和对应于接收衬底的基层之间。其还能够使包括一个或多个微型组件的全部或部分的层从施主衬底转移到接收衬底上，例如文件US 5 234 860所述。
该类型的多层衬底的一个特定的示例包括一种本领域技术人员已知的“绝缘体上半导体”，缩写为“SeOI”。
已经发现这些转移技术制造的衬底通常显示出被称为“外围环”的环形区域，其中由于在一般情况下得到并使用的施主衬底和接收衬底上具有斜面，在“外围环”中层之间的键合不存在或者质量很差。这些斜面的出现导致环绕组装的衬底的边缘的键合能量低，甚至完全缺乏吸附力。
因此，通常执行机械减薄步骤以形成转移层，从而在键合界面引起该层的外围部分剥离(peripheral partial de-lamination)。此外，在减薄步骤中施加于衬底的热机械力可以导致转移层外围的脱落现象(flaking phenomenon)，从而转移层显示出不规则的边界。
转移层出现的部分剥离和不规则边界在设备或者衬底本身中产生了特定污染物的风险，实际上在后续的工艺中层的碎块会脱落。
对于在低温下执行两个施主衬底和接收衬底的键合工艺的情况，需要进一步强调这个风险。下面是上述情况的示例，例如，当被接触的材料不能经受高温时(例如，“石英上硅”(简称“SOQ”)衬底，或者“蓝宝石上硅”(简称“SOS”)衬底)，或者当组装的衬底的至少一种包含例如电子或光电组件时。
根据文件JP 09-017984，已知制造SOI衬底的工艺。
这篇文件参考的现有技术中的工艺包括：
-通过分子吸附力键合覆盖有绝缘层的施主衬底和接收衬底，
-对全部施主衬底和部分接收衬底执行环形修整，
-蚀刻接收衬底中被修整步骤工作破坏(work-damaged)的部分，
-然后研磨施主衬底的一部分从而得到SOI结构的表面层。
但是，该工艺倾向于在键合界面加剧转移层的外围部分剥离的现象。实际上，在仅在低温下执行键合结构的结合的情况下，在整个施主衬底和部分接收衬底的环形机械修整过程中引入的机械应力可能导致在键合界面局部的或者延伸的去键合。在这一步骤中结构上的热机械应力实际上是很大的。
在同一文件JP 09-017984中描述了另一修整工艺。其包括下列步骤：
-在键合界面之前，仅修整施主衬底的一部分到大约50μm，从而不破坏接收衬底，
-对施主衬底的剩余环形部分通过TMAH(四甲基氢氧化铵)溶液然后是氧化物进行连续选择性蚀刻。
这能够避免蚀刻接收衬底。
但是，在键合结构的特定情况下，特别在施主衬底是包括埋入的氧化物层、以及其表面层包括微型组件(电路)的SOI类型衬底的情况下，之前被部分修整过的施主衬底的硅的选择性蚀刻将停止于施主衬底的埋入的氧化物层以及包括电路的基层；这样，5到10μm(电路的厚度)的未去除的“松散键合以及不规则”的层将保留在结构外围。
发明内容
本发明的目的是克服现有技术的上述缺点，以及提供包括修整步骤的将层转移到接收衬底上的工艺。该工艺包括：
-避免最终衬底的脱落(flaking)和剥离(de-lamination)的问题，以及避免转移层形成不规则边缘(circumference)，
-与现有技术的已知工艺相比，复杂性更低以及执行速度更快，以及成本更低。
为此目的，本发明涉及一种将材料层键合和转移到接收衬底上的工艺，所述工艺特别用于电子、光学或光电子领域的应用中的衬底制造。
根据本发明，该工艺包括下列步骤：
-通过分子吸附力(molecular adhesion)键合所述接收衬底和施主衬底，
-对上述堆叠应用热处理从而结合(consolidate)键合界面，
-通过研磨减薄施主衬底，
-执行施主衬底以及一部分接收衬底的环形修整，
-在上述步骤之后，执行施主衬底的剩余部分的暴露表面和接收衬底的暴露表面的化学蚀刻步骤。
根据本发明的单独或结合的其它有利的和非限制性特征：
-在修整前执行研磨；
-在修整之后执行研磨；
-在键合之前，在所述施主衬底和/或所述接收衬底中和/或上形成电子组件；
-施主衬底是体衬底(bulk substrate)；
-在研磨步骤中，在去除工作破坏区域之后停止化学蚀刻步骤；
-化学蚀刻步骤的后续步骤是抛光来自施主衬底的材料层的暴露表面；
-施主衬底是包括硅基衬底(silicon base substrate)、埋入绝缘层和也由硅制成的表面层的“绝缘体上硅”或“SOI”类型的衬底；
-研磨包括去除部分的基衬底，以及在从所述基衬底中去除剩余部分之后停止蚀刻步骤；
-在键合之前，在所述施主衬底上和/或在所述接收衬底上形成或者沉积氧化物层；
-氧化物层被平整(planarized)从而消除出现在表面上的一个或多个组件的拓扑，以及给予表面通过分子吸附力键合所需的特征；
-执行研磨直到施主衬底的厚度达到约50μm；
-接收衬底被修整到从其表面开始深度的范围在约2到10μm之间；
-施主衬底和接收衬底由硅形成，以及蚀刻溶液是按重量计浓度为25％(concentration of 25％by weight)的四甲基氢氧化铵TMAH水溶液。
附图说明
参考以非限制性示例方式显示几个可能的实施例的附图，通过以下将要呈现的本发明的说明，本发明的其他特征和优点将更加清楚。
在图中：
图1A到1F是显示根据本发明的键合和转移工艺的第一实施例的不同步骤的示意图，以及
图2A到2F是显示根据本发明的键合和转移工艺的第二实施例的不同步骤的示意图，以及
图3A到3E是显示根据本发明的键合和转移工艺的第三实施例的不同步骤的示意图。
具体实施方式
根据本发明的工艺应用于键合任何类型的衬底以及转移来自这些衬底的不同特性的层。
然而，本发明特别应用于制造这些衬底的整体或者部分的材料不能经历高温的情况，特别是高于450℃的情况。术语“用于制造这些衬底的整体或者部分的材料”的含义是组成衬底的一个或多个层，或者形成在这些衬底的至少其中之一中和/或上的电子组件。
现在结合图1描述第一实施例。
参考图1A，显示了被称为“绝缘体上半导体”(SeOI)类型的“施主”的第一衬底1，第一衬底1包括夹在(埋入在)表面层12和基衬底13之间的绝缘层11，层12和基13由半导体材料制成。
优选的，绝缘层11是氧化物层。
该工艺的一个特定的应用包括使用SOI类型的施主衬底，其中层12和13由硅制成以及层11由二氧化硅SiO2制成。
在图1A中还可以看到附图标记为2的第二衬底，其被称为“接收”衬底。
图1A到1F显示了电子组件出现在施主衬底和接收衬底的一些层中的情况，但是本发明的工艺也适用于不包括这些电子组件的衬底。
当具有电子组件时，可以在所述表面层12中和/或上和/或所述接收衬底2中和/或上形成所述电子组件。
这些电子组件例如是电路，一般是CMOS类型电路，CMOS是“互补金属氧化物半导体”的缩写。
形成在表面层12中的组件具有附图标记121，形成在表面层12上的组件具有附图标记122，而形成在接收衬底2中的组件具有附图标记21，形成在接收衬底2上的组件具有附图标记22。
基衬底2的组件21和/或22可以直接形成在该衬底中或该衬底上，或者可以是前面的层转移的结果，如电路在三维中堆叠的情况，即本领域技术人员已知的术语“三维堆叠(3D stack)”。
施主衬底1具有两个相对的面，即称为“前面”的面14和称为“后面”的相对的面15。以类似的方式，接收衬底2包括前面24和后面25。
如图1B所示，氧化物层形成或沉积在施主衬底1的前面14上和/或接收衬底2的前面24上。这些氧化物层分别被标记为3和4。
这些氧化物层3和4通过热氧化形成和/或通过化学气相沉积(CVD)技术沉积形成。
在基衬底2的情况下，需要注意氧化物层4可以完全将其包起，虽然这没有显示在图中。
有利的，在具有电子组件的情况下，氧化物层3和/或4被平整(planarized)，从而消除与组件的存在有关的拓扑，以及给予表面后续的通过分子吸附力键合所需的特征。
图1C显示了键合两个衬底1和2的步骤，以氧化物层3、4夹在这两个衬底之间的方式执行。
键合之后，应用热处理，从而结合附图标记为5的键合界面。
在图1A到1F所示的情况下，衬底1和2包括电子组件，热处理的温度相对适度，优选的在大约300℃到400℃之间的范围内，从而避免这些组件的退化(degradation)。
根据如图1D到1F所示的本发明的工艺的第一变化实施例，接下来的步骤包括通过研磨基衬底13来执行减薄，用这样的方式仅保留厚度优选的在10到50微米之间的范围内的薄层130。
其后是修整步骤(见图1E)，其包括去除施主衬底1的外围环形边缘，氧化物层3、4可以作为接收衬底2的一部分而出现。
修整进入接收衬底2中的深度优选的在从其前面24开始大约2到10微米之间的范围内，换言之，其前面24是接收衬底朝向键合界面5的面。
该步骤的目标是得到清洁的边缘，在转移层的外围没有脱落(flake)。
为了该目的，接收衬底2固定在转动支撑件和同样转动的研磨轮上，所述研磨轮和上述层的堆叠的外围接触。该修整步骤可以通过传统的修整设备进行，即本领域技术人员已知的“边缘研磨”(或可选的“边缘修整”)设备。
修整步骤还可能包括一个或多个深度和宽度不同的步骤。
最后，如图1F所示的工艺的最后的步骤包括执行在层的堆叠顶部出现的半导体材料130的剩余层的选择性蚀刻。
可以通过本领域技术人员已知的不同的蚀刻方式执行蚀刻。
但是，在待蚀刻的层由硅制成的特定情况下，通过例如NaOH或者KOH类型的溶液进行蚀刻，或者优选的通过TMAH的化学溶液(代表四甲基氢氧化铵溶液)进行蚀刻。
优选的，使用的TMAH溶液是按重量计浓度为25％的水溶液，温度通常在70℃到90℃之间的范围内。TMAH溶液是硅蚀刻剂溶液，其显示对于氧化物的高选择性。绝缘层11作为蚀刻停止层(etch-stoplayer)。
通过示例的方式，考虑到半导体层130的蚀刻速率大约是25到30微米/小时，使用TMAH溶液的蚀刻通常花费1分钟到2小时。
蚀刻步骤的另一个目标是清洁和平整修整边缘。实际上，机械修整引起被处理表面的粗糙度增大，以及产生大量的颗粒。蚀刻工艺能够平整表面以及清洁修整边缘，从而避免了后面要进行的技术步骤之中的任何污染。
此外，根据本发明的工艺避免采用在现有技术的特定工艺中不得不使用的氢氟酸HF，而氢氟酸增加了层的剥离和氧化物的蚀刻。
在图1F所示的步骤结束时，得到附图标记为6的最终衬底，其包括表面层12被转移于其上的接收衬底2。根据目标应用，绝缘层11被保留或者不被保留。
图2A到2F显示了结合图1A到1F描述的工艺的一个变化实施例。
图2A到2C和图1A到1C相同，在此不再描述。相同的元件具有相同的附图标记。
该工艺与前述工艺不同的地方在于，在研磨基衬底13的步骤之前进行修整。修整如图2D所示。
接下来，执行被修整的基衬底13的研磨，从而得到层130，其厚度在10到50微米之间的范围内，如上文所述。
图2F所示的步骤对应于蚀刻工艺，其与本发明的第一实施例中所描述的执行过程相同以及产生相同的结果。
在本发明的这两个实施例中，应当注意总是在保留施主衬底13的最小厚度的情况下执行(图1D或2E所示的)减薄步骤。这一顺序的优点在于转移到接收衬底2上的层的最终的有源表面在修整步骤中从未暴露，从而被保护而免于受到任何潜在的颗粒污染或者划擦。
下面将结合图3A到3E描述第三变化实施例。其与前两个实施例的区别在于施主衬底1和接收衬底2是体衬底。施主衬底1还覆盖有氧化物层3。与前面的实施例相同的元件具有相同的附图标记。
在图3B所示的键合步骤之后，执行上述堆叠的热处理，从而结合键合界面5。可以在高达1100℃的温度进行持续时间2小时的该处理，因为衬底1和2都不包括任何电子组件，所以当然是只要其组成材料的性质能够经受就可以。
然后在上文所述的条件下进行通过研磨(图3C)、修整(图3D)和蚀刻(图3E)减薄的步骤。施主衬底1的减薄层的附图标记为10。
在研磨工艺中，在这种情况下在去除工作破坏区域所需的蚀刻时间结束时停止蚀刻。通过研磨而减薄、通过蚀刻而清洁以及工作破坏区域被去除的层的附图标记为10’。再一次，需要注意，由于本发明的工艺的顺序，有源层10’的表面在修整工艺中从未暴露并被保护。
下面，描述本发明的两个示例性实施例。
示例1：制造包括电子组件的SOI。
硅接收衬底被氧化，氧化物层在低温(200℃到500℃之间)被沉积在包括电子组件的SOI类型的施主衬底上。
施主衬底被平整，直到得到和通过分子吸附力直接键合相容的表面条件，换言之，直到在扫描宽度为2μm乘以2μm的情况下得到小于3
RMS(3埃)的粗糙度。
在清洁和表面活化之后，两个衬底被组合。键合的结构在350℃下经历1小时的热处理，从而结合键合表面。
施主衬底的后面通过研磨被减薄到大约35μm。修整步骤随后被应用到距离衬底边缘大约3mm的位置。
该结构被浸入到80℃的TMAH溶液中1小时30分钟，这使得硅相对于氧化物被选择性蚀刻，直到剩余硅的整个厚度(从SOI施主衬底的机械支撑件的后部)都被去除。
示例2：使用体施主衬底制造SOI。
在执行硅接收衬底的氧化之后，键合也由硅制成的施主衬底。
组件经历用于稳定键合的退火步骤，在氧气大气的条件下使用1100℃的热处理两小时。
接下来执行施主衬底的减薄，然后以0.5到3mm的宽度、2到10微米的深度在支撑件中进行堆叠的修整。
在此之后，通过TMAH(按重量计浓度为25％的水溶液，温度为60℃)执行蚀刻，从而通过减薄步骤去除工作破坏区域，换言之，剩余的施主衬底的暴露表面，以及通过接收衬底的修整步骤处理暴露的表面。该蚀刻步骤的结果是去除大约0.5到2微米的厚度。
最后，执行SOI结构的最终抛光，从而得到厚度在3到100微米之间的范围内的硅的表面层。
Claims (14)
1.一种将材料层(12)键合和转移到接收衬底(2)上的工艺，所述工艺用于制造衬底(6)的过程中，所述衬底(6)特别应用于电子、光学或光电子领域，其特征在于，所述工艺包括下列步骤：
通过分子吸附力键合所述接收衬底(2)和施主衬底(1)，
对上述堆叠应用热处理从而结合键合界面(5)，
通过研磨减薄施主衬底(1)，
执行施主衬底(1)以及一部分接收衬底(2)的环形修整，
在上述步骤之后，执行施主衬底(1)的剩余部分的暴露表面和接收衬底(2)的暴露表面的化学蚀刻步骤。
2.根据权利要求1所述的将材料层(12)键合和转移到接收衬底(2)上的工艺，其特征在于，在修整之前执行研磨。
3.根据权利要求1所述的将材料层(12)键合和转移到接收衬底(2)上的工艺，其特征在于，在修整之后执行研磨。
4.根据前述权利要求任一项所述的将材料层(12)键合和转移到接收衬底(2)上的工艺，其特征在于，在键合之前，在所述施主衬底和/或所述接收衬底(2)中和/或上形成电子组件(121、122、21、22)。
5.根据前述权利要求任一项所述的将材料层(12)键合和转移到接收衬底(2)上的工艺，其特征在于，施主衬底是体衬底。
6.根据权利要求5所述的将材料层(12)键合和转移到接收衬底(2)上的工艺，其特征在于，在研磨步骤中在去除工作破坏区域之后停止化学蚀刻步骤。
7.根据权利要求6所述的将材料层(12)键合和转移到接收衬底(2)上的工艺，其特征在于，化学蚀刻步骤的后续步骤是抛光来自施主衬底(1)的材料层的暴露表面。
8.根据权利要求1到4中任一项所述的将材料层(12)键合和转移到接收衬底(2)上的工艺，其特征在于，施主衬底是包括硅基衬底(13)、埋入绝缘层(11)和也是由硅制成的表面层(12)的“SOI”或“绝缘体上硅”类型的衬底。
9.根据权利要求8所述的将材料层(12)键合和转移到接收衬底(2)上的工艺，其特征在于，研磨包括去除部分的基衬底(13)，以及在从所述基衬底(13)中去除剩余部分(130)之后停止蚀刻步骤。
10.根据前述权利要求任一项所述的将材料层(12)键合和转移到接收衬底(2)上的工艺，其特征在于，在键合之前，在所述施主衬底上和/或在所述接收衬底上形成或者沉积氧化物层(3、4)。
11.根据前述权利要求4到10所述的将材料层(12)键合和转移到接收衬底(2)上的工艺，其特征在于，氧化物层(3、4)被平整，从而消除表面上出现的一个或多个组件(121、122、21、22)的拓扑，以及给予表面通过分子吸附力键合所需的特征。
12.根据前述权利要求任一项所述的将材料层(12)键合和转移到接收衬底(2)上的工艺，其特征在于，执行研磨直到施主衬底(1)的厚度达到约50μm。
13.根据前述权利要求任意一项所述的将材料层(12)键合和转移到接收衬底(2)上的工艺，其特征在于，接收衬底(2)被修整到从其表面开始深度在约2到10μm之间的范围内。
14.根据前述权利要求任一项所述的将材料层(12)键合和转移到接收衬底(2)上的工艺，其特征在于，施主衬底和接收衬底由硅形成，以及蚀刻溶液是按重量计浓度为25％的四甲基氢氧化铵TMAH水溶液。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0956700A FR2950734B1 (fr) | 2009-09-28 | 2009-09-28 | Procede de collage et de transfert d'une couche |
| FR0956700 | 2009-09-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102034687A true CN102034687A (zh) | 2011-04-27 |
Family
ID=42046385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102633227A Pending CN102034687A (zh) | 2009-09-28 | 2010-08-25 | 键合和转移层的工艺 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8505197B2 (zh) |
| EP (1) | EP2302671A1 (zh) |
| JP (1) | JP5292642B2 (zh) |
| KR (1) | KR101162734B1 (zh) |
| CN (1) | CN102034687A (zh) |
| FR (1) | FR2950734B1 (zh) |
| SG (1) | SG169937A1 (zh) |
| TW (1) | TW201133581A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108695341A (zh) * | 2017-03-31 | 2018-10-23 | 环球晶圆股份有限公司 | 外延基板及其制造方法 |
| CN112020763A (zh) * | 2018-04-20 | 2020-12-01 | 伊文萨思粘合技术公司 | 用于简化的手柄晶片的dbi到si的键合 |
| CN113410133A (zh) * | 2018-02-15 | 2021-09-17 | 伊文萨思粘合技术公司 | 用于处理器件的技术 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2967812B1 (fr) * | 2010-11-19 | 2016-06-10 | S O I Tec Silicon On Insulator Tech | Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif |
| CN105190835B (zh) | 2013-05-01 | 2018-11-09 | 信越化学工业株式会社 | 混合基板的制造方法和混合基板 |
| CN105190838B (zh) | 2014-02-12 | 2017-06-06 | 日本碍子株式会社 | 半导体用复合基板的操作基板以及半导体用复合基板 |
| CN105513943B (zh) * | 2014-09-22 | 2018-06-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| FR3049761B1 (fr) * | 2016-03-31 | 2018-10-05 | Soitec | Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel |
| KR20230097121A (ko) * | 2020-10-29 | 2023-06-30 | 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 | 직접 접합 방법 및 구조체 |
| WO2022094579A1 (en) * | 2020-10-29 | 2022-05-05 | Invensas Bonding Technologies, Inc. | Direct bonding methods and structures |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0917984A (ja) * | 1995-06-29 | 1997-01-17 | Sumitomo Sitix Corp | 貼り合わせｓｏｉ基板の製造方法 |
| EP0854500A1 (en) * | 1997-01-17 | 1998-07-22 | Shin-Etsu Handotai Company Limited | Method of manufacturing a bonding substrate |
| US5834812A (en) * | 1994-11-30 | 1998-11-10 | Sibond, L.L.C. | Edge stripped BESOI wafer |
| US5937312A (en) * | 1995-03-23 | 1999-08-10 | Sibond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator wafers |
| TW419725B (en) * | 1998-06-04 | 2001-01-21 | Shinetsu Handotai Kk | Method for manufacturing SOI wafer and SOI wafer |
| US20060055003A1 (en) * | 2004-05-19 | 2006-03-16 | Sumco Corporation | Bonded SOI substrate, and method for manufacturing the same |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0719737B2 (ja) * | 1990-02-28 | 1995-03-06 | 信越半導体株式会社 | Ｓ０１基板の製造方法 |
| JPH04354371A (ja) * | 1991-05-31 | 1992-12-08 | Nec Corp | 半導体装置の構造およびその製造方法 |
| US5234860A (en) * | 1992-03-19 | 1993-08-10 | Eastman Kodak Company | Thinning of imaging device processed wafers |
| JPH09162087A (ja) * | 1995-12-06 | 1997-06-20 | Denso Corp | 貼り合わせ基板の製造方法 |
| US6544837B1 (en) * | 2000-03-17 | 2003-04-08 | International Business Machines Corporation | SOI stacked DRAM logic |
| JP4846915B2 (ja) * | 2000-03-29 | 2011-12-28 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP3991300B2 (ja) * | 2000-04-28 | 2007-10-17 | 株式会社Ｓｕｍｃｏ | 張り合わせ誘電体分離ウェーハの製造方法 |
| JP2002050749A (ja) * | 2000-07-31 | 2002-02-15 | Canon Inc | 複合部材の分離方法及び装置 |
| US6635572B1 (en) * | 2001-11-28 | 2003-10-21 | Advanced Micro Devices, Inc. | Method of substrate silicon removal for integrated circuit devices |
| US6900500B2 (en) * | 2002-08-21 | 2005-05-31 | Micron Technology, Inc. | Buried transistors for silicon on insulator technology |
| US6790748B2 (en) * | 2002-12-19 | 2004-09-14 | Intel Corporation | Thinning techniques for wafer-to-wafer vertical stacks |
| US6841848B2 (en) * | 2003-06-06 | 2005-01-11 | Analog Devices, Inc. | Composite semiconductor wafer and a method for forming the composite semiconductor wafer |
| JP2005026413A (ja) * | 2003-07-01 | 2005-01-27 | Renesas Technology Corp | 半導体ウエハ、半導体素子およびその製造方法 |
| FR2860842B1 (fr) * | 2003-10-14 | 2007-11-02 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
| CN101401195B (zh) * | 2006-03-28 | 2010-11-03 | 夏普株式会社 | 半导体元件的转印方法和半导体装置的制造方法以及半导体装置 |
| FR2935535B1 (fr) * | 2008-09-02 | 2010-12-10 | S O I Tec Silicon On Insulator Tech | Procede de detourage mixte. |
| FR2955697B1 (fr) * | 2010-01-25 | 2012-09-28 | Soitec Silicon Insulator Technologies | Procede de recuit d'une structure |
| FR2957189B1 (fr) * | 2010-03-02 | 2012-04-27 | Soitec Silicon On Insulator | Procede de realisation d'une structure multicouche avec detourage post meulage. |
-
2009
- 2009-09-28 FR FR0956700A patent/FR2950734B1/fr active Active
-
2010
- 2010-07-26 JP JP2010167127A patent/JP5292642B2/ja active Active
- 2010-08-05 US US12/851,227 patent/US8505197B2/en active Active
- 2010-08-09 TW TW099126514A patent/TW201133581A/zh unknown
- 2010-08-20 KR KR1020100080983A patent/KR101162734B1/ko active IP Right Grant
- 2010-08-20 SG SG201006098-6A patent/SG169937A1/en unknown
- 2010-08-25 CN CN2010102633227A patent/CN102034687A/zh active Pending
- 2010-09-07 EP EP10175584A patent/EP2302671A1/fr not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834812A (en) * | 1994-11-30 | 1998-11-10 | Sibond, L.L.C. | Edge stripped BESOI wafer |
| US5937312A (en) * | 1995-03-23 | 1999-08-10 | Sibond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator wafers |
| JPH0917984A (ja) * | 1995-06-29 | 1997-01-17 | Sumitomo Sitix Corp | 貼り合わせｓｏｉ基板の製造方法 |
| EP0854500A1 (en) * | 1997-01-17 | 1998-07-22 | Shin-Etsu Handotai Company Limited | Method of manufacturing a bonding substrate |
| TW419725B (en) * | 1998-06-04 | 2001-01-21 | Shinetsu Handotai Kk | Method for manufacturing SOI wafer and SOI wafer |
| US20060055003A1 (en) * | 2004-05-19 | 2006-03-16 | Sumco Corporation | Bonded SOI substrate, and method for manufacturing the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108695341A (zh) * | 2017-03-31 | 2018-10-23 | 环球晶圆股份有限公司 | 外延基板及其制造方法 |
| CN113410133A (zh) * | 2018-02-15 | 2021-09-17 | 伊文萨思粘合技术公司 | 用于处理器件的技术 |
| CN112020763A (zh) * | 2018-04-20 | 2020-12-01 | 伊文萨思粘合技术公司 | 用于简化的手柄晶片的dbi到si的键合 |
| CN112020763B (zh) * | 2018-04-20 | 2024-04-09 | 隔热半导体粘合技术公司 | 用于简化的手柄晶片的dbi到si的键合 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG169937A1 (en) | 2011-04-29 |
| US20110076849A1 (en) | 2011-03-31 |
| FR2950734A1 (fr) | 2011-04-01 |
| FR2950734B1 (fr) | 2011-12-09 |
| US8505197B2 (en) | 2013-08-13 |
| TW201133581A (en) | 2011-10-01 |
| KR101162734B1 (ko) | 2012-07-05 |
| EP2302671A1 (fr) | 2011-03-30 |
| JP2011071487A (ja) | 2011-04-07 |
| KR20110034540A (ko) | 2011-04-05 |
| JP5292642B2 (ja) | 2013-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102034687A (zh) | 键合和转移层的工艺 | |
| JP5292644B2 (ja) | 最小化された応力を備えたヘテロ構造を製造するためのプロセス | |
| US8202785B2 (en) | Surface treatment for molecular bonding | |
| CN101084577B (zh) | 修整通过组装两晶片构成的结构的方法 | |
| KR102021160B1 (ko) | 투명 soi 웨이퍼의 제조 방법 | |
| WO2002037556A1 (fr) | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible | |
| SG183797A1 (en) | Method for finishing a substrate of the semiconductor-on-insulator type | |
| WO2007069442A1 (ja) | 貼り合わせ基板の製造方法 | |
| EP2608252B1 (fr) | Méthode de fabrication d'une structure souple par transfert de couches et stucture correspondante | |
| FR2925223A1 (fr) | Procede d'assemblage avec marques enterrees | |
| JP4277469B2 (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハ | |
| KR20110006653A (ko) | Ｓｏｉ 기판의 제조 방법 | |
| WO2006109614A1 (ja) | Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ | |
| KR20120117843A (ko) | 다층 결정질 구조물의 제조 방법 | |
| CN108242393A (zh) | 一种半导体器件的制造方法 | |
| JP5888842B2 (ja) | 埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法 | |
| JPH06268183A (ja) | 半導体装置の製造方法 | |
| KR20140005948A (ko) | Soi 웨이퍼의 제조 방법 | |
| JPH10335195A (ja) | 張り合わせ基板の製造方法 | |
| JPH10270298A (ja) | 張り合わせ基板の製造方法 | |
| JP2011071283A (ja) | 貼合せｓｏｉウェーハ及びその製造方法 | |
| KR102568640B1 (ko) | 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용 | |
| JP5368000B2 (ja) | Ｓｏｉ基板の製造方法 | |
| WO2012000907A1 (en) | A method of treating a multilayer structure with hydrofluoric acid |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110427 |