CN101084577B - 修整通过组装两晶片构成的结构的方法 - Google Patents

修整通过组装两晶片构成的结构的方法 Download PDF

Info

Publication number
CN101084577B
CN101084577B CN200580044108XA CN200580044108A CN101084577B CN 101084577 B CN101084577 B CN 101084577B CN 200580044108X A CN200580044108X A CN 200580044108XA CN 200580044108 A CN200580044108 A CN 200580044108A CN 101084577 B CN101084577 B CN 101084577B
Authority
CN
China
Prior art keywords
wafer
chemical etching
bearing
protective layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200580044108XA
Other languages
English (en)
Other versions
CN101084577A (zh
Inventor
M·朱西
B·阿斯帕尔
C·拉加赫-布朗夏尔
H·莫里索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Tracit Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tracit Technologies SA filed Critical Tracit Technologies SA
Publication of CN101084577A publication Critical patent/CN101084577A/zh
Application granted granted Critical
Publication of CN101084577B publication Critical patent/CN101084577B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Micromachines (AREA)
  • Bending Of Plates, Rods, And Pipes (AREA)
  • Connection Of Plates (AREA)
  • Surface Treatment Of Glass (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

一种对通过利用接触面将第一晶片接合到第二晶片上并使第一晶片变薄而获得的结构进行修整的方法，其中，至少第一晶片或第二晶片被倒角，并因此暴露第一晶片的接触面的边缘，其中，修整涉及第一晶片，其特征在于，该方法包括以下步骤：a)从这些晶片中选择第二晶片，其具有对于计划在步骤b)中进行的化学蚀刻的耐受性以允许进行步骤b)，步骤b)中进行的化学蚀刻对于第一晶片是足够的；b)在将第一晶片接合到第二晶片上之后，对第一晶片的边缘进行化学蚀刻以便在第一晶片中形成完全支靠在第二晶片的接触面上并支承第一晶片的剩余部分的支座；c)使第一晶片变薄直至到达并侵犯支座，从而提供第一晶片的薄部。

Description

修整通过组装两晶片构成的结构的方法
技术领域
本发明涉及一种修整通过组装两晶片构成的结构的方法。其特别涉及半导体结构，例如BSOI结构。
背景技术
目前，在微电子领域，越来越多的结构由完全或部分处理过的半导体材料制成的两个晶片的组件获得。例如，为了制造BSOI(Bonded Silicon On Insulator)结构，通过分子粘合力将两个硅晶片组装起来。更精确地，该组装包括表面预处理步骤，接触步骤和热处理步骤(例如在1100℃2个小时)。随后，通过磨削和/或机械-化学抛光使两个晶片中的至少一个变薄。
图1A至1C显示了一种制造BSOI结构的传统方法。
图1A示出该方法中使第一晶片1和第二晶片2相接触的步骤。晶片2的接触面是在晶片2上形成的二氧化硅层3的自由面。该二氧化硅层的厚度通常可在0.3μm和3μm之间。图1B显示了直接接合(direct bonding)步骤过程中的两个晶片1和2。图1C显示了晶片1已经被变薄从而提供厚度例如在5μm和100μm之间的薄层4之后获得的结构。
所组装的硅晶片是标准尺寸(直径为100，125，150，200或300mm)或其它任何尺寸的晶片。它们的边缘被倒角以避免破损问题，这些问题在制造BSOI结构上的器件的过程中是经常发生的，如图1A至1C所示(不反映比例)。
晶片边缘上的这些倒角使得存在不接合到支承结构上的薄层周边区域。该周边区域必须被去除，这是由于它很容易突然破裂并且这些不期望的碎片或颗粒会污染该结构。
为了克服上述问题，执行修整步骤以消除薄层的周边区域。修整步骤通常采用机械方式进行。图2示出获得的结构，其中薄层不再具有非接合的周边区域。
修整步骤可包括以机械方式对附接到支承晶片上将被变薄的晶片的边缘进行机加工。但是，很难做到机加工该结构的上晶片(将被变薄的晶片)而不碰到或损坏下晶片(或支承晶片)。实际上，两个接合晶片之间的界面是非常精确的，不可能在该界面处安全地停止该机加工。
为了克服该问题，文献JP-A-11-067 701提出了一种用于通过机加工使变薄的第一步骤，其后是以化学方法变薄以到达界面。但是，在这两个步骤之间，晶片的边缘容易破碎，其处理起来特别困难。
另一可能性在于机加工该结构的上晶片的边缘至机加工小厚度的下支承晶片的位置，如文献WO-A-96/17377所示。但是，这种机加工提供了粗糙度和颗粒污染程度与微电子领域不匹配的表面光洁度。因此，必须重新机加工边缘以改善它们的表面光洁度，例如通过机械-化学抛光。
发明内容
本发明克服了现有技术中的上述缺点。
在本发明中，由于倒角，使用上晶片和/或下晶片的几何形状获得合适的修整。选择蚀刻溶液以侵蚀堆置结构的上晶片。这种化学侵蚀可以在结构的上晶片的整个非接合部分上是均匀的，或者主要位于未来薄层的高度处。
本发明的目的是提供一种对通过利用接触面将第一晶片接合到第二晶片上并使第一晶片变薄而获得的结构进行修整的方法，其中，至少第一晶片或第二晶片被倒角，并因此暴露第一晶片的接触面的边缘，其中，修整涉及第一晶片，其特征在于，该方法包括以下步骤：
a)从这些晶片中选择第二晶片，其具有对于计划在步骤b)中进行的化学蚀刻的耐受性以允许进行步骤b)，步骤b)中进行的化学蚀刻对于第一晶片是足够的；
b)在将第一晶片接合到第二晶片上之后，对第一晶片的边缘进行化学蚀刻以便在第一晶片中形成完全支靠在第二晶片的接触面上并支承第一晶片的剩余部分的支座；
c)使第一晶片变薄直至到达并侵犯支座，从而提供第一晶片的薄部。
本发明的方法允许对于晶片的几何形状可能的最低修整。修整步骤本身(对应于步骤b))是化学蚀刻操作而不是机械操作。由于去除了一些步骤，本发明的方法比现有方法简单。
在第一实施例中，选择步骤包括：选择晶片表面是由与第一晶片的表面不同的材料制成且允许相对于第二晶片对第一晶片进行选择性的化学蚀刻的晶片作为第二晶片。在这种情况下，如果第一晶片(或者至少其表面)由硅制成，则第二晶片可选自例如石英、SiC、蓝宝石、或替代硅(混和或调配以形成例如硅锗(SiGe))。
在第二实施例中，该选择步骤包括选择带有形成阻止所述化学蚀刻的装置的至少一个材料层的晶片作为第二晶片。如果第一晶片和第二晶片由硅制成，其中，形成阻止装置的材料层是SiO2层或Si3N4层。
在第三实施例中，第一晶片的接触面具有保护其免受用于形成支座的化学蚀刻的层，其中，该保护层被设置在避免防止形成支座的位置。所述保护层是初始覆盖第一晶片表面的层，其中所述方法包括：在形成支座的化学蚀刻之前，保护层的可够及部分的化学蚀刻。
在第三实施例中，第二晶片也可覆盖用于保护其免受形成支座的化学蚀刻的层。如果第一晶片和第二晶片的保护层由相同的材料制成，则第二晶片选择较厚的保护层。如果第一晶片和第二晶片的保护层由不同的材料制成，则第二晶片上的保护层被蚀刻得比第一晶片上的保护层慢。例如，如果两晶片都由硅制成，我们选择沉积氧化物作为第一晶片的保护层，热处理氧化物作为第二晶片的保护层。
第一晶片通过分子粘合技术被接合到第二晶片上。在该情况下，第一晶片和第二晶片之间的接合能被考虑以获得在接触面处第一晶片的横向化学蚀刻的确定宽度。作为一种变化例，接合可通过胶水实现。
在第四实施例中，该选择步骤包括选择可接收使第一晶片粘接到第二晶片上的胶层的晶片作为第二晶片，其中，胶层用作阻止化学蚀刻的装置。
在第五实施例中，第一晶片具有保护其免受用于形成支座的化学蚀刻的保护层，因此，所述方法包括：在形成支座的化学蚀刻之前，用于消除保护层上位于将来支座高度处的部分的化学蚀刻。如果第二晶片具有保护层，则也可包括消除该层的一部分的化学蚀刻以允许产生在接合面的任一侧延伸的支座。
第一晶片可通过机加工(例如磨削)、化学蚀刻、剥离、干蚀刻装置、第一晶片内易碎区域的破碎或这些技术的组合来实现。
附图说明
通过非限制性的例子并结合附图阅读说明书后本发明更容易理解，其它优点和具体方面也更加清楚。
图1A至1C(已经说明过)示出制造BSOI结构的传统方法。
图2(已经说明过)示出通过现有方法修整的BSOI结构。
图3A至图3C示出本发明的方法的第一实施例。
图4A至图4D示出本发明的方法的第二实施例。
图5A至图5C示出本发明的方法的第三实施例。
图6是化学蚀刻溶液的蚀刻速度根据温度的变化图表。
图7A至图7C示出本发明的方法的第四实施例。
图8示出本发明的方法的第五实施例的步骤。
图9示出本发明的方法的第五实施例的变化例的步骤。
具体实施方式
图3A至3C示出本发明的方法的第一实施例的剖视图。
图3A示出第一晶片11和第二晶片12在接触面上彼此接合的组件。晶片11是硅晶片，晶片12是覆盖有二氧化硅层14的硅晶片13。接合通过本领域技术人员公知的分子粘合技术实现。粘合例如在环境温度下进行，然后通过热处理(例如在900和1200℃之间2个小时)增强。热处理的环境可以是氩气带大约2％的氧气(也就是说98％的氩气和2％的氧气)。
然后，硅晶片11被进行去氧处理以消除纯氧，例如通过稀释为10％的HF，然后例如利用TMAH(tetramethylammoniumhydroxide)或KOH进行化学蚀刻。也可以进行选择性的干蚀刻。晶片11的所有自由面经受这种化学蚀刻，特别是图3A中标号为15的倒角区域。进行化学蚀刻是为了在两个晶片的接触面处获得支座16，其中支座完全支靠在第二晶片12上(见图3B)。如果接合足够强，支座的宽度或多或少地对应两个晶片的接合区域。如下所述，接合越弱，支座越窄。可通过化学蚀刻厚度约为80μm的晶片11获得支座。在使用TMAH作为化学蚀刻产品的情况下，被稀释至25％的TMAH可在80℃的温度4个小时。这种蚀刻溶液具有高选择性的优点(在硅和二氧化硅之间大于1000)，因此只是稍稍蚀刻晶片12的氧化层14。
一旦获得支座，已经通过化学蚀刻被稍稍变薄的硅晶片11在其自由面上被变得更薄，例如通过机械作用。为此，可使用利用磨粒为约50μm(325#)的磨削轮进行快速磨削的方法。这种磨削通过精细磨削完成，该精细磨削包括例如利用磨粒为约8μm(2000#)，甚至更精细的磨削轮磨削变薄的晶片。这一步骤使得可将已经在前一磨削操作中被硬化的区域去除。进行蚀刻步骤直到到达支座。
可进行最终的抛光步骤以准备与例如外延生长(epitaxy)相匹配的表面光洁度。这种表面光洁度被本领域技术人员称为“epiready”。
根据应用所需要的厚度确定在蚀刻操作后剩余的厚度。因此，也根据所希望的薄层17的厚度确定被化学蚀刻溶液蚀刻的晶片11的厚度(见图3C)。有利的，在快速磨削步骤之后，支座将具有比薄层17的厚度大的厚度。于是，很显然所获得的SOI结构的边缘是清洁的，并且被很好地限定。
在该示例的一个变化例中，第一晶片可由锗制成，第二晶片可由被氧化或未被氧化的硅制成。利用被加热至70℃的H2O2蚀刻使得锗被蚀刻以形成支座(例如60μm高)。这种蚀刻对由硅制成第二晶片无影响。然后，变薄使得允许获SGOI结构，例如包括厚度在10和40μm之间的薄锗层。
图4A至4D示出本发明的方法的第二实施例的剖视图。
图4A示出第一晶片21和第二晶片22通过接触面彼此接合的组件。晶片21是覆盖有二氧化硅层24的硅晶片23，晶片22也是覆盖有二氧化硅层26的硅晶片25。二氧化硅24和26都经过氧化热处理，或者它们都被沉积氧化物，不过氧化层24的厚度比氧化层26的厚度薄。晶片21和22已经在环境温度利用分子粘合技术被接合。粘合通过热处理(例如在900和1200℃之间2个小时)增强。热处理的环境可以是氩气带大约2％的氧气(体积占98％的氩气和2％的氧气)。
然后进行第一化学蚀刻操作以对晶片21的自由面去氧化。可使用10％的HF稀释溶液。获得图4B所示的结构，图4B显示包括晶片21的倒角区域的自由边被去氧化。
然后例如进行利用25％的TMAH稀释溶液的第二化学蚀刻以减小硅晶片23的厚度。晶片23的所有自由面经受这种化学蚀刻，特别是下倒角区域27。进行化学蚀刻是为了在两个晶片21和22的接触面处获得支座部分28，其中该部分28借助于剩余氧化层24完全支靠在第二晶片22上(见图4C)。这可通过化学蚀刻厚度约为80μm的晶片23获得。在使用TMAH作为化学蚀刻产品的情况下，蚀刻溶液可以在80℃的温度并且蚀刻可持续4个小时。
下面的步骤包括使已经利用化学方法被部分变薄的硅晶片23变薄。为此，可在粘合之前在该晶片内部提供易碎区域，例如通过在将被组装的面上灌输气体(例如氢气)。然后，该埋入的易碎区域破碎，例如通过热处理和/或机械加工。
如前所述，第一变薄晶片的自由面然后可以被抛光以获得“epiready”表面光洁度。图4D显示所获得的结构，标号29表示第一晶片的薄部。
也可采用选自化学蚀刻或干蚀刻(离子、反应式离子等)中的其它技术来变薄，甚至可以使用“剥离(lift-off)”技术。
图5A至5C显示本发明的方法的第三实施例。
图5A示出第一晶片51和第二晶片52通过接触面彼此接合的组件。晶片51包括例如由硅制成的支承件53，其顺序支承牺牲层54和薄层55。如果薄层55由硅制成，则牺牲层54可由多孔硅制成。晶片52是被由二氧化硅57制成的保护层覆盖的硅晶片56。晶片51和52已经在环境温度利用分子粘合技术彼此接合，其中薄层55与保护层57相接触。
图5B示出在用于形成支座的化学蚀刻后获得的结构。形成晶片51的所有元件被蚀刻。本图显示第一晶片51的支座目前完全支靠在第二晶片52的接触面上。
然后利用lift-off技术通过选择性地蚀刻牺牲层54来执行第一晶片的蚀刻。如果层54由多孔硅制成，层55是硅，则可通过水、HF和H2O2的混合物进行牺牲层54的蚀刻。得到如图5C所示的结构，其中薄层55可被加工得更薄，例如通过机加工。
用于获得支座的化学蚀刻溶液(例如25％的TMAH溶液)的温度可被改变以改变第一晶片(例如由硅形成)的蚀刻速度。图6示出TMAH根据蚀刻温度T的硅的蚀刻速度变化曲线。
除了温度，如果蚀刻溶液的成分变化则溶液的蚀刻速度可被改变。同样地，使用这种蚀刻溶液的不同方式使得蚀刻速度可改变(例如在蚀刻槽中或大或小程度地再循环溶液，使用megasonic)。
去除的硅的尺寸(前一示例中为80μm)可从几十微米变化至几百微米。通过这种去除而获得的最小尺寸有利地在旨在形成晶片的薄部(或薄层)的一个晶片的快速蚀刻之后获得的尺寸附近。例如，如果要获得的薄层是20μm，则去除的尺寸可以是50μm。至少在到达支座之前进行精细变薄操作。
在通过分子粘合力以接合的情况下，用于增强分子粘合力的热处理的温度可处于非常宽的范围，例如大于100℃。在粘合之前可使用各种表面清洁技术：表面的化学预处理，经等离子体、紫外线、臭氧或它们的组合对表面进行的活化作用，粘附力也可在部分真空下进行。
可通过改变两个晶片的粘合能改变在接合界面处蚀刻溶液的横向穿透程度。较低能使得在接合界面处蚀刻溶液的穿透程度大，从而需要通过化学蚀刻进行更多的修整。这样获得的薄层具有较小的直径。这样，粘合能可用作控制修整宽度的手段。
另外，保护层(前面的示例中为氧化层)的性质可变化，并且蚀刻溶液可适于进行横向蚀刻。
这些蚀刻方法还可被选择去蚀刻保护层和/或去产生支座以获得上述应用所需要的专门的晶片边缘(中空或伸出的)。
图7A至7C是本发明的方法的第四实施例的剖视图。将这些图与图4B至4D相比较。在图7A的情况下，第一晶片31和第二晶片32(例如最初被覆盖有二氧化硅层的硅晶片)之间的接合能的降低允许通过第一化学蚀刻对保护层(在本例中为氧化层)进行横向蚀刻，这比图4B中的结构更重要。该方法的其余部分与第二实施例相同。由图7B可看出，在第二化学蚀刻后获得支座的部分28。由图7C可看到第一晶片的薄部39。
本发明的方法的第五实施例是只局部(例如靠近接合界面)去除第一晶片的保护层(氧化层)。这就是图8所示出的。该图是组装结构的剖视图，其包括在接触面上彼此接合的第一晶片41和第二晶片42。晶片41是覆盖有氧化层44的硅晶片43。晶片42是覆盖有氧化层46的硅晶片45。
晶片41的氧化层44只在靠近接合界面处被去除，对于第二化学蚀刻(硅43的化学蚀刻)其允许产生局部穿透区域。还可能局部打开层46上与层44的打开区域相反的部分，也就是说，在接合界面的任一侧上。这是图9所示出的。横向浸泡在10％的HF溶液中合适的时间使得氧化保护层被去除。然后所获得的结构准备用于蚀刻步骤，其例如是机械的。
本发明的方法适于产生绝缘硅型的堆叠结构，其具有非常薄的表面膜厚度(大约一至几个微米)直到几十个微米的厚度，甚至几百个微米的厚度。
本发明的方法可用于硅晶片以及其它半导体(锗、III-V半导体等)，绝缘材料(玻璃、石英、陶瓷等)以及压电材料(铌酸锂、钽酸锂等)。

Claims (17)

1.一种对通过利用接触面将第一晶片(11，21，31，41)接合到第二晶片(12，22，32，42)上并使第一晶片变薄而获得的结构进行修整的方法，其中，至少第一晶片或第二晶片被倒角，并因此暴露第一晶片的接触面的边缘，其中，修整涉及第一晶片，其特征在于，该方法包括以下步骤：
a)选择对于计划在步骤b)中进行的足以蚀刻第一晶片的化学蚀刻具有耐受性的晶片作为第二晶片(12，22，32，42)，以允许进行步骤b)；
b)在将第一晶片接合到第二晶片上之后，对第一晶片的边缘进行化学蚀刻以便在第一晶片中形成完全支靠在第二晶片的接触面上并支承第一晶片的剩余部分的支座；
c)使第一晶片变薄直至到达支座，从而提供第一晶片的薄部(17，29，39)。
2.根据权利要求1所述的方法，其特征在于，选择步骤包括：选择晶片表面是由与第一晶片的表面不同的材料制成的晶片作为第二晶片，这种选择允许相对于第二晶片对第一晶片进行选择性的化学蚀刻。
3.根据权利要求2所述的方法，其特征在于，第一晶片至少其表面由硅制成，第二晶片选自石英、SiC、或蓝宝石。
4.根据权利要求1所述的方法，其特征在于，该选择步骤包括选择带有形成阻止所述化学蚀刻的装置的至少一个材料层(14，26)覆盖全部外表面的晶片(12，22，32，42)作为第二晶片。
5.根据权利要求4所述的方法，其特征在于，第一晶片和第二晶片由硅制成，其中，形成阻止装置的材料层是SiO2层或Si3N4层。
6.根据权利要求1所述的方法，其特征在于，第一晶片(21，31，41)的接触面具有保护其免受用于形成支座的化学蚀刻的保护层(24，34，44)，其中，该保护层被设置在防止形成支座的位置。
7.根据权利要求6所述的方法，其特征在于，所述保护层(24，34，44)是初始覆盖第一晶片(21，31，41)表面的层，其中所述方法包括：在形成支座的化学蚀刻之前，保护层的可够及部分的化学蚀刻。
8.根据权利要求4或7的方法，其特征在于，在第二晶片上覆盖全部外表面的、用于阻止所述化学蚀刻的装置的至少一个材料层和第一晶片的保护层是相同的，其中，第二晶片上的所述层比第一晶片上的保护层厚。
9.根据权利要求4或7的方法，其特征在于，在第二晶片上覆盖全部外表面的、用于阻止所述化学蚀刻的装置的至少一个材料层和第一晶片的保护层是不同的，其中，第二晶片上的所述层在步骤b)中被蚀刻得比第一晶片上的保护层慢。
10.根据权利要求1或2所述的方法，其特征在于，第一晶片(11，21，31，41)通过分子粘合技术被接合到第二晶片(12，22，32，42)上。
11.根据权利要求10所述的方法，其特征在于，第一晶片(31)和第二晶片(32)之间的接合能被考虑以获得在接触面处第一晶片的横向化学蚀刻的确定宽度。
12.根据权利要求1所述的方法，其特征在于，第一晶片通过胶层被接合到第二晶片上。
13.根据权利要求12所述的方法，其特征在于，所述胶层被用作阻止化学蚀刻的装置。
14.根据权利要求1所述的方法，其特征在于，第一晶片(41)具有保护其免受用于形成支座的化学蚀刻的保护层(44)，因此，所述方法包括：在形成支座的化学蚀刻之前，用于消除保护层上位于将来支座水平位置处的部分的化学蚀刻。
15.根据权利要求14所述的方法，其特征在于，由于第二晶片(42)也具有保护其免受用于形成支座的化学蚀刻的保护层(46)，消除第一晶片的保护层的所述化学蚀刻也消除了第二晶片的保护层上处于将来支座的水平位置处的部分，从而在第二晶片中增加支座的延伸。
16.根据权利要求1或2所述的方法，其特征在于，使第一晶片变薄通过机加工和/或化学蚀刻和/或剥离和/或干蚀刻装置和/或第一晶片的被埋入易碎区域的破碎来实现。
17.根据权利要求1或2所述的方法，其特征在于，在变薄步骤之后还包括抛光步骤。
CN200580044108XA 2004-12-28 2005-12-22 修整通过组装两晶片构成的结构的方法 Active CN101084577B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0413979 2004-12-28
FR0413979A FR2880184B1 (fr) 2004-12-28 2004-12-28 Procede de detourage d'une structure obtenue par assemblage de deux plaques
PCT/FR2005/051128 WO2006070160A1 (fr) 2004-12-28 2005-12-22 Procede de detourage d'une structure obtenue par assemblage de deux plaques

Publications (2)

Publication Number Publication Date
CN101084577A CN101084577A (zh) 2007-12-05
CN101084577B true CN101084577B (zh) 2010-06-16

Family

ID=34953374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580044108XA Active CN101084577B (zh) 2004-12-28 2005-12-22 修整通过组装两晶片构成的结构的方法

Country Status (8)

Country Link
US (2) US8329048B2 (zh)
EP (1) EP1831923B1 (zh)
JP (1) JP5197017B2 (zh)
KR (1) KR101291086B1 (zh)
CN (1) CN101084577B (zh)
FR (1) FR2880184B1 (zh)
SG (1) SG159493A1 (zh)
WO (1) WO2006070160A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
WO2008029607A1 (en) * 2006-09-07 2008-03-13 Nec Electronics Corporation Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
JP5244650B2 (ja) * 2009-02-26 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US8476165B2 (en) * 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer
US8633090B2 (en) 2009-07-10 2014-01-21 Shanghai Simgui Technology Co., Ltd. Method for forming substrate with buried insulating layer
FR2954585B1 (fr) 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
FR2956822A1 (fr) * 2010-02-26 2011-09-02 Soitec Silicon On Insulator Technologies Procede d'elimination de fragments de materiau presents sur la surface d'une structure multicouche
FR2957190B1 (fr) 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
FR2967295B1 (fr) * 2010-11-05 2013-01-11 Soitec Silicon On Insulator Procédé de traitement d'une structure multicouche
US20120129318A1 (en) * 2010-11-24 2012-05-24 Semiconductor Energy Laboratory Co., Ltd. Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate
FR2969373B1 (fr) * 2010-12-20 2013-07-19 St Microelectronics Crolles 2 Procede d'assemblage de deux plaques et dispositif correspondant
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
JP5946260B2 (ja) * 2011-11-08 2016-07-06 株式会社ディスコ ウエーハの加工方法
JP5978764B2 (ja) * 2012-05-24 2016-08-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US9343348B2 (en) * 2012-06-12 2016-05-17 Erich Thallner Substrate-product substrate combination and device and method for producing a substrate-product substrate combination
US9064770B2 (en) * 2012-07-17 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for minimizing edge peeling in the manufacturing of BSI chips
JP5862521B2 (ja) * 2012-09-03 2016-02-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
CN104658927B (zh) * 2013-11-19 2018-03-30 中芯国际集成电路制造(上海)有限公司 半导体晶片的键合减薄优化方法
CN104733300B (zh) * 2013-12-23 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种键合晶片的减薄方法
FR3036223B1 (fr) * 2015-05-11 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats
US10134577B2 (en) * 2015-05-21 2018-11-20 Globalfoundries Inc. Edge trim processes and resultant structures
JP6380245B2 (ja) * 2015-06-15 2018-08-29 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN105023839A (zh) * 2015-07-15 2015-11-04 中国电子科技集团公司第四十六研究所 一种制作双层结构硅片的方法
US10867836B2 (en) * 2016-05-02 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer stack and fabrication method thereof
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
JP6202505B1 (ja) * 2016-06-17 2017-09-27 株式会社アイカムス・ラボ 細胞培養装置
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
US10580823B2 (en) 2017-05-03 2020-03-03 United Microelectronics Corp. Wafer level packaging method
US10879212B2 (en) * 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
FR3076393A1 (fr) * 2017-12-28 2019-07-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile
DE102018111200A1 (de) * 2018-05-09 2019-11-14 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines wenigstens teilweise gehäusten Halbleiterwafers
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
FR3085957B1 (fr) 2018-09-14 2021-01-29 Commissariat Energie Atomique Procede de collage temporaire avec adhesif thermoplastique incorporant une couronne rigide
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
WO2020150159A1 (en) 2019-01-14 2020-07-23 Invensas Bonding Technologies, Inc. Bonded structures
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
CN110739263A (zh) * 2019-10-28 2020-01-31 沈阳硅基科技有限公司 Soi的制造方法
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11923205B2 (en) * 2021-12-17 2024-03-05 United Microelectronics Corporation Method for manufacturing semiconductor device
DE102022000424A1 (de) 2022-02-03 2023-08-03 Azur Space Solar Power Gmbh Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1225499A (zh) * 1998-02-04 1999-08-11 佳能株式会社 半导体衬底及其制造方法
CN1272684A (zh) * 1999-02-02 2000-11-08 佳能株式会社 衬底及其制造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636414B2 (ja) * 1989-08-17 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH04129267A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体基板およびその製造方法
US5395788A (en) * 1991-03-15 1995-03-07 Shin Etsu Handotai Co., Ltd. Method of producing semiconductor substrate
US5258323A (en) * 1992-12-29 1993-11-02 Honeywell Inc. Single crystal silicon on quartz
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
JPH08274285A (ja) * 1995-03-29 1996-10-18 Komatsu Electron Metals Co Ltd Ｓｏｉ基板及びその製造方法
KR0168348B1 (ko) * 1995-05-11 1999-02-01 김광호 Soi 기판의 제조방법
JPH0964321A (ja) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Ｓｏｉ基板の製造方法
US6291315B1 (en) * 1996-07-11 2001-09-18 Denso Corporation Method for etching trench in manufacturing semiconductor devices
US6090688A (en) * 1996-11-15 2000-07-18 Komatsu Electronic Metals Co., Ltd. Method for fabricating an SOI substrate
JP3352896B2 (ja) * 1997-01-17 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
JP3496925B2 (ja) * 1998-02-04 2004-02-16 キヤノン株式会社 半導体基板とその製造方法
KR100304197B1 (ko) * 1998-03-30 2001-11-30 윤종용 소이제조방법
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4014738B2 (ja) * 1998-09-15 2007-11-28 株式会社東芝 半導体ウェーハの製造方法
US6391743B1 (en) * 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
JP4365920B2 (ja) * 1999-02-02 2009-11-18 キヤノン株式会社 分離方法及び半導体基板の製造方法
US6263941B1 (en) * 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
TW587332B (en) * 2000-01-07 2004-05-11 Canon Kk Semiconductor substrate and process for its production
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2001284622A (ja) * 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
JP3991300B2 (ja) * 2000-04-28 2007-10-17 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
JP2003031779A (ja) * 2001-07-13 2003-01-31 Mitsubishi Electric Corp Ｓｏｉウェハの製造方法
FR2842646B1 (fr) * 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
JP3944087B2 (ja) * 2003-01-21 2007-07-11 株式会社東芝 素子形成用基板の製造方法
US6841848B2 (en) * 2003-06-06 2005-01-11 Analog Devices, Inc. Composite semiconductor wafer and a method for forming the composite semiconductor wafer
JP2005026413A (ja) * 2003-07-01 2005-01-27 Renesas Technology Corp 半導体ウエハ、半導体素子およびその製造方法
FR2860178B1 (fr) * 2003-09-30 2005-11-04 Commissariat Energie Atomique Procede de separation de plaques collees entre elles pour constituer une structure empilee.
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
DE10355728B4 (de) * 2003-11-28 2006-04-13 X-Fab Semiconductor Foundries Ag Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung
US7442992B2 (en) * 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
ATE420461T1 (de) * 2004-11-09 2009-01-15 Soitec Silicon On Insulator Verfahren zum herstellen von zusammengesetzten wafern
JP2006173354A (ja) * 2004-12-15 2006-06-29 Canon Inc Ｓｏｉ基板の製造方法
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
JP4918229B2 (ja) * 2005-05-31 2012-04-18 信越半導体株式会社 貼り合わせウエーハの製造方法
FR2888400B1 (fr) * 2005-07-08 2007-10-19 Soitec Silicon On Insulator Procede de prelevement de couche
JP5292810B2 (ja) * 2005-12-19 2013-09-18 信越半導体株式会社 Ｓｏｉ基板の製造方法
US7781309B2 (en) * 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US7829436B2 (en) * 2005-12-22 2010-11-09 Sumco Corporation Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1225499A (zh) * 1998-02-04 1999-08-11 佳能株式会社 半导体衬底及其制造方法
CN1272684A (zh) * 1999-02-02 2000-11-08 佳能株式会社 衬底及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开平11-67701A 1999.03.09
全文.

Also Published As

Publication number Publication date
SG159493A1 (en) 2010-03-30
JP2008526038A (ja) 2008-07-17
JP5197017B2 (ja) 2013-05-15
FR2880184B1 (fr) 2007-03-30
WO2006070160A1 (fr) 2006-07-06
US20130078785A1 (en) 2013-03-28
KR101291086B1 (ko) 2013-08-01
CN101084577A (zh) 2007-12-05
KR20070110261A (ko) 2007-11-16
FR2880184A1 (fr) 2006-06-30
US20090095399A1 (en) 2009-04-16
EP1831923B1 (fr) 2019-05-22
EP1831923A1 (fr) 2007-09-12
US8628674B2 (en) 2014-01-14
US8329048B2 (en) 2012-12-11

Similar Documents

Publication Publication Date Title
CN101084577B (zh) 修整通过组装两晶片构成的结构的方法
US7772088B2 (en) Method for manufacturing devices on a multi-layered substrate utilizing a stiffening backing substrate
US6391740B1 (en) Generic layer transfer methodology by controlled cleavage process
JP5032119B2 (ja) 基板の準備及び組み立て方法
EP1929511B1 (en) Semiconductor on glass insulator with deposited barrier layer
US7713369B2 (en) Detachable substrate or detachable structure and method for the production thereof
JP4625913B2 (ja) 有用層で被覆された一対の基板の同時製造方法
TWI452631B (zh) Fabrication method of silicon film transfer insulating wafers
US6291314B1 (en) Controlled cleavage process and device for patterned films using a release layer
US20020115264A1 (en) Controlled cleavage process using pressurized fluid
KR101162734B1 (ko) 층을 본딩하고 전이하는 공정
JP2011523779A (ja) 混合トリミング方法
KR101526245B1 (ko) 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법
JP4855254B2 (ja) 両面を有するドナーウェハから半導体材料の薄層を形成するための方法
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
KR100733112B1 (ko) 접합웨이퍼의 제조방법
KR102568640B1 (ko) 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용
EP2164096B1 (en) Method of smoothing the outline of a useful layer of material transferred onto a support substrate
JPH04196340A (ja) 誘電体分離基板
WO2012059350A2 (en) A method of treating a multilayer structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SOITEC SILICON ON INSULATOR

Free format text: FORMER OWNER: TRACIT TECHNOLOGIES

Effective date: 20100721

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Benin, France

Patentee after: TRACIT TECHNOLOGIES

Address before: French moirans

Patentee before: Tracit Technologies

TR01 Transfer of patent right

Effective date of registration: 20100721

Address after: Benin, France

Patentee after: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES

Address before: Benin, France

Patentee before: Tracit Technologies

C56 Change in the name or address of the patentee

Owner name: SAWTEK INC.

Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR

CP01 Change in the name or title of a patent holder

Address after: Benin, France

Patentee after: SOITEC

Address before: Benin, France

Patentee before: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES