JP2011523779A - 混合トリミング方法 - Google Patents
混合トリミング方法 Download PDFInfo
- Publication number
- JP2011523779A JP2011523779A JP2011510009A JP2011510009A JP2011523779A JP 2011523779 A JP2011523779 A JP 2011523779A JP 2011510009 A JP2011510009 A JP 2011510009A JP 2011510009 A JP2011510009 A JP 2011510009A JP 2011523779 A JP2011523779 A JP 2011523779A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- trimming
- layer
- bonding
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000003754 machining Methods 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000003486 chemical etching Methods 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 4
- 239000011165 3D composite Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 100
- 238000010586 diagram Methods 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 230000032798 delamination Effects 0.000 description 8
- 238000000227 grinding Methods 0.000 description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004299 exfoliation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012809 cooling fluid Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Punching Or Piercing (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本発明は、面取りされたエッジを有し、第２のウェハ（３００）に接合された第１のウェハ（２００）を備える構造（５００）のトリミング方法に関する。この方法は、第１のウェハの所定の深さ（Ｐｄ １）にわたって機械加工により実行された第１のウェハ（２００）のエッジをトリミングするための第１のステップ（Ｓ４）を含む。この第１のトリミングステップの後に、少なくとも第１のウェハの残りの厚さにわたって非機械的にトリミングするための第２のステップ（Ｓ５）が続く。
【選択図】 図３Ｄ
【選択図】 図３Ｄ
Description
本発明は、少なくとも１つの層を支持体に転写することによって作られる多層半導体構造または基板（多層半導体ウェハとも呼ばれる）の製造分野に関する。転写層は、第１のウェハを第２のウェハすなわち支持体に分子結合することによって形成され、この第１のウェハは、一般に、接合後に薄化される。第１のウェハはまた、マイクロコンポーネントの１つ以上の層を最終支持体へ転写することを必要とするコンポーネントの三次元（３Ｄ）集積化の場合や、例えば、バックライト付きイメージングデバイスの作製のような回路転写の場合のように、コンポーネントまたは複数のマイクロコンポーネントのすべてまたは一部を含んでもよい。
転写層および支持体を形成するために使用されるウェハのエッジには、一般に、ウェハの取り扱いを容易にするため、さらには、エッジが突き出ていることで起こり得るエッジでの破損がウェハ表面を汚染する粒子の源になる事態を回避するために、面取り部やエッジの丸みがある。面取り部の形の形状は、丸みをつけられてもよく、および／または、傾斜させた形状であってもよい。
しかしながら、このような面取り部があると、支持体とウェハが周辺部で良好に接触できなくなる。その結果、転写層が支持基板に接合されないか、または適切に接合されない周辺ゾーンが存在することになる。転写層の周辺ゾーンは、制御できない状況下での破損、あるいは望ましくない破片や粒子による構造の汚染を招きやすいため除去する必要がある。
このように、ウェハが支持体に接合されると、任意の必要な薄化処理後、転写層は、面取り部が延在する周辺ゾーンを除去するためにトリミングされる。トリミングは、通常、本質的に、機械加工によって、特に、転写層の露出表面から支持体まで摩耗や研削によって実行される。
しかしながら、このようなトリミングにより、転写層と支持体との間の接合界面と、転写層自体の両方の位置で剥離に関する問題が生じる。さらに正確に言えば、接合界面での剥離問題は、層の周辺近傍のゾーンにわたって転写層が層間剥離するということであり、この層間剥離によりマクロな剥離が起こる可能性がある。結合エネルギーは、面取り部が存在するため層の周辺付近で低くなる。結果的に、この領域で研削を行うと、支持基板との接合界面で層が部分的に脱離しかねない。このような脱離は、転写層がコンポーネントを含む場合、さらに起こりやすくなる。転写層にコンポーネントが存在する場合、コンポーネントは高温アニールの温度に耐性がないため、通常、接合界面を強化するために接合後に実行される高温アニールが使用されない。
さらに、層が、回路、コンタクト、および特に金属で形成されたゾーンなどのコンポーネントを備える場合、研削により転写層に存在するコンポーネントのモチーフで層間剥離が生じることがあり、この層間剥離によりミクロな剥離が起こる可能性がある。
このようなマクロおよびミクロな剥離現象は、トリミングステップ中、あるレベルを超えた加熱および／または機械応力が構造にかかると起こる。このレベルは、転写層の完全なトリミング中に頻繁に到達される。
本発明の目的は、第２のウェハに接合された第１のウェハを備え、第１のウェハが、面取りされたエッジを有し、コンポーネントを備える構造体のトリミング方法であって、第１のウェハの所定の深さにわたって機械加工により第１のウェハのエッジをトリミングする第１のステップと、その後、第１のウェハの少なくとも残りの厚さにわたって少なくとも部分的に非機械的なものである第２のトリミングステップとを含み、第１のトリミングステップが、下面に溝があるグラインダを用いて実行される、トリミング方法を提案することによって、上述した欠点を解消することである。
このように、機械的トリミングの深さを制限し、少なくとも部分的に非機械的なトリミングによって、すなわち、ウェハ上での機械摩擦のみを含むトリミングによらずにトリミングを完了することで、マクロおよびミクロの剥離現象に関与する加熱および／または応力が制限される。さらに、第１のトリミングステップ中、下面に溝があるグラインダを使用することによって、除去された材料の排出および冷却流体の循環が改善される。これにより、第１のトリミングステップ中の加熱および／または応力がさらに低減される。
本発明の１つの態様によれば、第１のトリミングステップ中、第１のウェハは、第１のウェハの厚さの５０％以下の深さにわたって機械加工される。第１のトリミングステップは、研削など、第１のウェハの材料を機械的に摩滅させることによってのみ実行される。
本発明の別の態様によれば、第１および第２のトリミングステップは、面取りされたエッジが延在する幅に少なくとも等しい幅にわたって実行される。第１および第２のトリミングステップは、２ｍｍ〜８ｍｍの範囲、好ましくは、２ｍｍ〜５ｍｍの範囲の幅にわたって実行されてもよい。
この方法の１つの実施形態によれば、第２のトリミングステップは、化学エッチングによって実行される。
別の実施形態によれば、第２のトリミングステップは、化学プラズマエッチングによって実行される。
さらなる別の実施形態によれば、第２のトリミングステップは、化学機械研磨（ＣＭＰ）によって実行される。
さらなる別の実施形態によれば、第２のトリミングステップは、第１のトリミングステップ後にトリミングされる残りの部分の破砕や破損によって実行される。
また、本発明により、三次元複合構造の製造方法であって、第１のウェハの一面上にコンポーネントの層を生成する少なくとも１つのステップと、コンポーネントの層を含む第１のウェハの面を第２のウェハに接合するステップと、本発明のトリミング方法により実行される少なくとも第１のウェハのトリミングステップとを含む方法が提供される。
本発明のトリミング方法を使用すると、ウェハ間の接合界面とコンポーネント層との両方での層間剥離の危険性を最小限に抑えながら、２つ以上のウェハを積層することによって三次元構造が生成可能である。コンポーネント層の１つは、イメージセンサを含んでもよい。
本発明は、分子結合、あるいは陽極接合、金属結合、または接着剤による接合などの任意の他のタイプの結合によって組み立てられた少なくとも２つのウェハを備える構造をトリミングする一般的な用途に関するものであり、第１のウェハにコンポーネントを予め形成でき、第１のウェハは、支持体を構成する第２のウェハに接合される。ウェハの輪郭は、一般に、円形であり、さまざまな直径のものがあり得、特に、１００ミリメートル（ｍｍ）、２００ｍｍ、または３００ｍｍである。本明細書において使用する「コンポーネント」という用語は、ウェハの材料とは異なる材料で作られ、接合界面の強化に通常使用される高温の影響を受けやすい任意のタイプの要素を意味する。これらのコンポーネントは、特に、高温にさらされるとダメージを受け、場合によっては破壊され得る回路やコンタクトまたは活性層など、電子コンポーネントまたは複数の電子マイクロコンポーネントのすべてまたは一部分を形成する要素に相当する。コンポーネントはまた、ウェハのものとは異なる膨張係数の材料で作られ、高温で異なる度合いの膨張をウェハに生じやすく、ウェハの変形および／またはダメージを引き起こし得る要素、モチーフ、または層に相当し得る。
言い換えれば、第１のウェハがこのようなコンポーネントを含む場合、第１のウェハは、接合後に高温アニールを受けることができない。その結果、ウェハ間の結合エネルギーは、典型的に、５００ｍＪ／ｍ２（ミリジュール／平方メートル）〜１Ｊ／ｍ２（ジュール／平方メートル）の範囲の値に制限されることで、結果的に得られる構造は、上述したように、機械的なトリミング中にマクロ剥離現象の影響を受けやすくなる。さらに、すでに説明したように、トリミングにより、コンポーネントの位置で第１のウェハにおいて層間剥離に相当するミクロ剥離も生じ得る（第１のウェハにおいてコンポーネントを形成する積層体の１つ以上の脱離）。
より一般に、本発明は、膨張係数が異なるウェハアセンブリによって形成されるヘテロ構造の場合のように（例えば、シリコン・オン・サファイア、シリコン・オン・ガラスなど）、高温接合アニールを受けることができない組み立て構造への特定の用途に関するものである。本発明はまた、より標準的なシリコン・オン・インシュレータ（ＳＯＩ）タイプの構造、すなわち、２つのウェハがシリコンでできたＳＯＩ構造にも適用される。このタイプの構造の場合、本発明は、厚さが１０マイクロメートル（μｍ）より厚い層を有する構造、又は、異なる性質を備えた複数の層の積層体を有する構造の形成への特定の用途に関するものである。実際、これらの構造は、該トリミングが既知の先行技術を用いて実行されると、トリミング中にダメージを受けやすいことが観察された。
このため、本発明により、トリミングを２つのステップ、すなわち、完全に機械的（研削、摩耗、切削など）であるが、第１のウェハの所定の深さまでに制限されたトリミング作用または機械加工の第１のステップと、少なくとも部分的に非機械的であり、すなわち、言い換えれば、ウェハ上の摩擦または機械的摩耗だけではない手段を用いて実行される第２のトリミングステップの２つのステップでトリミングを実行することが提案される。このように、マクロおよびミクロ剥離現象の原因となる加熱および／または応力が制限される。
以下、図１Ａ〜図１Ｅおよび図２を参照しながら、トリミング方法の１つの実施形態について記載する。
図１Ａから分かるように、第１のウェハ１０１と第２のウェハ１０２、例えば、シリコンウェハとを組み立てることによって、トリミングされる構造１００が形成される。本明細書に示す第１および第２のウェハ１０１および１０２の直径は同じである。しかしながら、ウェハの直径は異なるものであってもよい。本明細書に記載する実施形態において、分子結合、当業者に既知の技術によって組み立てが実行される。分子結合の原理は、２つの表面を直接接触した状態にすること、すなわち、特定の結合材料（接着剤、ワックス、はんだなど）を用いずに接触状態にすることに基づくことを想起されたい。このような動作に必要なのは、接合される表面が十分に滑らかであること、粒子や汚染がないこと、そして典型的に、接触が開始されるように数ナノメートル未満の距離まで十分に近接した状態にされることである。このような条件下では、２つの表面間の誘引力が、分子結合（接合される２つの表面の原子または分子間で相互作用する電子による一群の誘引力（ファンデルワールス力）によって誘発される結合）を引き起こすのに十分な強さである。
２つのウェハ間の接着は、コンポーネントおよび／または第１のウェハにダメージを与えないように低温で実行される。より正確には、ウェハを周囲温度で接触状態にした後、接合強化アニールが、４５０℃未満の温度で実行されてもよく、この温度を超えると、アルミニウムや銅などのある種の金属はクリープし始める。
２つのウェハを接触状態にする前に、２つのウェハの一方上に酸化物層タイプの追加の層（図示せず）が形成されてもよい。第１のウェハ１０１は、コンポーネント１０３の層を備え、面取りされたエッジ、すなわち、上側面取り部１０４と、下側面取り部１０５とを含むエッジを有する。図１Ａにおいて、ウェハは、丸みをつけた面取り部を有する。しかしながら、ウェハは、傾斜の形状などの異なる形状を有する面取り部またはエッジの丸みを有してもよい。一般に、「面取りされたエッジ」という用語は、２つのウェハ間の周辺付近での２つのウェハ間の接触が弱くなるように隆起に傾斜を付けた任意のウェハエッジを意味する。
ウェハ１０１および１０２は、構造１００を形成するために分子結合によって互いに対して組み立てられる（ステップＳ１、図１Ｂ）。第１のウェハ１０１の初期厚さに応じて、第１のウェハ１０１は、所定の厚さｅ、例えば、およそ１０μｍの転写層１０６を形成するために薄化されてもよい（ステップＳ２、図１Ｃ）。厚さｅは、面取りされたエッジを越えて、層またはウェハの上面と下面との間で測定される。この薄化ステップは、トリミング動作前に実行されることが好ましい。しかしながら、第１のウェハの薄化は任意のものであり、事前に薄化ステップを実行することなく第１のウェハのトリミングが実行されてもよい。
次に、主に、面取り部１０５を含む層１０６の環状部分を削除することからなる構造１００のトリミングが実行され、この場合、面取り部１０４に関しては、第１のウェハ１０１の薄化中にすでに削除されている。本発明によれば、トリミングは、層１０６の上面から機械作用または機械加工によって実行された第１のトリミングステップとともに開始される（エッジ研削）（ステップＳ３、図１Ｄ）。機械作用は、層の材料を機械的に摩滅させるのに適したグラインダや任意の他のツールによってかけられてもよい。取り去られた環状部分の幅ｌｄは、少なくとも面取り部が延在する幅に相当する。ウェハの直径が１００ｍｍ、２００ｍｍ、および３００ｍｍの場合、トリミング幅ｌｄは、一般に、２ｍｍ〜８ｍｍ、好ましくは、２ｍｍ〜５ｍｍの範囲である。
該第１のトリミングステップ中、層１０６は、層１０６の厚さｅ未満の深さＰｄ １にわたって侵食される。さらに正確に言えば、深さＰｄ １は、厚さｅの５０％以下である。転写層の厚さは、一般に、およそ１μｍ〜１５μｍの範囲である。第１のステップ中のトリミング深さは、例えば、１５μｍの厚さを有する層に対して、７〜８μｍ程度のものであってもよい。
この機械加工の深さ制限により、層と、層と第２のウェハとの間の接合界面との両方での加熱および／または応力が低減し得る。
図１Ｄにおいて、トリミングされた層１０６のフランクが、基板の平面に垂直になるように線図で示されている。しかしながら、使用するグラインダのタイプに応じて、トリミングフランクのプロファイルは、わずかに内向きに湾曲した形状など、完全に直線ではない異なる形状を有してもよい。特に、このような内向きに湾曲したフランクは、グラインダまたはトリミングホイールの面の少なくとも１つに溝が設けられている場合に得られる。このような溝があることで、除去された材料の排出や、トリミング動作中にホイールにわたってホイール付近に分配された液体（一般に、水）の循環が促される。これにより、ウェハエッジでの加熱／応力がさらに制限され、トリミングの品質をさらに向上させることができる。層またはウェハのトリミングされたフランクが、ほぼ直線のプロファイルをもたない場合、第１のトリミングステップの幅（幅ｌｄなど）は、ウェハまたは層が侵食される幅に少なくとも相当する（次に、トリミング幅は、トリミング中にわずかに低減され得る）。
次に、トリミングは、少なくとも部分的に非機械的であり、すなわち、層の材料上にツールの機械的磨耗作用や摩擦作用以外の材料除去技術を用いて、第２のトリミングステップで完了する（ステップＳ４、図１Ｅ）。この第２のトリミングステップは、第１のトリミングステップ中と同じ幅ｌｄにわたって、および層１０６の残りの厚さに少なくとも相当する深さＰｄ ２にわたって実行される（すなわち、ｅ−Ｐｄ １）。
第２のトリミングステップは、特に、ウェットエッチングとしても知られている化学エッチングによって実行されてもよい。化学エッチング溶液は、侵食される材料に応じて選択される。シリコンの場合、例えば、水酸化テトラメチルアンモニウム（ＴＭＡＨ）エッチング溶液が使用されてもよい。
第２のトリミングステップはまた、プラズマエッチングやドライエッチングとも呼ばれる反応性イオンエッチングを用いて実行されてもよい。このエッチング技術は、当業者に既知のものである。要するに、イオン衝撃と、イオンガスとエッチングされるウェハまたは層の表面との間の化学反応の両方を用いた物理化学エッチング技術である。ガスの原子は、ポンピングデバイスによって排出される新しい揮発性の種を形成するために、層またはウェハの原子と反応する。
第２のトリミングステップはまた、層の表面を化学的に侵食可能な薬剤（例えば、ＮＨ４ＯＨ）と、該表面を機械的に侵食可能な研磨粒子（例えば、シリカ粒子）の両方を含有する研磨溶液に関連付けられた布を用いる既知の研磨技術、化学機械研磨（ＣＭＰ）によって実行されてもよい。完全に非機械的であるドライおよびウェットエッチング技術とは対照的に、化学機械研磨は部分的にのみ非機械的であるが、研削など完全に機械的なトリミングと比較すると、ウェハへの力および加熱を制限し得る。
さらなる別の実施形態によれば、第２のトリミングステップは、第１のトリミングステップ後にトリミングされる残りの部分の破砕や破損によって実行されてもよい。この残りの部分の破砕は、例えば、ベアリングツール、水噴射、レーザなどを使用して、残りの部分に圧力や破断荷重をかけることによって実行されてもよい。
本発明のトリミング方法の特定の非限定的な分野は、三次元構造の製造分野である。
以下、図３Ａ〜図３Ｆおよび図４に関連して、本発明の１つの実施形態による初期基板上に形成されたマイクロコンポーネントの層の支持体への転写によって三次元構造を製造する方法について記載する。
三次元構造の製造は、第１のウェハ２００の表面上に第１の一連のマイクロコンポーネント２０４を形成することから始まり、第１のウェハのエッジは、上側面取り部２０６と、下側面取り部２０５とを有する（図３Ａ、ステップＳ１）。本明細書に記載する実施形態において、第１のウェハ２００は、多層ＳＯＩタイプの構造であり、すなわち、シリコン基板２０３上に配置されるシリコン層２０１と、層２０１と基板２０３との間に存在する埋め込み酸化物層２０２（例えば、ＳｉＯ２の層）とを備える。ウェハ２００の厚さは、およそ６００μｍ〜９００μｍの範囲である。ウェハの直径が２００ｍｍ（８インチ）の場合、標準的な厚さは７２５μｍである。
マイクロコンポーネント２０４は、マスクを使用するフォトリソグラフィによって形成され、このマスクは、生成されるマイクロコンポーネントに対応するモチーフを形成するためのゾーンを規定し得る。
次に、マイクロコンポーネント２０４を備える第１のウェハ２００の面は、分子結合による結合を目的として第２のウェハ３００の面と密接状態にされる（ステップＳ２、図３Ｂ）。ウェハ３００の厚さは、およそ７２５μｍである。第１のウェハ２００と同じ方法で、第２のウェハ３００のエッジは、上側面取り部３０１と、下側面取り部３０２とを有する。例えば、ＳｉＯ２で形成された酸化物層２０７は、マイクロコンポーネント２０４を備える第１のウェハ２００の面上に形成される。本明細書に記載する実施形態において、第１および第２のウェハ２００および３００の直径は、２００ｍｍである。
接合後、図３Ｃから分かるように、第１のウェハ２００は、マイクロコンポーネント２０４の層の上方にある第１のウェハ２００の一部分、この場合は、基板２０３を取り去るように薄化される（ステップＳ３）。本方法のこの段階で、埋め込み層２０２が、可能性のある汚染、粒子などからコンポーネントを保護するために維持されることが好ましい。第１のウェハ２００は、特に、接合界面から５０μｍで停止するまで基板２０３の研削や化学機械研磨（ＣＭＰ）を行うステップの後、例えば、ＴＭＡＨやＫＯＨでエッチングによって埋め込み酸化物層２０２まで化学的に侵食するステップとによって薄化されてもよい。原子注入によってウェハ２００に予め形成された弱化面に沿った劈開または破砕によって、薄化が実行されてもよい。有益には、残りのウェハ２００の厚さを規定するために、埋め込み絶縁層２０２が使用される。薄化ステップの後、ウェハ２００の厚さｅは、およそ１０μｍである。他の条件下において、ウェハの厚さは、１μｍ〜１５μｍの範囲であってもよい。
このようにして、第２のウェハ３００および第１のウェハ２００の残りの部分によって形成された複合構造５００が得られる。
本発明によれば、ウェハ２００の環状部分を除去することからなる構造５００を機械的にトリミングする第１のステップが実行される（ステップＳ４、図３Ｄ）。この第１のトリミングステップは、グラインダ４００を使用して実行され、構造５００は、回転プレート（図示せず）に保持される。図５から分かるように、グラインダ４００は、溝４１０が存在することで構造化された下面を有する。上述したように、このような構造化された面を有するグラインダが、加熱および応力を制限し得ることが観察されている。明らかに、トリミングは、このような構造化された面をもたないグラインダで実行されてもよい。
この第１のトリミングステップ中、構造２００は、およそ４ｍｍの幅ｌｄ、およそ５μｍの深さＰｄ １にわたって侵食され、これにより、本明細書に記載する実施例において、マクロ剥離および／またはミクロ剥離が生じない程度に加熱および／または応力が十分に低減され得る。
次に、トリミングは、例えば、ＴＭＡＨ溶液を使用して化学エッチングによって実行される第２の非機械的トリミングステップによって完了する。この第２のトリミングステップは、層２０１の残りの厚さおよび第２の層３００の厚さを含む、幅ｌｄおよび深さＰｄ ２にわたって実行される（ステップＳ５、図３Ｅ）。
構造５００のトリミングが終了すると、層２０２を取り去った後、層２０１の露出表面にマイクロコンポーネント２１４の第２の層が形成される（図３Ｆ、ステップＳ６）。本明細書に記載する実施例において、マイクロコンポーネント２１４は、埋め込みマイクロコンポーネント２０４と位置合わせして形成される。この目的のために、マイクロコンポーネント２０４を形成するために使用されるものと同様のフォトリソグラフィマスクが使用される。
１つの変形例において、三次元構造は、層の積層体によって、すなわち、１つ以上の追加の層を層２０１に転写することによって形成され、各追加の層は、すぐ隣に接する１つまたは複数の層と位置合わせされる。２つのステップからなる本発明のトリミング方法は、各転写層に対して実行される。さらに、追加の層の各転写前に、組み立てやすさや、後続の化学的侵食からの（下部ウェハの材料が露出される）トリミングゾーンの保護を目的に、露出層上に酸化物層、例えば、テトラエトオキシシラン（ＴＥＯＳ）酸化物層を堆積することが可能である。
特定の実施形態によれば、マイクロコンポーネントの層の１つが、特に、イメージセンサを備えてもよい。
別の実施形態によれば、コンポーネントは、転写層を構成する第１のウェハと第２の支持ウェハとを組み立てる前に、第２の支持ウェハにすでに形成されている。
Claims (15)
- 第２のウェハ（１０２）に接合された第１のウェハ（１０１）を備え、前記第１のウェハ（１０１）が、面取りされたエッジ（１０４、１０５）を有し、コンポーネント（１０３）を備える構造体（１００）のトリミング方法であって、前記第１のウェハ（１０１）の所定の深さ（Ｐｄ １）にわたって機械加工により前記第１のウェハ（１０１）のエッジをトリミングする第１のステップと、その後、前記第１のウェハの少なくとも残りの厚さにわたって非機械的にトリミングする第２のステップとを含み、前記第１のトリミングステップが、下面に溝があるグラインダを用いて実行される、トリミング方法。
- 前記第１のトリミングステップが、前記第１のウェハ（１０１）の材料の機械的磨耗によってのみ実行されることを特徴とする、請求項１に記載の方法。
- 前記第１のトリミングステップ中、前記第１のウェハ（１０１）が、前記第１のウェハの厚さの５０％以下である深さにわたって機械加工されることを特徴とする、請求項１または２に記載の方法。
- 前記第１および第２のトリミングステップが、面取りされたエッジが延在する幅に少なくとも等しい幅（ｌｄ）にわたって実行されることを特徴とする、請求項１〜３のいずれか一項に記載の方法。
- 前記第１および第２のトリミングステップが、２ｍｍ〜８ｍｍの範囲の幅（ｌｄ）にわたって実行されることを特徴とする、請求項４に記載の方法。
- 前記第２のトリミングステップが、化学エッチングによって実行されることを特徴とする、請求項１〜５のいずれか一項に記載の方法。
- 前記第２のトリミングステップが、プラズマエッチングによって実行されることを特徴とする、請求項１〜５のいずれか一項に記載の方法。
- 前記第２のトリミングステップが、化学機械研磨によって実行されることを特徴とする、請求項１〜５のいずれか一項に記載の方法。
- 前記第２のトリミングステップが、前記第１のトリミングステップ後にトリミングされる残りの部分の破砕または破損によって実行されることを特徴とする、請求項１〜５のいずれか一項に記載の方法。
- 三次元複合構造（５００）の製造方法であって、第１のウェハ（２００）の面上にコンポーネント（２０４）の層を生成する少なくとも１つのステップと、前記コンポーネント（２０４）の前記層を含む前記第１のウェハ（２００）の前記面を第２のウェハ（３００）に接合するステップと、請求項１〜９のいずれか一項に記載のトリミング方法により実行される少なくとも前記第１のウェハ（２００）のトリミングステップとを含む方法。
- 前記接合ステップ後、前記第１のウェハ（２００）の薄化ステップを含むことを特徴とする、請求項１０に記載の方法。
- コンポーネント（２０４）の前記第１の層を含む前記面とは反対の前記第１のウェハ（２００）の前記面上に、マイクロコンポーネント（２１４）の第２の層を生成するステップをさらに含むことを特徴とする、請求項１０または１１に記載の方法。
- 前記接合ステップ前に、コンポーネント（２０４）の前記第１の層を含む前記第１のウェハ（２００）の前記面上に、酸化物層（２０７）を形成するステップを含むことを特徴とする、請求項１０〜１２のいずれか一項に記載の方法。
- 前記第１のウェハ（２００）が、ＳＯＩタイプの構造であることを特徴とする、請求項１０〜１３のいずれか一項に記載の方法。
- コンポーネント（２０４）の少なくとも前記第１の層が、イメージセンサを備えることを特徴とする、請求項１０〜１４のいずれか一項に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0855872 | 2008-09-02 | ||
| FR0855872A FR2935535B1 (fr) | 2008-09-02 | 2008-09-02 | Procede de detourage mixte. |
| PCT/EP2009/059960 WO2010026006A1 (en) | 2008-09-02 | 2009-07-31 | A mixed trimming method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011523779A true JP2011523779A (ja) | 2011-08-18 |
Family
ID=40521695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011510009A Withdrawn JP2011523779A (ja) | 2008-09-02 | 2009-07-31 | 混合トリミング方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20110117691A1 (ja) |
| EP (1) | EP2321842A1 (ja) |
| JP (1) | JP2011523779A (ja) |
| KR (1) | KR101185426B1 (ja) |
| CN (1) | CN102017090A (ja) |
| FR (1) | FR2935535B1 (ja) |
| TW (1) | TW201027608A (ja) |
| WO (1) | WO2010026006A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107448A (ja) * | 2012-11-28 | 2014-06-09 | Nikon Corp | 積層半導体装置の製造方法および積層半導体製造装置 |
| KR20180048706A (ko) * | 2015-09-04 | 2018-05-10 | 난양 테크놀러지컬 유니버시티 | 기판을 인캡슐레이션하는 방법 |
| CN109786212A (zh) * | 2017-11-13 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 晶片结构及其修整方法 |
| CN112289694A (zh) * | 2020-10-30 | 2021-01-29 | 长江存储科技有限责任公司 | 晶圆键合方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2899594A1 (fr) | 2006-04-10 | 2007-10-12 | Commissariat Energie Atomique | Procede d'assemblage de substrats avec traitements thermiques a basses temperatures |
| FR2935536B1 (fr) | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
| FR2950734B1 (fr) * | 2009-09-28 | 2011-12-09 | Soitec Silicon On Insulator | Procede de collage et de transfert d'une couche |
| FR2954585B1 (fr) * | 2009-12-23 | 2012-03-02 | Soitec Silicon Insulator Technologies | Procede de realisation d'une heterostructure avec minimisation de contrainte |
| FR2957189B1 (fr) | 2010-03-02 | 2012-04-27 | Soitec Silicon On Insulator | Procede de realisation d'une structure multicouche avec detourage post meulage. |
| FR2957716B1 (fr) * | 2010-03-18 | 2012-10-05 | Soitec Silicon On Insulator | Procede de finition d'un substrat de type semi-conducteur sur isolant |
| FR2961630B1 (fr) | 2010-06-22 | 2013-03-29 | Soitec Silicon On Insulator Technologies | Appareil de fabrication de dispositifs semi-conducteurs |
| US8338266B2 (en) | 2010-08-11 | 2012-12-25 | Soitec | Method for molecular adhesion bonding at low pressure |
| FR2964193A1 (fr) | 2010-08-24 | 2012-03-02 | Soitec Silicon On Insulator | Procede de mesure d'une energie d'adhesion, et substrats associes |
| FR2967295B1 (fr) * | 2010-11-05 | 2013-01-11 | Soitec Silicon On Insulator | Procédé de traitement d'une structure multicouche |
| US8765578B2 (en) * | 2012-06-06 | 2014-07-01 | International Business Machines Corporation | Edge protection of bonded wafers during wafer thinning |
| US9064770B2 (en) * | 2012-07-17 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for minimizing edge peeling in the manufacturing of BSI chips |
| US9721832B2 (en) | 2013-03-15 | 2017-08-01 | Kulite Semiconductor Products, Inc. | Methods of fabricating silicon-on-insulator (SOI) semiconductor devices using blanket fusion bonding |
| FR3007576B1 (fr) * | 2013-06-19 | 2015-07-10 | Soitec Silicon On Insulator | Procede de transfert d'une couche de circuits. |
| CN105271108B (zh) * | 2015-09-10 | 2017-08-04 | 武汉新芯集成电路制造有限公司 | 一种晶圆的键合方法 |
| US10580823B2 (en) * | 2017-05-03 | 2020-03-03 | United Microelectronics Corp. | Wafer level packaging method |
| CN110323178A (zh) * | 2019-07-04 | 2019-10-11 | 长春长光圆辰微电子技术有限公司 | 一种soi晶圆边缘零空洞的工艺制程方法 |
| US11482506B2 (en) * | 2020-03-31 | 2022-10-25 | Taiwan Semiconductor Manufacturing Company Limited | Edge-trimming methods for wafer bonding and dicing |
| FR3120985B1 (fr) * | 2021-03-19 | 2023-03-31 | Soitec Silicon On Insulator | Procédé de fabrication d’une hétérostructure |
| CN115579282B (zh) * | 2022-11-04 | 2024-03-22 | 湖北三维半导体集成创新中心有限责任公司 | 晶圆的处理方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04263425A (ja) * | 1991-02-18 | 1992-09-18 | Toshiba Corp | 半導体基板の研削装置及び研削方法 |
| US5266511A (en) * | 1991-10-02 | 1993-11-30 | Fujitsu Limited | Process for manufacturing three dimensional IC's |
| JP3352129B2 (ja) * | 1992-12-04 | 2002-12-03 | 株式会社東芝 | 半導体基板の製造方法 |
| JPH0917984A (ja) * | 1995-06-29 | 1997-01-17 | Sumitomo Sitix Corp | 貼り合わせｓｏｉ基板の製造方法 |
| FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| JP3352896B2 (ja) * | 1997-01-17 | 2002-12-03 | 信越半導体株式会社 | 貼り合わせ基板の作製方法 |
| JPH10223497A (ja) * | 1997-01-31 | 1998-08-21 | Shin Etsu Handotai Co Ltd | 貼り合わせ基板の作製方法 |
| SG78332A1 (en) * | 1998-02-04 | 2001-02-20 | Canon Kk | Semiconductor substrate and method of manufacturing the same |
| JP3635200B2 (ja) * | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US6984571B1 (en) * | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| US6863774B2 (en) * | 2001-03-08 | 2005-03-08 | Raytech Innovative Solutions, Inc. | Polishing pad for use in chemical-mechanical planarization of semiconductor wafers and method of making same |
| US6717212B2 (en) * | 2001-06-12 | 2004-04-06 | Advanced Micro Devices, Inc. | Leaky, thermally conductive insulator material (LTCIM) in semiconductor-on-insulator (SOI) structure |
| US6790748B2 (en) * | 2002-12-19 | 2004-09-14 | Intel Corporation | Thinning techniques for wafer-to-wafer vertical stacks |
| FR2860842B1 (fr) * | 2003-10-14 | 2007-11-02 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
| CN2673568Y (zh) * | 2004-01-09 | 2005-01-26 | 洛阳轴承集团有限公司 | 杯形泵水砂轮 |
| JP4175650B2 (ja) * | 2004-08-26 | 2008-11-05 | シャープ株式会社 | 半導体装置の製造方法 |
| JP4918229B2 (ja) * | 2005-05-31 | 2012-04-18 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
| JP5122731B2 (ja) * | 2005-06-01 | 2013-01-16 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP2008073832A (ja) * | 2006-09-19 | 2008-04-03 | Add:Kk | 薄型ウェハ製作用研削砥石及び研削方法 |
-
2008
- 2008-09-02 FR FR0855872A patent/FR2935535B1/fr not_active Expired - Fee Related
-
2009
- 2009-07-31 JP JP2011510009A patent/JP2011523779A/ja not_active Withdrawn
- 2009-07-31 CN CN2009801154790A patent/CN102017090A/zh active Pending
- 2009-07-31 KR KR1020107023257A patent/KR101185426B1/ko not_active IP Right Cessation
- 2009-07-31 US US12/933,966 patent/US20110117691A1/en not_active Abandoned
- 2009-07-31 EP EP09811093A patent/EP2321842A1/en not_active Withdrawn
- 2009-07-31 WO PCT/EP2009/059960 patent/WO2010026006A1/en active Application Filing
- 2009-08-25 TW TW098128543A patent/TW201027608A/zh unknown
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014107448A (ja) * | 2012-11-28 | 2014-06-09 | Nikon Corp | 積層半導体装置の製造方法および積層半導体製造装置 |
| KR20180048706A (ko) * | 2015-09-04 | 2018-05-10 | 난양 테크놀러지컬 유니버시티 | 기판을 인캡슐레이션하는 방법 |
| JP2018526832A (ja) * | 2015-09-04 | 2018-09-13 | ナンヤン テクノロジカル ユニヴァーシティー | 基板を被膜する方法 |
| KR102632041B1 (ko) * | 2015-09-04 | 2024-02-01 | 난양 테크놀러지컬 유니버시티 | 기판을 인캡슐레이션하는 방법 |
| CN109786212A (zh) * | 2017-11-13 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 晶片结构及其修整方法 |
| CN109786212B (zh) * | 2017-11-13 | 2022-12-13 | 台湾积体电路制造股份有限公司 | 晶片结构及其修整方法 |
| CN112289694A (zh) * | 2020-10-30 | 2021-01-29 | 长江存储科技有限责任公司 | 晶圆键合方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102017090A (zh) | 2011-04-13 |
| EP2321842A1 (en) | 2011-05-18 |
| WO2010026006A1 (en) | 2010-03-11 |
| KR101185426B1 (ko) | 2012-10-02 |
| FR2935535B1 (fr) | 2010-12-10 |
| TW201027608A (en) | 2010-07-16 |
| US20110117691A1 (en) | 2011-05-19 |
| FR2935535A1 (fr) | 2010-03-05 |
| KR20110007138A (ko) | 2011-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101185426B1 (ko) | 복합 트리밍 방법 | |
| JP5319764B2 (ja) | 漸進トリミング法 | |
| TWI462834B (zh) | 利用熱機械效應製作經調節之多層構造之方法 | |
| US8298916B2 (en) | Process for fabricating a multilayer structure with post-grinding trimming | |
| TWI435379B (zh) | 製作具最小應力之異質構造之方法 | |
| JP5197017B2 (ja) | ２枚のウェハのアセンブリによって得られる構造体をトリミングする方法 | |
| KR101526245B1 (ko) | 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법 | |
| US20120018855A1 (en) | Method of producing a heterostructure with local adaptation of the thermal expansion coefficient | |
| JP4531694B2 (ja) | 支持体に転移する材料から成る有用な層の面積を拡大する方法 | |
| JP4368851B2 (ja) | 支持基板へ転送される有用な材料層の輪郭を平坦にする方法 | |
| WO2011134896A2 (en) | Trimming thinning | |
| WO2012059350A2 (en) | A method of treating a multilayer structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101122 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20121019 |