KR102632041B1 - 기판을 인캡슐레이션하는 방법 - Google Patents

기판을 인캡슐레이션하는 방법 Download PDF

Info

Publication number
KR102632041B1
KR102632041B1 KR1020187007118A KR20187007118A KR102632041B1 KR 102632041 B1 KR102632041 B1 KR 102632041B1 KR 1020187007118 A KR1020187007118 A KR 1020187007118A KR 20187007118 A KR20187007118 A KR 20187007118A KR 102632041 B1 KR102632041 B1 KR 102632041B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor material
substrate
cmos device
device layer
Prior art date
Application number
KR1020187007118A
Other languages
English (en)
Other versions
KR20180048706A (ko
Inventor
광 홍 리
응 키안 케네스 리
추앙 셍 탄
유진 에이. 핏제랄드
비에트 쿠옹 응구옌
Original Assignee
난양 테크놀러지컬 유니버시티
메사추세츠 인스티튜트 오브 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 난양 테크놀러지컬 유니버시티, 메사추세츠 인스티튜트 오브 테크놀로지 filed Critical 난양 테크놀러지컬 유니버시티
Publication of KR20180048706A publication Critical patent/KR20180048706A/ko
Application granted granted Critical
Publication of KR102632041B1 publication Critical patent/KR102632041B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor

Abstract

기판(202)을 인캡슐레이션하는 방법(200)이 개시된다, 상기 기판은 적어도 다음의 층들을 가진다: CMOS 장치 층, 실리콘과 상이한 제1 반도체 물질의 층, 및 제2 반도체 물질의 층, -상기 제1 반도체 물질의 층은 상기 CMOS 층 및 상기 제2 반도체 물질의 층 중간에 배치되는-. 상기 방법은 (i) 가장자리들에서 상기 기판의 일부를 주변으로 제거하는 단계; 및 (ii) 적어도 상기 CMOS 장치 층 및 상기 제1 반도체 물질의 층을 인캡슐레이션하기 위해 단계 (i)에서 제거된 상기 일부를 대체하기 위한 상기 기판 상에 유전체 물질을 증착하는 단계를 포함한다. 관련된 기판이 또한 개시된다.

Description

기판을 인캡슐레이션하는 방법
본 발명은 기판을 인캡슐레이션하는 방법에 관한 것으로, 보다 구체적으로는 CMOS 호환성을 위해 기판을 인캡슐레이션하는 방법에 관한 것이다.
실리콘 보완형 금속-산화물-반도체(Silicon complementary metal-oxide-semiconductor, Si-CMOS)는 지난 50 년간 반도체 산업을 주도해 왔고, CMOS 트랜지스터 장치의 무어의 법칙 스케일링(Moore's Law scaling)의 적용을 통해 집적회로들(integrated circuits (ICs)) 및 마이크로일렉트로닉스(microelectronics)의 지속적이고 중요한 기술적 진보를 이끌었다. 그러나, 오늘날 대부분의 진보된 CMOS 장치는 원자 수준의 크기의 지점으로 줄어들고, 경제학 및 물리학이 더 의미있는 스케일링을 배제하는 지점에 빠르게 접근하고 있다. 따라서, 임의의 미래 IC 성능은 다른 접근법들을 이용하여 달성될 필요가 있는데, 실리콘 보다 더 나은 전기적 및 광학적 특성들을 가지는 화합물 반도체(예를 들어, III-V족 반도체들 및 기타 등등)과 같은 하이브리드 장치들을 생산하기 위한 새로운 반도체 물질들을 사용하는 것이 가장 유망한 것 중 하나다. 새로운 물질들을 이용하기 위해 가장 유익한 방법은 실리콘을 완전히 대체하는 것이 아닌 집적 회로의 특정 기능적인 부분들의 제조를 위해 각각의 물질을 채택하는 것이다. 예를 들어, Si-CMOS의 높은 집적 밀도(high integration density)는 디지털 처리(digital processing) 및 논리 응용분야들(logic applications)을 위해 의도되는 기능적인 부분들을 생산하기 위해 이상적이지만, 다양한 III-V 족 물질들은 광전자 및 RF/무선 응용분야들(optoelectronic and RF/wireless applications)을 위해 의도된 기능적인 부분들을 제조하는데에 매우 적합하고, 높은 에너지 저장 밀도 Li기반 물질들(high energy-storage density Li-based materials)은 집적된 마이크로 배터리들(micro-batteries)을 생산하는데 최적이다. 따라서, 회로들의 상이한 기능적 부분들이 최소한의 칩 공간(minimal chip footprint)을 차지하면서, 매끄럽고 효율적으로 함께 작동할 수 있도록 상이한 유형들의 물질들을 모노리식하게(monolithically) 집적하는 것이 과제다.
실질적인 모놀리식 집적은 표준 CMOS 제조 공정(즉, 오염 없이(no contamination))을 포함하는 상업적인 CMOS 제조 설비들에서 CMOS 회로들 내에 처리될 상이한 물질들을 요구한다. 이것은, 지난 몇 십년 간의 막대한 투자로 인해 CMOS 산업 및 기반 시설(infrastructure)이 다른 유형들의 전자 물질들에 비해 동등하게 가장 발전하고 진보했기 때문이다. 그 결과, 이것은 전형적으로 CMOS 오염물들로 간주되는(그리고 때때로, 매우 특정한 상황에서, 실제인 것으로 간주되는) 일반적으로 비-CMOS 물질들(non-CMOS materials)이 CMOS 호환 도구들(CMOS compatible tools)에 의해 처리되는 동안에 식각(etch)되거나 노출(expose)되지 않아야 할 것을 요구한다.
이와 관련하여, CMOS와 III-V 족 물질들 사이의 교차 오염의 방지에 관한 문헌의 최근의 보고가 있는데, 해법은, 도 1에서 볼 수 있듯이, 선택적으로 III-V족 층들(LED의)을 성장시키고 III-V족 물질들을 실리콘의 얇은 층으로 캡핑(cap)하는 것이다. LED의 하부 접촉은 도 1에 도시된 바와 같이, SOLES(silicon-on-lattice-engineered) 웨이퍼(wafer, 100)의 100% 게르마늄(Ge) 캡을 통해 접근된다.
그러나, 비-CMOS 층들이 Si-CMOS 층(들) 위 또는 아래로 옮겨지는 경우, 비-CMOS 물질들(층들의)는 관련된 웨이퍼들의 가장자리들(edges of the associated wafers)에 여전히 잠재적으로 노출될(potentially be exposed) 수 있는데, 이는 SOLES 웨이퍼(100)의 경우와 비슷하게, 비-CMOS 영역들이 산화물 우물들(oxide wells) 내에 갇히지(confined) 않기 때문이다.
본 발명의 하나의 목적은 그러므로 선행 기술의 적어도 하나의 문제점을 해결하고 및/또는 당 기술에 유용한 선택을 제공하는 것이다.
제1 양태에 따르면, 적어도 다음의 층들을 가지는 기판을 인캡슐레이션하는 방법이 제공될 수 있다: CMOS 장치 층, 실리콘과 상이한 제1 반도체 물질의 층, 및 제2 반도체 물질의 층, -상기 제1 반도체 물질의 층은 상기 CMOS 장치 층 및 상기 제2 반도체 물질의 층 중간에 배치되는-. 상기 방법은: (i) 가장자리들에서 상기 기판의 일부(portion)를 주변으로(circumferentially) 제거하는 단계; 및 (ii) 적어도 상기 CMOS 장치 층 및 상기 제1 반도체 물질의 층을 인캡슐레이션하기 위해 단계 (i)에서 제거된 상기 일부를 대체하기 위한 상기 기판 상에 유전체 물질(dielectric material)을 증착(deposit)하는 단계를 포함한다.
유익하게, 상기 제안된 방법은 CMOS 장치 층 및 상기 기판의 제1 반도체 물질(비-CMOS이고 및 실리콘과 상이한)의 층이 인캡슐레이션 되도록 할 수 있어서, 상기 기판이 나중에 백엔드 공정 동안 반도체 파운드리들(semiconductor foundries)로 돌아갈 때 상기 제1 반도체 물질의 층이 파운드리들에서 CMOS 호환 도구들을 오염시키도록 노출되지 않을 것이다.
바람직하게, 상기 제1 반도체 물질은 III-V 족 반도체 물질, 또는 상이한 III-V 족 반도체 물질들의 결합으로부터 형성된 물질을 포함할 수 있다.
특히, 상기 III-V 족 반도체 물질은 GaN, InGaP, AlGaAs, InGaAsP, InGaN, AlGaN, GaAs, Ge, 또는 InGaAs를 포함할 수 있다.
바람직하게, 상기 제2 반도체 물질은 실리콘(silicon), 또는 CMOS 호환 물질(CMOS-compatible material)을 포함할 수 있다.
바람직하게, 상기 CMOS 장치 층은 실리콘-온-인슐레이터(silicon-on-insulator) 기반 장치들을 포함할 수 있다.
바람직하게, 상기 기판의 상기 일부를 주변으로 제거하는 단계는 제거를 위해 반응성 이온 식각(reactive-ion etching), 또는 유도 결합 플라즈마 반응성 이온 식각(inductively coupled plasma reactive-ion etching)을 이용하는 단계를 포함할 수 있다.
바람직하게, 단계 (i) 이전에, 상기 방법은 반응성 이온 식각, 또는 유도 결합 플라즈마 반응성 이온 식각이 사용되는 경우, 캡톤 테이프(kapton tape)를 이용하여 상기 CMOS 장치 층 상에 웨이퍼 마스크(wafer mask)를 제거 가능하게 부착(removably attaching)하는 단계를 더 포함할 수 있다.
바람직하게, 상기 웨이퍼 마스크는 실리콘으로 형성될 수 있다.
바람직하게, 상기 기판의 상기 일부를 주변으로 제거하는 단계는 상기 제거를 위해 엣지 트리밍(edge trimming)을 이용하는 단계를 포함할 수 있다.
바람직하게, 상기 기판 상에 상기 유전체 물질을 증착하는 단계는 상기 제1 반도체 물질의 층에 대향(oppose)하고, 상기 기판의 상기 수평 축에 실질적으로 평행한 상기 CMOS 장치 층의 표면 상에 상기 유전체 물질의 층을 증착하는 단계를 포함할 수 있고, 상기 방법은: (iii) 상기 CMOS 장치 층의 상기 표면 상에 증착된 상기 유전체 물질의 상기 층을 적어도 부분적으로 제거하기 위해 상기 기판을 평탄화(planarize)하는 단계를 더 포함할 수 있다.
바람직하게, 상기 기판을 평탄화하는 단계는 상기 평탄화를 위해 화학 기계적 연마를 이용하는 단계를 포함할 수 있다.
바람직하게, 상기 유전체 물질은 알루미늄 옥사이드(aluminium oxide), 알루미늄 나이트라이드(aluminium nitride), 실리콘 다이옥사이드(silicon dioxide), 실리콘 나이트라이드(silicon nitride), 합성 다이아몬드(synthetic diamond) 및 보론 나이트라이드(boron nitride)로 구성된 그룹으로부터 선택될 수 있다.
바람직하게, 상기 기판 상에 상기 유전체 물질을 증착하는 단계는 상기 증착을 위해 플라즈마 강화 화학 기상 증착(plasma-enhanced chemical vapour deposition)을 이용하는 단계를 포함할 수 있다.
바람직하게, 단계 (iii)에 이어서, 상기 방법은 (iv) 상기 제1 반도체 물질의 층에 대향하는 상기 제2 반도체 물질의 층의 표면 상에 상기 유전체 물질을 증착하는 단계를 더 포함할 수 있다.
바람직하게, 단계 (iii) 또는 (iv)에 이어서, 상기 방법은 (v) 상기 증착된 유전체 물질(deposited dielectric material)을 조밀(densify)하게 하기 위해 상기 기판을 어닐링(annealing)하는 단계를 더 포함할 수 있다.
바람직하게, 상기 기판의 상기 일부를 주변으로 제거하는 단계는 상기 제2 반도체 물질의 층의 가장자리의 일부를 부분적으로 제거하는 단계를 포함할 수 있다.
바람직하게, 상기 방법은 단계 (ii)의 수행 동안에 상기 CMOS 장치 층 상에 상기 웨이퍼 마스크(wafer mask)의 부착(attachment)을 유지(maintain)하는 단계를 더 포함할 수 있다.
바람직하게, 상기 방법은, 단계 (i)에 이어서, 및 단계 (ii) 이전에 상기 웨이퍼 마스크를 제거하는 단계; 및 단계 (ii)에서 상기 기판 상에 상기 유전체 물질(dielectric material)로 스핀-온 유리 물질(spin-on glass material)을 증착(deposit)하는 단계를 더 포함할 수 있다.
제2 양태에 따르면, 적어도 다음의 층들을 포함하는 기판이 제공된다: CMOS 장치 층, 실리콘과 상이한 제1 반도체 물질의 층, 및 제2 반도체 물질의 층, -상기 제1 반도체 물질의 층은 상기 CMOS 장치 층 및 상기 제2 반도체 물질의 층 중간에 배치되는-. 적어도 상기 CMOS 장치 층 및 상기 제1 반도체 물질의 층은 유전체 물질에 의해 주변으로 인캡슐레이션되도록 배치된다.
바람직하게, 상기 제1 반도체 물질은 III-V 족 반도체 물질, 또는 상이한 III-V 족 반도체 물질들의 결합으로부터 형성되는 물질을 포함할 수 있다.
바람직하게, 상기 제2 반도체 물질은 실리콘, 또는 CMOS 호환 물질(CMOS-compatible material)을 포함할 수 있다.
바람직하게, 상기 CMOS 장치 층은 실리콘-온-인슐레이터 기반 장치들(silicon-on-insulator based devices)을 포함할 수 있다.
본 발명의 한 양태와 연관된 특징들이 본 발명의 다른 양태들에 또한 적용될 수 있음 명백하다.
본 발명의 이러한 및 다른 양태들은 이하에서 설명되는 실시예들을 참조하여 명백하고 명료해질 것이다.
본 발명의 실시예들은 첨부 도면들을 참조하여 이하에 개시된다.
도 1은 선행 기술에 따른 SOLES(silicon-on-lattice-engineered substrate) 웨이퍼 상에 달성된 모노리식 집적의 개략도를 나타낸다.
도 2는 도 2a 부터 2e를 포함하고, 일 실시예에 따른 기판을 인캡슐레이션하는 방법이다.
도 3은 반응성 이온 식각, 또는 유도 결합 플라즈마 이온 식각을 거친 이후에, 도 2의 기판의 가장자리의 주변 프로파일에 관련된 측정 결과를 나타낸다.
도 4는 유전체 물질의 층의 증착에 이어서, 도 2의 기판의 보우 프로파일(bow profile)과 연관된 측정 결과를 나타낸다.
도 5a 및 도 5b는 화학 기계적 연마(chemical mechanical polishing (CMP))를 거친 후에, 도 2의 기판의 가장자리 주변의 프로파일에 관한 각각의 확대도를 나타낸다.
도 6은 CMP를 거친 후에, 도 2의 기판의 보우 프로파일에 관한 측정 결과를 나타낸다.
도 7a 및 7b는 도 2의 방법을 이용하여 기판이 인캡슐레이션되기 전과 후에, SOI-III-V/Si 기판의 두 개의 선택된 위치들에서 갈륨(Ga), 인듐(In) 및 비소(As) 오염물들을 각각 묘사하는 그래프들을 나타낸다.
제1 양태에 따르면, 적어도 다음의 층들을 가지는 기판을 인캡슐레이션하는 방법이 제공될 수 있다: CMOS 장치 층, 실리콘과 상이한 제1 반도체 물질의 층, 및 제2 반도체 물질의 층, -상기 제1 반도체 물질의 층은 상기 CMOS 장치 층 및 상기 제2 반도체 물질의 층 중간에 배치되는-. 상기 방법은: (i) 가장자리들에서 상기 기판의 일부(portion)를 주변으로(circumferentially) 제거하는 단계; 및 (ii) 적어도 상기 CMOS 장치 층 및 상기 제1 반도체 물질의 층을 인캡슐레이션하기 위해 단계 (i)에서 제거된 상기 일부를 대체하기 위한 상기 기판 상에 유전체 물질(dielectric material)을 증착(deposit)하는 단계를 포함한다.
유익하게, 상기 제안된 방법은 CMOS 장치 층 및 상기 기판의 제1 반도체 물질(비-CMOS이고 및 실리콘과 상이한)의 층이 인캡슐레이션 되도록 할 수 있어서, 상기 기판이 나중에 백엔드 공정 동안 반도체 파운드리들(semiconductor foundries)로 돌아갈 때 상기 제1 반도체 물질의 층이 파운드리들에서 CMOS 호환 도구들을 오염시키도록 노출되지 않을 것이다.
바람직하게, 상기 제1 반도체 물질은 III-V 족 반도체 물질, 또는 상이한 III-V 족 반도체 물질들의 결합으로부터 형성된 물질을 포함할 수 있다.
특히, 상기 III-V 족 반도체 물질은 GaN, InGaP, AlGaAs, InGaAsP, InGaN, AlGaN, GaAs, 또는 InGaAs를 포함할 수 있다.
바람직하게, 상기 제2 반도체 물질은 실리콘(silicon), 또는 CMOS 호환 물질(CMOS-compatible material)을 포함할 수 있다.
바람직하게, 상기 CMOS 장치 층은 실리콘-온-인슐레이터(silicon-on-insulator) 기반 장치들을 포함할 수 있다.
바람직하게, 상기 기판의 상기 일부를 주변으로 제거하는 단계는 제거를 위해 반응성 이온 식각(reactive-ion etching), 또는 유도 결합 플라즈마 반응성 이온 식각(inductively coupled plasma reactive-ion etching)을 이용하는 단계를 포함할 수 있다.
바람직하게, 단계 (i) 이전에, 상기 방법은 반응성 이온 식각, 또는 유도 결합 플라즈마 반응성 이온 식각이 사용되는 경우, 캡톤 테이프(kapton tape)를 이용하여 상기 CMOS 장치 층 상에 웨이퍼 마스크(wafer mask)를 제거 가능하게 부착(removably attaching)하는 단계를 더 포함할 수 있다.
바람직하게, 상기 웨이퍼 마스크는 실리콘으로 형성될 수 있다.
바람직하게, 상기 기판의 상기 일부를 주변으로 제거하는 단계는 상기 제거를 위해 엣지 트리밍(edge trimming)을 이용하는 단계를 포함할 수 있다.
바람직하게, 상기 기판 상에 상기 유전체 물질을 증착하는 단계는 상기 제1 반도체 물질의 층에 대향(oppose)하고, 상기 기판의 상기 수평 축에 실질적으로 평행한 상기 CMOS 장치 층의 표면 상에 상기 유전체 물질의 층을 증착하는 단계를 포함할 수 있고, 상기 방법은: (iii) 상기 CMOS 장치 층의 상기 표면 상에 증착된 상기 유전체 물질의 상기 층을 적어도 부분적으로 제거하기 위해 상기 기판을 평탄화(planarize)하는 단계를 더 포함할 수 있다.
바람직하게, 상기 기판을 평탄화하는 단계는 상기 평탄화를 위해 화학 기계적 연마를 이용하는 단계를 포함할 수 있다.
바람직하게, 상기 유전체 물질은 알루미늄 옥사이드(aluminium oxide), 알루미늄 나이트라이드(aluminium nitride), 실리콘 다이옥사이드(silicon dioxide), 실리콘 나이트라이드(silicon nitride), 합성 다이아몬드(synthetic diamond) 및 보론 나이트라이드(boron nitride)로 구성된 그룹으로부터 선택될 수 있다.
바람직하게, 상기 기판 상에 상기 유전체 물질을 증착하는 단계는 상기 증착을 위해 플라즈마 강화 화학 기상 증착(plasma-enhanced chemical vapour deposition)을 이용하는 단계를 포함할 수 있다.
바람직하게, 단계 (iii)에 이어서, 상기 방법은 (iv) 상기 제1 반도체 물질의 층에 대향하는 상기 제2 반도체 물질의 층의 표면 상에 상기 유전체 물질을 증착하는 단계를 더 포함할 수 있다.
바람직하게, 단계 (iii) 또는 (iv)에 이어서, 상기 방법은 (v) 상기 증착된 유전체 물질(deposited dielectric material)을 조밀(densify)하게 하기 위해 상기 기판을 어닐링(annealing)하는 단계를 더 포함할 수 있다.
바람직하게, 상기 기판의 상기 일부를 주변으로 제거하는 단계는 상기 제2 반도체 물질의 층의 가장자리의 일부를 부분적으로 제거하는 단계를 포함할 수 있다.
바람직하게, 상기 방법은 단계 (ii)의 수행 동안에 상기 CMOS 장치 층 상에 상기 웨이퍼 마스크(wafer mask)의 부착(attachment)을 유지(maintain)하는 단계를 더 포함할 수 있다.
바람직하게, 상기 방법은, 단계 (i)에 이어서, 및 단계 (ii) 이전에 상기 웨이퍼 마스크를 제거하는 단계; 및 단계 (ii)에서 상기 기판 상에 상기 유전체 물질(dielectric material)로 스핀-온 유리 물질(spin-on glass material)을 증착(deposit)하는 단계를 더 포함할 수 있다.
제2 양태에 따르면, 적어도 다음의 층들을 포함하는 기판이 제공된다: CMOS 장치 층, 실리콘과 상이한 제1 반도체 물질의 층, 및 제2 반도체 물질의 층, -상기 제1 반도체 물질의 층은 상기 CMOS 장치 층 및 상기 제2 반도체 물질의 층 중간에 배치되는-. 적어도 상기 CMOS 장치 층 및 상기 제1 반도체 물질의 층은 유전체 물질에 의해 주변으로 인캡슐레이션되도록 배치된다.
바람직하게, 상기 제1 반도체 물질은 III-V 족 반도체 물질, 또는 상이한 III-V 족 반도체 물질들의 결합으로부터 형성되는 물질을 포함할 수 있다.
바람직하게, 상기 제2 반도체 물질은 실리콘, 또는 CMOS 호환 물질(CMOS-compatible material)을 포함할 수 있다.
바람직하게, 상기 CMOS 장치 층은 실리콘-온-인슐레이터 기반 장치들(silicon-on-insulator based devices)을 포함할 수 있다.
본 발명의 한 양태와 연관된 특징들이 본 발명의 다른 양태들에 또한 적용될 수 있음 명백하다.
본 발명의 이러한 및 다른 양태들은 이하에서 설명되는 실시예들을 참조하여 명백하고 명료해질 것이다.

Claims (22)

  1. 기판을 인캡슐레이션하는 방법에 있어서,
    상기 기판은,
    CMOS 장치 층,
    실리콘과 상이한 제1 반도체 물질의 층, 및
    제2 반도체 물질의 층
    을 포함하고,
    상기 제1 반도체 물질은,
    III-V 족 반도체 물질, 또는
    상이한 III-V 족 반도체 물질들의 결합으로부터 형성되는 물질
    을 포함하고,
    상기 제1 반도체 물질의 층은,
    상기 CMOS 장치 층 및 상기 제2 반도체 물질의 층의 중간에 배치되어,
    상기 CMOS 장치 층, 상기 제2 반도체 물질의 층, 및 상기 제1 반도체 물질의 층의 이웃하는 가장자리들(adjoining edges)이 상기 기판의 주변 가장자리(circumferential edge)를 형성하고,
    상기 방법은,
    (i) 상기 주변 가장자리의 일부를 제거하는 단계 - 제거되는 상기 일부는, 상기 제1 반도체 물질의 층의 일부 및 상기 CMOS 장치 층의 일부를 포함함 -; 및
    (ii) 적어도 상기 CMOS 장치 층 및 상기 제1 반도체 물질의 층을 인캡슐레이션하기 위해, 단계 (i)에서 제거된 상기 일부를 대체하기 위해, 상기 기판 상에 유전체 물질을 증착하여, 상기 제1 반도체 물질의 층이 노출되지 않도록 하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 III-V 족 반도체 물질은,
    GaN, InGaP, AlGaAs, InGaAsP, InGaN, AlGaN, GaAs, 또는 InGaAs
    를 포함하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 반도체 물질은 실리콘, 또는 CMOS 호환 물질을 포함하는
    방법.
  4. 제1항 또는 제2항에 있어서,
    상기 CMOS 장치 층은 실리콘-온-인슐레이터 기반의 장치들을 포함하는
    방법.
  5. 제1항 또는 제2항에 있어서,
    상기 주변 가장자리의 일부를 제거하는 단계는,
    제거를 위해, 반응성 이온 식각 또는 유도 결합 플라즈마 반응성 이온 식각을 이용하는 단계
    를 포함하는 방법.
  6. 제5항에 있어서,
    상기 단계(i)에 이전에,
    반응성 이온 식각 또는 유도 결합 플라즈마 반응성 이온 식각이 사용되는 경우, 캡톤 테이프를 이용하여 상기 CMOS 장치 층 상에 웨이퍼 마스크를 제거 가능하게 부착하는 단계
    를 더 포함하는 방법.
  7. 제6항에 있어서,
    상기 웨이퍼 마스크는 실리콘으로 형성되는
    방법.
  8. 제1항 또는 제2항에 있어서,
    상기 주변 가장자리의 일부를 제거하는 단계는,
    제거를 위해 엣지 트리밍을 이용하는 단계
    를 포함하는 방법.
  9. 제1항 또는 제2항에 있어서,
    상기 기판 상에 상기 유전체 물질을 증착하는 단계는,
    상기 제1 반도체 물질의 층에 대향하고, 상기 기판의 수평 축에 평행한 상기 CMOS 장치 층의 표면 상에 상기 유전체 물질의 층을 증착하는 단계
    를 포함하고,
    상기 방법은,
    (iii) 상기 CMOS 장치 층의 상기 표면 상에 증착된 상기 유전체 물질의 상기 층을 적어도 부분적으로 제거하기 위해 상기 기판을 평탄화하는 단계
    를 더 포함하는 방법.
  10. 제9항에 있어서,
    상기 기판을 평탄화하는 단계는,
    상기 평탄화를 위해서 화학 기계적 연마를 이용하는 단계
    를 포함하는 방법.
  11. 제1항 또는 제2항에 있어서,
    상기 유전체 물질은,
    알루미늄 옥사이드, 알루미늄 나이트라이드, 실리콘 다이옥사이드, 실리콘 나이트라이드, 합성 다이아몬드 및 보론 나이트라이드로 구성되는 그룹으로부터 선택되는
    방법.
  12. 제1항 또는 제2항에 있어서,
    상기 기판 상에 상기 유전체 물질을 증착하는 단계는,
    상기 증착을 위해 플라즈마 강화 화학 기상 증착을 이용하는 단계
    를 포함하는 방법.
  13. 제9항에 있어서,
    단계 (iii)에 이어서,
    상기 방법은,
    (iv) 상기 제1 반도체 물질의 층에 대향하는 상기 제2 반도체 물질의 층의 표면 상에 상기 유전체 물질을 증착하는 단계
    를 더 포함하는 방법.
  14. 제9에 있어서,
    단계 (iii)에 이어서,
    상기 방법은,
    (v) 상기 증착된 유전체 물질을 조밀하게 하기 위해 상기 기판을 어닐링하는 단계
    를 더 포함하는 방법.
  15. 제1항 또는 제2항에 있어서,
    상기 주변 가장자리의 일부를 제거하는 단계는,
    상기 제2 반도체 물질의 층의 상기 가장자리의 일부를 부분적으로 제거하는 단계
    를 포함하는 방법.
  16. 제6항에 있어서,
    단계 (ii)의 수행 동안에 상기 CMOS 장치 층 상에 상기 웨이퍼 마스크의 부착을 유지하는 단계
    를 더 포함하는 방법.
  17. 제6항에 있어서,
    단계(i)에 이어서 및 단계 (ii) 이전에, 상기 웨이퍼 마스크를 제거하는 단계
    를 더 포함하고,
    상기 단계 (i)에서 제거된 상기 일부를 대체하기 위해, 상기 기판 상에 유전체 물질을 증착하는 단계는,
    상기 기판 상에 스핀-온 유리 물질을 증착하는 단계
    를 포함하는 방법.
  18. 기판에 있어서,
    CMOS 장치 층,
    실리콘과 상이한 제1 반도체 물질의 층,
    제2 반도체 물질의 층, 및
    상기 기판 상에 증착된 유전체 물질
    을 적어도 포함하고,
    상기 제1 반도체 물질은,
    III-V 족 반도체 물질, 또는
    상이한 III-V 족 반도체 물질들의 결합으로부터 형성되는 물질
    을 포함하고,
    상기 제1 반도체 물질의 층은,
    상기 CMOS 장치 층 및 상기 제2 반도체 물질의 층의 중간에 배치되어,
    상기 CMOS 장치 층, 상기 제2 반도체 물질의 층, 및 상기 제1 반도체 물질의 층의 이웃하는 가장자리들(adjoining edges)이 상기 기판의 주변 가장자리(circumferential edge)를 형성하고,
    상기 기판의 상기 주변 가장자리의 일부는 제거되고,
    제거되는 상기 일부는,
    상기 제1 반도체 물질의 층의 일부 및 상기 CMOS 장치 층의 일부를 포함하고,
    상기 기판 상에 증착된 상기 유전체 물질은,
    상기 제거되는 일부를 대체하기 위한 것이고,
    상기 유전체 물질은,
    적어도 상기 CMOS 장치 층 및 상기 제1 반도체 물질의 층을 인캡슐레이션하여,
    상기 제1 반도체 물질의 층이 노출되지 않도록 하는
    기판.
  19. 제18항에 있어서,
    상기 제2 반도체 물질은 실리콘, 또는 CMOS 호환 물질을 포함하는
    기판.
  20. 제18항 또는 제19항에 있어서,
    상기 CMOS 장치 층은 실리콘-온-인슐레이터 기반 장치들을 포함하는
    기판.
  21. 제18항 또는 제19항에 있어서,
    상기 유전체 물질은,
    상기 제1 반도체 물질의 층에 대향하고, 상기 기판의 수평 축에 평행한 상기 CMOS 장치 층의 표면 상에 증착된 유전체 물질의 층을 포함하고,
    상기 유전체 물질의 층은,
    상기 기판을 평탄화함으로써 적어도 부분적으로 제거되는
    기판.

  22. 삭제
KR1020187007118A 2015-09-04 2016-08-31 기판을 인캡슐레이션하는 방법 KR102632041B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562283648P 2015-09-04 2015-09-04
US62/283,648 2015-09-04
PCT/SG2016/050423 WO2017039542A1 (en) 2015-09-04 2016-08-31 Method of encapsulating a substrate

Publications (2)

Publication Number Publication Date
KR20180048706A KR20180048706A (ko) 2018-05-10
KR102632041B1 true KR102632041B1 (ko) 2024-02-01

Family

ID=58188176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187007118A KR102632041B1 (ko) 2015-09-04 2016-08-31 기판을 인캡슐레이션하는 방법

Country Status (7)

Country Link
US (1) US10510560B2 (ko)
EP (1) EP3345209A4 (ko)
JP (1) JP6887992B2 (ko)
KR (1) KR102632041B1 (ko)
CN (1) CN107924810B (ko)
TW (1) TWI719047B (ko)
WO (1) WO2017039542A1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060088994A1 (en) * 2004-10-22 2006-04-27 Freescale Semiconductor Inc. Manufacturing method to construct semiconductor-on-insulator with conductor layer sandwiched between buried dielectric layer and semiconductor layers
US20080020515A1 (en) * 2006-07-20 2008-01-24 White Ted R Twisted Dual-Substrate Orientation (DSO) Substrates
JP2010183020A (ja) * 2009-02-09 2010-08-19 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2011523779A (ja) * 2008-09-02 2011-08-18 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 混合トリミング方法
JP2011524083A (ja) * 2008-09-02 2011-08-25 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 漸進トリミング法
JP2011240455A (ja) * 2010-05-20 2011-12-01 Nippon Telegr & Teleph Corp <Ntt> Ｍｅｍｓチップの製造方法および製造装置
WO2015108488A1 (en) * 2014-01-14 2015-07-23 Massachusetts Institute Of Technology (Mit) Method of forming an integrated circuit and related integrated circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3496925B2 (ja) * 1998-02-04 2004-02-16 キヤノン株式会社 半導体基板とその製造方法
US6958264B1 (en) * 2001-04-03 2005-10-25 Advanced Micro Devices, Inc. Scribe lane for gettering of contaminants on SOI wafers and gettering method
US6872633B2 (en) * 2002-05-31 2005-03-29 Chartered Semiconductor Manufacturing Ltd. Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns
US6991979B2 (en) * 2003-09-22 2006-01-31 International Business Machines Corporation Method for avoiding oxide undercut during pre-silicide clean for thin spacer FETs
US7282425B2 (en) * 2005-01-31 2007-10-16 International Business Machines Corporation Structure and method of integrating compound and elemental semiconductors for high-performance CMOS
KR101316947B1 (ko) * 2005-11-01 2013-10-15 메사추세츠 인스티튜트 오브 테크놀로지 모놀리식 집적 반도체 재료 및 소자
KR100720472B1 (ko) * 2005-12-29 2007-05-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
US20100038689A1 (en) * 2008-08-13 2010-02-18 Board Of Regents, The University Of Texas System Integrating fabrication of photodetector with fabrication of cmos device on a silicon-on-insulator substrate
JP4685953B2 (ja) * 2009-07-17 2011-05-18 Ｄｏｗａエレクトロニクス株式会社 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
FR2972567B1 (fr) * 2011-03-09 2013-03-22 Soitec Silicon On Insulator Méthode de formation d'une structure de ge sur iii/v sur isolant
US8674452B2 (en) * 2011-06-24 2014-03-18 United Microelectronics Corp. Semiconductor device with lower metal layer thickness in PMOS region
US9000556B2 (en) * 2011-10-07 2015-04-07 International Business Machines Corporation Lateral etch stop for NEMS release etch for high density NEMS/CMOS monolithic integration
US20140307997A1 (en) 2011-12-20 2014-10-16 Hanan Bar Hybrid integration of group iii-v semiconductor devices on silicon
US8765578B2 (en) * 2012-06-06 2014-07-01 International Business Machines Corporation Edge protection of bonded wafers during wafer thinning
JP2014041854A (ja) * 2012-08-21 2014-03-06 Toshiba Corp 半導体装置の製造方法および半導体装置
US20140113452A1 (en) * 2012-10-18 2014-04-24 United Microelectronics Corp. Wafer edge trimming method
US9059041B2 (en) * 2013-07-02 2015-06-16 International Business Machines Corporation Dual channel hybrid semiconductor-on-insulator semiconductor devices
CN104425373B (zh) * 2013-08-20 2017-05-17 中芯国际集成电路制造(上海)有限公司 Cmos结构的形成方法
US9123585B1 (en) * 2014-02-11 2015-09-01 International Business Machines Corporation Method to form group III-V and Si/Ge FINFET on insulator
US10049947B2 (en) 2014-07-08 2018-08-14 Massachusetts Institute Of Technology Method of manufacturing a substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060088994A1 (en) * 2004-10-22 2006-04-27 Freescale Semiconductor Inc. Manufacturing method to construct semiconductor-on-insulator with conductor layer sandwiched between buried dielectric layer and semiconductor layers
US20080020515A1 (en) * 2006-07-20 2008-01-24 White Ted R Twisted Dual-Substrate Orientation (DSO) Substrates
JP2011523779A (ja) * 2008-09-02 2011-08-18 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 混合トリミング方法
JP2011524083A (ja) * 2008-09-02 2011-08-25 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 漸進トリミング法
JP2010183020A (ja) * 2009-02-09 2010-08-19 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2011240455A (ja) * 2010-05-20 2011-12-01 Nippon Telegr & Teleph Corp <Ntt> Ｍｅｍｓチップの製造方法および製造装置
WO2015108488A1 (en) * 2014-01-14 2015-07-23 Massachusetts Institute Of Technology (Mit) Method of forming an integrated circuit and related integrated circuit

Also Published As

Publication number Publication date
WO2017039542A1 (en) 2017-03-09
TW201719716A (zh) 2017-06-01
JP2018526832A (ja) 2018-09-13
CN107924810B (zh) 2022-09-30
US20180254197A1 (en) 2018-09-06
TWI719047B (zh) 2021-02-21
KR20180048706A (ko) 2018-05-10
CN107924810A (zh) 2018-04-17
EP3345209A1 (en) 2018-07-11
EP3345209A4 (en) 2018-11-14
JP6887992B2 (ja) 2021-06-16
US10510560B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
KR101588543B1 (ko) 역행 웰 내에 에피텍셜 성장된 막을 포함하는 반도체 디바이스 제조 방법
CN102412140B (zh) 用于在半导体平坦化中降低非均匀性的方法
US9570351B2 (en) Reusable semiconductor substrates
US20160043081A1 (en) Method of forming semiconductor fins
US9419091B1 (en) Trenched gate with sidewall airgap spacer
US20190019863A1 (en) Multilayer device
US8629037B2 (en) Forming a protective film on a back side of a silicon wafer in a III-V family fabrication process
US20180308831A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20130175671A1 (en) Methods for processing a semiconductor wafer, a semiconductor wafer and a semiconductor device
US20150001587A1 (en) Methods of forming group iii-v semiconductor materials on group iv substrates and the resulting substrate structures
KR102632041B1 (ko) 기판을 인캡슐레이션하는 방법
US9406564B2 (en) Singulation through a masking structure surrounding expitaxial regions
US9659874B2 (en) Method of forming deep trench and deep trench isolation structure
EP3008751B1 (en) Method of forming an integrated silicon and iii-n semiconductor device
US10872760B2 (en) Cluster tool and manufacuturing method of semiconductor structure using the same
CN111261583A (zh) 半导体器件及其制造方法
EP3764401A1 (en) Insulating structure of high electron mobility transistor and manufacturing method thereof
US20130137238A1 (en) Method for forming high mobility channels in iii-v family channel devices
TW201729355A (zh) 製造混合式基材的方法
US20210313221A1 (en) Semiconductor arrangement and method of making
CN105632917A (zh) 一种半导体器件及其制造方法
US8592297B2 (en) Wafer and method of processing wafer

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant