CN105632917A - 一种半导体器件及其制造方法 - Google Patents

一种半导体器件及其制造方法 Download PDF

Info

Publication number
CN105632917A
CN105632917A CN201410594666.4A CN201410594666A CN105632917A CN 105632917 A CN105632917 A CN 105632917A CN 201410594666 A CN201410594666 A CN 201410594666A CN 105632917 A CN105632917 A CN 105632917A
Authority
CN
China
Prior art keywords
layer
interlayer dielectric
dielectric layer
substrate
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410594666.4A
Other languages
English (en)
Inventor
唐波
闫江
王红丽
许静
唐兆云
徐烨锋
李春龙
杨萌萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201410594666.4A priority Critical patent/CN105632917A/zh
Publication of CN105632917A publication Critical patent/CN105632917A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体器件的制造方法，包括步骤：提供衬底；在衬底上淀积层间介质层和接触层，并进行平坦化；选择性刻蚀去除部分厚度的层间介质层；覆盖第一金属层。本发明在接触层与层间介质层间形成有台阶高度差，从而减小了接触层之上的第一金属层的厚度，使得局部的透光性增强，提高第一金属层光刻时对准的精确度。

Description

一种半导体器件及其制造方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
在目前的半导体制造工艺中，需要用到数十次的光刻工艺，在光刻工艺中光刻机的分辨率以及对准的精确度都会影响到光刻工艺的精准性。
通常地，在非器件形成区域上都形成有套刻图案，用作下层图案制作时的对准标记。
在器件的制造工艺中，在制作第一层金属层时，金属层变厚，由于金属层的透光性不好，前层的套刻图案不清晰，在进行该金属层的光刻时，与前层的对准的精确度受到影响，影响所形成的器件的性能。
发明内容
本发明的目的旨在至少解决上述技术缺陷，提供一种半导体器件的制造方法，以提高接触层套刻图案的清晰度。
本发明提供了一种半导体器件的制造方法，包括步骤：
提供衬底；
在衬底上淀积层间介质层和接触层，并进行平坦化；
选择性刻蚀去除部分厚度的层间介质层；
覆盖第一金属层。
可选的，接触层为钨接触，采用化学机械研磨进行平坦化。
可选的，采用干法刻蚀选择性去除部分厚度的层间介质层，并进行聚合物的去除。
可选的，去除的层间介质层的厚度范围为1000-1500埃。
此外，本发明还提供了由上述方法形成的半导体器件，包括：
衬底；
衬底上的层间介质层和接触层，且接触层的上表面高于层间介质层的上表面；
接触层上的第一金属层。
可选的，接触层为钨接触。
可选的，接触层的上表面高于层间介质层的上表面的高度范围为1000-1500埃。
本发明实施例提供的半导体器件的制造方法，在淀积层间介质层和接触层并进行平坦化之后，在去除部分厚度的层间介质层，使得接触层与层间介质层间具有台阶高度差，从而减小了接触层之上的第一金属层的厚度，使得局部的透光性增强，提高第一金属层光刻时对准的精确度。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1示出了根据本发明实施例的半导体器件制造方法的流程图；
图2-5示出了根据本发明实施例的工艺形成半导体器件的各个制造过程的截面示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
在本发明中，提供了一种半导体器件的制造方法，包括步骤：提供衬底；在衬底上淀积层间介质层和接触层，并进行平坦化；选择性刻蚀去除部分厚度的层间介质层；覆盖第一金属层。
在本发明中，在淀积层间介质层和接触层并进行平坦化之后，在去除部分厚度的层间介质层，使得接触层与层间介质层间具有台阶高度差，从而减小了接触层之上的第一金属层的厚度，使得局部的透光性增强，提高第一金属层光刻时对准的精确度。
为了更好的理解本发明的技术方案和技术效果，以下将结合流程图图1和具体的实施例进行详细的描述。
首先，在步骤S01，提供衬底100，参考图2所示。
在本发明的实施例中，所述半导体衬底100可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，SiliconOnInsulator)或GOI(绝缘体上锗，GermaniumOnInsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，所述衬底为硅衬底。
在本发明实施例中，衬底100上已经形成有所需的器件结构(图未示出)，如CMOS器件结构和套刻图案等，衬底上覆盖有氮化硅的覆盖层102，厚度可以为500埃，如图2所示。
接着，在步骤S02，在衬底上淀积层间介质层104和接触层108，并进行平坦化，参考图3所示。
在本实施例中，首先，淀积层间介质层104，例如采用PETEOS(PlasmaEnhancedTEOS)的氧化硅，厚度可以为6000埃，接着，刻蚀层间介质层104及氮化硅的覆盖层102，形成接触孔，而后，进行衬垫层106的淀积，对于钨(W)的接触，通常会形成Ti/TiN的衬垫层，以提高粘附性和防反射性能，接着填充W的接触层108，如图2所示。而后，进行平坦化工艺，例如采用CMP(化学机械研磨)进行平坦化，直至暴露出层间介质层104，如图3所示。
而后，在步骤S03，选择性刻蚀去除部分厚度的层间介质层104，参考图4所示。
在本实施例中，采用干法刻蚀选择性去除部分厚度的层间介质层，去除的厚度可以为1500埃，如图4所示，由于采用干法刻蚀，在刻蚀中，会存在与钨形成聚合物(polimide)的情况，在刻蚀后，还要进行聚合物的去除，可以采用湿法腐蚀去除该聚合物。
在本发明中，在接触层进行平坦化后，增加了层间介质层回刻的步骤，通常地，回刻的厚度在1000-1500埃，同时，剩余的层间介质层需要满足器件对层间介质层厚度的要求。
接着，覆盖第一金属层110，参考图5所示。
按照传统的工艺在上述器件上溅射第一金属层，如Cu。由于接触层108与层间介质层104间具有台阶高度差，减小了接触层之上的第一金属层的厚度，使得局部的透光性增强，这样，在进行第一金属层的光刻时，提高了同接触层的套刻图案的对准精度。
而后，完成器件的后续工艺，如金属层的刻蚀以及其他金属层、互连层的制造。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。可以理解的是，利用本发明的制造方法，形成的上述器件结构，可以形成在器件区域的有源器件，也可以形成在非器件区域的套刻图案。
此外，本发明还提供了由上述方法形成的半导体器件结构，参考图5所示，包括：衬底100；衬底100上的层间介质层104和接触层108，且接触层108的上表面高于层间介质层104的上表面；接触层108上的第一金属层110。
在具体的实施例中，接触层为钨接触，在衬底100和层间介质层104之间还形成有氮化硅的覆盖层102，在接触的侧壁和底壁上还形成有Ti/TiN的衬垫层106。
在优选的实施例中，接触层的上表面高于层间介质层的上表面的高度范围为1000-1500埃。使得局部的透光性增强，同时不影响器件的性能。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种半导体器件的制造方法，其特征在于，包括步骤：
提供衬底；
在衬底上淀积层间介质层和接触层，并进行平坦化；
选择性刻蚀去除部分厚度的层间介质层；
覆盖第一金属层。
2.根据权利要求1所述的制造方法，其特征在于，接触层为钨接触，采用化学机械研磨进行平坦化。
3.根据权利要求2所述的制造方法，其特征在于，采用干法刻蚀选择性去除部分厚度的层间介质层，并进行聚合物的去除。
4.根据权利要求1所述的制造方法，其特征在于，去除的层间介质层的厚度范围为1000-1500埃。
5.一种半导体器件，其特征在于，包括：
衬底；
衬底上的层间介质层和接触层，且接触层的上表面高于层间介质层的上表面；
接触层上的第一金属层。
6.根据权利要求5所述的制造方法，其特征在于，接触层为钨接触。
7.根据权利要求5所述的制造方法，其特征在于，接触层的上表面高于层间介质层的上表面的高度范围为1000-1500埃。
CN201410594666.4A 2014-10-29 2014-10-29 一种半导体器件及其制造方法 Pending CN105632917A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410594666.4A CN105632917A (zh) 2014-10-29 2014-10-29 一种半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410594666.4A CN105632917A (zh) 2014-10-29 2014-10-29 一种半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN105632917A true CN105632917A (zh) 2016-06-01

Family

ID=56047719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410594666.4A Pending CN105632917A (zh) 2014-10-29 2014-10-29 一种半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN105632917A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871755A (zh) * 2017-11-08 2018-04-03 德淮半导体有限公司 图像传感器及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064343A (zh) * 2006-04-25 2007-10-31 国际商业机器公司 半导体器件及其制造方法
CN101286473A (zh) * 2007-04-13 2008-10-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN101847687A (zh) * 2009-03-27 2010-09-29 力晶半导体股份有限公司 相变化内存组件及其制造方法
CN102543776A (zh) * 2010-12-17 2012-07-04 中芯国际集成电路制造(上海)有限公司 形成焊垫再分布的方法
CN103515296A (zh) * 2012-06-26 2014-01-15 中芯国际集成电路制造(上海)有限公司 平坦化导电插塞的方法
CN103633021A (zh) * 2013-12-02 2014-03-12 上海华力微电子有限公司 一种制备空气间隙铜互连结构的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064343A (zh) * 2006-04-25 2007-10-31 国际商业机器公司 半导体器件及其制造方法
CN101286473A (zh) * 2007-04-13 2008-10-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN101847687A (zh) * 2009-03-27 2010-09-29 力晶半导体股份有限公司 相变化内存组件及其制造方法
CN102543776A (zh) * 2010-12-17 2012-07-04 中芯国际集成电路制造(上海)有限公司 形成焊垫再分布的方法
CN103515296A (zh) * 2012-06-26 2014-01-15 中芯国际集成电路制造(上海)有限公司 平坦化导电插塞的方法
CN103633021A (zh) * 2013-12-02 2014-03-12 上海华力微电子有限公司 一种制备空气间隙铜互连结构的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871755A (zh) * 2017-11-08 2018-04-03 德淮半导体有限公司 图像传感器及其制造方法

Similar Documents

Publication Publication Date Title
US20220208749A1 (en) Semiconductor devices and methods of manufacture thereof
US9406589B2 (en) Via corner engineering in trench-first dual damascene process
US9130017B2 (en) Methods for forming interconnect structures of integrated circuits
US11101216B2 (en) Metal line structure and method
CN103165414B (zh) 形成用于半导体器件的图案的方法
US9330964B2 (en) Semiconductor structures and fabrication methods for improving undercut between porous film and hardmask film
US20150243582A1 (en) New process flow for a combined ca and tsv oxide deposition
CN107690692B (zh) 形成浅沟槽隔离(sti)结构的方法
US20160049514A1 (en) Gate stack and contact structure
US9589807B1 (en) Method for eliminating interlayer dielectric dishing and controlling gate height uniformity
CN108447820B (zh) 具无倒角通孔多图型化的装置及形成无倒角通孔的方法
US20130270704A1 (en) Semiconductor Device with Self-Aligned Interconnects
CN108183087B (zh) 用于形成应力降低装置的方法
US9257329B2 (en) Methods for fabricating integrated circuits including densifying interlevel dielectric layers
CN103633016A (zh) 一种半导体结构及其制造方法
US20160315004A1 (en) Semiconductor arrangement and method of making the same
US10043824B2 (en) Semiconductor device including a vacuum gap and method for manufacturing the same
CN105632917A (zh) 一种半导体器件及其制造方法
TW201714205A (zh) 形成深溝渠於半導體基板內的方法及深溝渠隔離結構
CN108109954B (zh) 互连结构的制造方法
US20140353728A1 (en) Method and apparatus for a reduced capacitance middle-of-the-line (mol) nitride stack
US9275992B1 (en) Formation of electrical components on a semiconductor substrate by polishing to isolate the components
US7968418B1 (en) Apparatus and method for isolating integrated circuit components using deep trench isolation and shallow trench isolation
US20120061837A1 (en) Method of manufacturing semiconductor device and semiconductor device
US10573553B2 (en) Semiconductor product and fabrication process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160601