TW201714205A - 形成深溝渠於半導體基板內的方法及深溝渠隔離結構 - Google Patents

形成深溝渠於半導體基板內的方法及深溝渠隔離結構 Download PDF

Info

Publication number
TW201714205A
TW201714205A TW105133085A TW105133085A TW201714205A TW 201714205 A TW201714205 A TW 201714205A TW 105133085 A TW105133085 A TW 105133085A TW 105133085 A TW105133085 A TW 105133085A TW 201714205 A TW201714205 A TW 201714205A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
several embodiments
mask pattern
deep trench
forming
Prior art date
Application number
TW105133085A
Other languages
English (en)
Other versions
TWI704598B (zh
Inventor
郭富強
陳盈薰
郭仕奇
李宗憲
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201714205A publication Critical patent/TW201714205A/zh
Application granted granted Critical
Publication of TWI704598B publication Critical patent/TWI704598B/zh

Links

Classifications

    • H01L21/82—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)

Abstract

一種形成深溝渠於半導體基板內的方法，包含：形成第一遮罩圖案於半導體基板上，其中第一遮罩圖案具有第一開口暴露半導體基板的一部分；形成第二遮罩圖案於第一遮罩圖案上，其中第二遮罩圖案具有第二開口大致對準第一開口，以暴露半導體基板的此部分，且第二開口的寬度大於第一開口的寬度，以進一步暴露第一遮罩圖案的一部分；以及移除半導體基板的此部分、第一遮罩圖案的此部分及位於第一遮罩圖案的此部分下方的半導體基板的另一部分，以形成此深溝渠。

Description

形成深溝渠於半導體基板內的方法 及深溝渠隔離結構
本發明實施例是有關於一種形成深溝渠於半導體基板內的方法及深溝渠隔離結構。
在過去，半導體工業利用各種方法及設備，單片化被製造於半導體晶圓的半導體晶片，取得獨立的半導體晶片。通常是利用被稱為劃片或切割的技術，沿著形成於晶圓上及獨立晶片之間的切割線，使用鑽石切割輪部分或完全切割晶圓。
不幸的是，具有較大寬度的切割線不適用於分離更小尺寸的半導體晶片。因此持續尋求分離更小尺寸的半導體晶片的改善方法。
根據一些實施例，一種形成深溝渠於半導體基板內的方法，包含：形成第一遮罩圖案於半導體基板上，其中第一遮罩圖案具有第一開口暴露半導體基板的一部分；形 成第二遮罩圖案於第一遮罩圖案上，其中第二遮罩圖案具有第二開口大致對準第一開口，以暴露半導體基板的此部分，且第二開口的寬度大於第一開口的寬度，以進一步暴露第一遮罩圖案的一部分；以及移除半導體基板的此部分、第一遮罩圖案的此部分及位於第一遮罩圖案的此部分下方的半導體基板的另一部分，以形成此深溝渠。
10‧‧‧半導體基板
10a‧‧‧溝渠
10b‧‧‧溝渠
10c‧‧‧深溝渠
20‧‧‧第一遮罩圖案
20a‧‧‧第一開口
25‧‧‧遮罩圖案
25a‧‧‧第一部分
25b‧‧‧第二部分
30‧‧‧第二遮罩圖案
40‧‧‧保護層
50‧‧‧填充材料
50a‧‧‧空隙
50b‧‧‧狹縫
d1、d2‧‧‧深度
P1‧‧‧第一部分
P2‧‧‧第二部分
T1、T2、t1、t2‧‧‧厚度
W1、W2、w1、w2‧‧‧寬度
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：
第1A圖繪示深溝渠隔離結構的剖面示意圖。
第1B圖繪示第1A圖階段後續的階段的剖面示意圖。
第2A-2E圖繪示根據本發明數個實施例之形成深溝渠於半導體基板內的各個階段的剖面示意圖。
第2F-2I圖繪示根據本發明數個實施例之第2E圖階段後續的各個階段的剖面示意圖。
第3A-3D圖繪示根據本發明數個實施例之形成深溝渠於半導體基板內的各個階段的剖面示意圖。
以下提供本發明之多種不同的實施例或實例，以實現所提供之標的的不同技術特徵。下述具體實例的元件和設計用以簡化本發明。當然，這些僅為示例，而非用以限定本發明。舉例而言，說明書中揭示形成第一特徵結構於第 二特徵結構之上方，其包括第一特徵結構與第二特徵結構形成而直接接觸的實施例，亦包括於第一特徵結構與第二特徵結構之間另有其他特徵結構的實施例，亦即，第一特徵結構與第二特徵結構並非直接接觸。此外，本發明於各個實例中可能用到重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述結構之間的關係。
另外，空間相對用語，如「下」、「上」等，是用以方便描述一元件或特徵與其他元件或特徵在圖式中的相對關係。這些空間相對用語旨在包含除了圖式中所示之方位以外，裝置在使用或操作時的不同方位。裝置可被另外定位(例如旋轉90度或其他方位)，而本文所使用的空間相對敘述亦可相對應地進行解釋。
如上所述，持續尋求分離更小尺寸的半導體晶片的改善方法。舉例來說，深溝渠隔離結構能用於分離更小尺寸的半導體晶片。然而在形成隔離材料於深溝渠內時，深溝渠隔離結構可能會具有空隙於深溝渠內。此空隙會影響半導體晶片的製程良率。舉例而言，如第1A圖所示，先形成深溝渠10a於基板10內。然後形成隔離材料50於深溝渠10a內，而空隙50a形成於隔離材料50內。空隙50a可具有一部分高於基板10的上表面，其不利於後續製程。舉例來說，如第1A及1B圖所示，對隔離材料50進行平坦化製程之後，形成狹縫50b。隨後一材料(未繪示)，如接著劑(例如用於印刷電路板(PCB)的黏著)或光阻，不僅形成於隔離材 料50的平坦上表面上，也形成在狹縫50b內。位於狹縫50b內的此材料將會造成製程問題。例如，位於狹縫50b內的接著劑將會造成半導體晶片分離失敗。也發現即便第1A圖的深溝渠10a變窄，形成於隔離材料內的空隙仍會有一部分高於基板的上表面。
因此，本發明實施例提供一種形成具有較寬的上部分的深溝渠的方法，以避免於填充材料內形成高於基板上表面的空隙。第2A-2E圖繪示根據本發明數個實施例之形成深溝渠10c於半導體基板10內的各個階段的剖面示意圖。
參照第2A圖，提供半導體基板10。在數個實施例中，半導體基板10包含半導體晶片。在數個實施例中，半導體基板10包含互補金屬氧化物半導體(CMOS)積體電路(IC)、微機電系統(MEMS)、任何其他合適的電子元件或其組合。在數個實施例中，半導體基板10為CMOS基板。在數個實施例中，半導體基板10包含磊晶層(未繪示)位於其中。在數個實施例中，電子元件位於磊晶層上。在數個實施例中，半導體基板10包含通層(未繪示)於半導體基板10上。在數個實施例中，通層包含絕緣材料，例如氧化矽、氮化矽、氮氧化矽或其組合。在數個實施例中，半導體基板10包含元素半導體，包含矽或鍺的結晶、多晶及/或無定形結構；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包含矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或磷砷化鎵銦；任何其他合適的材料；及/或其組合。 在數個實施例中，半導體基板10為塊狀矽基板。
如第2A圖所示，形成第一遮罩圖案20於半導體基板10上。第一遮罩圖案20具有第一開口20暴露半導體基板10的一部分。在數個實施例中，使用微影製程形成第一遮罩圖案20。在數個實施例中，藉由沉積遮罩材料(未繪示)、形成光阻(未繪示)於遮罩材料上，以及根據光阻圖案化(或蝕刻)遮罩材料，形成第一遮罩圖案20。在數個實施例中，沉積遮罩材料係使用化學氣相沉積(CVD)(例如電漿增強CVD(PECVD))、離子束沉積(IBD)、濺鍍或任何其他合適的沉積方法。在數個實施例中，第一遮罩圖案20包含硬遮罩材料。在數個實施例中，第一遮罩圖案20包含無機材料。在數個實施例中，第一遮罩材料20包含氧化矽、氮化矽、氮氧化矽或其組合。在數個實施例中，第一遮罩圖案20包含含矽有機材料。
參照第2B圖，形成第二遮罩圖案30於第一遮罩圖案10上。第二遮罩圖案30具有第二開口30a大致對準第一開口20a，以暴露半導體基板10的該部分。用詞「大致對準」的意思是第二開口30a在半導體基板10上的垂直投影與第一開口20a在半導體基板10上的垂直投影重疊。在數個實施例中，第一開口20a在半導體基板10上的垂直投影位於第二開口30a在半導體基板10上的垂直投影內。
第二開口30a具有一寬度W2大於第一開口20a的一寬度W1，以進一步暴露第一遮罩圖案10的一部分。第二開口30a的寬度W2較寬，是用以形成深溝渠中較寬的上 部分。在數個實施例中，第二開口30a的寬度W2大於或等於第一開口20a的寬度W1的兩倍。
在數個實施例中，使用微影製程形成第二遮罩圖案30。在數個實施例中，藉由形成遮罩材料(未繪示)及對遮罩材料進行微影製程，形成第二遮罩圖案30。在數個實施例中，第二遮罩圖案30包含有機材料。在數個實施例中，藉由沉積遮罩材料(未繪示)、形成光阻(未繪示)於遮罩材料上，以及根據光阻圖案化(或蝕刻)遮罩材料，形成第二遮罩圖案30。在數個實施例中，第二遮罩圖案30包含無機材料。在數個實施例中，第二遮罩圖案30具有一厚度T2大於第一遮罩圖案20的一厚度T1。
參照第2B至2E圖，依序移除第2B圖的半導體基板10暴露出的部分、第2C圖的第一遮罩圖案20暴露出的部分以及第2D圖之位於第一遮罩圖案20暴露出的部分下方的半導體基板10的另一部分，以形成第2E圖的深溝渠。
詳細而言，在數個實施例中，如第2B及2C圖所示，根據第一遮罩圖案20移除半導體基板10暴露出的部分，以形成溝渠10a。在數個實施例中，在移除半導體基板10的該部分時，薄化第二遮罩圖案30。在數個實施例中，利用乾蝕刻方法移除半導體基板10的該部分。在數個實施例中，乾蝕刻方法的蝕刻氣體包含CxFyHz。在數個實施例中，乾蝕刻方法的蝕刻氣體包含C4F6、C4F8、C5F8、C2F4H2、CF3H、CF2H2、任何其他適合的CxFyHz氣體或其組合。
在數個實施例中，如第2C及2D圖所示，根據第二遮罩圖案30移除第2C圖的第一遮罩圖案20暴露出的部分，以暴露半導體基板10的該另一部分及留下第一遮罩圖案20的另一部分。在數個實施例中，當移除第一遮罩圖案20的該部分時，蝕刻第2C圖的溝渠10a，從而形成深度大於溝渠10a的溝渠10b。在數個實施例中，利用乾蝕刻方法移除第一遮罩圖案20暴露出的部分或蝕刻溝渠10a。在數個實施例中，乾蝕刻方法的蝕刻氣體包含CxFyHz。在數個實施例中，乾蝕刻方法的蝕刻氣體包含C4F6、C4F8、C5F8、C2F4H2、CF3H、CF2H2、任何其他適合的CxFyHz氣體或其組合。
在數個實施例中，如第2D及2E圖所示，根據第一遮罩圖案20的該另一部分移除第2D圖的半導體基板10的該另一部分及蝕刻溝渠10b，以形成深溝渠10c。在數個實施例中，深溝渠10c的深度大於溝渠10b的深度。在數個實施例中，利用乾蝕刻方法移除半導體基板10的該另一部分或蝕刻溝渠10b。在數個實施例中，乾蝕刻方法的蝕刻氣體包含CxFyHz。在數個實施例中，乾蝕刻方法的蝕刻氣體包含C4F6、C4F8、C5F8、C2F4H2、CF3H、CF2H2、任何其他適合的CxFyHz氣體或其組合。
第2F-2I圖繪示根據本發明數個實施例之第2E圖階段後續的各個階段的剖面示意圖。
參照第2E及2F圖，移除第一遮罩圖案20。在數個實施例中，利用濕蝕刻、乾蝕刻或任何其他合適的移除方 法，移除第一遮罩圖案20。在數個實施例中，利用濕蝕刻與合適的藥劑，如銨、過氧化氫、氫氟酸、磷酸或其組合，移除第一遮罩圖案20。在數個實施例中，利用乾蝕刻，如反應離子蝕刻(RIE)、任何其他合適的乾蝕刻方法或其組合，移除第一遮罩圖案20。
移除第一遮罩圖案20之後，形成填充材料50於深溝渠10c內。在數個實施例中，填充材料50包含隔離材料。在數個實施例中，填充材料50包含氧化矽、氮化矽、氮氧化矽、任何其他合適的材料或其組合。在數個實施例中，填充材料50具有空隙50a位於填充材料50內，空隙50a低於半導體基板10的上表面。
在數個實施例中，於形成填充材料50於深溝渠10c內之前，共形形成保護層40於深溝渠10c內。在數個實施例中，保護層40設置用以在進行後續製程(如濕蝕刻製程)時，保護電子元件，電子元件如CMOS或MEMS。在數個實施例中，保護層40包含氧化物，如氟矽酸鹽玻璃(FSG)、未摻雜矽玻璃(USG)、低介電常數SiOx、高高寬比製程(HARP)或高擊穿(HBD)製程製造的氧化物、四乙氧基矽烷(TEOS)、超級未摻雜矽玻璃(SUSG)或其組合。
參照第2F及2G圖，對填充材料50進行平坦化製程，以薄化填充材料50。在數個實施例中，平坦化製程包含化學機械拋光(CMP)製程、研磨製程、蝕刻製程、任何其他合適的材料移除製程或其組合。由於空隙50a低於 半導體基板10的上表面，所以在進行平坦化製程之後，不會形成狹縫。因此，第1B圖的狹縫50b所造成的製程問題將不會發生。
在數個實施例中，具有填充材料50的深溝渠10c用以分離半導體基板10的半導體晶片。在數個實施例中，如第2G及2H圖所示，對半導體基板10的底部進行薄化製程，以減少深溝渠10c下方半導體基板10的厚度。
在數個實施例中，如第2H及2I圖所示，移除填充材料50。在數個實施例中，利用蝕刻製程，如乾、濕蝕刻或其組合，移除填充材料50。在數個實施例中，利用酸，如氫氟酸、硫酸、磷酸、任何其他合適的酸或其組合，移除填充材料50。
在數個實施例中，在移除填充材料50之後，沿著深溝渠10c分離(分割)半導體基板10的半導體晶片，如第2H及2I圖所示。由於半導體基板10靠近深溝渠10c底部的厚度很薄，因此很容易分離半導體基板10的半導體晶片。
本發明實施例另提供另一種形成具有較寬的上部分的深溝渠的方法，以避免於填充材料內形成高於基板上表面的空隙。第3A-3D圖繪示根據本發明數個實施例之形成深溝渠10c於半導體基板10內的各個階段的剖面示意圖。
參照第3A圖，提供半導體基板10。在數個實施例中，半導體基板10包含半導體晶片。在數個實施例中，半導體基板10包含互補金屬氧化物半導體(CMOS)積體電路(IC)、微機電系統(MEMS)、任何其他合適的電 子元件或其組合。在數個實施例中，半導體基板10為CMOS基板。在數個實施例中，半導體基板10包含磊晶層(未繪示)位於其中。在數個實施例中，電子元件位於磊晶層上。在數個實施例中，半導體基板10包含通層(未繪示)於半導體基板10上。在數個實施例中，通層包含絕緣材料，例如氧化矽、氮化矽、氮氧化矽或其組合。在數個實施例中，半導體基板10包含元素半導體，包含矽或鍺的結晶、多晶及/或無定形結構；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包含矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或磷砷化鎵銦；任何其他合適的材料；及/或其組合。在數個實施例中，半導體基板10為塊狀矽基板。
然後，如第3A圖所示，形成遮罩圖案25於半導體基板10上，以暴露半導體基板10的一部分。遮罩圖案具有第一部分25a鄰接半導體基板10的該部分以及第二部分25b側向鄰接第一部分25a。第二部分25b的一厚度t2大於第一部分25a的一厚度t1。在數個實施例中，利用灰階光罩形成遮罩圖案25。在數個實施例中，遮罩圖案25包含硬遮罩材料。在數個實施例中，遮罩圖案25包含無機材料。在數個實施例中，遮罩圖案25包含氧化矽、氮化矽、氮氧化矽或其組合。在數個實施例中，遮罩圖案25包含含矽有機材料。在數個實施例中，遮罩圖案25包含有機材料。
參照第3A及3B圖，根據遮罩圖案25移除半導體基板10暴露出的部分，以形成溝渠10a。在數個實施例 中，利用乾蝕刻方法移除半導體基板10暴露出的部分。在數個實施例中，乾蝕刻方法的蝕刻氣體包含CxFyHz。在數個實施例中，乾蝕刻方法的蝕刻氣體包含C4F6、C4F8、C5F8、C2F4H2、CF3H、CF2H2、任何其他適合的CxFyHz氣體或其組合。
參照第3B及3C圖，移除遮罩圖案25的第一部分25a，以暴露半導體基板10的另一部分。在數個實施例中，薄化遮罩圖案25，以完全移除第一部分25a。在數個實施例中，利用乾蝕刻方法薄化遮罩圖案25。在數個實施例中，乾蝕刻方法的蝕刻氣體包含CxFyHz。在數個實施例中，乾蝕刻方法的蝕刻氣體包含C4F6、C4F8、C5F8、C2F4H2、CF3H、CF2H2、任何其他適合的CxFyHz氣體或其組合。在數個實施例中，當薄化遮罩圖案25時，蝕刻第3B圖的溝渠10a，從而形成深度大於溝渠10a深度的溝渠10b。
參照第3C及3D圖，根據遮罩圖案25的第二部分25b移除半導體基板10的該另一部分及蝕刻溝渠10b，以形成深溝渠10c。在數個實施例中，深溝渠10c的深度大於溝渠10b的深度。在數個實施例中，利用乾蝕刻方法移除半導體基板10的該另一部分或蝕刻溝渠10b。在數個實施例中，乾蝕刻方法的蝕刻氣體包含CxFyHz。在數個實施例中，乾蝕刻方法的蝕刻氣體包含C4F6、C4F8、C5F8、C2F4H2、CF3H、CF2H2、任何其他適合的CxFyHz氣體或其組合。
在數個實施例中，如第3D及2F圖所示，在形成深溝渠10c之後，移除遮罩圖案25的第二部分25b，然後形 成填充材料50於深溝渠10c內。在數個實施例中，如第3D及2F圖所示，於形成填充材料50於深溝渠10c內之前，共形形成保護層40於深溝渠10c內。在數個實施例中，保護層40設置用以在進行後續製程(如濕蝕刻製程)時，保護電子元件，電子元件如CMOS或MEMS。在數個實施例中，保護層40包含氧化物，如氟矽酸鹽玻璃(FSG)、未摻雜矽玻璃(USG)、低介電常數SiOx、高高寬比製程(HARP)或高擊穿(HBD)製程製造的氧化物、四乙氧基矽烷(TEOS)、超級未摻雜矽玻璃(SUSG)或其組合。
本發明實施例又提供一種包含半導體基板及填充材料的深溝渠隔離結構。如第2F圖所示，深溝渠隔離結構包含半導體基板10及填充材料50。
在數個實施例中，半導體基板10包含半導體晶片。在數個實施例中，半導體基板10包含互補金屬氧化物半導體(CMOS)積體電路(IC)、微機電系統(MEMS)、任何其他合適的電子元件或其組合。在數個實施例中，半導體基板10為CMOS基板。在數個實施例中，半導體基板10包含磊晶層(未繪示)位於其中。在數個實施例中，電子元件位於磊晶層上。在數個實施例中，半導體基板10包含通層(未繪示)於半導體基板10上。在數個實施例中，通層包含絕緣材料，例如氧化矽、氮化矽、氮氧化矽或其組合。在數個實施例中，半導體基板10包含元素半導體，包含矽或鍺的結晶、多晶及/或無定形結構；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦； 合金半導體，包含矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或磷砷化鎵銦；任何其他合適的材料；及/或其組合。在數個實施例中，半導體基板10為塊狀矽基板。
在數個實施例中，半導體基板10具有深溝渠10c。深溝渠10c包含第一部分P1及第二部分P2，第二部分P2大致對準且位於第一部分P1上。用詞「大致對準」的意思是第二部分P2在半導體基板10上的垂直投影與第一部分P1在半導體基板10上的垂直投影重疊。在數個實施例中，第一部分P1在半導體基板10上的垂直投影位於第二部分P2在半導體基板10上的垂直投影內。
第二部分P2的一寬度w2大於第一部分P1的一寬度w1。在數個實施例中，第二部分P2的寬度w2大於或等於第一部分P1的寬度w1的兩倍。第二部分P2的一深度d2大於第一部分P1的寬度w1。在數個實施例中，第一部分P1的一深度d1與第一部分P1的寬度w1的比值介於4與10之間。在數個實施例中，第二部分P2的一深度d2與第二部分P2的寬度w2的比值大於或等於0.5，或甚至大於或等於1.0。
在數個實施例中，填充材料50具有一空隙50a位於填充材料50內。在數個實施例中，空隙50a低於半導體基板10的上表面。在數個實施例中，空隙50a位於深溝渠10c的第一部分P1內。在數個實施例中，空隙50a自深溝渠10c的第一部分P1延伸至深溝渠10c的第二部分P2。
在數個實施例中，第2F圖的深溝渠隔離結構為 小晶片的深溝渠隔離結構。在數個實施例中，如第2F至2I圖所示，進行平坦化製程，薄化半導體基板10的底部，以及移除填充材料50，以分離半導體基板10的兩個相鄰的半導體晶片。由於空隙50a低於半導體基板10的上表面，所以在進行平坦化製程之後，不會形成狹縫。因此第1B圖的狹縫50b造成的製程問題也就不會發生。
根據一些實施例，一種形成深溝渠於半導體基板內的方法，包含：形成第一遮罩圖案於半導體基板上，其中第一遮罩圖案具有第一開口暴露半導體基板的一部分；形成第二遮罩圖案於第一遮罩圖案上，其中第二遮罩圖案具有第二開口大致對準第一開口，以暴露半導體基板的此部分，且第二開口的寬度大於第一開口的寬度，以進一步暴露第一遮罩圖案的一部分；以及移除半導體基板的此部分、第一遮罩圖案的此部分及位於第一遮罩圖案的此部分下方的半導體基板的另一部分，以形成此深溝渠。
根據一些實施例，一種形成深溝渠於半導體基板內的方法，包含：形成遮罩圖案於半導體基板上，以暴露半導體基板的一部分，其中遮罩圖案具有第一部分鄰接半導體基板的此部分及第二部分側向鄰接第一部分，第二部分的厚度大於第一部分的厚度；根據遮罩圖案，移除半導體基板的此部分，以形成溝渠；移除遮罩圖案的第一部分，以暴露半導體基板的另一部分；以及根據第二部分移除半導體基板的此另一部分及蝕刻溝渠，以形成此深溝渠。
根據一些實施例，一種深溝渠隔離結構，包含 半導體基板及填充材料。半導體基板具有深溝渠，其中深溝渠包含第一部分及第二部分，第二部分大致對準及位於第一部分上，且第二部分的寬度與深度大於第一部分的寬度。填充材料位於深溝渠內。
以上扼要地提及多種實施例的特徵，因此熟悉此技藝之人士可較好了解本發明的各方面。熟悉此技藝之人士應意識到，為了落實相同的目的及/或達到在此提出的實施例的相同優點，其可輕易使用本發明以做為設計或修改其他製程及結構的基礎。熟悉此技藝之人士亦應了解的是，這些均等的構造不背離本發明之精神及範圍，以及其人可在此進行各種改變、取代、及替代而不背離本發明之精神及範圍。
10‧‧‧半導體基板
10a‧‧‧溝渠
20‧‧‧第一遮罩圖案
30‧‧‧第二遮罩圖案

Claims (1)

  1. 一種形成一深溝渠於一半導體基板內的方法，該方法包含：形成一第一遮罩圖案於該半導體基板上，其中該第一遮罩圖案具有一第一開口暴露該半導體基板的一部分；形成一第二遮罩圖案於該第一遮罩圖案上，其中該第二遮罩圖案具有一第二開口大致對準該第一開口，以暴露該半導體基板的該部分，且該第二開口的一寬度大於該第一開口的一寬度，以進一步暴露該第一遮罩圖案的一部分；以及移除該半導體基板的該部分、該第一遮罩圖案的該部分及位於該第一遮罩圖案的該部分下方的該半導體基板的另一部分，以形成該深溝渠。
TW105133085A 2015-10-14 2016-10-13 形成深溝渠於半導體基板內的方法及深溝渠隔離結構 TWI704598B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/883,545 2015-10-14
US14/883,545 US9659874B2 (en) 2015-10-14 2015-10-14 Method of forming deep trench and deep trench isolation structure

Publications (2)

Publication Number Publication Date
TW201714205A true TW201714205A (zh) 2017-04-16
TWI704598B TWI704598B (zh) 2020-09-11

Family

ID=58524208

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133085A TWI704598B (zh) 2015-10-14 2016-10-13 形成深溝渠於半導體基板內的方法及深溝渠隔離結構

Country Status (3)

Country Link
US (1) US9659874B2 (zh)
CN (1) CN106601673B (zh)
TW (1) TWI704598B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026694B2 (en) 2016-09-30 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor devices with alignment keys
US11121224B2 (en) * 2019-02-08 2021-09-14 Texas Instruments Incorporated Transistor with field plate over tapered trench isolation
CN114420681B (zh) * 2022-01-26 2024-05-07 西安电子科技大学 一种晶圆级可重构Chiplet集成结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365643B1 (ko) * 2000-10-09 2002-12-26 삼성전자 주식회사 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체
WO2003085724A1 (en) * 2002-04-02 2003-10-16 Dow Global Technologies Inc. Tri-layer masking architecture for patterning dual damascene interconnects
JP2004079901A (ja) * 2002-08-21 2004-03-11 Nec Electronics Corp 半導体装置及びその製造方法
DE10240099A1 (de) * 2002-08-30 2004-03-11 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur
US20050236181A1 (en) * 2004-04-24 2005-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Novel ECP method for preventing the formation of voids and contamination in vias
CN101196691B (zh) * 2006-12-05 2010-04-21 中芯国际集成电路制造(上海)有限公司 改善通孔金属连接缺陷的方法
US7955964B2 (en) * 2008-05-14 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dishing-free gap-filling with multiple CMPs
US8614145B2 (en) * 2011-12-14 2013-12-24 Sematech, Inc. Through substrate via formation processing using sacrificial material
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method
US9589890B2 (en) * 2015-07-20 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for interconnect scheme

Also Published As

Publication number Publication date
US20170110409A1 (en) 2017-04-20
CN106601673A (zh) 2017-04-26
TWI704598B (zh) 2020-09-11
US9659874B2 (en) 2017-05-23
CN106601673B (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
US10347729B2 (en) Device for improving performance through gate cut last process
US8043973B2 (en) Mask overhang reduction or elimination after substrate etch
US9130017B2 (en) Methods for forming interconnect structures of integrated circuits
US8946078B2 (en) Method of forming trench in semiconductor substrate
TW201926436A (zh) 製造半導體裝置的方法及其結構
US9666534B2 (en) Semiconductor interconnect structure and manufacturing method thereof
US8124537B2 (en) Method for etching integrated circuit structure
US20190131131A1 (en) Method of forming funnel-like opening for semiconductor device structure
CN108447820B (zh) 具无倒角通孔多图型化的装置及形成无倒角通孔的方法
US20170170024A1 (en) Method for forming semiconductor device structure
TWI704598B (zh) 形成深溝渠於半導體基板內的方法及深溝渠隔離結構
JP2008218999A (ja) 半導体装置の製造方法
CN108666263B (zh) 接触孔的制造方法
US9805934B2 (en) Formation of contact/via hole with self-alignment
TWI633625B (zh) 使用間隔物蝕刻溝槽形成柵欄導體
US10008408B2 (en) Devices and methods of forming asymmetric line/space with barrierless metallization
JP6308067B2 (ja) 半導体装置の製造方法
US12074059B2 (en) Semiconductor arrangement and method of making
US20230154753A1 (en) Patterned Semiconductor Device and Method
US10211096B1 (en) Semiconductor product and fabrication process
CN115775728A (zh) 制造半导体装置和图案化半导体结构的方法
CN115841941A (zh) 一种半导体结构的形成方法
CN104157600A (zh) 浅沟槽结构的制备方法
CN111725137A (zh) 一种半导体器件的形成方法
JP2010093158A (ja) 半導体装置の製造方法