JP5197017B2 - ２枚のウェハのアセンブリによって得られる構造体をトリミングする方法 - Google Patents
２枚のウェハのアセンブリによって得られる構造体をトリミングする方法 Download PDFInfo
- Publication number
- JP5197017B2 JP5197017B2 JP2007548879A JP2007548879A JP5197017B2 JP 5197017 B2 JP5197017 B2 JP 5197017B2 JP 2007548879 A JP2007548879 A JP 2007548879A JP 2007548879 A JP2007548879 A JP 2007548879A JP 5197017 B2 JP5197017 B2 JP 5197017B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- chemical etching
- pedestal
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 71
- 238000009966 trimming Methods 0.000 title claims description 15
- 235000012431 wafers Nutrition 0.000 title description 153
- 239000010410 layer Substances 0.000 claims description 61
- 238000003486 chemical etching Methods 0.000 claims description 41
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000011241 protective layer Substances 0.000 claims description 30
- 239000000126 substance Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 claims description 2
- 229910003465 moissanite Inorganic materials 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 33
- 238000005530 etching Methods 0.000 description 16
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 16
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 238000000227 grinding Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 229910052786 argon Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 238000003754 machining Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000033444 hydroxylation Effects 0.000 description 1
- 238000005805 hydroxylation reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003134 recirculating effect Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Micromachines (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Bending Of Plates, Rods, And Pipes (AREA)
- Connection Of Plates (AREA)
- Surface Treatment Of Glass (AREA)
Description
本発明は、２枚のウェハのアセンブリによって得られる構造をトリミングする方法に関する。特に、半導体構造、例えばＢＳＯＩ構造に関している。
今日、マイクロエレクトロニクスの分野では、完全に若しくは部分的に加工されている場合のある半導体材料から作られた２枚のウェハのアセンブリによって、構造数の増加が得られている。例えば、ＢＳＯＩ構造（Ｂｏｎｄｅｄ Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）を作るために、２枚のシリコンウェハが分子接合によってアセンブリされる。より正確には、このアセンブリは、表面の前処理ステップと、接触ステップと、例えば１１００℃で２時間の、熱処理ステップと、を備える。次いで、２枚のウェハのうちの少なくとも一方は、グラインディング及び／又は機械的−化学的研磨によって薄くされる。
図１Ａ〜１Ｃは、ＢＳＯＩ構造を製造するための伝統的な方法を示している。
図１Ａは、第１のシリコンウェハ１と第２のシリコンウェハ２とが接触されるステップを示している。ウェハ２の接触面は、ウェハ２上に形成されたシリコン酸化物の層３からなる自由面である。このシリコン酸化物の層は、通常０．３μｍ〜３μｍの厚みを有している。図１Ｂは、ダイレクトボンディングステップの間の２つのウェハ１及び２を示している。図１Ｃは、ウェハ１が薄くされ、厚さが例えば５μｍ〜１００μｍにある、薄い層４を設けた後に得られた構造体を示している。
アセンブリされたシリコンウェハは、標準的な寸法（直径１００、１２５、１５０、２００、又は３００ｍｍ）のウェハ、又は他のいずれかの寸法のウェハである。これらウェハは、図１Ａ〜１Ｃに（寸法に関係なく）示すように端部を面取りされており、ＢＳＯＩ構造体上の部品の製造方法中に生じる傾向のある損壊の問題を回避している。
ウェハの端部のこれら面取りは、薄層の周縁領域を存在させ、この薄層は支持基板に結合されていない。この周縁領域は、偶発的に損壊する傾向にあり、望ましくない破片又は粒状物で構造体を汚染するので除去されなければならない。
この問題を克服するために、トリミングステップが行われ、薄層の周縁領域が除去されている。トリミングステップは、通常機械的に行われている。図２は、得られた構造体を示しており、薄層５は結合していない周縁領域をもはや有していない。
トリミングステップは、支持ウェハに取り付けられたウェハの端部を薄くするように機械的に機械加工することからなっていても良い。しかし、下部のウェハ（又は支持ウェハ）に接触することなく、若しくは下部のウェハを損傷することなく、構造体の上部ウェハ（すなわち薄化されるウェハ）を機械加工するのは困難である。実際に、２つの結合されたウェハの間の境界は非常に精密であり、この境界において機械加工を安全に停止するのは不可能である。
この問題を克服するために、特許文献１は、最初のステップとして機械的薄化を行い、続いて化学的薄化を行って境界に到達することを提案している。しかし、これら２つのステップの間において、ウェハの端部は壊れやすく、取り扱いを特に困難にしている。
別の可能性は、特許文献２に示されるように、下部の支持ウェハの少しの厚みを機械加工するポイントまで、構造体の上部ウェハの端部を機械加工することからなっている。しかし、この機械加工は、荒さ及び粒状汚染物のレベルがマイクロエレクトロニクスの分野と常に同等であるとはいえないような表面仕上げしか提供しない。したがって、機械加工された端部に手を加え、例えば機械的―化学的研磨によって表面仕上げを改良する必要がある。
特開平１１−０６７７０１号公報
国際公開第９６／１７３７７号パンフレット
本発明は、従来技術の欠点を克服することを可能とする。
本発明においては、面取りによって好適なトリミングを得るために、上部ウェハ及び／又は下部ウェハが使用されている。エッチング溶液は、積層された構造体の上部ウェハを侵食するために選択されている。この化学的侵食は、構造体の上部ウェハの結合されていない部分全体に均一に行うことができるか、又は主に将来の薄層のレベルに局所的に行うことができる。
本発明の目的は、第１のウェハを第２のウェハ上に接触面によって結合し、第１の平板を薄化することによって得られた構造体をトリミングする方法であり、この方法では、少なくとも第１のウェハ又は第２のウェハが面取りされ、よって第１のウェハの接触面の端部が露出され、トリミングは第１のウェハになされ、この方法は、以下のステップを備えることを特徴としている。
ａ）ステップｂ）を行うことを可能とするために、第１のウェハに対して十分なステップｂ）の一部分である化学的エッチングに対して、耐性を有するウェハの中から第２のウェハを選択するステップ。
ｂ）第２のウェハに第１のウェハを結合した後に、第１のウェハの端部の化学的エッチングを行い、第２のウェハの接触面上に全体的に載置されているとともに、第１のウェハの残りの部分を支持するペデスタルを第１のウェハに形成するステップ。
ｃ）第１のウェハを、ペデスタルにちょうど到達し、侵食するまで第１のウェハを薄化し、第１のウェハの薄い部分を設けるステップ。
ａ）ステップｂ）を行うことを可能とするために、第１のウェハに対して十分なステップｂ）の一部分である化学的エッチングに対して、耐性を有するウェハの中から第２のウェハを選択するステップ。
ｂ）第２のウェハに第１のウェハを結合した後に、第１のウェハの端部の化学的エッチングを行い、第２のウェハの接触面上に全体的に載置されているとともに、第１のウェハの残りの部分を支持するペデスタルを第１のウェハに形成するステップ。
ｃ）第１のウェハを、ペデスタルにちょうど到達し、侵食するまで第１のウェハを薄化し、第１のウェハの薄い部分を設けるステップ。
本発明の方法によって、ウェハの寸法に対して得られる最も少ないトリミングが可能となる。（ステップ（ｂ）に関する）トリミング操作そのものが、化学的エッチング操作であって、機械的な操作ではない。また、本発明の方法は、所定のステップが除去されているので、従来技術に知られている方法より簡単である。
第１の実施形態においては、選択のステップは、表面が第１のウェハの表面の材料とは異なる材料から作られており、第２のウェハに対して第１のウェハの選択的な化学的エッチングを可能とするウェハを、第２のウェハとして選択することから成っている。この場合、第１のウェハ（又は、少なくともその表面）がシリコンから成っているならば、第２のウェハは、例えばクオーツ、ＳｉＣ、サファイア、又は置換されたシリコン（ドープされるかまたは再結合されて、例えばＳｉＧｅを形成している）からなるウェハの中から選択することができる。
第２の実施形態においては、選択のステップは、前記化学的侵食を停止する手段を形成する少なくとも１つの材料からなる層を有するウェハを第２のウェハとして選択することから成っている。第１のウェハ及び第２のウェハがシリコンから成っている場合、停止手段を形成する層は、ＳｉＯ２又はＳｉ３Ｎ４の層とすることができる。
第３の実施形態においては、第１のウェハの接触面は、ペデスタルを形成するための化学的エッチングからの保護の層を有し、この保護層は、ペデスタルの形成を妨げないように配置されている。この保護層は、最初は第１のウェハを覆う層とすることができ、よってこの方法は、ペデスタルを形成するための化学的エッチングのステップの前に、アクセスできる保護層の一部分の化学的エッチングを備えている。
この第３の実施形態においては、第２のウェハもまた、ペデスタルを形成するための化学的エッチングに対する保護のための層によって覆うことができる。第１及び第２のウェハの保護層が同じ材料から成っている場合には、より厚い保護層が第２のウェハのために選択される。第１のウェハ及び第２のウェハの保護層が異なる材料から成っている場合には、第１のウェハの保護層の材料よりゆっくりとエッチングされる材料が第２のウェハに対して選択される。例えば、２つのウェハがシリコンからなっている場合には、我々は第１のウェハの保護層として、堆積された（ｄｅｐｏｓｉｔｅｄ）酸化物を選択し、第２のウェハの保護層として、熱処理された酸化物を選択する。
第１のウェハは、分子的結合技術によって第２のウェハに結合される。この場合、第１のウェハと第２のウェハとの間の結合エネルギーは、第１のウェハの結合境界部における横方向の化学的エッチングの所定の幅を得るために考慮されることができる。変型体として、結合は接着剤を使用して達成することができる。
本方法の第４の実施形態においては、選択のステップは、第１のウェハを第２のウェハに結合させる接着剤の層を受容することができるウェハを第２のウェハとして選択することからなり、接着剤の層は、化学的エッチングを停止する手段として作用する。
本方法の第５の実施形態においては、第１のウェハは、ペデスタルを形成するための化学的エッチングに対する保護層を有しており、よって、この方法は、ペデスタルを形成するための化学的エッチングに先立って、将来のペデスタルのレベルにある保護層の一部分を除去するための化学的エッチングのステップを備えている。第２のウェハが保護層を有している場合には、この層の一部分を除去するための化学的エッチングをもまた含むことができ、結合されている境界の両側に延在するペデスタルを生成することを可能としている。
第１のウェハは、（グラインディングのような）機械的手段を使用して、化学的エッチングによって、リフトオフによって、ドライエッチングによって、第１のウェハの内側の壊れやすい領域における破砕によって、又はこれら技術の組み合わせによって薄化することができる。
添付の図面を参照した、限定されるわけではない例示の方法によって提供される以下の記載を読んだ後に、本発明はより簡単に理解することができ、他の利点及び特定の特徴がより明らかとなるであろう。
図３ａ〜３ｃは、本発明の第１の実施形態を示す断面図である。
図３Ａは、互いに接触面で結合された第１のウェハ１１と第２のウェハ１２とのアセンブリを示している。ウェハ１１はシリコンウェハである。ウェハ１２は、シリコン酸化物１４の層で覆われたシリコンウェハ１３である。結合は、当業者には良く知られている分子接合技術を使用して行われている。接合は、例えば室温において行われ、次いで、例えば９００℃〜１２００℃で２時間の熱処理によって強化されている。熱処理の雰囲気は、２％の酸素を含むアルゴン（すなわち、容積比で９８％のアルゴンと２％の酸素）とすることができる。
シリコンのウェハ１１は次に、例えば１０％に希釈されたフッ酸（ＨＦ）によって、自然酸化膜を除去するために脱酸を施され、次いで、例えばＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）又は水酸化カリウムで化学エッチングを施される。また、選択的ドライエッチングを行うことも可能である。ウェハ１１のすべての自由面、特に図３Ａに１５で示される面取り領域は、この化学的エッチングを経る。化学的エッチングは、２枚のウェハの接触面においてペデスタル１６を得るように行われ、ペデスタルは第２のウェハ１２上に完全に載っている（図３Ｂ参照）。結合が十分に強い場合には、ペデスタルの幅は２枚のウェハの結合領域にほぼ対応する。後述するように、結合が弱ければ弱いほど、ペデスタルの幅は狭くなる。ペデスタルは、厚み約８０μｍのウェハ１１の化学的エッチングによって得ることができる。化学的エッチング材としてＴＭＡＨが使用される場合には、２５％に希釈されたＴＭＡＨを、８０℃の温度で４時間使用することができる。このエッチング液は、高度に選択性である（シリコンと二酸化シリコンとの間では１０００以上）という利点を有しており、よってウェハ１２の酸化層１４を非常に軽くしかエッチングしない。
いったんペデスタルが得られると、化学的エッチングによってすでにわずかに薄くされているシリコンウェハ１１は、例えば機械的作用によって、その自由面を薄化される。このために、高速グラインディング方法を、例えば約５０μｍ（参考番号３２５）の粒度のグラインディングホィールを用いて使用することができる。このグラインディングは、例えば、約８μｍ（参考番号２０００）、若しくはより細かい粒度を有するグラインディングホィールによる、薄化されたウェハのグラインディングからなる精密グラインディングによって完成される。このステップによって、前のグラインディング作業中に加工硬化された領域をできるだけ多く除去することができる。エッチングのステップは、ペデスタルに到達するまで行われる。
最終研磨のステップは、例えばエピタキシーと同等の表面仕上げを作成するために実施することができる。このような表面仕上げは、当業者には“エピレディ（ｅｐｉ−ｒｅａｄｙ）”と呼ばれている。
エッチング作業後に残っている厚みは、問題となっている用途に対して必要とされる厚みによって決められている。したがって、化学的エッチング液によってエッチングされたウェハ１１の厚みもまた、薄層１７の望ましい厚みによって決められている（図３Ｃ参照）。有利には、ペデスタルは、高速グラインディングステップの後に、薄層１７の厚みより大きな厚みを有する。このようにすると、得られたＳＯＩ構造体の端部が清浄で良好に形成されることがわかる。
この例の１つの変型態様においては、第１のウェハはゲルマニウム製とすることができ、第２のウェハは、酸化されていてもいなくても良いが、シリコン製とすることができる。７０℃に加熱された過酸化水素水（Ｈ２Ｏ２）を使用したエッチングは、ゲルマニウムをエッチングすることを可能とし、（例えば６０μｍ高さの）ペデスタルを形成することができる。このエッチングは、シリコンからなる第２のウェハにはなんらの影響ももたらすことはない。よって、薄化によってＳＧＯＩ構造体を得ることができ、このＳＧＯＩ構造体は、例えば、１０〜４０μｍ厚みのゲルマニウムの薄層を備えている。
図４Ａ〜４Ｄは、本発明の方法の第２の実施形態を示す断面図である。
図４Ａは、接触面を介して互いに結合された第１のウェハ２１と第２のウェハ２２とのアセンブリを示している。ウェハ２１はシリコン酸化物層２４で覆われたシリコンウェハ２３である。ウェハ２２もまたシリコン酸化物層２６で覆われたシリコンウェハ２５である。シリコン酸化物層２４及び２６は、どちらも熱処理された酸化物であるか、又はともに堆積された酸化物であるが、酸化物層２４の厚みは酸化物層２６の厚みより薄い。ウェハ２１及び２２は、室温において分子接合技術を使用して結合されている。接合は、例えば９００〜１２００℃、２時間の熱処理によって強化されている。熱処理の雰囲気は、２％の酸素を有するアルゴン（体積比で９８％アルゴン及び２％酸素）とすることができる。
次いで、第１の化学的エッチングの作業が、第１のウェハ２１の自由面を脱酸するために行われる。１０％に希釈されたフッ酸（ＨＦ）を使用することができる。我々は図４Ｂに示す構造を得ることができ、図４Ｂは、ウェハ２１の面取りされた領域を含む自由端が脱酸されていることを示している。
次いで、例えば２５％に希釈されたＴＭＡＨを使用した第２の化学的エッチングが行われ、ウェハ２３のシリコンの厚みを減少させる。シリコンウェハ２３のすべての自由面、特に下部面取り領域２７は、この化学的エッチングを施される。化学的エッチングは、ウェハ２１と２２との接触面におけるペデスタルの部分２８を得るように行われ、この部分２８は、残っている酸化物層２４によって第２のウェハ２２上に完全に載っている（図４Ｃ参照）。これは、シリコン２３の、例えば８０μｍの厚みの化学的エッチングによって得ることもできる。化学的エッチング液としてＴＭＡＨが使用される場合には、エッチング液は８０℃の温度とすることができ、エッチングは４時間続けることができる。
次のステップは、既に部分的に、化学的に薄化されたシリコンウェハ２３の薄化で構成されている。このために、このウェハの内部に壊れやすい領域を設けることができ、例えばこれは、結合に先立って、アセンブリされる面にガス（例えば水素）をインプラントすることによって行われる。この埋設された壊れやすい領域は、次いで、例えば熱処理によって及び／又は機械的に、破壊される。
既に示したように、最初に薄化されたウェハの自由面は、次いで研磨され、“エピレディ”表面仕上げを得ることができる。図４Ｄは得られた構造体を示しており、参照符号２９は、第１のウェハの薄い部分を示している。
また、薄化は、化学的エッチング若しくはドライエッチング（イオン化、活性イオン化など）、又は“リフトオフ”技術から選択された様々な別の技術によって得ることもできる。
図５Ａ〜５Ｃは、本発明の方法の第３の実施形態を示す断面図である。
図５Ａは、接触面を介して互いに結合された第１のウェハ５１と第２のウェハ５２とのアセンブリを示している。ウェハ５１は、例えばシリコン製の支持部材５３を備え、この支持部材は犠牲層５４及び薄層５５を続いて支持している。薄層５５がシリコン製である場合は、犠牲層５４は多孔性シリコン製とすることができる。ウェハ５２は、シリコン酸化物５７からなる保護層によって覆われたシリコンウェハ５６である。ウェハ５１及び５２は、室温において分子接合技術によって互いに結合されており、薄層５５は、保護層５７と接触している。
図５Ｂは、ペデスタルを形成するように設計された化学的エッチングの後に得られた構造体を示している。ウェハ５１を形成しているすべての要素はエッチングされている。この図は、いまや第１のウェハ５１のペデスタルが、第２のウェハ５２の接触面上に全体的に載っていることを示している。
次いで、我々は選択的に犠牲層５４をエッチングすることによって、リフトオフ技術による第１のウェハのエッチングを行う。層５４が多孔性シリコンで、薄層５５がシリコンで作られている場合には、犠牲層５４のエッチングは、水、フッ酸、及び過酸化水素水の混合物によって得ることができる。我々は、図５Ｃに示す構造体を得、この構造体においては、薄層５５は、例えば機械的により薄くすることができる。
ペデスタルを得るために使用される化学的エッチング液（例えば２５％のＴＭＡＨ液）の温度は、（例えばシリコン製の）第１のウェハのエッチング速度を変更するために変更することができる。図６は、エッチング温度Ｔによる、ＴＭＡＨによるシリコンのエッチング速度Ｖの比率を示している。
温度には関係なく、液のエッチング速度は、エッチング液の濃度を変化させる場合に変更することができる。同様に、このエッチング液を使用する様々な態様によって、エッチング速度を変更することができる（例えば、エッチング浴中の液の大部分を再循環すること、若しくはほとんど再循環しないこと、メガソニックの使用）。
除去されるシリコンの寸法（既に述べた例においては８０μｍ）は、数１０マイクロメータから数１００マイクロメータまで変化させることができる。この除去によって達成される最小寸法は、有利なことに、薄い部分（又は薄層）を形成する目的のウェハのうちの１枚の高速エッチング後に達成されるべき寸法の近傍の寸法である。例えば、得られるべき薄層が２０μｍである場合には、除去されるべき寸法は５０μｍとすることができる。少なくとも、微細薄化作業は、ペデスタルに到達する前に行われる。
分子接合による結合の場合には、分子接合の強化に使用される熱処理の温度は、非常に広い範囲、例えば１００℃以上とすることができる。様々な表面洗浄技術を接合に先立って使用することができる。これは、表面の化学的調製、プラズマ、ＵＶ、オゾン、又は可能ならばこれらの組み合わせを介した表面の活性化である。また、接合は不完全真空状態で行うことができる。
結合境界におけるエッチング液の横方向の浸入は、２枚のウェハの接合エネルギーを調整することによって調整することができる。低いエネルギーは、結合境界におけるエッチング液の大幅な浸入を生じ、よって化学的エッチングによる、より多くのトリミングを必要とする。このようにして得られる薄層は、より小さい直径を有している。よって、接合エネルギーは、トリミングの幅を制御する手段として使用されている。
さらに、保護層（以前の例においては酸化物）の特性は変更することができ、エッチング液は横方向のエッチングを行うために適用することができる。
また、これらエッチング法は、保護層をエッチングするために、及び／又はペデスタルを生成するために選択することができ、問題となっている用途に対して必要とされる特定のウェハの端部を得ることができる。
図７Ａ〜７Ｃは、本発明の方法の第５の実施形態を示す断面図である。これら図は、図４Ｂ〜４Ｄと比較されるべきものである。図７Ａの場合には、第１のウェハ３１と第２のウェハ３２と（ともに、例えば当初はシリコン酸化物層で覆われたシリコンウェハ）の間の結合エネルギーを低下することによって、図４Ｂの構造体に対するより重要である、化学的エッチングによる保護層（この例においては酸化物層）の横方向のエッチングを可能にしている。この方法の残りの部分は、第２の実施形態と同一である。図７Ｂには、第２の化学的エッチング後に得られるペデスタルの部分２８が示されている。図７Ｃには、第１のウェハの薄化された部分３９が示されている。
本発明の方法の第５の実施形態は、第１のウェハの保護層（酸化物層）を局所的にのみ、例えば結合境界に隣接する部分のみを除去することからなっている。これは図８に示すとおりである。この図は、接触面において互いに結合された第１のウェハ４１と第２のウェハ４２とを備える、アセンブルされた構造体の断面図である。ウェハ４１は、酸化物の層４４で覆われたシリコンウェハ４３である。ウェハ４２は、酸化物の層４６で覆われたシリコンウェハ４５である。
ウェハ４１の酸化物の層４４は、結合境界に隣接する部分のみを除去されており、局所的な浸入領域が第２の化学的エッチング（シリコン４３の化学的エッチング）のために生成されるのを可能としている。また、層４４の開口領域に対向する層４６の部分を局所的に開口することも可能であり、すなわち、結合境界の両側を開口することが可能である。これは、図９に示されているとおりである。計算された時間、１０％のフッ酸溶液中に側面浸漬することによって、保護酸化物層は除去される。よって、得られる構造体は、例えば機械的なエッチングステップに移行することができる。
本発明の方法は、数１０マイクロメータ若しくは数１００マイクロメータの厚みまでの非常に薄い表面フィルム厚みを有するシリコンオンインシュレータ（ＳＯＩ）タイプの積層構造体の生成に好適である。
本発明の方法は、シリコンウェハに対して、また同様に、他の半導体（ゲルマニウム、ＩＩＩ−Ｖ族半導体など）に対して、絶縁材料（ガラス、クオーツ、セラミックなど）に対して、圧電材料（リチウムニオベート、リチウムタンタレートなど）に対して、使用することができる。
１１、２１、３１、４１・・・第１のウェハ
１２、２２、３２、４２・・・第２のウェハ
１４、２６・・・層
１６・・・ペデスタル
１７、５５・・・薄層
２４、３４、４４、４６・・・保護層
２７・・・面取り領域
５３・・・支持体
５４・・・犠牲層
１２、２２、３２、４２・・・第２のウェハ
１４、２６・・・層
１６・・・ペデスタル
１７、５５・・・薄層
２４、３４、４４、４６・・・保護層
２７・・・面取り領域
５３・・・支持体
５４・・・犠牲層
Claims (17)
- 第１のウェハ（１１、２１、３１、４１）を接触面によって第２のウェハ（１２、２２、３２、４２）上に結合し、前記第１のウェハを薄化することによって得られる構造体をトリミングする方法において、
前記第１のウェハ又は前記第２のウェハの少なくともどちらかは面取りされ、よって前記第１のウェハの前記接触面の端部を露出させ、
前記トリミングは前記第１のウェハに関している方法であって、
前記方法は、
ａ）ステップｂ）を行うことを可能とするために、前記第１のウェハ（１１、２１、３１、４１）に対して十分な、ステップｂ）において計画された化学的エッチングに対する耐性を有するウェハの中から前記第２のウェハを選択するステップと、
ｂ）前記第２のウェハに前記第１のウェハを結合した後に、前記第１のウェハと前記第２のウェハとの結合境界で前記第１のウェハの横方向への化学的エッチングを行い、前記第２のウェハの接触面の上に全体的に載置されるペデスタルであって、前記第１のウェハの残りの部分を支持すると共に前記第２のウェハの各側面に対して凹んでいる前記ペデスタルを前記第１のウェハに形成するステップと、
ｃ）前記ペデスタルにちょうど到達し、侵食するまで前記第１のウェハを薄化して前記第１のウェハの薄化された部分を提供するステップと、
を備えることを特徴とする方法。 - 前記選択するステップは、表面が前記第１のウェハの表面の材料とは異なる材料から作られており、前記第２のウェハに対する、前記第１のウェハの選択的な化学的エッチングを可能とするウェハを、前記第２のウェハとして選択することから成ることを特徴とする請求項１に記載の方法。
- 前記第１のウェハ、又は、少なくともその表面はシリコンから成っており、前記第２のウェハは、クオーツ、ＳｉＣ、サファイア、又は置換されたシリコンからなるウェハの中から選択されていることを特徴とする請求項２に記載の方法。
- 前記選択するステップは、前記化学的エッチングを停止する手段を形成する少なくとも１つの材料からなる層（１４、２６）を有するウェハ（１２、２２、３２、４２）を、前記第２のウェハとして選択することから成ることを特徴とする請求項１に記載の方法。
- 前記第１のウェハ及び前記第２のウェハは、シリコンから成っており、前記停止手段を形成する材料の層は、ＳｉＯ２又はＳｉ３Ｎ４の層であることを特徴とする請求項４に記載の方法。
- 前記第１のウェハ（２１、３１、４１）の接触面は、前記ペデスタルを形成するための化学エッチングに対して保護する層（２４、３４、４４）を有し、該保護層は、前記ペデスタルの形成を妨げないように配置されていることを特徴とする請求項１に記載の方法。
- 前記保護層（２４、３４、４４）は、当初は前記第１のウェハ（２１、３１、４１）の表面を覆う層であり、前記方法は、前記ペデスタルを形成するための前記化学的エッチングのステップに先立って、前記保護層のアクセスできる部分の化学的エッチングのステップを備えていることを特徴とする請求項６に記載の方法。
- 前記第２のウェハの前記化学的エッチングを停止するための手段を形成する少なくとも１つの材料からなる層及び前記第１のウェハの保護層は事実上同一であり、前記第２のウェハの前記層は、前記第１のウェハの前記保護層より厚いことを特徴とする請求項４及び７に記載の方法を組み合わせた方法。
- 前記第２のウェハの前記化学的エッチングを停止するための手段を形成する少なくとも１つの材料からなる層及び前記第１のウェハの保護層は事実上異なっており、前記ステップｂ）において、前記第２のウェハの前記層は、前記第１のウェハの前記保護層よりゆっくりとエッチングされることを特徴とする請求項４及び７に記載の方法を組み合わせた方法。
- 前記第１のウェハ（１１、２１、３１、４１）は、分子接合技術によって前記第２のウェハ（１２、２２、３２、４２）上に結合されていることを特徴とする請求項１〜９のいずれか一項に記載の方法。
- 前記第１のウェハと前記第２のウェハとの間の結合エネルギーは、前記第１のウェハの前記結合境界部における横方向の化学的エッチングの所定の幅を得るために考慮されることを特徴とする請求項１０に記載の方法。
- 前記第１のウェハは、接着剤の層によって前記第２のウェハ上に結合されていることを特徴とする請求項１に記載の方法。
- 前記接着剤の層は、前記化学的エッチングを停止する手段として作用することを特徴とする請求項１２に記載の方法。
- 前記第１のウェハ（４１）は、前記ペデスタルを形成するための前記化学的エッチングに対する保護層（４４）を有し、前記方法は、前記ペデスタルを形成するための前記化学的エッチングに先立って、将来の前記ペデスタルのレベルにある前記保護層の一部を除去するための化学的エッチングのステップを備えていることを特徴とする請求項１に記載の方法。
- 前記第２のウェハ（４２）もまた、前記ペデスタルを形成するための前記化学的エッチングに対する保護層（４６）を有し、前記第１のウェハの前記保護層を除去するための化学的エッチングのステップはまた、前記第２のウェハの前記ペデスタルの延長部を生成するために将来の前記ペデスタルのレベルにある前記第２のウェハの前記保護層の一部をも除去することを特徴とする請求項１４に記載の方法。
- 前記第１のウェハのトリミングは、機械的手段及び／又は化学的エッチング及び／又はリフトオフ及び／又はドライエッチング手段及び／又は前記第１のウェハの埋設された壊れやすい領域の破砕によって達成されることを特徴とする請求項１〜１５のいずれか一項に記載の方法。
- 前記薄化ステップの後に、研磨ステップが含まれることを特徴とする請求項１〜１６のいずれか一項に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0413979 | 2004-12-28 | ||
| FR0413979A FR2880184B1 (fr) | 2004-12-28 | 2004-12-28 | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
| PCT/FR2005/051128 WO2006070160A1 (fr) | 2004-12-28 | 2005-12-22 | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008526038A JP2008526038A (ja) | 2008-07-17 |
| JP5197017B2 true JP5197017B2 (ja) | 2013-05-15 |
Family
ID=34953374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007548879A Active JP5197017B2 (ja) | 2004-12-28 | 2005-12-22 | ２枚のウェハのアセンブリによって得られる構造体をトリミングする方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US8329048B2 (ja) |
| EP (1) | EP1831923B1 (ja) |
| JP (1) | JP5197017B2 (ja) |
| KR (1) | KR101291086B1 (ja) |
| CN (1) | CN101084577B (ja) |
| FR (1) | FR2880184B1 (ja) |
| SG (1) | SG159493A1 (ja) |
| WO (1) | WO2006070160A1 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2880184B1 (fr) * | 2004-12-28 | 2007-03-30 | Commissariat Energie Atomique | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
| WO2008029607A1 (en) * | 2006-09-07 | 2008-03-13 | Nec Electronics Corporation | Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device |
| FR2935536B1 (fr) * | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
| JP5244650B2 (ja) * | 2009-02-26 | 2013-07-24 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US8476165B2 (en) * | 2009-04-01 | 2013-07-02 | Tokyo Electron Limited | Method for thinning a bonding wafer |
| WO2011003366A1 (zh) * | 2009-07-10 | 2011-01-13 | 上海新傲科技股份有限公司 | 一种形成带有绝缘埋层的衬底的方法 |
| FR2954585B1 (fr) * | 2009-12-23 | 2012-03-02 | Soitec Silicon Insulator Technologies | Procede de realisation d'une heterostructure avec minimisation de contrainte |
| FR2956822A1 (fr) * | 2010-02-26 | 2011-09-02 | Soitec Silicon On Insulator Technologies | Procede d'elimination de fragments de materiau presents sur la surface d'une structure multicouche |
| FR2957190B1 (fr) * | 2010-03-02 | 2012-04-27 | Soitec Silicon On Insulator | Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques. |
| FR2967295B1 (fr) * | 2010-11-05 | 2013-01-11 | Soitec Silicon On Insulator | Procédé de traitement d'une structure multicouche |
| US20120129318A1 (en) * | 2010-11-24 | 2012-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Atmospheric pressure plasma etching apparatus and method for manufacturing soi substrate |
| FR2969373B1 (fr) * | 2010-12-20 | 2013-07-19 | St Microelectronics Crolles 2 | Procede d'assemblage de deux plaques et dispositif correspondant |
| JP2013008915A (ja) * | 2011-06-27 | 2013-01-10 | Toshiba Corp | 基板加工方法及び基板加工装置 |
| JP5946260B2 (ja) * | 2011-11-08 | 2016-07-06 | 株式会社ディスコ | ウエーハの加工方法 |
| JP5978764B2 (ja) | 2012-05-24 | 2016-08-24 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| CN104662652B (zh) * | 2012-06-12 | 2016-12-28 | 埃里希·塔尔纳 | 衬底‑产品衬底‑组合以及用于制造衬底‑产品衬底‑组合的设备和方法 |
| US9064770B2 (en) * | 2012-07-17 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for minimizing edge peeling in the manufacturing of BSI chips |
| JP5862521B2 (ja) * | 2012-09-03 | 2016-02-16 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| FR2995444B1 (fr) * | 2012-09-10 | 2016-11-25 | Soitec Silicon On Insulator | Procede de detachement d'une couche |
| CN104658927B (zh) * | 2013-11-19 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体晶片的键合减薄优化方法 |
| CN104733300B (zh) * | 2013-12-23 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 一种键合晶片的减薄方法 |
| FR3036223B1 (fr) * | 2015-05-11 | 2018-05-25 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de collage direct de substrats avec amincissement des bords d'au moins un des deux substrats |
| US10134577B2 (en) * | 2015-05-21 | 2018-11-20 | Globalfoundries Inc. | Edge trim processes and resultant structures |
| JP6380245B2 (ja) * | 2015-06-15 | 2018-08-29 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| CN105023839A (zh) * | 2015-07-15 | 2015-11-04 | 中国电子科技集团公司第四十六研究所 | 一种制作双层结构硅片的方法 |
| US10867836B2 (en) * | 2016-05-02 | 2020-12-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer stack and fabrication method thereof |
| US10204893B2 (en) | 2016-05-19 | 2019-02-12 | Invensas Bonding Technologies, Inc. | Stacked dies and methods for forming bonded structures |
| JP6202505B1 (ja) * | 2016-06-17 | 2017-09-27 | 株式会社アイカムス・ラボ | 細胞培養装置 |
| US20180019169A1 (en) * | 2016-07-12 | 2018-01-18 | QMAT, Inc. | Backing substrate stabilizing donor substrate for implant or reclamation |
| US10580823B2 (en) | 2017-05-03 | 2020-03-03 | United Microelectronics Corp. | Wafer level packaging method |
| US10879212B2 (en) * | 2017-05-11 | 2020-12-29 | Invensas Bonding Technologies, Inc. | Processed stacked dies |
| FR3076393A1 (fr) * | 2017-12-28 | 2019-07-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de transfert d'une couche utile |
| DE102018111200A1 (de) | 2018-05-09 | 2019-11-14 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung eines wenigstens teilweise gehäusten Halbleiterwafers |
| US11276676B2 (en) | 2018-05-15 | 2022-03-15 | Invensas Bonding Technologies, Inc. | Stacked devices and methods of fabrication |
| US11158606B2 (en) | 2018-07-06 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Molded direct bonded and interconnected stack |
| US20200075533A1 (en) | 2018-08-29 | 2020-03-05 | Invensas Bonding Technologies, Inc. | Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes |
| FR3085957B1 (fr) | 2018-09-14 | 2021-01-29 | Commissariat Energie Atomique | Procede de collage temporaire avec adhesif thermoplastique incorporant une couronne rigide |
| CN110943066A (zh) * | 2018-09-21 | 2020-03-31 | 联华电子股份有限公司 | 具有高电阻晶片的半导体结构及高电阻晶片的接合方法 |
| WO2020150159A1 (en) | 2019-01-14 | 2020-07-23 | Invensas Bonding Technologies, Inc. | Bonded structures |
| US11296053B2 (en) | 2019-06-26 | 2022-04-05 | Invensas Bonding Technologies, Inc. | Direct bonded stack structures for increased reliability and improved yield in microelectronics |
| US11923205B2 (en) * | 2021-12-17 | 2024-03-05 | United Microelectronics Corporation | Method for manufacturing semiconductor device |
| DE102022000424A1 (de) | 2022-02-03 | 2023-08-03 | Azur Space Solar Power Gmbh | Herstellungsverfahren für eine Halbleiterscheibe mit Silizium und mit einer III-N-Schicht |
Family Cites Families (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0636414B2 (ja) * | 1989-08-17 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
| JPH0719737B2 (ja) * | 1990-02-28 | 1995-03-06 | 信越半導体株式会社 | Ｓ０１基板の製造方法 |
| JPH04129267A (ja) * | 1990-09-20 | 1992-04-30 | Fujitsu Ltd | 半導体基板およびその製造方法 |
| US5395788A (en) * | 1991-03-15 | 1995-03-07 | Shin Etsu Handotai Co., Ltd. | Method of producing semiconductor substrate |
| US5258323A (en) * | 1992-12-29 | 1993-11-02 | Honeywell Inc. | Single crystal silicon on quartz |
| US20030087503A1 (en) * | 1994-03-10 | 2003-05-08 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| US5668045A (en) * | 1994-11-30 | 1997-09-16 | Sibond, L.L.C. | Process for stripping outer edge of BESOI wafers |
| US5937312A (en) * | 1995-03-23 | 1999-08-10 | Sibond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator wafers |
| US5494849A (en) * | 1995-03-23 | 1996-02-27 | Si Bond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator substrates |
| JPH08274285A (ja) * | 1995-03-29 | 1996-10-18 | Komatsu Electron Metals Co Ltd | Ｓｏｉ基板及びその製造方法 |
| KR0168348B1 (ko) * | 1995-05-11 | 1999-02-01 | 김광호 | Soi 기판의 제조방법 |
| JPH0964321A (ja) * | 1995-08-24 | 1997-03-07 | Komatsu Electron Metals Co Ltd | Ｓｏｉ基板の製造方法 |
| US6291315B1 (en) * | 1996-07-11 | 2001-09-18 | Denso Corporation | Method for etching trench in manufacturing semiconductor devices |
| US6090688A (en) * | 1996-11-15 | 2000-07-18 | Komatsu Electronic Metals Co., Ltd. | Method for fabricating an SOI substrate |
| JP3352896B2 (ja) * | 1997-01-17 | 2002-12-03 | 信越半導体株式会社 | 貼り合わせ基板の作製方法 |
| JPH10223497A (ja) * | 1997-01-31 | 1998-08-21 | Shin Etsu Handotai Co Ltd | 貼り合わせ基板の作製方法 |
| JPH11204452A (ja) * | 1998-01-13 | 1999-07-30 | Mitsubishi Electric Corp | 半導体基板の処理方法および半導体基板 |
| JP3496925B2 (ja) * | 1998-02-04 | 2004-02-16 | キヤノン株式会社 | 半導体基板とその製造方法 |
| EP0935280B1 (en) * | 1998-02-04 | 2004-06-09 | Canon Kabushiki Kaisha | SOI substrate |
| KR100304197B1 (ko) * | 1998-03-30 | 2001-11-30 | 윤종용 | 소이제조방법 |
| JP3635200B2 (ja) * | 1998-06-04 | 2005-04-06 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP4014738B2 (ja) * | 1998-09-15 | 2007-11-28 | 株式会社東芝 | 半導体ウェーハの製造方法 |
| US6391743B1 (en) * | 1998-09-22 | 2002-05-21 | Canon Kabushiki Kaisha | Method and apparatus for producing photoelectric conversion device |
| JP4313874B2 (ja) * | 1999-02-02 | 2009-08-12 | キヤノン株式会社 | 基板の製造方法 |
| JP4365920B2 (ja) * | 1999-02-02 | 2009-11-18 | キヤノン株式会社 | 分離方法及び半導体基板の製造方法 |
| US6263941B1 (en) * | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| US20010038153A1 (en) * | 2000-01-07 | 2001-11-08 | Kiyofumi Sakaguchi | Semiconductor substrate and process for its production |
| JP4846915B2 (ja) * | 2000-03-29 | 2011-12-28 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP2001284622A (ja) * | 2000-03-31 | 2001-10-12 | Canon Inc | 半導体部材の製造方法及び太陽電池の製造方法 |
| JP3991300B2 (ja) * | 2000-04-28 | 2007-10-17 | 株式会社Ｓｕｍｃｏ | 張り合わせ誘電体分離ウェーハの製造方法 |
| JP2003031779A (ja) * | 2001-07-13 | 2003-01-31 | Mitsubishi Electric Corp | Ｓｏｉウェハの製造方法 |
| FR2842646B1 (fr) * | 2002-07-17 | 2005-06-24 | Soitec Silicon On Insulator | Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support |
| JP3944087B2 (ja) * | 2003-01-21 | 2007-07-11 | 株式会社東芝 | 素子形成用基板の製造方法 |
| US6841848B2 (en) * | 2003-06-06 | 2005-01-11 | Analog Devices, Inc. | Composite semiconductor wafer and a method for forming the composite semiconductor wafer |
| JP2005026413A (ja) * | 2003-07-01 | 2005-01-27 | Renesas Technology Corp | 半導体ウエハ、半導体素子およびその製造方法 |
| FR2860178B1 (fr) * | 2003-09-30 | 2005-11-04 | Commissariat Energie Atomique | Procede de separation de plaques collees entre elles pour constituer une structure empilee. |
| FR2860842B1 (fr) * | 2003-10-14 | 2007-11-02 | Tracit Technologies | Procede de preparation et d'assemblage de substrats |
| DE10355728B4 (de) * | 2003-11-28 | 2006-04-13 | X-Fab Semiconductor Foundries Ag | Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung |
| US7442992B2 (en) * | 2004-05-19 | 2008-10-28 | Sumco Corporation | Bonded SOI substrate, and method for manufacturing the same |
| JP4771510B2 (ja) * | 2004-06-23 | 2011-09-14 | キヤノン株式会社 | 半導体層の製造方法及び基板の製造方法 |
| ATE420461T1 (de) * | 2004-11-09 | 2009-01-15 | Soitec Silicon On Insulator | Verfahren zum herstellen von zusammengesetzten wafern |
| JP2006173354A (ja) * | 2004-12-15 | 2006-06-29 | Canon Inc | Ｓｏｉ基板の製造方法 |
| FR2880184B1 (fr) * | 2004-12-28 | 2007-03-30 | Commissariat Energie Atomique | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
| JP4918229B2 (ja) * | 2005-05-31 | 2012-04-18 | 信越半導体株式会社 | 貼り合わせウエーハの製造方法 |
| FR2888400B1 (fr) * | 2005-07-08 | 2007-10-19 | Soitec Silicon On Insulator | Procede de prelevement de couche |
| CN101341577B (zh) * | 2005-12-19 | 2011-08-03 | 信越半导体股份有限公司 | Soi基板的制造方法及soi基板 |
| US7829436B2 (en) * | 2005-12-22 | 2010-11-09 | Sumco Corporation | Process for regeneration of a layer transferred wafer and regenerated layer transferred wafer |
| US7781309B2 (en) * | 2005-12-22 | 2010-08-24 | Sumco Corporation | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method |
-
2004
- 2004-12-28 FR FR0413979A patent/FR2880184B1/fr not_active Expired - Fee Related
-
2005
- 2005-12-22 SG SG201000395-2A patent/SG159493A1/en unknown
- 2005-12-22 KR KR1020077014025A patent/KR101291086B1/ko active IP Right Grant
- 2005-12-22 US US11/722,115 patent/US8329048B2/en active Active
- 2005-12-22 EP EP05825588.6A patent/EP1831923B1/fr active Active
- 2005-12-22 WO PCT/FR2005/051128 patent/WO2006070160A1/fr active Application Filing
- 2005-12-22 JP JP2007548879A patent/JP5197017B2/ja active Active
- 2005-12-22 CN CN200580044108XA patent/CN101084577B/zh active Active
-
2012
- 2012-11-20 US US13/682,009 patent/US8628674B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP1831923A1 (fr) | 2007-09-12 |
| JP2008526038A (ja) | 2008-07-17 |
| FR2880184B1 (fr) | 2007-03-30 |
| US8628674B2 (en) | 2014-01-14 |
| EP1831923B1 (fr) | 2019-05-22 |
| KR101291086B1 (ko) | 2013-08-01 |
| FR2880184A1 (fr) | 2006-06-30 |
| KR20070110261A (ko) | 2007-11-16 |
| CN101084577B (zh) | 2010-06-16 |
| US20090095399A1 (en) | 2009-04-16 |
| US8329048B2 (en) | 2012-12-11 |
| US20130078785A1 (en) | 2013-03-28 |
| CN101084577A (zh) | 2007-12-05 |
| SG159493A1 (en) | 2010-03-30 |
| WO2006070160A1 (fr) | 2006-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5197017B2 (ja) | ２枚のウェハのアセンブリによって得られる構造体をトリミングする方法 | |
| KR101185426B1 (ko) | 복합 트리밍 방법 | |
| KR101151458B1 (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
| JP5292644B2 (ja) | 最小化された応力を備えたヘテロ構造を製造するためのプロセス | |
| KR101292111B1 (ko) | 열팽창 계수의 국부적 적응을 갖는 헤테로구조를 제조하는 방법 | |
| JP5319764B2 (ja) | 漸進トリミング法 | |
| US8202785B2 (en) | Surface treatment for molecular bonding | |
| JP5122731B2 (ja) | 貼り合わせウェーハの製造方法 | |
| US7396734B2 (en) | Substrate manufacturing method | |
| KR101667961B1 (ko) | 실리콘-온-인슐레이터 기판의 씨닝 방법 | |
| JP6168143B2 (ja) | ハイブリッド基板の製造方法 | |
| JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
| JP4987470B2 (ja) | 自立を誘発することによって薄肉化された極薄層の製造方法 | |
| JP2007116161A (ja) | エピタキシ済みドナー・ウェファをリサイクルする方法 | |
| JPH0745485A (ja) | 接着半導体基板の製造方法 | |
| JPH1174208A (ja) | 半導体基板の製造方法 | |
| KR100751619B1 (ko) | 화학적 처리에 대한 보호층을 포함하는 구조체 제조방법 | |
| US11610808B2 (en) | Semiconductor wafer with low defect count and method for manufacturing thereof | |
| JP4531694B2 (ja) | 支持体に転移する材料から成る有用な層の面積を拡大する方法 | |
| KR102568640B1 (ko) | 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용 | |
| JPH1197654A (ja) | 半導体基板の製造方法 | |
| WO2012059350A2 (en) | A method of treating a multilayer structure | |
| JP2005347301A (ja) | 基板の作製方法 | |
| JP2007194343A (ja) | 基板接合装置、及び基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081217 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120703 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120710 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5197017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |