JP2006173354A - Ｓｏｉ基板の製造方法 - Google Patents

Abstract

【課題】側面に絶縁体が露出していないＳＯＩ基板を製造するプロセスを簡略化する。
【解決手段】ＳＯＩ基板の製造方法は、第１基板２１０と第２基板２２０との結合を経て半導体部材２１１の上に絶縁層２０４ｂ及び半導体層２０３ｂを順に有する構造体２３０を形成する第１工程と、構造体２３０の絶縁層２０４ｂの端部を中心方向に後退させて、半導体層２０３ｃの端部を絶縁層２０４ｃの端部に対してオーバーハングさせる第２工程と、半導体層２０３ｄの端部が絶縁層２０４ｃの周囲を覆うとともに半導体部材２１１に接合するように、半導体層２０３ｃの端部を構成する原子を移動させる第３工程とを含む。
【選択図】図２

Description

本発明は、ＳＯＩ基板の製造方法に関する。

２枚の基板を結合させる工程を経てＳＯＩ（Semiconductor On Insulator）基板を製造する方法の代表的として、次のような方法を挙げることができる。

第１の方法は、酸化膜を介して結合させた２枚の基板のうちの一方の基板を裏面から研削及び研磨して、酸化膜の上に所望の厚さの半導体層（ＳＯＩ層）を残すものである。

第２の方法は、多孔質Ｓｉを用いる技術である（特許文献１参照）。この技術における代表的なプロセスは、シード基板に多孔質Ｓｉ層、エピタキシャルＳｉ層及び酸化膜を順に形成した後に、この基板をハンドル基板に結合させて結合基板を作製し、その後、多孔質層を利用して結合基板を分割するというものである。

第３の方法は、水素イオン注入を用いる技術である（特許文献２参照）。この技術における代表的なプロセスは、Ｓｉ基板に酸化膜を形成した後に水素イオン又は希ガスイオンを注入してイオン注入層を形成し、この基板をハンドル基板に結合させて結合基板を作製し、熱処理によりイオン注入層を微小空洞層に変質させることにより結合基板を分割するというものである。

以上のような製造方法によって製造されるＳＯＩ基板は、その側面に絶縁膜（ＳｉＯ_２）が露出した構造を有する。その結果、ＳＯＩ基板にトランジスタ等のデバイスを形成するプロセスにおいて、ＳＯＩ基板の側面に露出している絶縁膜（ＳｉＯ_２）が選択的にエッチングされて、該絶縁層の上のＳＯＩ層がテラス状に浮いて強度が弱くなる。これによって、ＳＯＩ層が剥離してＳｉ破片が発生し、これが基板表面を損傷させて歩留まり低下の一要因となることが懸念される。

このような課題を解決する技術として、特許文献３には、Ｓｉ基板の外周部をＳｉ_３Ｎ_４膜でマスキングし、Ｓｉ基板の中央部を酸化させた後に表面を研磨することによって、周辺部分がＳｉで囲まれた酸化膜を有する第１基板を作製し、これを第２基板と結合させてＳＯＩ基板を作製する技術が開示されている。
特開平５−２１３３８号公報 特開平５−２１１１２８号公報 特開平８−１９５４８３号公報

特許文献３に記載された方法によれば、ＳＯＩ基板の側面に酸化膜が露出しないので、デバイス製造プロセス中に酸化膜がエッチングされることに起因してＳＯＩ層が剥離する問題が解決されうる。

しかしながら、特許文献３に記載された方法では、Ｓｉ基板の外周部をマスキングする工程や、酸化工程後の研磨工程が必要であるために、ＳＯＩ基板の製造工程が複雑化する。

本発明は、上記の課題認識を基礎としてなされたものであり、例えば、側面に絶縁体が露出していないＳＯＩ基板を製造するプロセスを簡略化することを目的とする。

本発明は、ＳＯＩ基板の製造方法に係り、該製造方法は、第１基板と第２基板との結合を経て半導体部材の上に絶縁層及び半導体層を順に有する構造体を形成する第１工程と、前記構造体の前記絶縁層の端部を中心方向に後退させて、前記半導体層の端部を前記絶縁層の端部に対してオーバーハングさせる第２工程と、前記半導体層の端部が前記絶縁層の周囲を覆うとともに前記半導体部材に接合するように、前記半導体層の端部を構成する原子を移動させる第３工程とを含む。

本発明の好適な実施形態によれば、前記第３工程は、前記第２工程を経た構造体を水素を含む還元性雰囲気中で熱処理する工程を含むことが好ましい。

本発明の好適な実施形態によれば、前記半導体層、或いは、前記半導体層及び前記半導体部材の双方がシリコンを含みうる。

本発明の好適な実施形態によれば、前記絶縁層はシリコン酸化物を含みうる。

本発明の好適な実施形態によれば、前記第２工程は、前記絶縁層を選択的にエッチングするエッチング液により前記構造体の側面に露出している絶縁層の端部をエッチングする工程を含みうる。

本発明の好適な実施形態によれば、前記第１工程は、第１基板と第２基板とを結合させて半導体部材の上に絶縁層及び第２半導体部材を順に有する結合基板を形成する工程と、前記第２半導体部材の一部を前記半導体層として残すように前記第２半導体部材の他の部分を除去する工程とを含みうる。

或いは、前記第１工程は、分離層の上に半導体層を有する第１基板と半導体部材を含む第２基板とを絶縁層を介して結合させて結合基板を形成する工程と、前記分離層を利用して前記結合基板を分割する工程とを含みうる。ここで、前記分離層は、例えば、陽極化成又はイオン注入によって形成されうる。

本発明によれば、例えば、側面に絶縁体が露出していないＳＯＩ基板を製造するプロセスを簡略化することができる。

以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。

[第１実施形態]
以下、本発明の好適な第１実施形態に係る基板の作製方法について説明する。図１は、本発明の好適な第１の実施形態に係るＳＯＩ（Semiconductor On Insulator）基板の作製方法を模式的に示す図である。

まず、図１（ａ）に示す工程では、第１基板１０１を用意して、その主表面上に絶縁層１０２を形成する。第１基板１０１としては、例えば、単結晶Ｓｉ層、多結晶Ｓｉ層、非晶質Ｓｉ層等のＳｉ層、Ｇｅ層、ＳｉＧｅ層、ＳｉＣ層、Ｃ層、ＧａＡｓ層、ＧａＮ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＰ層、ＩｎＡｓ層等が好適である。絶縁層１０２の材料としては、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化チタン、酸化スカンジウム、酸化イットリウム、酸化ガドリニウム、酸化ランタン、酸化ジルコニウム、及びこれらの混合物ガラス等が好適である。絶縁層１０２は、例えば、第１基板１０１の表面を酸化させたり、ＣＶＤ法又はＰＶＤ法により絶縁物質を堆積させたりすることにより形成され得る。なお、第２基板１１１がその表面に絶縁体を有する場合には、絶縁層１０２を形成する工程を省略してもよい。

次いで、図１（ｂ）に示す工程では、第２基板１１１を準備する。第２基板１１１としては、例えば、Ｓｉ基板、Ｇｅ基板、ＳｉＧｅ基板、ＳｉＣ基板、Ｃ基板、ＧａＡｓ基板、ＧａＮ基板、ＡｌＧａＡｓ基板、ＩｎＧａＡｓ基板、ＩｎＰ基板、ＩｎＡｓ基板、これらの基板上に絶縁層を形成した基板、石英等の光透過性の基板、サファイヤ等が好適である。しかし、第２基板１１１は、結合に供される面が十分に平坦であれば十分であり、他の種類の基板であってもよい。

次いで、図１（ｃ）に示す工程では、第１基板１０１と第２基板１１１とを、第２基板１１１と絶縁層１０２とが面するように室温で密着させて結合基板１２０を形成する。なお、絶縁層１０２は、上記のように第１基板１０１側に形成してもよいし、第２基板１１１側に形成してもよく、両者に形成してもよい。次いで、第１基板１０１と第２基板１１１とが完全に密着した後、必要に応じて、両者の結合を強固にする処理を実施する。この処理の一例としては、例えば、１）Ｎ_２雰囲気、１１００℃、１０ｍｉｎの条件で熱処理を実施し、２）Ｏ_２／Ｈ_２雰囲気、１１００℃、５０〜１００ｍｉｎの条件で熱処理（酸化処理）を実施する処理が好適である。

次いで、図１（ｄ）に示す工程では、第１基板１０１をその主表面の反対側の面から研削し薄膜化して半導体層１０１ａを形成する。典型的には、第１基板１０１及び第２基板１１１は、ベベリング部を有し、結合基板１２０は、その周辺部に、第１基板１０１のベベリング部及び第２基板１１１のベベリング部によって形成される隙間を有する。したがって、研削によって第１基板１０１が薄膜化される際に、第１基板１０１の周辺部及び絶縁層１０２の周辺部（すなわち、第２基板１１１によって支持されていない部分）が失われて、半導体層１０１ａ及び絶縁層１０２ａは、元の第１基板１０１及び絶縁層１０２よりも面積が小さくなり得る。この工程により、支持部材としての第２基板１１１の上に埋め込み絶縁体としての絶縁層１０２ａを有し、その上に半導体層（ＳＯＩ層）１０１ａを有するＳＯＩ基板１３０が得られる。

次いで、図１（ｅ）に示す工程では、絶縁層１０２ａの周辺部をエッチング等によって除去することにより、絶縁層１０２ａの端部の位置を内側（中心方向）に後退させる。この処理は、絶縁層１０２ａを半導体層１０１ａに対して選択エッチングすることができるエッチング液を用いて行うことができる。例えば、半導体層１０１ａがＳｉで構成され、絶縁層１０２ａがＳｉＯ_２層で構成されている場合は、ＳＯＩ基板１３０の端部にフッ化水素酸含有液を提供することにより、絶縁層１０２ａの端部の位置を内側（中心方向）に後退させることができる。この工程により、半導体層１０１ａが絶縁層１０２ｂに対してオーバーハングした構造を得ることができる。

次いで、図１（ｆ）に示す工程では、半導体層１０１ａの周辺部分を垂下させて第２基板１１１に接合させる。これにより、周辺部分がなだらかで、絶縁層１０２ｂの端部を覆い隠す半導体層（ＳＯＩ層）１０１ｂを有するＳＯＩ基板１３０”を得ることができる。このようなＳＯＩ基板１３０”は、絶縁層１０２ｂの端部が半導体層１０１ｂで覆われているために、ＳＯＩ基板１３０にトランジスタ等のデバイスを形成するデバイス製造プロセスにおいて、絶縁層１０２ｂがエッチング等されてその上の半導体層１０１ｂが剥がれ落ちるといった不具合を生じさせない点で優れている。

この工程は、水素を含む還元性雰囲気中でのＳＯＩ基板１３０’の熱処理を含みうる。例えば、１）Ｎ_２／Ｈ_２雰囲気、１０５０℃、３時間での熱処理を実施し、次いで、２）Ｎ_２／Ｈ_２雰囲気、１２００℃、１５分の条件で熱処理を実施する処理が好適である。

このような水素を含む還元性雰囲気中における熱処理により、絶縁層（例えば、ＳｉＯ_２層）１０２ｂの端部が還元反応（ＳｉＯ_２＋Ｈ_２→ＳｉＯ↑＋Ｈ_２Ｏ↑）によってエッチングされるとともに、熱によって半導体層（例えば、Ｓｉ層）１０１ａの端部の原始が移動（マイグレーション）することによって該端部が垂下し第２基板（例えば、Ｓｉ基板）１１１と結晶レベルで接合される。この熱処理は、ＳＯＩ基板（ＳＯＩ層）の表面の平坦性を向上させる効果もある。

[第２実施形態]
以下、本発明の好適な第２実施形態に係る基板の作製方法について説明する。図２は、本発明の好適な第２の実施形態に係るＳＯＩ基板の作製方法を示す概念図である。

まず、図２（ａ）に示す工程では、Ｓｉ基板等の第１基板２０１を用意して、その主表面上に分離層としての多孔質層（分離層）２０２を形成する。多孔質層２０２は、例えば、電解液（化成液）中で第１基板２０１に陽極化成処理（陽極処理）を施すことによって形成することができる。

ここで、電解液としては、例えば、（１）弗化水素を含む溶液、（２）弗化水素及びエタノールを含む溶液、又は、（３）弗化水素及びイソプロピルアルコールを含む溶液等が好適である。また、多孔質層２０２を互いに多孔度の異なる２層以上の層からなる多層構造としてもよい。ここで、多層構造の多孔質層２０２は、表面側に第１の多孔度を有する第１の多孔質層、その下に、第１の多孔度より大きい第２の多孔度を有する第２の多孔質層を含むことが好ましい。ここで、第１の多孔度としては、１０％〜３０％が好ましく、１５％〜２５％が更に好ましい。また、第２の多孔度としては、３５％〜７０％が好ましく、４０％〜６０％が更に好ましい。

次いで、多孔質Ｓｉ層２０２上に第１非多孔質層としての半導体層２０３を形成する。半導体層２０３としては、例えば、単結晶Ｓｉ層、多結晶Ｓｉ層、非晶質Ｓｉ層等のＳｉ層、Ｇｅ層、ＳｉＧｅ層、ＳｉＣ層、Ｃ層、ＧａＡｓ層、ＧａＮ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＰ層、ＩｎＡｓ層等が好適である。

次いで、半導体層２０３の上に第２非多孔質層としての絶縁層２０４を形成する。絶縁層２０４の絶縁体材料としては、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化チタン、酸化スカンジウム、酸化イットリウム、酸化ガドリニウム、酸化ランタン、酸化ジルコニウム、及びこれらの混合物ガラス等が好適である。

次いで、図２（ｂ）に示す工程では、第２基板２１１を準備する。第２基板２１１としては、例えば、Ｓｉ基板、Ｇｅ基板、ＳｉＧｅ基板、ＳｉＣ基板、Ｃ基板、ＧａＡｓ基板、ＧａＮ基板、ＡｌＧａＡｓ基板、ＩｎＧａＡｓ基板、ＩｎＰ基板、ＩｎＡｓ基板、これらの基板上に絶縁層を形成した基板、石英等の光透過性の基板、サファイヤ等が好適である。しかし、第２の基板２１１は、結合に供される面が十分に平坦であれば十分であり、他の種類の基板であってもよい。

次いで、図２（ｃ）に示す工程では、多孔質層２０２及び非多孔質層２０３、２０４が形成された第１基板２１０と第２の基板２１１とを、第２基板２１１と絶縁層２０４とが面するように室温で密着させて結合基板２２０を形成し、必要に応じて、両者の結合を強固にする処理を実施する。この処理は、上述の図１（ｃ）に示す工程と同様にして実施されうる。

次いで、図２（ｃ）に示す工程では、結合基板２２０を機械的強度が脆弱な多孔質層２０２を境として２分割する。この分割方法としては、各種の方法を採用しうるが、例えば、流体を多孔質層２０２に打ち込む方法、或いは、流体により多孔質層２０２に静圧を印加する方法など、流体を利用する方法が好ましい。

この分割工程により、半導体層２０３及び絶縁層２０４が第２基板２１１上に移設される。ここで、典型的には、第１基板２０１及び第２基板２１１は、ベベリング部を有し、結合基板２２０は、その周辺部に、第１基板２０１のベベリング部及び第２基板１１１のベベリング部によって形成される隙間を有する。分割工程では、最初に、ベベリング部によって形成された隙間に亀裂が生じ、その後に、その亀裂が多孔質層２０２に到達することが多い。したがって、分割工程において、半導体層２０３及び絶縁層２０４の周辺部が失われて、半導体層２０３ｂ及び絶縁層２０４ｂは、元の半導体層２０３及び絶縁層２０４よりも面積が小さくなり得る。この工程により、支持部材としての第２基板２１１の上に埋め込み絶縁体としての絶縁層２０４ｂを有し、その上に半導体層２０３ｂを有するＳＯＩ基板２３０が得られる。

次いで、図２（ｅ）に示す工程では、必要に応じて残留多孔質層２０２ｂを除去した後に、絶縁層２０４ｂの周辺部をエッチング等によって除去することにより、絶縁層２０４ｂの端部の位置を内側（中心方向）に後退させる。この処理は、絶縁層２０４ｂを半導体層２０３ｂに対して選択エッチングすることができるエッチング液を用いて行うことができる。例えば、半導体層２０３ｂがＳｉで構成され、絶縁層２０４ｂがＳｉＯ_２層で構成されている場合は、ＳＯＩ基板２３０の端部にフッ化水素酸含有液を提供することにより、絶縁層２０４ｂの端部の位置を内側（中心方向）に後退させることができる。この工程により、半導体層２０３ｃが絶縁層２０４ｃに対してオーバーハングした構造を得ることができる。図４は、図２（ｅ）に示す処理がなされた後の基板２３０’の一例を示すＳＥＭ写真である。

次いで、図２（ｆ）に示す工程では、半導体層２０３ｃの周辺部分を垂下させて第２基板２１１に接合させる。これにより、周辺部分がなだらかで、絶縁層２０４ｃの端部を覆い隠す半導体層（ＳＯＩ層）２０３ｄを有するＳＯＩ基板２３０”を得ることができる。図５は、図２（ｆ）に示す処理がなされた後のＳＯＩ基板２０”の一例を示すＳＥＭ写真である。このようなＳＯＩ基板２３０”は、絶縁層２０４ｃの端部が半導体層２０３ｄで覆われているために、ＳＯＩ基板２３０”にデバイスを形成するデバイス製造プロセスにおいて、絶縁層２０４ｃがエッチング等されてその上の半導体層２０３ｄが剥がれ落ちるといった不具合を生じさせない点で優れている。

この工程は、水素を含む還元性雰囲気中でのＳＯＩ基板２３０’の熱処理を含みうる。例えば、１）Ｎ_２／Ｈ_２雰囲気、１０５０℃、３時間での熱処理を実施し、次いで、２）Ｎ_２／Ｈ_２雰囲気、１２００℃、１５分の条件で熱処理を実施する処理が好適である。

このような水素を含む還元性雰囲気中における熱処理により、絶縁層（例えば、ＳｉＯ_２層）２０４ｃの端部が還元反応によってエッチングされるとともに、熱によって半導体層（例えば、Ｓｉ層）２０３ｃの端部の原始が移動（マイグレーション）することによって該端部が垂下し第２基板（例えば、Ｓｉ基板）２１１と結晶レベルで接合される。

[第３実施形態]
以下、本発明の第３実施の形態に係る基板の作製方法について説明する。図３は、本発明の好適な第３実施形態に係るＳＯＩ基板の作製方法を示す概念図である。

まず、図３（ａ）に示す工程では、Ｓｉ等の半導体からなる第１基板２０１を用意して、まず、その主表面上に絶縁層２０４を形成し、次いで、第１基板２０１の所定深さの領域に水素イオン等のイオンを注入して分離層としてのイオン注入層（分離層）２０２を形成する。このとき、第１基板２０１の全体のうちイオン注入層２０２よりも浅い領域は半導体層２０３となる。イオン注入層２０２は、熱処理により微小空洞層（微小空洞層は、多孔質層の一種として考えることができる）となる。したがって、このような方法によっても第２実施形態における第１基板２１０とほぼ同様の構造体を得ることができる。

次いで、図３（ｂ）に示す工程では、第２基板２１１を準備する。第２基板２１１としては、例えば、Ｓｉ基板、Ｇｅ基板、ＳｉＧｅ基板、ＳｉＣ基板、Ｃ基板、ＧａＡｓ基板、ＧａＮ基板、ＡｌＧａＡｓ基板、ＩｎＧａＡｓ基板、ＩｎＰ基板、ＩｎＡｓ基板、これらの基板上に絶縁層を形成した基板、石英等の光透過性の基板、サファイヤ等が好適である。しかし、第２の基板２１１は、結合に供される面が十分に平坦であれば十分であり、他の種類の基板であってもよい。

次いで、図３（ｃ）に示す工程では、イオン注入層２０２、半導体層２０３及び絶縁層２０４を有する第１基板２１０と第２の基板２１１とを、第２基板２１１と絶縁層２０４とが面するように室温で密着させて結合基板２２０を形成する。

次いで、図３（ｄ）に示す工程では、結合基板２２０に４５０〜５５０℃の熱処理を加えることによって、イオン注入層２０２を微小空洞層に変質させ、微小空洞層において劈開性分離を生じさせることにより結合基板２３０を２分割する。ここで、典型的には、劈開性分離は、応力が発生し易い中央部（周辺部の内側）で起こり易く、結合基板２２０の分割は、周辺部分で劈開性分離が起こる前に完了することが多い。したがって、分割工程において、半導体層２０３及び絶縁層２０４の周辺部が失われて、分割工程後の半導体層２０３ｂ及び絶縁層２０４ｂは、元の半導体層２０３及び絶縁層２０４よりも面積が小さくなり得る。この工程により、支持部材としての第２基板２１１の上に埋め込み絶縁体としての絶縁層２０４ｂを有し、その上に半導体層２０３ｂを有するＳＯＩ基板２３０が得られる。

次いで、図３（ｅ）に示す工程では、必要に応じて残留微小空洞層（残留多孔質層）２０２ｂを除去した後に、絶縁層２０４ｂの周辺部をエッチング等によって除去することにより、絶縁層２０４ｂの端部の位置を内側（中心方向）に後退させる。この処理は、絶縁層２０４ｂを半導体層２０３ｂに対して選択エッチングすることができるエッチング液を用いて行うことができる。例えば、半導体層２０３ｂがＳｉで構成され、絶縁層２０４ｂがＳｉＯ_２層で構成されている場合は、ＳＯＩ基板２３０の端部にフッ化水素酸含有液を提供することにより、絶縁層２０４ｂの端部の位置を内側（中心方向）に後退させることができる。この工程により、半導体層２０３ｃが絶縁層２０４ｃに対してオーバーハングした構造を得ることができる。

次いで、図３（ｆ）に示す工程では、半導体層２０３ｃの周辺部分を垂下させて第２基板２１１に接合させる。これにより、周辺部分がなだらかで、絶縁層２０４ｃの端部を覆い隠す半導体層（ＳＯＩ層）２０３ｄを有するＳＯＩ基板２３０”を得ることができる。このようなＳＯＩ基板２３０”は、絶縁層２０４ｃの端部が半導体層２０３ｄで覆われているために、ＳＯＩ基板２３０”にデバイスを形成するデバイス製造プロセスにおいて、絶縁層２０４ｃがエッチング等されてその上の半導体層２０３ｄが剥がれ落ちるといった不具合を生じさせない点で優れている。

この工程は、水素を含む還元性雰囲気中でのＳＯＩ基板２３０’の熱処理を含みうる。例えば、１）Ｎ_２／Ｈ_２雰囲気、１０５０℃、３時間での熱処理を実施し、次いで、２）Ｎ_２／Ｈ_２雰囲気、１２００℃、１５分の条件で熱処理を実施する処理が好適である。

このような水素を含む還元性雰囲気中における熱処理により、絶縁層（例えば、ＳｉＯ_２層）２０４ｃの端部が還元反応によってエッチングされるとともに、熱によって半導体層（例えば、Ｓｉ層）２０３ｃの端部の原始が移動（マイグレーション）することによって該端部が垂下し第２基板（例えば、Ｓｉ基板）２１１と結晶レベルで接合される。

以下、本発明の幾つかの実施例を挙げるが、これらの実施例は、本発明の範囲を制限することを意図したものではない。

（実施例１）
この実施例は、上記の第１実施形態に対応するものである。
まず、７２５μｍの厚さを有するＳｉ基板１０１を用意して、その主表面を熱酸化して７５ｎｍのＳｉＯ_２層１０２を形成した（図１（ａ））。

次いで、Ｓｉ基板１０１のＳｉＯ_２層１０２をＳｉ基板１１０に結合させ、１０００℃、１３０分の熱処理によりＳｉＯ_２層１０２とＳｉ基板１１１との結合を強化した（図１（ｂ）、（ｃ））。

次いで、Ｓｉ基板１０１の裏面（露出面）をグラインダーによって７１５μｍ研削し、更にコロイダルシリカを砥粒として鏡面研磨を行い、ＳｉＯ_２層１０２の上にＳｉ膜１０１が２μｍの厚みで残るようにしてＳＯＩウエハ１３０を得た（図１（ｄ））。

次いで、フッ化水素酸によって絶縁層１０２ａの端部の位置を内側（中心方向）に後退させ（図１（ｅ））、更に、Ｎ_２／Ｈ_２雰囲気、１０５０℃、３時間の熱処理を実施して、半導体層１０１ａの周辺部分をなだらかにしつつＳｉ基板１１１に接合させた（図１（ｆ））。これにより、周辺部分がなだらかで、絶縁層１０２ｂの端部を覆い隠す半導体層（ＳＯＩ層）１０１ｂを有するＳＯＩ基板１３０”を得ることができた。

（実施例２）
この実施例は、上記の第２実施形態に対応するものである。
Ｓｉ基板２０１として、Ｐ型（１００）の比抵抗０．０１ΩｃｍＳｉ基板を準備し、Ｓｉ基板２０１を洗浄した後に陽極化成を行った。陽極化成は、４９％フッ化水素酸溶液とアルコール溶液を１：１の割合で混合した溶液を使用し、１４分間、電流密度１０ｍＡ/ｃｍ^２という条件で行った。多孔質化されたＳｉ層２０２の厚みは１５μｍであった（図２（ａ））。

次いで、酸素雰囲気で４００℃、６０分間の熱処理を行って多孔質Ｓｉ層２０２の表面を安定化させた。その後、多孔質Ｓｉ層２０２上にＳｉをエピタキシャル成長させて、１μｍのエピタキシャルＳｉ層２０３を形成した。エピタキシャル層２０３の結晶の品質を調べるためにｓｅｃｃｏエッチングなどの結晶欠陥の評価を行ったが、欠陥は観察されなかった。次いで、エピタキシャルＳｉ層２０３を熱酸化して、エピタキシャルＳｉ層２０３上に７５ｎｍのＳｉＯ_２膜２０４を形成した（図２（ａ））。

次いで、Ｓｉ基板２０１上に形成されたＳｉＯ_２膜２０４とＳｉ基板２１１とを結合させ、その後、１０００℃、１３０分の熱処理を行って、ＳｉＯ_２膜２０４とＳｉ基板２１１との結合を強化した。（図２（ｂ）、（ｃ））
次いで、ウオータージェットによる流体くさびを多孔質Ｓｉ層２０２に打ち込むことにより、多孔質Ｓｉ層２０２を境として結合基板２２０を２分割し、多孔質Ｓｉ層２０２ｂ／エピタキシャルＳｉ層２０３ｂ／熱酸化膜層２０４ｂ／Ｓｉ基板２１１の積層構造を有する基板２３０を得た（図２（ｄ））。

次いで、フッ化水素酸溶液と過酸化水素水溶液の混合液を用い、外部から超音波を与えて多孔質Ｓｉ層２０２ｂをエッチングした。この溶液における多孔質Ｓｉ層２０２ｂとエピタキシャルＳｉ層２０３ｂのエッチング速度差は約１０万倍程度であり、エピタキシャルＳｉ層２０３ｂにダメージを与えることなく多孔質Ｓｉ層２０２ｂをエッチングすることができた。

次いで、フッ化水素酸によって絶縁層２０４ｂの端部の位置を内側（中心方向）に後退させ（図２（ｅ））、更に、Ｎ_２／Ｈ_２雰囲気、１０５０℃、３時間の熱処理を実施して、絶縁層２０３ｄの周辺部分をなだらかにしつつＳｉ基板２１１に接合させた（図２（ｆ））。これにより、周辺部分がなだらかで、絶縁層２０４ｃの端部を覆い隠す半導体層（ＳＯＩ層）２０３ｄを有するＳＯＩ基板２３０”を得ることができた。

（実施例３）
この実施例は、上記の第２実施形態に対応するものである。
まず、７２５μｍの厚みを持つＳｉ基板２０１を準備し、熱酸化を行って表面に７５ｎｍのＳｉＯ_２層２０４を形成した（図３（ａ））。次に、この基板の所定深さの領域に水素イオンを注入してイオン注入層２０２を形成した。第１基板２０１の全体のうちイオン注入層２０２よりも浅い領域は半導体層２０３となる。
次いで、Ｓｉ基板３０１上のＳｉＯ_２層２０４にＳｉ基板２１１を結合させて結合基板２２０を得た（図３（ｂ）、（ｃ））。

次いで、結合基板２２０に４５０〜５５０℃の熱処理を加えることにより、イオン注入層２０２を微小空洞層に変質させ、この微小空洞層において劈開性分離を生じさせることにより結合基板２２０を２分割した（図３（ｄ））。これにより、第２基板２１１の上に埋め込み絶縁体としての絶縁層２０４ｂを有し、その上に半導体層２０３ｂを有するＳＯＩ基板２３０が得られた。

次いで、残留微小空洞層２０２ｂを除去した後に、絶縁層２０４ｂの周辺部をエッチング等によって除去することにより、絶縁層２０４ｂの端部の位置を内側（中心方向）に後退させ（図３（ｅ））、更に、Ｎ_２／Ｈ_２雰囲気、１０５０℃、３時間の熱処理を実施して、絶縁層２０３ｄの周辺部分をなだらかにしつつＳｉ基板２１１に接合させた（図３（ｆ））。これにより、周辺部分がなだらかで、絶縁層２０４ｃの端部を覆い隠す半導体層（ＳＯＩ層）２０３ｄを有するＳＯＩ基板２３０”を得ることができた。

本発明の好適な第１の実施形態に係るＳＯＩ（Semiconductor On Insulator）基板の作製方法を模式的に示す図である。 本発明の好適な第２の実施形態に係るＳＯＩ基板の作製方法を示す概念図である。 本発明の好適な第３実施形態に係るＳＯＩ基板の作製方法を示す概念図である。 図２（ｅ）に示す処理がなされた後の基板２３０’の一例を示すＳＥＭ写真である。 図２（ｆ）に示す処理がなされた後のＳＯＩ基板２０”の一例を示すＳＥＭ写真である。

符号の説明

１０１：第１基板、１０２：絶縁層、１１１：第２基板、１０１ａ、１０１ｂ：半導体層、１０２ａ、１０２ｂ：絶縁層、１２０：結合基板、１３０、１３０’、１３０”：ＳＯＩ基板、２０１：第１基板、２０２、２０２ａ、２０２ｂ：分離層、２０３、２０３ａ、２０３ｂ、２０３ｃ、２０３ｄ：半導体層、２０４、２０４ａ、２０４ｂ、２０４ｃ：絶縁層、２３０、２３０’、２３０”：ＳＯＩ基板

Claims (9)

1. ＳＯＩ基板の製造方法であって、
   第１基板と第２基板との結合を経て半導体部材の上に絶縁層及び半導体層を順に有する構造体を形成する第１工程と、
   前記構造体の前記絶縁層の端部を中心方向に後退させて、前記半導体層の端部を前記絶縁層の端部に対してオーバーハングさせる第２工程と、
   前記半導体層の端部が前記絶縁層の周囲を覆うとともに前記半導体部材に接合するように、前記半導体層の端部を構成する原子を移動させる第３工程と、
   を含むことを特徴とするＳＯＩ基板の製造方法。
2. 前記第３工程は、前記第２工程を経た構造体を水素を含む還元性雰囲気中で熱処理する工程を含むことを特徴とする請求項１に記載のＳＯＩ基板の製造方法。
3. 前記半導体層は、シリコンを含むことを特徴とする請求項１又は請求項２に記載のＳＯＩ基板の製造方法。
4. 前記半導体層及び前記半導体部材は、シリコンを含むことを特徴とする請求項１又は請求項２に記載のＳＯＩ基板の製造方法。
5. 前記絶縁層は、シリコン酸化物を含むことを特徴とする請求項１乃至請求項４のいずれか１項に記載のＳＯＩ基板の製造方法。
6. 前記第２工程は、前記絶縁層を選択的にエッチングするエッチング液により前記構造体の側面に露出している絶縁層の端部をエッチングする工程を含むことを特徴とする請求項１乃至請求項５のいずれか１項に記載のＳＯＩ基板の製造方法。
7. 前記第１工程は、
   第１基板と第２基板とを結合させて半導体部材の上に絶縁層及び第２半導体部材を順に有する結合基板を形成する工程と、
   前記第２半導体部材の一部を前記半導体層として残すように前記第２半導体部材の他の部分を除去する工程と、
   を含むことを特徴とする請求項１乃至請求項６のいずれか１項に記載のＳＯＩ基板の製造方法。
8. 前記第１工程は、
   分離層の上に半導体層を有する第１基板と半導体部材を含む第２基板とを絶縁層を介して結合させて結合基板を形成する工程と、
   前記分離層を利用して前記結合基板を分割する工程と、
   を含むことを特徴とする請求項１乃至請求項６のいずれか１項に記載のＳＯＩ基板の製造方法。
9. 前記分離層は、陽極化成又はイオン注入によって形成されることを特徴とする請求項８に記載のＳＯＩ基板の製造方法。