JPH04129267A - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法Info
- Publication number
- JPH04129267A JPH04129267A JP2248946A JP24894690A JPH04129267A JP H04129267 A JPH04129267 A JP H04129267A JP 2248946 A JP2248946 A JP 2248946A JP 24894690 A JP24894690 A JP 24894690A JP H04129267 A JPH04129267 A JP H04129267A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon oxide
- oxide film
- semiconductor substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 183
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 62
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 10
- -1 oxygen ions Chemical class 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000002904 solvent Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 238000005530 etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000001947 vapour-phase growth Methods 0.000 description 4
- 239000000428 dust Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007790 scraping Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体基板、特に基板の上層部と下層部に絶縁層が介在
するＳＯＩ半導体基板およびその製造方法に関し、 ＳＯＩ構造の絶縁膜としてのシリコン酸化膜がエツチン
グされないように構造を改良したＳＯＩ半導体基板およ
びその製造方法を提供することを目的とし、 本発明の半導体基板は、電子素子を形成するための基板
上層部と基板全体を支持する基板下層部との間にシリコ
ン酸化膜層が介在するＳ○工半導体基板において、上記
シリコン酸化膜が少なくとも基板の側面部でシリコン酸
化膜可溶剤から保護されているように構成し、 本発明の半導体基板の製造方法は、シリコン半導体基板
に酸素イオンを注入することにより、該基板の上層部と
下層部との間に介在するシリコン酸化膜層を形成してＳ
ＯＩ半導体基板を製造する方法において、酸素イオンが
上言己基板の周辺部に注入されないように該基板の周辺
部を遮蔽した状態で上記酸素イオン注入を行うように構
成し、または張り合わせ法により作製されたＳＯＩ半導
体基板の周辺部を除去した後に、該基板の上層部と下層
部との間に介在するシリコン酸化膜層を、少なくとも該
基板の側面部でシリコン酸化膜可溶剤に対する保護皮膜
で被覆し、その後上記皮膜の不要部分を除去するように
構成する。
するＳＯＩ半導体基板およびその製造方法に関し、 ＳＯＩ構造の絶縁膜としてのシリコン酸化膜がエツチン
グされないように構造を改良したＳＯＩ半導体基板およ
びその製造方法を提供することを目的とし、 本発明の半導体基板は、電子素子を形成するための基板
上層部と基板全体を支持する基板下層部との間にシリコ
ン酸化膜層が介在するＳ○工半導体基板において、上記
シリコン酸化膜が少なくとも基板の側面部でシリコン酸
化膜可溶剤から保護されているように構成し、 本発明の半導体基板の製造方法は、シリコン半導体基板
に酸素イオンを注入することにより、該基板の上層部と
下層部との間に介在するシリコン酸化膜層を形成してＳ
ＯＩ半導体基板を製造する方法において、酸素イオンが
上言己基板の周辺部に注入されないように該基板の周辺
部を遮蔽した状態で上記酸素イオン注入を行うように構
成し、または張り合わせ法により作製されたＳＯＩ半導
体基板の周辺部を除去した後に、該基板の上層部と下層
部との間に介在するシリコン酸化膜層を、少なくとも該
基板の側面部でシリコン酸化膜可溶剤に対する保護皮膜
で被覆し、その後上記皮膜の不要部分を除去するように
構成する。
本発明は、半導体基板、特に基板の上層部と下層部に絶
縁層が介在するＳ ＯＩ （Ｓｉｌｉｃｏｎ−Ｏｎ−１
ｎｓｕｌａｔｏｒ）半導体基板およびその製造方法に関
する。
縁層が介在するＳ ＯＩ （Ｓｉｌｉｃｏｎ−Ｏｎ−１
ｎｓｕｌａｔｏｒ）半導体基板およびその製造方法に関
する。
ＳＯＩ半導体基板は、電子素子を形成するための基板上
層部（以下「素子基板部分」と呼称する）と基板全体を
支持する基板下層部（以下「支持基板部分」と呼称する
）との間に絶縁層が介在する構造を有する。
層部（以下「素子基板部分」と呼称する）と基板全体を
支持する基板下層部（以下「支持基板部分」と呼称する
）との間に絶縁層が介在する構造を有する。
従来、ＳＯＩ基板は第３図に示すように基板１０の上層
１１と下層１２との間に絶縁層１３を単にサンドイッチ
状に挟んだ構造であり、基板１０の側面では絶縁層１３
が露出していた。
１１と下層１２との間に絶縁層１３を単にサンドイッチ
状に挟んだ構造であり、基板１０の側面では絶縁層１３
が露出していた。
素子基板部分１１がシリコン結晶で形成される場合、絶
縁層１３としてはシリコン酸化膜を用いることが界面特
性上好ましい。
縁層１３としてはシリコン酸化膜を用いることが界面特
性上好ましい。
しかし、半導体装置の製造プロセスにおいては種々のシ
リコン酸化膜をエツチングする工程があり、その際、Ｓ
ＯＩ基板の絶縁層としてのシリコン酸化膜層１３も基板
側面１４でエツチングされる。その結果、第３図（ｂ）
に示したように、シリコン酸化膜１３が基板１０の側面
１４から後退し、素子基板部分がひさし状に張り出した
状態（１７）になる。通常、素子基板部分１１は厚さ１
〜５μｍ程度と薄いため機械強度的に非常に弱く、上記
ひさし状張出部が種々の処理および取扱中に欠けたり剥
離したりし易い。欠けや剥離によって発生したシリコン
片は塵として基板表面に付着し、パターン不良や各種堆
積膜の欠陥の原因となり、製品歩留りが低下するという
問題があった。
リコン酸化膜をエツチングする工程があり、その際、Ｓ
ＯＩ基板の絶縁層としてのシリコン酸化膜層１３も基板
側面１４でエツチングされる。その結果、第３図（ｂ）
に示したように、シリコン酸化膜１３が基板１０の側面
１４から後退し、素子基板部分がひさし状に張り出した
状態（１７）になる。通常、素子基板部分１１は厚さ１
〜５μｍ程度と薄いため機械強度的に非常に弱く、上記
ひさし状張出部が種々の処理および取扱中に欠けたり剥
離したりし易い。欠けや剥離によって発生したシリコン
片は塵として基板表面に付着し、パターン不良や各種堆
積膜の欠陥の原因となり、製品歩留りが低下するという
問題があった。
本発明は、上記従来の問題を解消し、ＳＯＩ構造の絶縁
膜としてのシリコン酸化膜がエツチングされないように
構造を改良したＳＯＩ半導体基板およびその製造方法を
提供することを目的とする。
膜としてのシリコン酸化膜がエツチングされないように
構造を改良したＳＯＩ半導体基板およびその製造方法を
提供することを目的とする。
上記の目的を達成するたｔに、本発明の半導体基板は、
電子素子を形成するための基板上層部と基板全体を支持
する基板下層部との間にシリコン酸化膜層が介在するＳ
ＯＩ半導体基板において、上記シリコン酸化膜が少なく
とも基板の側面部でシリコン酸化膜可溶剤から保護され
ていることを特徴とする。
電子素子を形成するための基板上層部と基板全体を支持
する基板下層部との間にシリコン酸化膜層が介在するＳ
ＯＩ半導体基板において、上記シリコン酸化膜が少なく
とも基板の側面部でシリコン酸化膜可溶剤から保護され
ていることを特徴とする。
シリコン酸化膜可溶剤とは、半導体装置製造プロセスで
種々のシリコン酸化膜をエツチングするために用いるエ
ッチャントであり、普通はぶつ酸水溶液が用いられる。
種々のシリコン酸化膜をエツチングするために用いるエ
ッチャントであり、普通はぶつ酸水溶液が用いられる。
その場合、前記シリコン酸化膜が少なくとも前記基板の
側面部で耐ふっ酸性皮膜により保護されている必要があ
る。
側面部で耐ふっ酸性皮膜により保護されている必要があ
る。
耐ふっ酸性皮膜としては、ぶつ酸に対する保護機能を有
する皮膜であれば特に限定する必要はないが、Ｓｉまた
は５１３Ｎ４の皮膜が最も適している。この皮膜は一種
の材質から成る単一層として形成してもよく、また、異
種の材質から成る複数層を積層して形成してもよい。
する皮膜であれば特に限定する必要はないが、Ｓｉまた
は５１３Ｎ４の皮膜が最も適している。この皮膜は一種
の材質から成る単一層として形成してもよく、また、異
種の材質から成る複数層を積層して形成してもよい。
本発明のＳ○■基板は、半導体基板に酸素イオンを注入
する方法−ｒｓＩＭＯＸ法Ｊ （Ｓｅｐａｒａｔｉｏ
ｎ ｂｙ Ｉｍｐｌａｎｔｅｃｌ Ｏｘｙｇｅｎ）−に
よっても、あるいは２枚の基板を張り合わせる方法−「
張り合わせ法」−によっても、製造することができる。
する方法−ｒｓＩＭＯＸ法Ｊ （Ｓｅｐａｒａｔｉｏ
ｎ ｂｙ Ｉｍｐｌａｎｔｅｃｌ Ｏｘｙｇｅｎ）−に
よっても、あるいは２枚の基板を張り合わせる方法−「
張り合わせ法」−によっても、製造することができる。
ＳＩＭＯＸ法による本発明の半導体基板製造法は、シリ
コン半導体基板に酸素イオンを注入することにより、該
基板の上層部と下層部との間に介在するシリコン酸化展
層を形成してＳＯＩ半導体基板を製造する方法において
、酸素イオンが上記基板の周辺部に注入されないように
該基板の周辺部を遮蔽した状態で上記酸素イオン注入を
行うことを特徴とする。
コン半導体基板に酸素イオンを注入することにより、該
基板の上層部と下層部との間に介在するシリコン酸化展
層を形成してＳＯＩ半導体基板を製造する方法において
、酸素イオンが上記基板の周辺部に注入されないように
該基板の周辺部を遮蔽した状態で上記酸素イオン注入を
行うことを特徴とする。
張り合わせ法による本発明の半導体基板製造法は、張り
合わせ法により作製されたＳＯＩ半導体基板の周辺部を
除去した後に、該基板の上層部と下層部との間に介在す
るシリコン酸化膜層を、少なくとも該基板の側面部でシ
リコン酸化膜可溶剤に対する保護皮膜で被覆し、その後
上記皮膜の不要部分を除去することを特徴とする。
合わせ法により作製されたＳＯＩ半導体基板の周辺部を
除去した後に、該基板の上層部と下層部との間に介在す
るシリコン酸化膜層を、少なくとも該基板の側面部でシ
リコン酸化膜可溶剤に対する保護皮膜で被覆し、その後
上記皮膜の不要部分を除去することを特徴とする。
本発明のＳ○■基板は、素子基板部分と支持基板部分と
の間に介在するシリコン酸化膜層が、少なくとも基板の
側面部で適当な保護皮膜によりシリコン酸化膜可溶剤か
ら保護されているので、半導体製造プロセス中で行われ
る種々のシリコン酸化膜エツチング処理によって基板側
面でエツチングされることがないため、素子基板部分が
基板側面部でひさし状に張り出すことがなく、種々の処
理および取扱中にシリコン片の塵が発生しない。
の間に介在するシリコン酸化膜層が、少なくとも基板の
側面部で適当な保護皮膜によりシリコン酸化膜可溶剤か
ら保護されているので、半導体製造プロセス中で行われ
る種々のシリコン酸化膜エツチング処理によって基板側
面でエツチングされることがないため、素子基板部分が
基板側面部でひさし状に張り出すことがなく、種々の処
理および取扱中にシリコン片の塵が発生しない。
ＳＩＭＯＸ法による本発明の半導体基板製造法は、酸素
イオンが基板の周辺部に注入されないので、シリコン酸
化膜を基板側面部で露出させず完全にシリコン基板内部
にのみ形成する。すなわち、シリコン酸化膜層を基板シ
リコンによりシリコン酸化膜可溶剤から保護した状態に
形成する。
イオンが基板の周辺部に注入されないので、シリコン酸
化膜を基板側面部で露出させず完全にシリコン基板内部
にのみ形成する。すなわち、シリコン酸化膜層を基板シ
リコンによりシリコン酸化膜可溶剤から保護した状態に
形成する。
張り合わせ法により作製されたＳＯＩ半導体基板は、張
り合わせられたままの状態では周辺部に未接着部がある
ので、−船釣に基板周辺部を除去する必要がある。この
周辺部除去により、基板側面部では絶縁層たるシリコン
酸化膜層が露出される。したがって、少なくとも基板側
面部でシリコン酸化膜可溶剤に対する保護皮膜でシリコ
ン酸化膜露出部を被覆する。その後上記皮膜の不要部分
を除去することにより、基板側面部でシリコン酸化膜層
が保護皮膜で覆われた状態になり、種々のシリコン酸化
膜エツチング処理によっても素子基板部分が従来のよう
にひさし状張出部をなることがない。
り合わせられたままの状態では周辺部に未接着部がある
ので、−船釣に基板周辺部を除去する必要がある。この
周辺部除去により、基板側面部では絶縁層たるシリコン
酸化膜層が露出される。したがって、少なくとも基板側
面部でシリコン酸化膜可溶剤に対する保護皮膜でシリコ
ン酸化膜露出部を被覆する。その後上記皮膜の不要部分
を除去することにより、基板側面部でシリコン酸化膜層
が保護皮膜で覆われた状態になり、種々のシリコン酸化
膜エツチング処理によっても素子基板部分が従来のよう
にひさし状張出部をなることがない。
以下に、添付図面を参照し、実施例により本発明をより
詳細に説明する。
詳細に説明する。
〔実施例１〕
ＳＩＭＯＸ法によるＳＯＩ基板に本発明を適用した例を
、第１図（ａｌ）〜（ａ４）を参照して説明する。
、第１図（ａｌ）〜（ａ４）を参照して説明する。
同図（ａｌ）および（ａ２）に、本発明に従ったＳＩＭ
ＯＸ法によるＳＯＩ基板を示す。同図（ａｌ）はシリコ
ン絶縁膜の存在する位置で基板面に平行に切った断面図
であり、同図（ａ２）は基板直径を含む面で切った断面
図である。シリコン酸化膜層１３はＳＯＩ基板１０の周
辺部１５には形成されてふらず、基板側面部１４で基板
シリコンにより覆われて保護されている。
ＯＸ法によるＳＯＩ基板を示す。同図（ａｌ）はシリコ
ン絶縁膜の存在する位置で基板面に平行に切った断面図
であり、同図（ａ２）は基板直径を含む面で切った断面
図である。シリコン酸化膜層１３はＳＯＩ基板１０の周
辺部１５には形成されてふらず、基板側面部１４で基板
シリコンにより覆われて保護されている。
上記の構造は、シリコン基板に酸素イオン注入を行う際
に、同図（ａ３）に示したように基板周辺部１５をレジ
スト２１でマスクして酸素イオンビーム２３に対して遮
蔽したり、あるいは〈ａ４）に示すように基板周辺部１
５を遮蔽するアパーチャー２２を用いることにより作製
することができる。
に、同図（ａ３）に示したように基板周辺部１５をレジ
スト２１でマスクして酸素イオンビーム２３に対して遮
蔽したり、あるいは〈ａ４）に示すように基板周辺部１
５を遮蔽するアパーチャー２２を用いることにより作製
することができる。
〔実施例２〕
張り合わせ法によるＳＯＩ基板に本発明を適用した例を
、第２図（Ａ）〜（Ｍ）を参照して説明する。
、第２図（Ａ）〜（Ｍ）を参照して説明する。
構造例Ａ（第２図（Ａ））
工程（ａ）：
片面にのみシリコン酸化膜１３が形成された支持基板材
１２を用いて張り合わせ法により作製されたＳｏエシリ
コン半導体基板を用いる。レジスト２４を用いて素子基
板部分１１および酸化膜１３をパターニングし、支持基
板部分１２上にシリコン酸化膜層１３およびその上の素
子基板部分１１が段差を形成した状態にする。
１２を用いて張り合わせ法により作製されたＳｏエシリ
コン半導体基板を用いる。レジスト２４を用いて素子基
板部分１１および酸化膜１３をパターニングし、支持基
板部分１２上にシリコン酸化膜層１３およびその上の素
子基板部分１１が段差を形成した状態にする。
工程（ｂ）ニ
レジスト２４を除去した後、気相成長法によりエピタキ
シャルシリコン膜１０１を成長させ、基板側面から上面
全体を覆う。
シャルシリコン膜１０１を成長させ、基板側面から上面
全体を覆う。
工程（Ｃ） ：
基板上面のエピタキシャルシリコン部分１０１を削り落
として、素子基板部分１１の上面を露出させ、ＳＯＩ基
板１０を完成させる。シリコン酸化膜層１３は基板シリ
コンおよびエピタキシャルシリコンによって全体が完全
に覆われ、保護される。
として、素子基板部分１１の上面を露出させ、ＳＯＩ基
板１０を完成させる。シリコン酸化膜層１３は基板シリ
コンおよびエピタキシャルシリコンによって全体が完全
に覆われ、保護される。
構造例Ｂ（第２図（Ｂ））
工程（ａ）：
全面にシリコン酸化膜１３が形成された支持基板材１２
を用いて張り合わせ法により作製されたＳＯＩシリコン
半導体基板を用いる。レジスト２４を用いて素子基板部
分１１をパターニングし、支持基板部分１２上のシリコ
ン酸化膜層１３上に素子基板部分１１が段差を形成した
状態にする。
を用いて張り合わせ法により作製されたＳＯＩシリコン
半導体基板を用いる。レジスト２４を用いて素子基板部
分１１をパターニングし、支持基板部分１２上のシリコ
ン酸化膜層１３上に素子基板部分１１が段差を形成した
状態にする。
工程（ｂ）ニ
レジスト２４を除去した後、上記基板上に気相成長法に
よりシリコン膜の形成を行い、素子基板部分１１上には
エピタキシャルシリコン膜１０１が、シリコン酸化膜１
３の露出部分上にはポリシリコン膜１０２が成長するよ
うにし、これらが基板側面から上面全体を覆う。
よりシリコン膜の形成を行い、素子基板部分１１上には
エピタキシャルシリコン膜１０１が、シリコン酸化膜１
３の露出部分上にはポリシリコン膜１０２が成長するよ
うにし、これらが基板側面から上面全体を覆う。
工程（Ｃ）：
基板上面のエピタキシャルシリコン部分１０１を削り落
として、素子基板部分１１の上面を露出させ、ＳＯＩ基
板１０を完成させる。シリコン酸化膜層１３は基板シリ
コンおよびエピタキシャルシリコン膜１０２によって基
板底部以外の全体が完全に覆われ、特に基板側面部での
保護がなされる。
として、素子基板部分１１の上面を露出させ、ＳＯＩ基
板１０を完成させる。シリコン酸化膜層１３は基板シリ
コンおよびエピタキシャルシリコン膜１０２によって基
板底部以外の全体が完全に覆われ、特に基板側面部での
保護がなされる。
構造例Ｃ（第２図（Ｃ））
構造例Ａの工程（ｂ）において、エピタキシャルシリコ
ン膜１０１を基板裏面まで覆うよう′に成長させ、同工
程（Ｃ）を同様に行うことにより、この例のように素子
基板上面以外の全面をエピタキシャルシリコン膜１０１
で覆ってもよい。
ン膜１０１を基板裏面まで覆うよう′に成長させ、同工
程（Ｃ）を同様に行うことにより、この例のように素子
基板上面以外の全面をエピタキシャルシリコン膜１０１
で覆ってもよい。
構造例Ｄ（第２図（Ｄ））
構造例Ｂの工程（ｂ）において、ポリシリコン膜１０２
を基板裏面まで覆うように成長させ、同工程（Ｃ）を同
様に行うことにより、この例のように素子基板上面以外
の全面をポリシリコン膜１０２で覆ってもよい。
を基板裏面まで覆うように成長させ、同工程（Ｃ）を同
様に行うことにより、この例のように素子基板上面以外
の全面をポリシリコン膜１０２で覆ってもよい。
構造例Ｅ（第２図（Ｅ））
構造例ＡまたはＣにおいて、エピタキシャルシリコン膜
１０１０代わりに５ｉ３Ｎｉ膜１０３を用いてもよい。
１０１０代わりに５ｉ３Ｎｉ膜１０３を用いてもよい。
図中の破線は５１３Ｎ４膜１０３を構造例Ｃのように基
板裏面にまで成長させた場合を示す。
板裏面にまで成長させた場合を示す。
構造例Ｆ（第２図（Ｆ））
構造例ＢまたはＤにおいて、ポリシリコン膜１０２０代
わりに５ｊ３Ｎｎ膜１０３を用いてもよい。
わりに５ｊ３Ｎｎ膜１０３を用いてもよい。
図中の破線は５１３Ｎ４膜１０３を構造例りのように基
板裏面にまで成長させた場合を示す。
板裏面にまで成長させた場合を示す。
構造例Ｇ（第２図（Ｇ））
構造例ＡまたはＣにおいて、エピタキシャルシリコン膜
１０１の代わりにポリシリコン膜１０２を用いてもよい
。図中の破線はポリシリコン膜１０２を構造例Ｃのよう
に基板裏面にまで成長させた場合を示す。
１０１の代わりにポリシリコン膜１０２を用いてもよい
。図中の破線はポリシリコン膜１０２を構造例Ｃのよう
に基板裏面にまで成長させた場合を示す。
構造例Ｈ（第２図（Ｈ））
構造例Ａ、ＣＳＥ、またはＧにおいて、保護膜を５ｌａ
Ｎｔ膜１０３とポリシリコン膜１０２の２層以上からな
る膜として形成してもよい。
Ｎｔ膜１０３とポリシリコン膜１０２の２層以上からな
る膜として形成してもよい。
構造例Ｉ （第２図（Ｉ））
構造例Ｂ、Ｄ、またはＦにおいて、保護膜を５ｉａＮｓ
膜１０３とポリシリコン膜１０２の２層膜として形成し
てもよい。
膜１０３とポリシリコン膜１０２の２層膜として形成し
てもよい。
構造例Ｊ（第２図（Ｊ））
構造例Ｈにふいて、逆にポリシリコン膜１０２を内層と
しＳ １ａＮｓ膜１０３を外層としてもよい。
しＳ １ａＮｓ膜１０３を外層としてもよい。
構造例Ｋ（第２図（Ｋ））
構造例Ｉにおいて、逆にポリシリコン膜１０２を内層と
し５１３Ｎ４膜１０３を外層としてもよい。
し５１３Ｎ４膜１０３を外層としてもよい。
以上の構造例では素子基板部分１１あるいは素子基板部
分１１およびシリコン酸化膜層１３が段差として形成さ
れる場合について説明したが、これらが段差を形成しな
い場合についても、例えば以下の構造例のように実施で
きる。
分１１およびシリコン酸化膜層１３が段差として形成さ
れる場合について説明したが、これらが段差を形成しな
い場合についても、例えば以下の構造例のように実施で
きる。
構造例Ｌ（第２図（Ｌ））
工程（ａ）：
張り合わせ法により作製されたＳＯＩシリコン半導体基
板１０′ の周辺部を面取り加工する。
板１０′ の周辺部を面取り加工する。
工程（ｂ）：
基板１０′の全体を気相成長による保護膜１００で覆う
。この保護膜は前記構造例で用いた１層構造でも２層構
造でもよい。
。この保護膜は前記構造例で用いた１層構造でも２層構
造でもよい。
工程（Ｃ）：
素子基板１１側の保護膜を削ることにより（Ｃ１）また
はエツチングでバターニングすることにより（Ｃ２）除
去し、素子基板部分１１の上面を露出させ、ＳＯＩ基板
１０を完成させる。
はエツチングでバターニングすることにより（Ｃ２）除
去し、素子基板部分１１の上面を露出させ、ＳＯＩ基板
１０を完成させる。
構造例Ｍ（第２図（Ｍ））
工程〈ａ）：
張り合わせ法により作製されたＳＯＩシリコン半導体基
板１０′ の周辺部を面取り加工する。
板１０′ の周辺部を面取り加工する。
工程（ｂ）：
シリコン酸化膜１３をエツチングして基板側面から後退
させる。この後退の程度は、素子基板部分のひさし状張
出部が欠けあるいは剥離しない程度とする。
させる。この後退の程度は、素子基板部分のひさし状張
出部が欠けあるいは剥離しない程度とする。
工程（Ｃ）：
基板１０゛ の全体を気相成長による保護膜１００で覆
う。この保護膜は前託構造例で用いた１層構造でも２層
構造でもよい。
う。この保護膜は前託構造例で用いた１層構造でも２層
構造でもよい。
工程（ｄ）：
素子基板１１側の保護膜を削ることによりまたはエツチ
ングでパターニングすることにより除去し、素子基板部
分１１の上面を露出させ、ＳＯＩ基板１０を完成させる
。
ングでパターニングすることにより除去し、素子基板部
分１１の上面を露出させ、ＳＯＩ基板１０を完成させる
。
以上本発明の半導体基板およびその製造方法の実施例を
説明したが、本発明は上記実施例の態様に限定されるも
のではなく、上記以外の変形態様も可能である。
説明したが、本発明は上記実施例の態様に限定されるも
のではなく、上記以外の変形態様も可能である。
以上説明したように、本発明は、ＳＯＩ基板のシリコン
酸化膜層を基板側面でシリコン酸化膜可溶剤から保護し
たことにより、半導体装置製造プロセスにおいて種々の
シリコン酸化膜エツチング処理に際しても基板側面で素
子基板部分のひさし状張り出しが起きることがなく、ひ
さし状張出部の欠けや剥離によるシリコン片塵の発生を
防止でき、それによるパターン不良や各種堆積膜の欠陥
を防止して製品歩留りを高水準に確保することができる
。
酸化膜層を基板側面でシリコン酸化膜可溶剤から保護し
たことにより、半導体装置製造プロセスにおいて種々の
シリコン酸化膜エツチング処理に際しても基板側面で素
子基板部分のひさし状張り出しが起きることがなく、ひ
さし状張出部の欠けや剥離によるシリコン片塵の発生を
防止でき、それによるパターン不良や各種堆積膜の欠陥
を防止して製品歩留りを高水準に確保することができる
。
第１図は、本発明をＳＩＭＯＸ法によるＳＯＩ基板に適
用した例を示す断面図、 第２図（Ａ）〜（Ｍ）は、本発明を張り合わせ法による
ＳＯＩ基板に適用した例を示す断面図、および 第３図は従来のＳＯＩ基板を示す断面図である。 １０：ＳＯＩ基板、 １１：電子素子を形成するためのＳＯＩ基板上層部（素
子基板部分）、 １２：ＳＯＩ基板全体を支持する基板下層部く支持基板
部分）、 １３：ＳＯＩ基板の絶縁層、 １４：基板側面部、 １５：基板周辺部、 １７：素子基板部分のひさし状張出部、１０１：エピタ
キシャルシリコン膜、 １０２：ポリシリコン膜、 １０３：窒化シリコン膜。 第 図 第 図 に） （Ｍ） （Ｑ）
用した例を示す断面図、 第２図（Ａ）〜（Ｍ）は、本発明を張り合わせ法による
ＳＯＩ基板に適用した例を示す断面図、および 第３図は従来のＳＯＩ基板を示す断面図である。 １０：ＳＯＩ基板、 １１：電子素子を形成するためのＳＯＩ基板上層部（素
子基板部分）、 １２：ＳＯＩ基板全体を支持する基板下層部く支持基板
部分）、 １３：ＳＯＩ基板の絶縁層、 １４：基板側面部、 １５：基板周辺部、 １７：素子基板部分のひさし状張出部、１０１：エピタ
キシャルシリコン膜、 １０２：ポリシリコン膜、 １０３：窒化シリコン膜。 第 図 第 図 に） （Ｍ） （Ｑ）
Claims (1)
- 【特許請求の範囲】 １、電子素子を形成するための基板上層部と基板全体を
支持する基板下層部との間にシリコン酸化膜層が介在す
るＳＯＩ半導体基板において、上記シリコン酸化膜が少
なくとも基板の側面部でシリコン酸化膜可溶剤から保護
されていることを特徴とする半導体基板。 ２、前記シリコン酸化膜が少なくとも前記基板の側面部
で耐ふっ酸性皮膜により保護されていることを特徴とす
る請求項１記載の半導体基板。 ３、前記耐ふっ酸性皮膜が、ＳｉおよびＳｉ＿３Ｎ＿４
のうち少なくとも１種の単一層または複数層から成るこ
とを特徴とする請求項２記載の半導体基板。 ４、シリコン半導体基板に酸素イオンを注入することに
より、該基板の上層部と下層部との間に介在するシリコ
ン酸化膜層を形成してＳＯＩ半導体基板を製造する方法
において、酸素イオンが上記基板の周辺部に注入されな
いように該基板の周辺部を遮蔽した状態で上記酸素イオ
ン注入を行うことを特徴とする半導体基板の製造方法。 ５、張り合わせ法により作製されたＳＯＩ半導体基板の
周辺部を除去した後に、該基板の上層部と下層部との間
に介在するシリコン酸化膜層を、少なくとも該基板の側
面部でシリコン酸化膜可溶剤に対する保護皮膜で被覆し
、その後上記皮膜の不要部分を除去することを特徴とす
る半導体基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2248946A JPH04129267A (ja) | 1990-09-20 | 1990-09-20 | 半導体基板およびその製造方法 |
| US07/762,115 US5233218A (en) | 1990-09-20 | 1991-09-19 | Semiconductor wafer and process for producing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2248946A JPH04129267A (ja) | 1990-09-20 | 1990-09-20 | 半導体基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04129267A true JPH04129267A (ja) | 1992-04-30 |
Family
ID=17185773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2248946A Pending JPH04129267A (ja) | 1990-09-20 | 1990-09-20 | 半導体基板およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5233218A (ja) |
| JP (1) | JPH04129267A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001003191A1 (fr) * | 1999-07-02 | 2001-01-11 | Mitsubishi Materials Silicon Corporation | Substrat soi, procede de fabrication de celui-ci et dispositif de semi-conducteur utilisant le substrat soi |
| US6232201B1 (en) | 1998-01-13 | 2001-05-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor substrate processing method |
| JP2002329677A (ja) * | 2001-04-27 | 2002-11-15 | Semiconductor Energy Lab Co Ltd | ドーピング装置 |
| US7781309B2 (en) | 2005-12-22 | 2010-08-24 | Sumco Corporation | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method |
| JP2013522896A (ja) * | 2010-03-18 | 2013-06-13 | ソイテック | セミコンダクタオンインシュレータ型の基板の仕上げ処理方法 |
| WO2018117556A1 (ko) * | 2016-12-20 | 2018-06-28 | 주식회사 티씨케이 | 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법 |
| KR20190140885A (ko) * | 2019-12-05 | 2019-12-20 | 주식회사 티씨케이 | 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법 |
| TWI692874B (zh) * | 2018-09-17 | 2020-05-01 | 世界先進積體電路股份有限公司 | 半導體結構以及製造方法 |
| US10686037B2 (en) | 2018-07-19 | 2020-06-16 | Vanguard International Semiconductor Corporation | Semiconductor structure with insulating substrate and fabricating method thereof |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5459347A (en) * | 1991-12-30 | 1995-10-17 | Nippon Telegraph And Telephone Corporation | Method of making field-effect semiconductor device on SOI |
| US6004865A (en) * | 1993-09-06 | 1999-12-21 | Hitachi, Ltd. | Method of fabricating multi-layered structure having single crystalline semiconductor film formed on insulator |
| JP3644980B2 (ja) * | 1993-09-06 | 2005-05-11 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US5668045A (en) * | 1994-11-30 | 1997-09-16 | Sibond, L.L.C. | Process for stripping outer edge of BESOI wafers |
| KR0169344B1 (ko) * | 1994-12-16 | 1999-02-01 | 심상철 | 바이어스 방법에 의해 형성된 두께가 매우 얇고 균일한 단결정 실리콘 박막을 갖는 에스-오-아이 웨이퍼의 제조방법 및 그 구조 |
| JPH0964321A (ja) * | 1995-08-24 | 1997-03-07 | Komatsu Electron Metals Co Ltd | Ｓｏｉ基板の製造方法 |
| JP4014738B2 (ja) * | 1998-09-15 | 2007-11-28 | 株式会社東芝 | 半導体ウェーハの製造方法 |
| US6482749B1 (en) * | 2000-08-10 | 2002-11-19 | Seh America, Inc. | Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid |
| US6912330B2 (en) * | 2001-05-17 | 2005-06-28 | Sioptical Inc. | Integrated optical/electronic circuits and associated methods of simultaneous generation thereof |
| FR2852143B1 (fr) * | 2003-03-04 | 2005-10-14 | Soitec Silicon On Insulator | Procede de traitement preventif de la couronne d'une tranche multicouche |
| US20050268848A1 (en) * | 2004-04-28 | 2005-12-08 | Nanodynamics, Inc | Atomic layer deposition apparatus and process |
| JP2006173354A (ja) * | 2004-12-15 | 2006-06-29 | Canon Inc | Ｓｏｉ基板の製造方法 |
| FR2880184B1 (fr) | 2004-12-28 | 2007-03-30 | Commissariat Energie Atomique | Procede de detourage d'une structure obtenue par assemblage de deux plaques |
| US8192822B2 (en) * | 2008-03-31 | 2012-06-05 | Memc Electronic Materials, Inc. | Edge etched silicon wafers |
| JP2012509599A (ja) * | 2008-11-19 | 2012-04-19 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 半導体ウェーハのエッジを剥離する方法及びシステム |
| FR2941324B1 (fr) | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
| JP6130995B2 (ja) * | 2012-02-20 | 2017-05-17 | サンケン電気株式会社 | エピタキシャル基板及び半導体装置 |
| US8853054B2 (en) | 2012-03-06 | 2014-10-07 | Sunedison Semiconductor Limited | Method of manufacturing silicon-on-insulator wafers |
| JP6676365B2 (ja) * | 2015-12-21 | 2020-04-08 | キヤノン株式会社 | 撮像装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104139A (ja) * | 1982-12-06 | 1984-06-15 | Nec Corp | 半導体集積回路装置 |
| JPS6159738A (ja) * | 1984-08-30 | 1986-03-27 | Fujitsu Ltd | シリコンウエハ− |
| JPS62172728A (ja) * | 1986-01-27 | 1987-07-29 | Matsushita Electric Works Ltd | 誘電体分離ウエハ |
-
1990
- 1990-09-20 JP JP2248946A patent/JPH04129267A/ja active Pending
-
1991
- 1991-09-19 US US07/762,115 patent/US5233218A/en not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6232201B1 (en) | 1998-01-13 | 2001-05-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor substrate processing method |
| US6563172B2 (en) | 1998-01-13 | 2003-05-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor substrate processing method |
| US6872979B2 (en) | 1998-01-13 | 2005-03-29 | Renesas Technology Corp. | Semiconductor substrate with stacked oxide and SOI layers with a molten or epitaxial layer formed on an edge of the stacked layers |
| WO2001003191A1 (fr) * | 1999-07-02 | 2001-01-11 | Mitsubishi Materials Silicon Corporation | Substrat soi, procede de fabrication de celui-ci et dispositif de semi-conducteur utilisant le substrat soi |
| US6558990B1 (en) | 1999-07-02 | 2003-05-06 | Mitsubishi Materials Silicon Corporation | SOI substrate, method of manufacture thereof, and semiconductor device using SOI substrate |
| JP2002329677A (ja) * | 2001-04-27 | 2002-11-15 | Semiconductor Energy Lab Co Ltd | ドーピング装置 |
| US7781309B2 (en) | 2005-12-22 | 2010-08-24 | Sumco Corporation | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method |
| US7855129B2 (en) | 2005-12-22 | 2010-12-21 | Sumco Corporation | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method |
| JP2013522896A (ja) * | 2010-03-18 | 2013-06-13 | ソイテック | セミコンダクタオンインシュレータ型の基板の仕上げ処理方法 |
| WO2018117556A1 (ko) * | 2016-12-20 | 2018-06-28 | 주식회사 티씨케이 | 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법 |
| CN110050327A (zh) * | 2016-12-20 | 2019-07-23 | 韩国东海碳素株式会社 | 具覆盖层间边界线的沉积层的半导体制造用部件 |
| US11180855B2 (en) | 2016-12-20 | 2021-11-23 | Tokai Carbon Korea Co., Ltd. | Semiconductor manufacturing component comprising deposition layer covering interlayer boundary and manufacturing method thereof |
| CN110050327B (zh) * | 2016-12-20 | 2023-05-12 | 韩国东海碳素株式会社 | 具覆盖层间边界线的沉积层的半导体制造用部件 |
| US10686037B2 (en) | 2018-07-19 | 2020-06-16 | Vanguard International Semiconductor Corporation | Semiconductor structure with insulating substrate and fabricating method thereof |
| TWI692874B (zh) * | 2018-09-17 | 2020-05-01 | 世界先進積體電路股份有限公司 | 半導體結構以及製造方法 |
| KR20190140885A (ko) * | 2019-12-05 | 2019-12-20 | 주식회사 티씨케이 | 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5233218A (en) | 1993-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04129267A (ja) | 半導体基板およびその製造方法 | |
| US5091331A (en) | Ultra-thin circuit fabrication by controlled wafer debonding | |
| EP0444942B1 (en) | A bonded wafer and a method of manufacturing it | |
| US4783238A (en) | Planarized insulation isolation | |
| JPS5910059B2 (ja) | 半導体装置の製法 | |
| JPH0237747A (ja) | 半導体装置の製造方法 | |
| JPH0334050B2 (ja) | ||
| JPS61280660A (ja) | 半導体装置の製造方法 | |
| JP2846073B2 (ja) | 薄膜の製造法及びｘ線マスクの製造法 | |
| KR0119275B1 (ko) | 기판접합기술을 이용한 서로 다른 활성층 두께를 갖는 soi구조의 기판 제조방법 | |
| JPS59104523A (ja) | 赤外線検知素子の製造方法 | |
| JPS644662B2 (ja) | ||
| JPH02153527A (ja) | 半導体装置の製造方法 | |
| KR100524686B1 (ko) | 반도체 장치의 막들림 방지 방법 | |
| JPS5952542B2 (ja) | 半導体装置の製造方法 | |
| JPS6127638A (ja) | 薄膜加工方法 | |
| JPH01181438A (ja) | 誘電体分離型半導体基板の製造方法 | |
| JPS6191935A (ja) | 酸化シリコン膜付着方法 | |
| JPS6032203A (ja) | 透明薄膜のパタ−ニング方法 | |
| JPS6165447A (ja) | 半導体装置の製造方法 | |
| JPS61100981A (ja) | 半導体装置の製造方法 | |
| JPH0733568B2 (ja) | 薄膜形成法 | |
| JP2002083783A (ja) | Ｒｆスパッタ装置及び半導体装置の製造方法 | |
| JPH104094A (ja) | 半導体装置の製造方法 | |
| JPH04264733A (ja) | 集積回路装置のバンプ電極用下地膜の形成方法 |