CN110050327A - 具覆盖层间边界线的沉积层的半导体制造用部件 - Google Patents

具覆盖层间边界线的沉积层的半导体制造用部件 Download PDF

Info

Publication number
CN110050327A
CN110050327A CN201780076242.0A CN201780076242A CN110050327A CN 110050327 A CN110050327 A CN 110050327A CN 201780076242 A CN201780076242 A CN 201780076242A CN 110050327 A CN110050327 A CN 110050327A
Authority
CN
China
Prior art keywords
vapor deposition
deposition layer
layer
semiconductors manufacture
manufacture component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780076242.0A
Other languages
English (en)
Other versions
CN110050327B (zh
Inventor
李相喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korea Donghai Carbon Co Ltd
Original Assignee
Korea Donghai Carbon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korea Donghai Carbon Co Ltd filed Critical Korea Donghai Carbon Co Ltd
Publication of CN110050327A publication Critical patent/CN110050327A/zh
Application granted granted Critical
Publication of CN110050327B publication Critical patent/CN110050327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C23C28/048—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material with layers graded in composition or physical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及在干式蚀刻工序中，利用晶片等的基板来制造半导体组件的半导体制造用部件及其制造方法，本发明的包括覆盖层间边界的蒸镀层的半导体制造用部件包括：母材，包含碳；第一蒸镀层，形成于上述母材：第二蒸镀层，形成于上述第一蒸镀层；以及第三蒸镀层，以覆盖上述第一蒸镀层和上述第二蒸镀层之间的边界线的至少一部分的方式形成于上述第二蒸镀层。

Description

具覆盖层间边界线的沉积层的半导体制造用部件
技术领域
本发明涉及在干式蚀刻工序中，利用晶片(Wafer)等的基板来制造半导体元件的半导体制造用部件及其制造方法，更详细地，涉及包括多个层并形成覆盖层间边界的蒸镀层的半导体制造用部件及其制造方法。
背景技术
通常，作为在半导体制造工序中使用的等离子处理工法、干式蚀刻工序中的一种，使用气体来对目标进行蚀刻的方法。向反应容器内注入蚀刻气体并进行离子化之后，向晶片表面加速，来以物理、化学去除晶片表面的工序。上述方法中，蚀刻的调节简单，生产性高，可形成数十nm水平的微细图案，从而广泛使用。
为作为了在等离子蚀刻中的均匀的蚀刻而需要考虑的参数(parameter)，需要蚀刻的层的厚度和密度、蚀刻气体的能量及温度、光刻胶的粘结性和晶片表面的状态及蚀刻气体的均匀性等。尤其，使蚀刻气体离子化，使离子化的蚀刻气体在晶片表面加速来执行蚀刻的原动力的高频(RF，Radio frequency)的调节可成为重要参数，并且，在实际蚀刻过程中，需要考虑直接切简单进行调节的参数。
但是，实际上，干式蚀刻装置内，以进行蚀刻的晶片为基准，需要适用具有对于晶片表面整体的均匀能量分布的均匀高频的适用，当适用这种高频时的均匀能量分布的适用无法仅通过高频的输出调节实现，为了解决这个问题，通过作为用于向晶片施加高频的高频电极的阶段和阳极氧化聚焦环的形状的半导体制造用部件来实现。
包括干式蚀刻装置内的聚焦环在内的多种半导体制造用部件使等离子聚集在在等离子存在的艰难条件的反应容器内进行蚀刻处理的晶片周边，部件自身也露在等离子，从而被损伤。因此，持续进行用于增加半导体制造用部件的等离子特性的研究。
为了提高半导体制造用部件的等离子特性，通过包括化学气相蒸镀发在内的多种方法，用具有等离子特性的物质蒸镀半导体制造用部件的过程中，若一次性形成厚的蒸镀层，则有可能发生多种问题。
注入大量的原料气体，在高温的蒸镀物质继续层迭的过程中，不纯物或通过同源反应形成的核等发生异常组织生长的非正常结晶结构。最初，少量发生的异常组织的非正常结晶结构在执行继续蒸镀的期间持续生长，在半导体制造用部件的整体或一部分中，会导致产品的材料特性。
发明内容
技术问题
本发明的目的在于解决上述问题，本发明的目的在于，提供以能够防止异常组织的非正常结晶结构在执行继续蒸镀的期间持续生长的方式形成多个层来迅速形成蒸镀，以覆盖上述多个层间的边界的方式在上方再次蒸镀形成等离子特性强的层，由此，等离子特性强且抑制异常组织的非正常结晶的扩大，生产工序的有效率提高的包括覆盖层间边界的蒸镀层的半导体制造用部件及其制造方法。
但是，本发明所要解决的问题并不局限于上述提及的问题，本发明所属技术领域的普通技术人员可从以下的记载明确理解未提及的其他问题。
技术方案
本发明的包括覆盖层间边界的蒸镀层的半导体制造用部件包括：第一蒸镀层；第二蒸镀层，形成于上述第一蒸镀层上；以及第三蒸镀层，以覆盖上述第一蒸镀层与上述第二蒸镀层之间的边界线的至少一部分的方式形成于上述第二蒸镀层上。
根据本发明的一实施例，上述第一蒸镀层、第二蒸镀层或它们由多个层形成，上述第三蒸镀层覆盖上述第一蒸镀层、第二蒸镀层或它们的多个层之间的边界线的至少一部分。
根据本发明的一实施例，上述第一蒸镀层及第二蒸镀层各个的结晶粒子大小大于上述第三蒸镀层的结晶粒子大小。
根据本发明的一实施例，上述第一蒸镀层及第二蒸镀层各个的X射线衍射光谱的面111的衍射峰值强度与面200及面220的衍射峰值强度之和之间的比值为0.9至3.5。
根据本发明的一实施例，上述第三蒸镀层的X射线衍射光谱的面111的衍射峰值强度与面200及面220的衍射峰值强度之和之间的比值为0.05至0.9。
根据本发明的一实施例，上述第三蒸镀层的X射线衍射光谱的面111的衍射峰值强度与面311的衍射峰值强度之间的比值为0.05至0.3。
根据本发明的一实施例，上述第一蒸镀层、上述第二蒸镀层及第三蒸镀层各自包含SiC或TaC中的一种以上。
根据本发明的一实施例，上述第一蒸镀层、上述第二蒸镀层及第三蒸镀层的组成相同。
根据本发明的一实施例，上述第三蒸镀层的厚度为0.7mm至2.5mm。
根据本发明的一实施例，上述第一蒸镀层和第二蒸镀层的透过率值各不相同。
根据本发明的一实施例，上述第一蒸镀层、第二蒸镀层或它们的多个层的透过率值各不相同。
根据本发明的一实施例，上述半导体制造用部件为等离子处理装置部件，包括选自由环、电极部及导体组成的组中的至少一种。
本发明的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法包括：准备母材的步骤；通过化学气相蒸镀法，在上述母材上形成第一蒸镀层的步骤；通过化学气相蒸镀法，在上述第一蒸镀层上形成第二蒸镀层的步骤；第一次加工步骤；形成第三蒸镀层的步骤；以及第二次加工步骤。
根据本发明的一实施例，形成上述第一蒸镀层的步骤和形成上述第二蒸镀层的步骤的蒸镀气体流量及蒸镀气体组成相同。
根据本发明的一实施例，形成上述第三蒸镀层的步骤的蒸镀气体供给量为形成上述第一蒸镀层及第二蒸镀层的步骤的蒸镀气体供给量的30％至80％。
根据本发明的一实施例，形成上述第一蒸镀层及第二蒸镀层的步骤的蒸镀层形成速度为30μm/hr至65μm/hr。
根据本发明的一实施例，形成上述第三蒸镀层的步骤的蒸镀层形成速度为形成上述第一蒸镀层及第二蒸镀层的步骤的蒸镀层厚度形成速度的30％至80％。
根据本发明的一实施例，在第一次加工步骤与形成第三蒸镀层的步骤之间或第二次加工步骤之后，还包括洗涤步骤，或者，在第一次加工步骤与形成第三蒸镀层的步骤之间以及第二次加工步骤中还均包括洗涤步骤。
根据本发明的一实施例，在第一次加工步骤中，对包括第一蒸镀层与第二蒸镀层之间的边界线的至少一部分的面进行加工。
根据本发明的一实施例，上述第一次加工步骤包括去除母材的步骤。
根据本发明的一实施例，上述第二次加工步骤包括去除上述母材的步骤。
根据本发明的一实施例，上述母材包含选自石墨、炭黑、SiC、TaC及ZrC组成的组中的一种以上。
发明效果
本发明一实施例的包括覆盖层间边界的蒸镀层的半导体制造用部件及其制造方法中，形成多个层，由此，可抑制异常组织的非正常结晶生长。并且，当形成多个层时，因等离子脆弱，蚀刻简单的层间边界周边部分被等离子特性强的层覆盖，由此，产品的耐久性增加。并且，根据各个层的用途，调节各个层的流量及层迭速度，由此，整体半导体制造用部件的生产时间缩减，产品生产工序的效率性得到提高。
附图说明
图1例示性示出本发明一实施例的包括覆盖层间边界的蒸镀层的半导体制造用部件的剖面。
图2例示性示出本发明另一实施例的包括覆盖层间边界的蒸镀层的半导体制造用部件的剖面。
图3a及图3b示出本发明一实施例的包括覆盖层间边界的蒸镀层的半导体制造用部件的X线衍射图案。
图4依次示出本发明一实施例的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法各个步骤。
图5利用制造的部件的剖面例示性示出本发明一实施例的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法各个步骤。
图6利用制造的部件的剖面例示性示出本发明一实施例的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法各个步骤。
具体实施方式
以下，参照附图，详细说明本发明。各个图中提出的相同附图标记为相同部件。
以下说明的实施例可具有多种变更。以下说明的实施例并非限定实施形态，而是包括对于这些的所有变更、等同技术方案或替代技术方案。
在实施例中使用的术语仅用于说明特定实施例，而并非用于限定本发明。只要的文脉上并未明确表示，单数的表现包括复数的表现。在本说明书中，“包括”或“具有”等的术语用于指定在说明书上记载的特征、数字、步骤、动作、结构要素、部件或这些组合的存在，而并非预先排出一个或其以上的其他特征或数字、步骤、动作、结构要素、部件或这些组合的存在或附加可能性。
只要并未明定义，包括技术或科学术语，在此使用的所有术语具有与本发明所属技术领域的普通技术人员一般理解的含义相同的含义。与一般使用的预先定义的相同术语具有在相关技术文脉上具有的含义相同的含义，只要在本申请中并未明确定义，不能被解释成异常或过度形式。
并且，在说明附图标记的过程中，对与附图标记无关的相同结构要素赋予相同结构要素，将省略对其的重复说明。在说明实施例的过程中，在判断为对于相关的公知技术的具体说明使实施例的主旨不清楚的情况下，将省略对其的详细说明。
图1例示性示出本发明一实施例的包括覆盖层间边界的蒸镀层的半导体制造用部件的剖面。
本发明的包括覆盖层间边界的蒸镀层的半导体制造用部件包括：第一蒸镀层210；第二蒸镀层220，形成于上述第一蒸镀层；以及第三蒸镀层，形成于上述第二蒸镀层，至少覆盖上述第一蒸镀层和上述第二蒸镀层之间的边界线300的至少一部分。
根据本发明的一实施例，包括在包含碳的木材形成第一蒸镀层、第二蒸镀层及第三蒸镀层的步骤来制造半导体制造用部件，最终，在完成制造的半导体制造用部件中去除上述木材。
图2例示性示出本发明另一实施例的包括覆盖层间边界的蒸镀层的半导体制造用部件的剖面。
在上述图1及图2中示出根据本发明一实施例，最终去除母材的状态的半导体制造用部件的剖面。
在层迭形成的第一蒸镀层及第二蒸镀层之间，形成各个层的蒸镀气体的组成不同，在相同的情况下，可形成边界线。此时，第三蒸镀层可覆盖第一蒸镀层及第二蒸镀层之间的边界线的至少一部分。
根据本发明一实施方式的第三蒸镀层在等离子蚀刻装置中，防止第一蒸镀层及第二蒸镀层之间的边界线向等离子露出地覆盖至少一部分。如图1所示，第三蒸镀层覆盖半导体制造用部件的上部面，如图2所示，覆盖半导体制造用部件的上部面积一侧部，在另种情况下，第三蒸镀层均覆盖第一蒸镀层及第二蒸镀层之间的边界线的至少一部分。
如上所述，若继续蒸镀高温的蒸镀气体，则继续形成异常组织的非正常结晶结构。在本发明的一实施方式中，分为第一蒸镀层及第二蒸镀层形成，由此，防止异常组织的非正常结晶结构的继续形成。
只是，如上所述，在划分层来层迭的情况下，会发生如用于等离子蚀刻工序的聚焦环的半导体制造用部件在第一蒸镀层和第二蒸镀层之间的边界面被很大程度蚀刻的问题。部件的耐久性降低，飞散的蒸镀层的物质最终可引发生产的半导体产品的缺陷。由此，以用于提高部件的等离子性的目的形成的第一蒸镀层及第二蒸镀层无法执行作用。
在本发明的一实施方式中，为了隔断在通过层迭工序形成层的情况下可发生的上述问题，提供以覆盖第一蒸镀层和第二蒸镀层之间的边界线的至少一部分的方式包括第三蒸镀层的半导体制造用部件。
根据本发明的一实施例，上述第一蒸镀层、第二蒸镀层或它们由多个层形成，上述第三层覆盖上述第一蒸镀层、第二蒸镀层或它们的多个层之间的边界线的至少一部分。即，第一蒸镀层和第二蒸镀层各自有多个层形成。
根据本发明一实施例，上述第一蒸镀层及第二蒸镀层各自的结晶粒子大小可大于上述第三蒸镀层的结晶粒子大小。
当形成蒸镀层时，若迅速形成蒸镀层，则生产性增加，相反，上述结晶粒子的大小变大，上述组织变得稀疏，等离子特性降低，若快速形成蒸镀层，则生产性降低，相反，结晶性的大小变小，上述组织变得致密，等离子特性增加。
根据本发明的一实施方式，第三蒸镀层呈结晶粒子的大小，等离子特性被清华，第一蒸镀层及第二蒸镀层的结晶粒子的大小相对大，从而在短时间内蒸镀，由此，工序的生产性提高。此时，第三蒸镀层的形成速度小于第一蒸镀层及第二蒸镀层的形成速度，第一蒸镀层及第二蒸镀层的蒸镀时间缩减，整体生产速度增加。即，根据本发明的一实施方式，产品的生产性提高。
上述半导体制造用部件的蒸镀层包括结晶性高，形成多种结晶面的各向异性晶体。这种结晶面可参照图3a至图3b来确认。
图3a及图3b示出本发明一实施例的包括覆盖层间边界的蒸镀层的半导体制造用部件的X线衍射图案。图3a为示出根据本发明的一实施例形成的第一蒸镀层及第二蒸镀层的X射线衍射图案的图表，图3b为根据本发明一实施例形成的第三蒸镀层的X射线衍射图案的图表。
图3a及图3b的X射线衍射图案可利用在本发明技术领域中使用的X射线衍射测定方法，例如，可利用薄膜或粉末X射线衍射测定方法。在图3a及图3b的情况下，SiC为第一蒸镀层至第三蒸镀层的成分来制造本发明一实施例的半导体制造用部件，向各个层照射X射线来获得图表。X射线分析装置利用“Rigaku,Dmax 2500”，在横轴示出衍射强度，在纵轴示出衍射角度2θ的X射线图案，通过MDI/JADE 35-0801确认SiC成分。
各个结晶面方向的衍射峰值强度的比例为各个方向的结晶的形成程度，各个蒸镀层具有根据其蒸镀环境来确定的固有的结晶面衍射峰值强度值。在这种X射线图案的结果中，与面111相比，结晶面方向，例如，通过面200、面220或面311方向的结晶形成来确保各个蒸镀层的物性的指标。
根据本发明一实施例，与上述第一蒸镀层及第二蒸镀层各个的X射线衍射光谱的面111的衍射峰值强度相比，面200及面220的衍射峰值强度之和比例为0.9至3.5。
根据本发明的一实施例，相对于上述第三蒸镀层的X射线衍射光谱的面111的衍射峰值强度，面200及面220的衍射峰值强度之和的比例为0.05至0.9。
根据本发明的一实施例，与上述第三蒸镀层的X射线衍射光谱的面111的衍射峰值强度相比，面311的衍射峰值强度的比例为0.05至0.3。
根据本发明的一实施例，第一蒸镀层及第二蒸镀层中，当面200及面220方向的形成面的强度之和与面111方向的形成面相比较时，形成相当高的水平。相反，在第三蒸镀层的情况下，当面200及面220方向的形成面的强度之和与面111方向的形成面相比较时，差距并不大。并且，在第三蒸镀层的情况下，与面311的形成面的强度与面111方向的形成面相比时，差距并不大。
根据本发明的一实施例，上述第一蒸镀层、上述第二蒸镀层及第三蒸镀层各自包含SiC或TaC中的一种以上。根据本发明的一实施例，上述第一蒸镀层、上述第二蒸镀层及第三蒸镀层的组成相同。
在本发明中，第一蒸镀层、第二蒸镀层及第三蒸镀层的奶等离子特性中，各个层存在差异，但是，各个蒸镀层的组成相同。
根据本发明的一实施例，上述第三蒸镀层的厚度可以为0.7mm至2.5mm。
根据本发明的一实施例，第三蒸镀层在干式蚀刻装置内考虑被等离子损伤的厚度来形成。在干式蚀刻装置中，通常，在通过等离子蚀刻的奶等离子型材料的情况下，根据上述材料的种类，通常，被蚀刻0.5mm左右。在本发明中，通过等离子蚀刻第三蒸镀层的一部分，以防止第一蒸镀层和第二蒸镀层之间的边界线露出的方式形成厚度为0.7mm至2.5mm的第三蒸镀层。在小于0.7mm的情况下，根据选择的材料，第一蒸镀层和第二蒸镀层之间的边界露出，部件会很大程度受损，在大于2.5mm的情况下，会发生产品的生产性降低的问题。
根据本发明的一实施例，上述第一蒸镀层和第二蒸镀层的透过率值各不相同。
在本发明中的透过率为光透过物质层的含义，与通过物质层射出的光的强度分为对于物质层的入射光的强度的值相对应。透过率可通过多种方法测定，制造3mm左右的试片，利用亮度150Lux以上的光源来在7cm以内测定试片与光源的距离。根据厚度或光源、试片与光源的距离，透过率发生变化，因此，在相同厚度的情况下，需要考虑成相对值。
透过率与物质的固有特征相对应，即使是具有相同成分及组成的材料，根据结晶结构或形状具有不同的透过率。本发明的包括覆盖层间边界的蒸镀层的半导体制造用部件可包括具有不同透过率的第一蒸镀层和第二蒸镀层。上述第一蒸镀层和第二蒸镀层可分别由多个层形成。
层迭的第一蒸镀层和第二蒸镀层即使有相同组成的蒸镀气体形成，在上述层的边界，衍射逐渐重迭并发生变化。以此形成的第一蒸镀层和第二蒸镀层不同透过率。
根据本发明的一实施方式，如上所述，在上述层迭的第一蒸镀层和第二蒸镀层的边界，由异常组织形成的非结晶结构的形成被断开。在本发明的一实施方式中，断开以往的连续蒸镀过程来按步骤形成各个层，由此，可控制非正常结晶结构的继续形成。此时，非则很难更长结晶结构中，连续的蒸镀过程被断开，由此，无法继续形成，在各个层的边界中，非正常结晶的形成被断开。
根据本发明的一实施例，上述第一蒸镀层、第二蒸镀层或它们的多个层的透过率值各不相同。
根据本发明的一实施例，上述半导体制造用部件为等离子处理装置部件，可包括选自由环、电极部及导体组成的组中的至少一种。包括本发明第一蒸镀层至第三蒸镀层的半导体制造用部件在等离子处理装置中，用于改善部件向等离子露出而被蚀刻的问题，因此，可包括一般通过等离子处理部件防止向等离子露出的环、电极部及连接器等。上述环可包括聚焦环。
图4依次示出本发明一实施例的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法各个步骤。
图5利用制造的部件的剖面例示性示出本发明一实施例的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法各个步骤。
图6利用制造的部件的剖面例示性示出本发明一实施例的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法各个步骤。
以下，参照图4至图6，说明本发明实施例的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法。
本发明的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法可包括：准备母材的步骤S10；通过化学气相蒸镀法，在上述母材形成第一蒸镀层的步骤S20；通过化学气相蒸镀法，在上述第一蒸镀层形成第二蒸镀层的步骤S30；第一次加工步骤S40；形成第三蒸镀层的步骤S50；以及第二次加工步骤S60。
在本发明中，母材只要是包含石墨、炭黑、天然石墨、人造石墨、合成石墨等碳的物质，则不会被特殊限制。母材起到在蒸镀装置内，蒸镀装置沿着周边形成，从而在表面进行蒸镀的被蒸镀物功能，结果，在本发明中，在母材形成第一蒸镀层至第三蒸镀层。此时，第一蒸镀层至第三蒸镀层可形成于母材的整体面，根据设计，母材的一面被膜等遮挡的状态下，仅在未被遮挡的面形成。
母材可在上部面形成第一蒸镀层，第一蒸镀层210的下部面面积与母材100的上部面面积相同的方式在上部面上方形成，第一蒸镀层可覆盖母材的上部面和一侧部。
上述母材在上部面形成第一蒸镀层，因此，优选地，由考虑第一蒸镀层的横渡材料，包含选自上述组中的材料来进行蒸镀的材质形成。
在形成第一蒸镀层的步骤中，将母材作为被蒸镀物来通过化学气相蒸镀法在母材上部形成第一蒸镀层。此时，第一蒸镀层可覆盖母材上部面，可覆盖母材侧面的一部分，并可覆盖至母材的下部面。
在第二蒸镀层的形成步骤中，将母材及第一蒸镀层作为被蒸镀物来通过化学气相蒸镀法在上部形成第二蒸镀层。第二蒸镀层也与第一蒸镀层相同，覆盖通过母材及第一蒸镀层形成的被蒸镀物的上部面，可覆盖追加的侧面或下部面。
之后，在第一次加工步骤中，以符合半导体制造用部件的必要规格及形状的方式执行加工，在本发明中，上述加工单元只要物理地加工半导体制造用部件外形，则并未受到特殊限制。
之后，将加工形成的半导体制造用部件再次作为被蒸镀物来形成第三蒸镀层。
通常，层迭多层的工序层迭多个层来进行加工并完成工序，但是，根据本发明，在层迭至少两个以上的层之后，执行第一次加工步骤再次需要第三蒸镀层的层迭作业。如上所述，第三蒸镀层覆盖第一蒸镀层及第二蒸镀层，在等离子蚀刻装置内，向等离子露出最多的部分。因此，第三蒸镀层由等离子特性强的材质形成，在等离子蚀刻装置内，为了使部件的损伤最小化二覆盖第一蒸镀层和第二蒸镀层之间的边界线的至少一部分。
之后，在第二次加工步骤中，以符合半导体制造用部件的必要规格及形状的方式再次执行加工，在本发明中，如上述加工单元或第一次加工步骤，只要物理地加工半导体制造用部件外形，则并未受到特殊限制。
根据本发明的一实施例，形成上述第一蒸镀层的步骤和形成上述第二蒸镀层的步骤的蒸镀气体流量及蒸镀气体组成相同。
即，第一蒸镀层及第二蒸镀层可由通过相同蒸镀速度具有相同组成的层。以此形成的第一蒸镀层及第二蒸镀层的结晶面的形成图案相同。这可通过X射线衍射实验确认。
根据本发明的一实施例，形成上述第三蒸镀层的步骤的蒸镀加工供给流量为形成上述第一蒸镀层及第二蒸镀层的步骤的蒸镀气体供给流量的30％至80％。
与第一蒸镀层及第二蒸镀层相比，第三蒸镀层可通过更少的气体供给流量形成。这意味着相对缓慢地形成蒸镀层，结晶粒子的尺寸小且致密地形成。与第一蒸镀层及第二蒸镀层相比，以此形成的第三蒸镀层的特性可以提高。
根据本发明的一实施例，形成上述第一蒸镀层及第二蒸镀层的步骤的蒸镀层形成速度为30μm/hr至65μm/hr。
第一蒸镀层及第二蒸镀层通过上述数值范围的速度，以比较快的速度在短时间内形成蒸镀层。此时，在小于30μm/hr的情况下，蒸镀速度缓慢，从而会降低本发明的工序生产性的提高效果，在大于65μm/hr的情况下，因过快的蒸镀速度，很难形成均匀的蒸镀层。
根据本发明一实施例，形成上述第三蒸镀层的步骤的蒸镀层形成步骤可以为形成上述第一蒸镀层及第二蒸镀层的步骤的蒸镀层厚度形成速度的30％至80％。
与第一蒸镀层及第二蒸镀层相比，第三蒸镀层的形成速度缓慢。在小于第一蒸镀层及第二蒸镀层形成速度的30％的情况下，速度过慢，从而有可能发生生产性问题，在大于80％的情况下，等离子特性不会与第一蒸镀层及第二蒸镀层发生过大差异，从而在保护边界部分的功能发生问题。
形成根据本发明一实施方式的第一蒸镀层及第二蒸镀层的步骤在化学气相蒸镀范围内通过化学气相蒸镀方式制造。此时，形成各个层的原料气体通过多个原料气体喷嘴供给。只要多个原料气体喷嘴均匀地层迭各个层，则在本发明中，在化学气相蒸镀范围内的位置或数量并未受到特殊限制。
根据本发明一实施例，在第一次加工步骤与形成第三蒸镀层的步骤之间或第二次加工步骤之后，还可包括洗涤步骤，或者，在第一次加工步骤与形成第三蒸镀层的步骤之间以及第二次加工步骤中均可包括洗涤步骤。在各个的加工步骤之后，在部件表面可残留不纯物，因此，可包括洗涤步骤。此时，上述洗涤步骤的洗涤单元可利用酸、碱基、水、非活性气体等多种单元，在本发明中，只要可去除形成于表面的不纯残留物，上述方法并未特殊限制。
根据本发明一实施例，第一次加工步骤可以对包括第一蒸镀层及第二蒸镀层之间的边界线的至少一部分的面进行加工。第一次加工步骤可对形成第三蒸镀层的面进行蒸镀。并且，在第一蒸镀层、第二蒸镀层或它们由多个层形成的情况下，第一次加工步骤对包括上述多个层之间的边界线的至少一部分的面进行加工。
根据本发明的一实施例，上述第一次加工步骤可包括去除母材的步骤。
上述母材可在最终的半导体制造用部件的完成品中被去除。在上述第一次加工步骤中，一同执行与第一蒸镀层及第二蒸镀层一同去除下部的木材的加工。此时，去除母材的方法只要是不对上述第一蒸镀层至第二蒸镀层的质量产生影像的方法，在本发明中没有特殊限制地使用上述单元。
图5中，根据本发明一实施例，在第一次加工步骤中，与母材一同去除，形成第三蒸镀层的步骤之前，去除母材的剖视图S40。
根据本发明一实施例，上述第二次加工步骤还可包括去除上述母材的步骤。上述母材在上述第二次加工步骤中，以符合半导体制造用部件的需要的规格及形状的方式进行加工并被去除。此时，去除母材的方法只要不对上述第一蒸镀层至第二蒸镀层的质量产生影响，则在本发明中没有特殊限制地使用上述单元。
图6中，根据本发明的另一实施例，在2次加工步骤中，一同执行与第三蒸镀层的蒸镀物一同去除上述母材的过程来制造的半导体制造用部件的剖视图S60。
根据本发明的一实施例，上述母材可包含选自由石墨、炭黑、SiC、TaC及ZrC组成的组中的一种以上。
如上所述，通过限定实施例和附图说明了实施例，只要是本发明所属技术领域的普通技术人员，可从上述记载进行多种修改及变形。例如，说明的技术与说明的方法以不同顺序执行和/或说明的结构要素的与说明的方法不同形态结合或组合，或者通过其他结构要素或等同技术方案代替或置换也可实现适当结果。
因此，与其他实例、其他实施例及发明要求保护范围等同的内容也属于后述的发明要求保护范围。

Claims (22)

1.一种包括覆盖层间边界的蒸镀层的半导体制造用部件，其中，包括：
第一蒸镀层；
第二蒸镀层，形成于所述第一蒸镀层上；以及
第三蒸镀层，以覆盖所述第一蒸镀层与所述第二蒸镀层之间的边界线的至少一部分的方式形成于所述第二蒸镀层上。
2.如权利要求1所述的包括覆盖层间边界的蒸镀层的半导体制造用部件，其特征在于，所述第一蒸镀层、第二蒸镀层或它们由多个层形成，所述第三蒸镀层覆盖所述第一蒸镀层、第二蒸镀层或它们的多个层之间的边界线的至少一部分。
3.如权利要求1所述的包括覆盖层间边界的蒸镀层的半导体制造用部件，其特征在于，所述第一蒸镀层及第二蒸镀层各个的结晶粒子大小大于所述第三蒸镀层的结晶粒子大小。
4.如权利要求1所述的包括覆盖层间边界的蒸镀层的半导体制造用部件，其特征在于，所述第一蒸镀层及第二蒸镀层各个的X射线衍射光谱的面(111)的衍射峰值强度与面(200)及面(220)的衍射峰值强度之和之间的比值为0.9至3.5。
5.如权利要求1所述的包括覆盖层间边界的蒸镀层的半导体制造用部件，其特征在于，所述第三蒸镀层的X射线衍射光谱的面(111)的衍射峰值强度与面(200)及面(220)的衍射峰值强度之和之间的比值为0.05至0.9。
6.如权利要求1所述的包括覆盖层间边界的蒸镀层的半导体制造用部件，其特征在于，所述第三蒸镀层的X射线衍射光谱的面(111)的衍射峰值强度与面(311)的衍射峰值强度之间的比值为0.05至0.3。
7.如权利要求1所述的包括覆盖层间边界的蒸镀层的半导体制造用部件，其特征在于，所述第一蒸镀层、所述第二蒸镀层及第三蒸镀层各自包含SiC或TaC中的一种以上。
8.如权利要求1所述的包括覆盖层间边界的蒸镀层的半导体制造用部件，其特征在于，所述第一蒸镀层、所述第二蒸镀层及第三蒸镀层的组成相同。
9.如权利要求1所述的包括覆盖层间边界的蒸镀层的半导体制造用部件，其特征在于，所述第三蒸镀层的厚度为0.7mm至2.5mm。
10.如权利要求1所述的包括覆盖层间边界的蒸镀层的半导体制造用部件，其特征在于，所述第一蒸镀层和第二蒸镀层的透过率值各不相同。
11.如权利要求2所述的包括覆盖层间边界的蒸镀层的半导体制造用部件，其特征在于，所述第一蒸镀层、第二蒸镀层或它们的多个层的透过率值各不相同。
12.如权利要求1所述的包括覆盖层间边界的蒸镀层的半导体制造用部件，其特征在于，所述半导体制造用部件为等离子处理装置部件，包括选自由环、电极部及导体组成的组中的至少一种。
13.一种包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法，其特征在于，包括：
准备母材的步骤；
通过化学气相蒸镀法，在所述母材上形成第一蒸镀层的步骤；
通过化学气相蒸镀法，在所述第一蒸镀层上形成第二蒸镀层的步骤；
第一次加工步骤；
形成第三蒸镀层的步骤；以及
第二次加工步骤。
14.如权利要求13所述的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法，其特征在于，形成所述第一蒸镀层的步骤和形成所述第二蒸镀层的步骤的蒸镀气体流量及蒸镀气体组成相同。
15.如权利要求13所述的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法，其特征在于，形成所述第三蒸镀层的步骤的蒸镀气体供给量为形成所述第一蒸镀层及第二蒸镀层的步骤的蒸镀气体供给量的30％至80％。
16.如权利要求13所述的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法，其特征在于，形成所述第一蒸镀层及第二蒸镀层的步骤的蒸镀层形成速度为30μm/hr至65μm/hr。
17.如权利要求13所述的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法，其特征在于，形成所述第三蒸镀层的步骤的蒸镀层形成速度为形成所述第一蒸镀层及第二蒸镀层的步骤的蒸镀层厚度形成速度的30％至80％。
18.如权利要求13所述的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法，其特征在于，在第一次加工步骤与形成第三蒸镀层的步骤之间或第二次加工步骤之后，还包括洗涤步骤，或者，在第一次加工步骤与形成第三蒸镀层的步骤之间以及第二次加工步骤中均包括洗涤步骤。
19.如权利要求13所述的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法，其特征在于，在第一次加工步骤中，对包括第一蒸镀层与第二蒸镀层之间的边界线的至少一部分的面进行加工。
20.如权利要求13所述的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法，其特征在于，所述第一次加工步骤包括去除母材的步骤。
21.如权利要求13所述的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法，其特征在于，所述第二次加工步骤包括去除所述母材的步骤。
22.如权利要求13所述的包括覆盖层间边界的蒸镀层的半导体制造用部件的制造方法，其特征在于，所述母材包含选自石墨、炭黑、SiC、TaC及ZrC组成的组中的一种以上。
CN201780076242.0A 2016-12-20 2017-12-18 具覆盖层间边界线的沉积层的半导体制造用部件 Active CN110050327B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160174615A KR20180071695A (ko) 2016-12-20 2016-12-20 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
KR10-2016-0174615 2016-12-20
PCT/KR2017/014904 WO2018117556A1 (ko) 2016-12-20 2017-12-18 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN110050327A true CN110050327A (zh) 2019-07-23
CN110050327B CN110050327B (zh) 2023-05-12

Family

ID=62626883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780076242.0A Active CN110050327B (zh) 2016-12-20 2017-12-18 具覆盖层间边界线的沉积层的半导体制造用部件

Country Status (6)

Country Link
US (1) US11180855B2 (zh)
JP (1) JP6848064B2 (zh)
KR (1) KR20180071695A (zh)
CN (1) CN110050327B (zh)
TW (1) TWI686864B (zh)
WO (1) WO2018117556A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020163132A1 (en) * 2019-02-04 2020-08-13 Lam Research Corporation Plasma resistant component for a plasma processing chamber
KR102262330B1 (ko) * 2019-04-16 2021-06-09 주식회사 티씨케이 반도체 제조용 부품의 재생 방법 및 재생된 반도체 제조용 부품
KR102305539B1 (ko) * 2019-04-16 2021-09-27 주식회사 티씨케이 SiC 엣지 링
KR102183258B1 (ko) * 2019-04-18 2020-11-26 주식회사 티씨케이 SiC 소재 및 이의 제조방법
KR102353957B1 (ko) * 2019-07-01 2022-01-21 (주)티티에스 가이드 프레임이 일체화된 서셉터
KR102258205B1 (ko) * 2019-07-01 2021-05-28 (주)티티에스 가이드 프레임이 일체화된 서셉터
JP7396977B2 (ja) * 2020-12-23 2023-12-12 クアーズテック株式会社 半導体熱処理部材及びその製造方法
KR102419533B1 (ko) * 2021-11-25 2022-07-11 비씨엔씨 주식회사 파티클 발생 최소화에 유리한 치밀한 보론카바이드 재질의 반도체 제조공정용 엣지링 및 그 제조방법

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04129267A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体基板およびその製造方法
JPH11251093A (ja) * 1998-02-27 1999-09-17 Kyocera Corp プラズマ発生用電極
JP2001257163A (ja) * 2000-03-10 2001-09-21 Kyocera Corp 炭化珪素部材、耐プラズマ部材及び半導体製造用装置
KR20020044140A (ko) * 1999-09-13 2002-06-14 추후제출 반도체 장치용 보호층
CN1430271A (zh) * 2001-12-25 2003-07-16 夏普株式会社 半导体装置及其制造方法
US20030198749A1 (en) * 2002-04-17 2003-10-23 Applied Materials, Inc. Coated silicon carbide cermet used in a plasma reactor
US20070221493A1 (en) * 2006-03-22 2007-09-27 Tokyo Electron Limited Plasma processing apparatus, plasma processing method, and storage medium
US20080236744A1 (en) * 2007-03-30 2008-10-02 Muneo Furuse Plasma etching equipment
JP2010093186A (ja) * 2008-10-10 2010-04-22 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
CN102130259A (zh) * 2011-01-14 2011-07-20 大连美明外延片科技有限公司 一种发光二极管芯片的复合电极及其制作方法
CN102292809A (zh) * 2009-01-22 2011-12-21 S.O.I.Tec绝缘体上硅技术公司 分解绝缘体上半导体型结构的外周环中的氧化物层的方法
JP2013207005A (ja) * 2012-03-28 2013-10-07 Meidensha Corp 酸化膜の形成方法
JP2015023168A (ja) * 2013-07-19 2015-02-02 株式会社日立ハイテクノロジーズ プラズマ処理装置、及びステージ製造方法
CN104704606A (zh) * 2012-07-27 2015-06-10 应用材料公司 针对先进元件的晶圆上粒子性能的化学相容性涂层材料
JP2016124734A (ja) * 2014-12-26 2016-07-11 住友大阪セメント株式会社 耐食性部材、静電チャック装置および耐食性部材の製造方法
CN105821375A (zh) * 2012-01-12 2016-08-03 大日本印刷株式会社 蒸镀掩模的制造方法及有机半导体元件的制造方法
US20160343547A1 (en) * 2015-05-20 2016-11-24 Samsung Electronics Co., Ltd. Substrate-processing system and method of coating carbon-protection layer therefor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3196510B2 (ja) * 1994-06-13 2001-08-06 三菱マテリアル株式会社 硬質蒸着層がすぐれた耐剥離性を有する表面被覆炭化タングステン基超硬合金製エンドミル
JPH11199323A (ja) 1998-01-14 1999-07-27 Tokai Carbon Co Ltd ダミーウエハ
EP1221178A1 (en) 1999-10-15 2002-07-10 ASM America, Inc. Method for depositing nanolaminate thin films on sensitive surfaces
TW541586B (en) 2001-05-25 2003-07-11 Tokyo Electron Ltd Substrate table, production method therefor and plasma treating device
JP4996868B2 (ja) * 2006-03-20 2012-08-08 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
WO2007148569A1 (ja) * 2006-06-23 2007-12-27 Sharp Kabushiki Kaisha プラズマ処理装置、プラズマ処理方法、および光電変換素子
KR102177738B1 (ko) * 2013-03-08 2020-11-11 어플라이드 머티어리얼스, 인코포레이티드 불소 플라즈마에 대한 보호에 적합한 보호 코팅을 갖는 챔버 컴포넌트
US9711334B2 (en) * 2013-07-19 2017-07-18 Applied Materials, Inc. Ion assisted deposition for rare-earth oxide based thin film coatings on process rings
US9583369B2 (en) * 2013-07-20 2017-02-28 Applied Materials, Inc. Ion assisted deposition for rare-earth oxide based coatings on lids and nozzles
JP6676365B2 (ja) * 2015-12-21 2020-04-08 キヤノン株式会社 撮像装置の製造方法

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04129267A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体基板およびその製造方法
JPH11251093A (ja) * 1998-02-27 1999-09-17 Kyocera Corp プラズマ発生用電極
KR20020044140A (ko) * 1999-09-13 2002-06-14 추후제출 반도체 장치용 보호층
CN1373902A (zh) * 1999-09-13 2002-10-09 阿克里奥股份公司 半导体器件用的保护层
JP2001257163A (ja) * 2000-03-10 2001-09-21 Kyocera Corp 炭化珪素部材、耐プラズマ部材及び半導体製造用装置
CN1430271A (zh) * 2001-12-25 2003-07-16 夏普株式会社 半导体装置及其制造方法
US20030198749A1 (en) * 2002-04-17 2003-10-23 Applied Materials, Inc. Coated silicon carbide cermet used in a plasma reactor
US20070221493A1 (en) * 2006-03-22 2007-09-27 Tokyo Electron Limited Plasma processing apparatus, plasma processing method, and storage medium
US20080236744A1 (en) * 2007-03-30 2008-10-02 Muneo Furuse Plasma etching equipment
JP2010093186A (ja) * 2008-10-10 2010-04-22 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体素子の積層構造及び窒化ガリウム系化合物半導体発光素子、並びにランプ
CN102292809A (zh) * 2009-01-22 2011-12-21 S.O.I.Tec绝缘体上硅技术公司 分解绝缘体上半导体型结构的外周环中的氧化物层的方法
CN102130259A (zh) * 2011-01-14 2011-07-20 大连美明外延片科技有限公司 一种发光二极管芯片的复合电极及其制作方法
CN105821375A (zh) * 2012-01-12 2016-08-03 大日本印刷株式会社 蒸镀掩模的制造方法及有机半导体元件的制造方法
JP2013207005A (ja) * 2012-03-28 2013-10-07 Meidensha Corp 酸化膜の形成方法
CN104704606A (zh) * 2012-07-27 2015-06-10 应用材料公司 针对先进元件的晶圆上粒子性能的化学相容性涂层材料
JP2015023168A (ja) * 2013-07-19 2015-02-02 株式会社日立ハイテクノロジーズ プラズマ処理装置、及びステージ製造方法
JP2016124734A (ja) * 2014-12-26 2016-07-11 住友大阪セメント株式会社 耐食性部材、静電チャック装置および耐食性部材の製造方法
US20160343547A1 (en) * 2015-05-20 2016-11-24 Samsung Electronics Co., Ltd. Substrate-processing system and method of coating carbon-protection layer therefor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李娟等: "溅射技术在制备SiC薄膜中的应用", 《天津理工学院学报》 *

Also Published As

Publication number Publication date
US20200063269A1 (en) 2020-02-27
WO2018117556A1 (ko) 2018-06-28
JP6848064B2 (ja) 2021-03-24
CN110050327B (zh) 2023-05-12
US11180855B2 (en) 2021-11-23
TW201838025A (zh) 2018-10-16
JP2020502807A (ja) 2020-01-23
KR20180071695A (ko) 2018-06-28
TWI686864B (zh) 2020-03-01

Similar Documents

Publication Publication Date Title
CN110050327A (zh) 具覆盖层间边界线的沉积层的半导体制造用部件
CN107851712A (zh) 用于加工半导体元件阵列的抛光终止层
CN101779276A (zh) 掩模修整
CN110862088B (zh) 一种超高深宽比的硅纳米针阵列的制备方法
TW200929361A (en) Etch with high etch rate resist mask
JP2012104859A (ja) ガスクラスターイオンビームによる固体表面の平坦化方法
JP5584907B1 (ja) 反射防止構造用金型製造方法、及び反射防止構造用金型としての使用方法
CN103390657A (zh) 一种硅纳米柱阵列光电池的选择性栅极及其制作方法
KR102054721B1 (ko) 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
KR101752200B1 (ko) 낮고 신뢰성 있는 동작 전압 및 장기 안정성 특성을 갖는 비휘발성 저항 변화 메모리 소자 및 이의 제조방법
US9308676B2 (en) Method for producing molds
CN107848151A (zh) 成型模具、成型模具的制造方法和复制品的制造方法
CN114967161A (zh) 一种多层膜自由几何超表面元件及制备方法
KR102181728B1 (ko) 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
CN204575880U (zh) 一种基于纳米压印工艺的可见与近红外光吸收体
DE10340147B4 (de) Trockenätzverfahren und Trockenätzvorrichtung
CN109814329A (zh) 一种渐变光刻版图及其半导体表面制造方法
CN102376542B (zh) 半导体器件精细图案的制作方法
KR101375878B1 (ko) 미세패턴 형성 방법
JP2004107765A (ja) シリコン表面および金属表面の処理方法
CN109903877B (zh) 一种x射线衍射光学聚焦元件的制造方法
CN115308828B (zh) 一种二氧化钛光栅的制备方法及其二氧化钛光栅
CN116169979B (zh) 超细线宽叉指电极及其制备方法、叉指换能器
CN110073466A (zh) 使用夹具的半导体制造用部件制作方法及制造装置
CN109216540A (zh) Mtj器件与其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant