JP2015023168A - プラズマ処理装置、及びステージ製造方法 - Google Patents

Abstract

【課題】プラズマ処理装置のステージ表面の金属汚染および異物の発生を抑制する。【解決手段】処理室と、プラズマ生成のための高周波電力と、処理ガスを供給するための処理ガス供給部と、処理室を減圧するための排気部と、被処理体を戴置するためのステージと、被処理体に入射するイオンを加速させるためのバイアス電源とを備え、化学気相成長法あるいは物理気相成長法で、ステージの表面にイットリア（Ｙ２Ｏ３）膜を成膜したプラズマ処理装置を構成する。化学気相成長法あるいは物理気相成長法のカバレッジ効果によってステージ表面に曲面を有した突起あるいは、突起の上面外周部にラウンド形状を有する突起が成膜される。【選択図】 図１

Description

本発明はプラズマ処理装置、特に、半導体デバイス、フラットパネルディスプレイ用基板等の製造に用いられる処理室内に設置されるステージの製造技術に関する。

半導体デバイスやフラットパネルディスプレイなどの製造工程では、所望のパターンを形成するために、プラズマＣＶＤ(Chemical Vapor Deposition)やプラズマエッチング等の加工技術が用いられている。このようなプラズマ処理装置では、ウエハ等の被処理基板を処理室内に配置されたステージに設置し、例えば、Ａｒ、Ｏ_２、Ｎ_２、ＣＨＦ_３、ＣＨ_４、Ｃ_５Ｆ_８、Ｃ_４Ｆ_８、ＣＦ_４、ＳＦ_６、ＮＦ_３、ＨＢｒ、Ｃｌ_２、ＢＣｌ_３等の処理ガスを処理室に供給して処理ガスをプラズマ化し、ステージに高周波電圧を印加することによって被処理基板に成膜やエッチングを行う。成膜やエッチング時に生成され処理室の内壁に付着する反応生成物は、異物やＣＤ(Critical Dimension)寸法の経時変化の原因となるため、被処理基板を処理室内から搬出した後に処理室内をクリーニングすることによって除去される。処理室内のクリーニングは、製造コスト削減のためステージ上にＳｉダミーウエハを設置せずに実施されている。処理室内のクリーニングが終了した後に、次の被処理基板が処理室内に搬入されて再び成膜やエッチングが行われる。

このように、半導体デバイスやフラットパネルディスプレイなどの製造工程では、被処理基板の処理と、処理室内のクリーニングが交互に行われているが、被処理基板の加工寸法の微細化と共に、デバイス性能の劣化や歩留まりの低下の原因となるアルカリ金属や重金属の汚染量や、被処理基板上に付着する異物および、被処理基板裏面に付着する異物である裏面異物の許容値が厳しくなっており、処理室内のプラズマクリーニングによるステージ表面のわずかな消耗も抑制する必要がある。

従来、被処理基板を設置するステージの材料として、アルミナ溶射膜やアルミナ焼結体が用いられていたが、プラズマによるステージ表面の消耗や被処理基板の接触によって生じる裏面異物を抑制するため、プラズマによるエッチングレートがアルミナ（Ａｌ_２Ｏ_３）よりも小さいイットリア（Ｙ_２Ｏ_３）を用いた材料やステージ表面に突起を設ける方法が提案されている。例えば、特許文献１に記載のように、エアロゾルデポジション法を用いてステージ表面にイットリアを含有した突起物を形成する方法がある。また、特許文献２に記載のように、化学的気相成長法を用いてステージ表面に設けた被処理基板の支持用突起に炭化珪素を主成分とする保護膜を形成する方法がある。

特開２００８−１６００９３号公報 特開２００９−５４７２３号公報

プラズマ処理装置における被処理基板の加工工程において、許容できるアルカリ金属や重金属の汚染量として、例えば１×１０Ｅ８（ａｔｏｍｓ／ｃｍ^２）が要求されている。被処理基板上に付着する異物サイズの許容値は配線幅の１／２であり、例えば配線幅が３０ｎｍである場合、許容できる異物サイズは１５ｎｍとなる。また、被処理基板の裏面に関しても、８０ｎｍといったナノレベルの異物サイズが管理値として要求されている。このように、被処理基板の加工寸法の微細化と共に汚染量、異物サイズともに管理値が厳しくなっている。

特許文献１に記載の技術では、被処理基板と接触する誘電体基板の表面に、エアロゾルデポジション法によりイットリア膜を成膜した後に、ブラスト法を用いて被処理基板を支持する突起部を形成している。さらにイットリア膜(凹部)および突起部をバフ研磨することで突起部の頂部に凸状の曲面を形成しつつ、突起部の頂部の表面粗さＲａよりも、凹部の表面粗さＲａが粗くなるようにしている。

しかしながら、エアロゾルデポジション法によって成膜したイットリア膜は不純物濃度が高いため、プラズマによるエッチングレートが小さいイットリア膜であっても汚染の原因となる可能性がある。すなわち、今後ますます厳しくなる金属汚染量や異物サイズに対しては十分な配慮がなされていない。また、突起部や突起部の頂部の曲面を構成するために、ブラストやバフ研磨を用いているが、ブラストおよび研磨に起因する異物が誘電体基板の表面（凹部）に付着する。発明者の知見によれば、凹部の表面粗さＲａが粗いと、例えば超音波洗浄等の洗浄方法を用いても表面に付着した異物の除去は困難である。一方、誘電体基板の表面（凹部）の表面粗さがＲａ０．１μｍ以下と滑らかな表面状態であっても、例えば粒径が８０ｎｍ以下の微小な異物は洗浄によって除去されにくい。洗浄によっても除去できない異物はステージ表面に残留することになり、被処理基板の裏面異物増加や処理室内の汚染の原因となる可能性がある。つまり、ブラストおよび研磨は微小な異物を生じさせる原因となるため、突起部や突起部の頂部の曲面を形成する手段として好ましくない。

一方、特許文献２に記載の従来技術では、被処理基板を支持する突起部を被処理基板と接触する誘電体基板の表面に設けて、突起部の上面中央部に小凸部を構成するように炭化珪素を主成分とする保護層を形成している。また、誘電体基板自体に突起部と突起部の上面中央部に小凸部を施した場合あるいは、突起部と小凸部が連続的に形成されて突起部下部が円錐状に広がる形状を施した後に炭化珪素を主成分とする保護層を成膜する方法が開示されている。

しかしながら、炭化珪素を主成分とする保護膜は、プラズマによるエッチングレートが大きくプラズマクリーニング中に保護膜が消耗するため、汚染や異物の原因となる可能性がある。また、保護膜の消耗によって被処理基板の接触面積が変化するため、エッチング性能の経時変化を引き起こす原因となる可能性がある。また、保護膜の消耗が進むと誘電体基板が露出するため、汚染や異物が更に悪化する可能性もある。保護層を成膜した後に、ブラストや研磨によって小凸部を形成する方法では、突起部の上面中央部に小凸部を形成するためのマスクの位置合わせに精度が必要であるため、製造工程が複雑になりコストが増加する。また、ブラストおよび研磨に起因する異物が保護層の表面(凹部)に付着し、これが被処理基板の裏面異物増加や処理室内の汚染の原因となる可能性があるため、突起部や突起部の頂部の曲面を形成する手段として好ましくない。

本発明の目的は、上記の課題を解決し、ステージ表面の金属汚染および異物の発生を抑制することが可能なプラズマ処理装置、及びステージ製造方法を提供することにある。

上記の目的を達成するため、本発明においては、処理室と、プラズマ生成のための高周波電力と、処理ガスを供給するための処理ガス供給部と、処理室を減圧するための排気部と、被処理体を戴置するためのステージと、被処理体に入射するイオンを加速させるためのバイアス電源を備え、化学気相成長法あるいは物理気相成長法で、ステージの表面にイットリア（Ｙ_２Ｏ_３）膜を形成したプラズマ処理装置を提供する。

また、上記の目的を達成するため、プラズマ処理装置の被処理体を戴置するためのステージ製造方法であって、化学気相成長法あるいは物理気相成長法で、ステージの表面に多数の突起を有するＹ_２Ｏ_３膜を形成するステージ製造方法を提供する。

本発明では、被処理体が設置されるステージの表面に化学気相成長法あるいは物理気相成長法でＹ_２Ｏ_３膜を形成することにより、化学気相成長法あるいは物理気相成長法のカバレッジ効果によってステージ表面に曲面を有した突起あるいは、突起の上面外周部にラウンド形状を有する突起を形成することができ、ブラスト処理や研磨処理を行わずに、プラズマによるエッチングレートが小さい高純度のＹ_２Ｏ_３膜を成膜できるため、金属汚染や異物の発生を低減することが可能となり、デバイス性能や歩留まりを向上させることができる。

第１の実施例に係るプラズマ処理装置の概要構成を示す図である。 第１の実施例を適用するステージ構造の一例を示す図である。 第１の実施例を適用する別のステージ構造の一例を示す図である。 第１の実施例に係るステージの製造工程を示す図である。 第２の実施例に係るステージの製造工程を示す図である。 第３の実施例に係るステージの製造工程を示す図である。

以下、本発明の各種の実施の形態を図面に従い説明する。本発明は、半導体デバイスの製造や検査の分野に限定されるものではなく、フラットパネルディスプレイの製造工程などを含め、プラズマを用いるプラズマ処理装置の様々な形態に適用可能であるが、ここでは、半導体デバイス製造用のプラズマエッチング装置を例にとって実施例を説明ことにする。

図１は、マイクロ波ＥＣＲプラズマエッチング装置に適用した第１の実施例の装置の全体構成の一例を示している。図２および図３は、第１の実施例のプラズマ処理装置に適用した要部の概要を示している。図４は本実施例のステージの製造手順を示している。

プラズマ１５を生成して被処理基板となるウエハ４に処理を行う処理室７には、ウエハ４を載置するためのステージ６が配置されている。ステージ６には、プラズマ処理中にウエハ４に高周波電圧を印加するためのインピーダンスマッチング回路１３と高周波電源１４が接続されている。処理室７の真空を保持するために、処理室７の上部にセラミックプレート３が備えられており、セラミックプレート３の下方に間隙８を形成するような位置に複数の貫通穴９が設けられたセラミックプレート２が備えられている。処理ガスはガス供給部として機能するガス流量制御部１０で流量制御され、間隙８を介して貫通穴９から処理室７に均一に供給される。処理室７の圧力を制御するために、処理室７の下部には圧力検出部１１と圧力調整部１６と排気部１２が備えられている。処理室７の周囲には、マイクロ波を出力するマグネトロン発振器２０と、マイクロ波を処理室７まで伝搬させるための導波管２１が備えられている。また、処理室７の上方と側方に磁場発生手段であるソレノイドコイル２２と２３が備えられている。マグネトロン発振器２０から発振されたマイクロ波は導波管２１内を伝搬し、セラミックプレート３およびセラミックプレート２を介して処理室７に放射される。マイクロ波によって生じる電界とソレノイドコイル２２、２３により発生する磁界との相互作用によってＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）を生じさせることにより、プラズマ１５が生成される。

図２は処理室７に配置された、本実施例に係るステージ６の断面の一例を拡大したものである。ステージ６は、ＡｌあるいはＴｉ等の金属基材３０と、ブラスト処理が施された金属基材３０の上面に、例えばＡｌ_２Ｏ_３やＹ_２Ｏ_３等の溶射膜で形成された絶縁体層３２が備えられており、例えばＡｌ_２Ｏ_３やＹ_２Ｏ_３等の焼結体で形成された誘電体層３４は、接着層３５を介して絶縁体層３２と接合されている。ウエハ４を載置する誘電体層３４の表面には、化学気相成長法あるいは物理気相成長法で成膜されたＹ_２Ｏ_３膜４０が備えられている。

本実施例においては、化学気相成長法あるいは物理気相成長法を用いることによって、高純度のＹ_２Ｏ_３膜４０を成膜する。このＹ_２Ｏ_３膜４０は、誘電体層３４と絶縁体層３２を接着層３５を介して接合する前でも形成可能であるし、接合した後でも形成可能である。金属基材３０の内部には、ステージ６上に載置したウエハ４の温度を調節するための温度調整部として機能する冷媒流路５１が設けられており、冷媒流路５１と冷媒の温度制御機能を備えた冷媒循環装置５０は配管を介して接続されている。絶縁体層３２の内部にはステージ６上に載置したウエハ４を加熱するための温度調整部として機能するヒータ５４が設けられており、ヒータ５４の温度はヒータ出力調整器５３によって制御される。ステージ６上に載置したウエハ４は、温度調整部として機能するヒータ５４と冷媒の温度を制御することによって最適な温度を維持することができる。誘電体層３４の内部には、ステージ６上に載置したウエハ４を保持するために、ＴｉやＷ等の導電体で形成された静電吸着用の電極３８が設けられており、電極３８に印加する電圧は静電吸着用の直流電源５５によって制御される。

図３は処理室７に配置された、本実施例のステージ６の断面の別の一例を拡大したものである。ステージ６は、ＡｌあるいはＴｉ等の金属基材３０と、ブラスト処理が施された金属基材３０の上面に、例えばＡｌ_２Ｏ_３やＹ_２Ｏ_３等の溶射膜で形成された絶縁体層３２が備えられており、絶縁体層３２の上面には例えばＡｌ_２Ｏ_３やＹ_２Ｏ_３等の溶射膜で形成された誘電体層３４が備えられている。図２に記載のステージ６と異なる個所は、絶縁体層３２と誘電体層３４が接着層を介して接合していないところである。

ウエハ４を載置する誘電体層３４の表面には、化学気相成長法あるいは物理気相成長法で成膜された、本実施例に係るＹ_２Ｏ_３膜４０が備えられている。化学気相成長法あるいは物理気相成長法を用いることによって、高純度のＹ_２Ｏ_３膜４０を成膜することができる。Ｙ_２Ｏ_３膜４０は、絶縁体層３２上面に誘電体層３４を形成した後に成膜する。金属基材３０の内部には、ステージ６上に載置したウエハ４の温度を調節するための冷媒流路５１が設けられており、冷媒流路５１と冷媒の温度制御機能を備えた冷媒循環装置５０は配管を介して接続されている。絶縁体層３２の内部にはステージ６上に載置したウエハ４を加熱するためのヒータ５４が設けられており、ヒータ５４の温度はヒータ出力調整器５３によって制御される。ステージ６上に載置したウエハ４は、図２の構成と同様、ヒータ５４と冷媒の温度を制御することによって最適な温度を維持することができる。誘電体層３４の内部には、ステージ６上に載置したウエハ４を保持するために、ＴｉやＷ等の導電体で形成された静電吸着用の電極３８が設けられており、電極３８に印加する電圧は静電吸着用の直流電源５５によって制御される。
なお、上述した本実施例に示したステージ６の構造は一例であり、他の異なる構造においてもウエハ４を載置する誘電体層３４の表面に、化学気相成長法あるいは物理気相成長法でＹ_２Ｏ_３膜を成膜できることは明らかである。

次に本実施例のＹ_２Ｏ_３膜４０の形成方法について図４を用いて説明する。
図４の（ａ）は、Ｙ_２Ｏ_３膜を成膜する前の誘電体層３４の断面の拡大図である。誘電体層３４の表面は、例えば表面粗さＲａが０．１μｍ以下の面であり、Ｙ_２Ｏ_３膜を成膜する前に形成する。表面粗さＲａを０．１μｍ以下にする手段としては、砥石や砥粒やバフ等を用いた研磨方法や、薬液によって表面をエッチングするような研磨方法、高温アニールによって表面を滑らかにする方法、あるいはこれらの方法を組み合わせて行う方法がある。

図４の（ｂ）は、化学気相成長法あるいは物理気相成長法により誘電体層３４の表面全体にＹ_２Ｏ_３膜６０を均一に成膜した状態である。化学気相成長法としては、例えば熱ＣＶＤ（Chemical Vapor Deposition）方法やプラズマＣＶＤ方法等がある。物理気相成長法としては、例えばスパッタリング方法や蒸着方法がある。これらの方法を用いることにより、高純度のＹ_２Ｏ_３膜６０を成膜することができる。

図４の（ｃ）は、誘電体層３４の表面全体に成膜したＹ_２Ｏ_３膜６０の上に、突起を成膜するためのマスク８０を設置した状態であり、マスク８０には突起を成膜するための開口部８１が設けられている。開口部８１の高さをｈ、開口径をｄとした場合、開口部８１のアスペクト比（ｈ／ｄ）は、少なくとも１以上が望ましい。マスク８０として使用可能な材質としては、例えば石英等のガラス、ポリイミドフィルム等の樹脂、酸化膜やレジスト等の半導体デバイスの形成に用いられるような膜が挙げられる。一方、ステンレスやアルミ等の金属製のマスクは、Ｙ_２Ｏ_３膜の表面に接することにより汚染の原因になる可能性が高いため使用することはできないが、金属の表面にコーティングがなされて、金属が露出しない状態のものであれば使用することができる。マスク８０の開口部８１は、ドリルやビームやブラスト等の穴加工方法や、薬液やプラズマを用いたエッチングによって形成することができる。例えばガラスや樹脂のマスクであれば、誘電体層３４に設置する前に開口部８１を設けることが可能であり、酸化膜やレジスト等のマスクの場合は、誘電体層３４上のＹ_２Ｏ_３膜上にマスクとなる酸化膜やレジストを成膜した後に開口部８１を形成することが可能である。

図４の（ｄ）−１、図４の（ｄ）−２は、図４の（ｃ）で成膜したＹ_２Ｏ_３膜６０の上に、化学気相成長法あるいは物理気相成長法によりＹ_２Ｏ_３からなる突起６１を成膜した状態である。マスク８０の開口部８１のアスペクト比（ｈ／ｄ）を１以上に調整することにより、化学気相成長法あるいは物理気相成長法におけるカバレッジ効果を出現させて、開口部８１のボトムに成膜される突起６１の上面に曲面６２あるいは、突起６１の上面の外周部にラウンド形状６４を有する突起６１を成膜することができる。開口部８１のアスペクト比（ｈ／ｄ）の調整で開口部８１のボトムに成膜される突起６１の形状を制御することができるため、例えば突起６１の径を大きくしたい場合は、開口径ｄを大きくするとともに、開口部８１の高さｈをアスペクト比（ｈ／ｄ）が少なくとも１以上になるように調整すれば良い。一方で、突起６１の径を小さくしたい場合は、開口径ｄを小さくするとともに、開口部８１の高さｈをアスペクト比（ｈ／ｄ）が少なくとも１以上になるように調整すれば良い。

また、マスク側壁８３に成膜されるＹ_２Ｏ_３膜６５と開口部８１のボトムに成膜されるＹ_２Ｏ_３膜の突起６１が接する場合あるいは、ボトムに成膜されたＹ_２Ｏ_３膜の突起６１がマスク側壁８３まで連なって成膜された場合は、マスク８０を除去した際にＹ_２Ｏ_３膜に切断面が生じて、これが異物の原因となる可能性があるため、マスク８０の開口部８１のアスペクト比（ｈ／ｄ）は、開口部８１のボトムに成膜されるＹ_２Ｏ_３膜の突起６１の形状に加えて、ボトムに成膜されるＹ_２Ｏ_３膜の突起６１とマスク側壁８３に成膜されるＹ_２Ｏ_３膜６５が独立して成膜されるように調整すれば良い。

図４の（ｅ）−１、図４の（ｅ）−２は、マスク８０を除去した後のＹ_２Ｏ_３膜４０の状態である。上述したように、開口部８１のボトムに成膜されるＹ_２Ｏ_３膜の突起６１は、マスク側壁８３に成膜されるＹ_２Ｏ_３膜６５と独立しているため、マスク８０を除去した際にＹ_２Ｏ_３膜４０に切断面は生じない。

本実施例では、開口部８１のアスペクト比（ｈ／ｄ）によりＹ_２Ｏ_３膜で成膜した突起６１の形状や突起６１の径を調整するように述べたが、例えば、成膜時の圧力やガス流量、成膜温度、高周波電力等の成膜条件を変更しても突起形状や突起径を変更することができるのは明らかである。

マスク８０上に成膜されたＹ_２Ｏ_３膜６５の除去方法について説明する。マスク８０として例えば石英を用いた場合、Ｙ_２Ｏ_３膜６５は硝酸や塩酸等のフッ酸以外の酸性薬液に溶解するが、石英は溶解しないため、これらの薬液で洗浄することにより、石英マスク８０上に成膜されたＹ_２Ｏ_３膜６５を除去することができ、かつ、石英マスクの再利用が可能となる。マスク８０に酸化膜を用いた場合は、フッ酸洗浄によって酸化膜を除去できるため、酸化膜と共にＹ_２Ｏ_３膜６５の除去も可能である。マスクにレジスト膜を用いた場合は、レジスト剥離液等の薬液やオゾン水等の機能水を用いることによってレジストを除去できるため、レジストと共にＹ_２Ｏ_３膜６５の除去も可能である。マスク８０にポリイミドフィルムを用いた場合は、ポリイミドフィルムを取り除けば、Ｙ_２Ｏ_３膜６５も同時に除去が可能である。

次にＹ_２Ｏ_３膜の形成方法について第２の実施例を、図５を用いて説明する。図４で示した実施例と異なる点は、Ｙ_２Ｏ_３膜の突起６１の成膜順序にある。
図５の（ａ）は、Ｙ_２Ｏ_３膜を成膜する前の誘電体層３４の断面の拡大図である。誘電体層３４の表面は、例えば表面粗さＲａが０．１μｍ以下の面であり、Ｙ_２Ｏ_３膜を成膜する前に形成する。表面粗さＲａを０．１μｍ以下にする手段としては、砥石や砥粒やバフ等を用いた研磨方法や、薬液によって表面をエッチングするような研磨方法、高温アニールによって表面を滑らかにする方法、あるいはこれらの方法を組み合わせて行う方法がある。

図５の（ｂ）は、誘電体層３４の上に、突起を成膜するためのマスク８０を設置した状態であり、マスク８０には突起を成膜するための開口８１が設けられている。開口部８１の高さをｈ、開口径をｄとした場合、開口部８１のアスペクト比（ｈ／ｄ）は、実施例１と同様、少なくとも１以上が望ましい。マスク８０として使用可能な材質等は、実施例１と同様、石英等のガラス、ポリイミドフィルム等の樹脂、酸化膜やレジスト等の半導体デバイスの形成に用いられるような膜が挙げられる。一方、ステンレスやアルミ等の金属製のマスクは、Ｙ_２Ｏ_３膜の表面に接することにより汚染の原因になる可能性が高いため使用することはできないが、金属の表面にコーティングがなされて、金属が露出しない状態のものであれば使用することができる。マスク８０の開口部８１は、ドリルやビームやブラスト等の穴加工方法や、薬液やプラズマを用いたエッチングによって形成することができる。例えばガラスや樹脂のマスクであれば、誘電体層３４に設置する前に開口部８１を設けることが可能であり、酸化膜やレジスト等のマスクの場合は、誘電体層３４に成膜した後に開口部８１を形成することが可能である。

図５の（ｃ）−１、図５の（ｃ）−２は、誘電体層３４の上に、化学気相成長法あるいは物理気相成長法によりＹ_２Ｏ_３からなる突起６１を成膜した状態である。マスク８０の開口部８１のアスペクト比（ｈ／ｄ）を１以上に調整することにより、化学気相成長法あるいは物理気相成長法におけるカバレッジ効果を出現させることは、上述の実施例と同様であるので、ここでは説明を省略する。

図５の（ｄ）−１、図５の（ｄ）−２は、図５の（ｃ）−１、図５の（ｃ）−２においてＹ_２Ｏ_３からなる突起６１を成膜した後に、マスク８０を除去した状態である。実施例１と同様に、開口部８１のボトムに成膜されるＹ_２Ｏ_３膜の突起６１は、マスク側壁８３に成膜されるＹ_２Ｏ_３膜６５と独立しているため、マスク８０を除去した際にＹ_２Ｏ_３膜に切断面は生じない。

図５の（ｅ）−１、図５の（ｅ）−２は、図５の（ｄ）−１、図５の（ｄ）−２においてマスク８０を除去した後に突起６１と誘電体層３４を覆うように化学気相成長法あるいは物理気相成長法により高純度のＹ_２Ｏ_３膜４０を成膜した状態である。

このように、Ｙ_２Ｏ_３膜の形成順序を変更しても、突起６１の成膜は可能である。
本実施例では、開口部８１のアスペクト比（ｈ／ｄ）によりＹ_２Ｏ_３膜で成膜した突起６１の形状や突起６１の径を調整するように述べたが、例えば、成膜時の圧力やガス流量、成膜温度、高周波電力等の成膜条件を変更しても突起形状や突起径を変更することができるのは明らかである。

次にＹ_２Ｏ_３膜の形成方法について第３の実施例を、 図６を用いて説明する。
図６の（ａ）−１、図６の（ａ）−２は、Ｙ_２Ｏ_３膜を成膜する前の誘電体層３４の断面の拡大図である。ブラスト法、砥石や砥粒やバフ等を用いた研磨方法、薬液によって表面をエッチングするような研磨方法、高温アニールによって表面を滑らかにする方法、あるいはこれらの方法を組み合わせて行う方法によって、誘電体層３４の表面に、曲面７２を有した突起７０あるいは、突起７０の上面外周部にラウンド形状７４を有する突起が形成された状態である。突起７０の表面および突起７０の下面（凹部）７５は、例えば表面粗さＲａが０．１μｍ以下の面である。

図６の（ｂ）−１、図６の（ｂ）−２は、化学気相成長法あるいは物理気相成長法により誘電体層３４の表面全体にＹ_２Ｏ_３膜６０を均一に成膜した状態である。誘電体層３４の表面全体にＹ_２Ｏ_３膜６０を成膜するためマスク８０を用いなくて良い。また、Ｙ_２Ｏ_３膜を成膜することで突起７０の形成時におけるブラスト、砥石や砥粒やバフ等を用いた研磨によって生じた微小な異物を封止することが可能となる。

このように、誘電体層３４にあらかじめ突起７０が形成されている場合は、Ｙ_２Ｏ_３膜を誘電体層３４の表面全体に成膜することで、突起７０の表面にもＹ_２Ｏ_３膜を成膜することができ、図５および図６で示したようなＹ_２Ｏ_３からなる曲面７２を有した突起７０あるいは、突起７０の上面外周部にラウンド形状７４を有する突起を形成することが可能である。

このように、以上説明した各実施例に係るプラズマ処理装置では、ステージの表面に化学気相成長法あるいは物理気相成長法で高純度のＹ_２Ｏ_３膜を成膜し、且つ、化学気相成長法あるいは物理気相成長法のカバレッジ効果によってステージ表面に曲面を有した突起あるいは、突起の上面外周部にラウンド形状を有する突起を形成することで、ブラスト処理や研磨処理を行わずに、プラズマによるエッチングレートが小さい高純度のＹ_２Ｏ_３膜を成膜できるため、プラズマ照射やブラストおよび研磨に起因する金属汚染や異物の発生を低減することが可能となり、デバイス性能や歩留まりを向上させることができる。

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明のより良い理解のために詳細に説明したのであり、必ずしも説明の全ての構成を備えるものに限定されものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることが可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

２、３ セラミックプレート
４ ウエハ
６ ステージ
７ 処理室
８ 間隙
９ 貫通穴
１０ ガス流量制御部
１１ 圧力検出部
１２ 排気部
１３ インピーダンスマッチング回路
１４：高周波電源
１５：プラズマ
１６：圧力制御部
２０：マグネトロン発振器
２１：導波管
２２、２３ ソレノイドコイル
３０ 金属基材
３２ 絶縁体層
３４ 誘電体層
３５ 接着層
４０、６０、６５ Ｙ_２Ｏ_３膜
６１ 突起
６４ ラウンド部
８０ マスク
８１ マスク開口部
８３ マスク側壁

Claims (9)

1. 処理室と、プラズマ生成のための高周波電力と、処理ガスを供給するための処理ガス供給部と、処理室を減圧するための排気部と、被処理体を戴置するためのステージと、被処理体に入射するイオンを加速させるためのバイアス電源を備え、化学気相成長法あるいは物理気相成長法で、前記ステージの表面にイットリア（Ｙ_２Ｏ_３）膜を形成した、
   ことを特徴とするプラズマ処理装置。
2. 請求項１に記載のプラズマ処理装置であって、
   前記ステージ表面の前記Ｙ_２Ｏ_３膜は、化学気相成長法あるいは物理気相成長法で形成したＹ_２Ｏ_３からなる多数の突起を有する、
   ことを特徴とするプラズマ処理装置。
3. 請求項２に記載のプラズマ処理装置であって、
   前記突起は、前記ステージ表面の前記Ｙ_２Ｏ_３膜上に、化学気相成長法あるいは物理気相成長法よって形成された、その表面に曲率を有する突起である、
   ことを特徴とするプラズマ処理装置。
4. 請求項２に記載のプラズマ処理装置であって、
   前記突起は、前記ステージ表面の前記Ｙ_２Ｏ_３膜上に、化学気相成長法あるいは物理気相成長法によって形成された、その上面外周部にラウンド形状を有する突起である、
   ことを特徴とするプラズマ処理装置。
5. プラズマ処理装置の被処理体を戴置するためのステージ製造方法であって、
   化学気相成長法あるいは物理気相成長法で、前記ステージの表面に多数の突起を有する Ｙ_２Ｏ_３膜を形成する、
   ことを特徴とするステージ製造方法。
6. 請求項５に記載のステージ製造方法であって、
   前記ステージ表面に、化学気相成長法あるいは物理気相成長法で、Ｙ_２Ｏ_３膜を形成する工程と、
   前記Ｙ_２Ｏ_３膜表面に、多数の開口部を有するマスクを設置する工程と、
   前記マスクを設置した前記Ｙ_２Ｏ_３膜表面に、化学気相成長法あるいは物理気相成長法で、Ｙ_２Ｏ_３からなる突起を成膜する工程と、
   前記マスクを除去する工程と、含む、
   ことを特徴とするステージ製造方法。
7. 請求項６に記載のステージ製造方法であって、
   前記開口部の高さをｈ、径をｄとした場合のアスペクト比（ｈ／ｄ）を調整することにより、前記化学気相成長法あるいは物理気相成長法のカバレッジ効果を出現させる、
   ことを特徴とするステージ製造方法。
8. 請求項７に記載のステージ製造方法であって、
   前記アスペクト比（ｈ／ｄ）を１以上とする、
   ことを特徴とするステージ製造方法。
9. 請求項５に記載のステージ製造方法であって、
   前記ステージ表面に、多数の開口部を有するマスクを設置する工程と、
   前記マスクを設置した前記ステージ表面に、化学気相成長法あるいは物理気相成長法で、Ｙ_２Ｏ_３からなる突起を成膜する工程と、
   前記マスクを除去する工程と、
   前記突起を成膜した前記ステージ表面に、化学気相成長法あるいは物理気相成長法で、 Ｙ_２Ｏ_３膜を形成する工程とを、含む、
   ことを特徴とするステージ製造方法。

Images