CN107851712A - 用于加工半导体元件阵列的抛光终止层 - Google Patents
用于加工半导体元件阵列的抛光终止层 Download PDFInfo
- Publication number
- CN107851712A CN107851712A CN201680044692.7A CN201680044692A CN107851712A CN 107851712 A CN107851712 A CN 107851712A CN 201680044692 A CN201680044692 A CN 201680044692A CN 107851712 A CN107851712 A CN 107851712A
- Authority
- CN
- China
- Prior art keywords
- layer
- mtj
- posts
- cmp
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000012545 processing Methods 0.000 title description 8
- 238000000034 method Methods 0.000 claims abstract description 84
- 239000000463 material Substances 0.000 claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 31
- 230000008021 deposition Effects 0.000 claims description 28
- 239000011810 insulating material Substances 0.000 claims description 25
- 229910004205 SiNX Inorganic materials 0.000 claims description 17
- 230000005291 magnetic effect Effects 0.000 claims description 6
- 230000002035 prolonged effect Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 16
- 238000005530 etching Methods 0.000 abstract description 3
- 230000003595 spectral effect Effects 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 description 20
- 230000000630 rising effect Effects 0.000 description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 238000009413 insulation Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 230000008771 sex reversal Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Semiconductor Memories (AREA)
Abstract
所描述的实施例可用于半导体制造中且采用具有高和低抛光速率的材料来帮助确定在整个晶片中一致且可在损坏半导体元件之前停止抛光的精确抛光终点。使用所述半导体元件之间的所述低抛光速率材料的高度作为所述抛光终点。由于所述低抛光速率材料减缓抛光工艺，因此容易确定终点且避免损坏所述半导体元件。另一或替代蚀刻终点可为薄材料层，其在暴露时提供极清晰的光谱信号，从而容许所述蚀刻工艺停止。
Description
技术领域
本发明通常涉及半导体制造领域，且更具体来说涉及利用化学机械抛光在晶片上形成和/或暴露半导体元件。
背景技术
可使用实施例中所述的方法来形成、分离和暴露微芯片晶片上的半导体元件。具体来说，所述方法可用于分离和暴露磁隧道结(MTJ)柱阵列。
MTJ是可包含两种由绝缘体隔开的铁磁体的半导体装置。在磁阻式随机存取存储器(MRAM)装置的情况下，MTJ可包含自由磁层和参考磁层，其各自通过绝缘体隔开。使用其它层来产生存储单元，例如MRAM装置。MRAM装置的MTJ还可包括磁层上方的硬掩模。
MRAM能够存储信息，这是因为MTJ柱的电阻基于自由层的磁化方向而变化。当装置书写信息时，可切换磁化方向以改变MTJ柱的电阻。MTJ柱的所得电阻应理解为数字“1”或“0”。
用于分离且然后使MTJ柱随后暴露的工艺的实例包括沉积厚绝缘层以在柱上和相邻区域中的谷中产生隆起，且然后施加化学机械抛光(“CMP”)和/或反应性离子蚀刻(“RIE”)以移除绝缘层直到柱的顶部暴露为止。
然而，此工艺具有若干缺点。随着CMP工艺穿过可能极厚(数百纳米)的绝缘层进展，极难确定终止CMP工艺的时间。如果CMP工艺进展过远，那么其可损坏柱。另外，缺少整个晶片上的CMP均匀性可至关重要，此可不利地影响柱高度和大小控制。
图1A显示含有位置102、104和106处的MTJ柱的晶片阵列100的实例。如果对整个晶片施加CMP，那么整个晶片的柱高度将存在显著偏差。图1B显示具有位于102、104和106处的MTJ柱的横截面高度的测试晶片的实例。特定来说，在一个测试晶片中，102处的中心柱的高度为51纳米，104处的中间柱为39纳米，而106处的边缘柱仅为17纳米。不均匀抛光产生柱之间的电阻均匀性问题且可在CMP移除过度时导致柱损坏。所述柱损坏包括微脱层、微裂纹和产生分流。
这些缺点引起MRAM纳入MTJ柱的广泛问题。损坏和非均匀性导致问题性隧道磁电阻(“TMR”)值、较差性质控制和分流。无法精确地在适当时间终止CMP工艺妨碍使用MRAM的较高密度阵列所需的短柱。替代性蚀刻工艺不会提供较好控制或整个晶片均匀性。
因此，业内需要能够绝缘且随后暴露半导体元件的制造工艺，其在整个晶片上一致，提供大读出信号的一致高的TMR值，容许较高区域密度，具有损坏柱或产生柱问题的极小风险，且可容易地以低成本进行。
发明内容
本文阐述制造半导体装置的方法。在实施例中，所述方法包含在晶片上制造多个MTJ柱，多个MTJ柱各自具有顶表面和侧表面，顶表面在距晶片的MTJ柱高度延伸。实施例还包含将第一层沉积在半导体晶片上，其中第一层包含高化学机械抛光(CMP)速率材料。此使得第一层覆盖多个MTJ柱各自的顶表面和侧表面。第一层形成多个MTJ柱各自的顶表面上的第一层隆起部分、多个MTJ柱各自的侧表面上的第一层侧表面部分和多个MTJ柱之间的多个第一层谷部分。实施例还包含将第二层沉积在第一层上，第二层包含低CMP速率材料。此使得第二层隆起部分覆盖第一层隆起部分，第二层侧面部分覆盖第一层侧面部分，且多个第二层谷部分覆盖多个第一层谷部分，由此形成多个MTJ柱隆起。多个MTJ柱隆起各自对应于多个MTJ柱各自的顶表面。第二层具有经选择使得多个第二层谷部分的顶表面在CMP终止高度的厚度。实施例进一步包含用化学机械抛光机对多个MTJ柱隆起进行化学机械抛光。实施例进一步包含检测化学机械抛光机已到达第二层谷部分的顶表面，和当抛光机已到达多个第二层谷部分的顶表面时终止化学机械抛光步骤，使得多个MTJ柱各自的侧表面仍被第一层和第二层覆盖。
在实施例中，在沉积第二层的步骤期间，沉积第二层使得多个第二层谷部分的顶表面高于MTJ柱高度。在实施例中，在终止化学机械抛光步骤后，所述方法进一步包含使用IBE工艺蚀刻以移除MTJ顶表面上的多个MTJ柱隆起的任何剩余部分。
在实施例中，在沉积第二层的步骤期间，沉积第二层使得第二层谷部分的顶表面在MTJ柱高度，由此容许多个MTJ柱的顶表面暴露。
在实施例中，多个MTJ柱各自包括通过隧穿层隔开的参考层和自由层和自由层上的硬掩模。在沉积第二层的步骤期间，沉积第二层使得第二层谷部分的顶表面高于MTJ柱的硬掩模层的底表面。
在实施例中，将第三层沉积在第二层上。第三层包含高CMP速率材料，使得第三层隆起部分覆盖每一第二层隆起部分，第三层侧面部分覆盖每一第二层侧面部分，且多个第三层谷部分覆盖多个第二层谷部分。在此实施例中，此形成多个具有由第三层隆起部分赋予的额外高度的MTJ柱隆起。多个MTJ柱隆起各自对应于多个MTJ柱各自的顶表面。多个MTJ柱隆起各自包含第三层隆起部分、第二层隆起部分和第一层隆起部分。
在实施例中，第一层是绝缘体材料。在另一实施例中，绝缘体材料是SiOx。
在实施例中，第二层是绝缘体材料。在另一实施例中，绝缘体材料是SiNx。
在实施例中，在沉积第二层的步骤期间，沉积第二层使得多个第二层谷部分的顶表面高于MTJ柱高度。
在实施例中，在终止化学机械抛光步骤后，所述方法进一步包含使用IBE工艺蚀刻以移除MTJ顶表面上的多个MTJ柱隆起的任何剩余部分。
在实施例中，所述方法进一步包含在晶片上制造多个磁隧道结(MTJ)柱的步骤之前沉积电极层。
在另一实施例中，揭示半导体装置，其包含半导体晶片。装置还包含所述晶片上的多个MTJ柱，其中每一MTJ柱包含多个层和硬掩模层。硬掩模层具有在硬掩模底部高度的底表面。每一MTJ柱具有顶表面和侧表面。顶表面在距晶片的MTJ柱高度延伸。每一MTJ柱的顶表面暴露用于电连接。装置进一步包含其上具有多个MTJ柱的半导体晶片，在多个MTJ柱之间具有多个谷部分。装置另外可具有第一层。第一层包含高化学机械抛光(CMP)速率材料。第一层包含多个MTJ柱各自的侧表面上的侧面部分和半导体晶片的多个谷部分上的多个谷部分。装置还可包含第二层，其中第二层包含低化学机械抛光(CMP)速率材料。第二层包含第一层的每一侧面部分上的侧面部分和第一层的多个谷部分上的多个谷部分。第二层的每一谷部分具有顶表面。第二层具有一厚度，使得第二层的谷部分的顶表面具有高于硬掩模底部高度的高度。
在实施例中，装置的第二层具有一厚度，使得第二层的谷部分的顶表面具有等于MTJ柱高度的高度，由此暴露多个MTJ柱的顶表面。
在另一实施例中，装置的第二层具有一厚度，使得第二层的谷部分的顶表面具有高于MTJ柱高度的高度。
在实施例中，装置的第一层是绝缘体材料。在实施例中，绝缘体材料是SiOx。
在实施例中，第二层是绝缘体材料。在实施例中，绝缘体材料是SiNx。
在实施例中，装置包含第三层。第三层包含高CMP速率材料，且包含第二层的每一侧面部分上的侧面部分和第二层的多个谷部分上的多个谷部分。
在另一实施例中，揭示制造半导体装置的方法。所述方法包含在表面上制造多个MTJ柱。表面处于半导体晶片上。多个MTJ柱各自具有顶表面和侧表面，其中顶表面在距表面的MTJ柱高度延伸。所述方法的此实施例进一步包含沉积第一层。第一层包含高化学机械抛光(CMP)速率材料，且覆盖多个MTJ柱各自的顶表面、多个MTJ柱各自的侧表面和表面。所述方法的此实施例进一步包含低将化学机械抛光(CMP)速率层沉积在第一层上，由此形成多个MTJ柱隆起。多个MTJ柱隆起各自对应于多个MTJ柱各自的顶表面。低CMP速率层在多个MTJ柱隆起之间进一步形成低CMP速率层谷表面。多个MTJ柱隆起各自包含第一高CMP速率层和低CMP速率层的在多个MTJ柱各自的顶表面上延伸的部分。低CMP速率层具有经选择使得低CMP速率层谷表面在MTJ柱高度的厚度。所述方法的此实施例进一步包含用抛光垫对半导体进行化学机械抛光以移除多个MTJ柱隆起。所述方法的此实施例进一步包含检测抛光垫已到达低CMP速率层谷表面。此实施例进一步包含终止化学机械抛光步骤，使得每一MTJ柱的顶表面暴露，同时多个MTJ柱各自的侧表面仍被高CMP速率层和低CMP速率层覆盖。
在实施例中，第一层是绝缘体材料。在另一实施例中，绝缘体材料是SiOx。
在实施例中，低CMP速率层是绝缘体材料。在另一实施例中，绝缘体材料是SiNx。
参考以下描述和附图，将较好地理解实施例的这些和其它目标、特征、方面和优点。
附图说明
包括为本说明书的一部分的附图图解说明当前优选实施例，且与上文给出的一般描述和下文给出的详细描述一起用于解释和教示本文中所述的MTJ装置的原理。
图1A显示MRAM晶片的顶视图。
图1B显示图1A的MRAM晶片的三个柱在晶片的中心、中间和边缘处的横截面高度，该三个柱并非使用本专利实施例的方法产生。
图2A显示具有第一分离层和第一分离层的顶部、侧面和谷区域的MTJ柱的横截面。
图2B显示在第一和第二分离层下的MTJ柱的横截面。
图2C显示具有三个分离层和低CMP速率终止层的实施例的横截面。
图3A显示具有在若干绝缘体层(包括低CMP抛光速率终止层和另一最终高CMP抛光速率绝缘体)下的MTJ柱的实施例的横截面。
图3B显示具有在若干绝缘体层(包括低CMP抛光速率终止层和另一最终高CMP抛光速率绝缘体)下的MTJ柱和CMP终止高度的实施例的横截面。
图4A显示在进行CMP抛光时之前的时间在三个分离层、第四低CMP速率终止层和第五高CMP速率层下的MTJ柱的实施例的横截面。
图4B显示图4A的相同MTJ柱的横截面，但在CMP抛光终止后。
图4C显示图4B的相同MTJ柱的横截面，但在已使用离子束蚀刻暴露MTJ柱的顶部后。
图5显示用于沉积终止层和其它绝缘层的实施例的步骤。
图6是在用实施例加工后取自晶片的中心和边缘的MTJ柱的代表图。
图7绘示与无CMP终止层的那些工艺相比用实施例加工的批次的经改良TMR和R低性质。
图8A绘示图7的个别芯片。
图8B显示使用本专利实施例加工芯片时产生的良好TMR和RH回路。
图8C显示使用本专利实施例加工芯片时产生的紧密且充分分离的R低和R高值。
各图不一定按比例绘制且具有类似结构或功能的元件通常贯穿各图出于说明性目的而由相似参考编号表示。各图仅打算帮助描述本文所述的各个实施例；各图并不描述本文所揭示的教示的每一方面且不限制权利要求书的范围。
具体实施方式
本文揭示制造半导体装置的方法，其可用于利用MTJ制造MRAM装置时。可单独或结合其它特征和教示利用本文所揭示的特征和教示中的每一者。参考附图进一步详细地描述既单独又组合地利用其它额外特征和教示中的许多的代表性实例。此详细描述仅打算教示所属领域的技术人员其它细节以实践本发明教示的优选方面且不打算限制权利要求书的范围。因此，以下详细描述中所揭示的特征的组合可并非在最广泛意义上实践教示所必要的，而是仅经教示以尤其描述本发明教示的代表性实例。
在以下描述中，仅出于解释目的，陈述特定术语以提供对如本文所述的MTJ存储装置和制造所述装置的方法的充分理解。代表性实例和附属权利要求书的各个特征可以并非具体且明确列举的方式组合，以提供本发明教示的额外有用实施例。还明确地提到，实体群组的所有值范围或指示均出于原始揭示内容的目的以及出于限制所主张标的物的目的而揭示每一可能的中间值或中间实体。还明确地提到，各图中所显示的组件的尺寸和形状经设计以帮助理解实践本发明教示的方式，但并不打算限制实例中所显示的尺寸和形状。
本专利的实施例包括使用终止层减缓化学机械抛光工艺的电子器件制造中的所有应用。然而，详细描述集中在应用此加工方案制造MTJ的经改良MRAM阵列用于非易失性存储应用的实施例。提供此详细描述来解释所述工艺且并不打算限制权利要求书的范围。
各实施例使用具有高和低化学机械抛光(CMP)蚀刻速率二者的材料，其中与MTJ柱相邻的谷中的低CMP蚀刻速率材料(LR-CMP材料)的高度定义CMP终止高度。
各实施例还包括具有离子束蚀刻(IBE)步骤的CMP以暴露MTJ柱的顶部。CMP更快速地移除所述材料且如果处理不当可在柱上产生机械应力，而IBE可在最终阶段中用于更温和地移除剩余材料以暴露柱的顶部。在精确控制CMP步骤后使用IBE工艺会消除与CMP工艺相关的任何机械应力，所述机械应力可影响界面或甚至在CMP垫与MTJ堆叠接触后立即引起MTJ层的微脱层。IBE工艺还可与其自身终止层一起使用，所述终止层在暴露后立即提供清晰信号以停止IBE工艺。
在一个实施例中，将高CMP抛光速率材料(HR-CMP材料)和低CMP抛光速率材料(LR-CMP材料)二者沉积在MTJ上。高CMP抛光速率材料可为SiOx(例如二氧化硅)且低CMP抛光速率材料可为SiNx(氮化硅)。应注意，特定抛光速率不必与HR-CMP材料或LR-CMP材料相关。相反，其是界定LR-CMP材料和HR-CMP材料的LR-CMP(例如2纳米/分钟)材料与HR-CMP(例如70纳米/分钟)材料相比的相对抛光速率。尽管下文揭示内容集中在CMP工艺，但应理解CMP工艺之后可为反应性离子蚀刻(RIE)和IBE。
与MTJ柱上的隆起相邻的谷中的LR-CMP材料的高度是可调整的且容许制造商确定可终止CMP的点。当CMP工艺自HR-CMP材料移动到LR-CMP材料时，移除的速度显著减缓且因此此反馈容许可准确地确定CMP终点。
可极精确地确定LR-CMP材料的高度，这是因为包括物理气相沉积(PVD)、溅镀和等离子体增强化学气相沉积(PECVD)在内沉积技术的容许极精确地控制层的厚度。因此，CMP工艺可在精确预定的高度下终止。
在本文所述方法的实施例中，在晶片上制造MTJ柱且分离，如最初参考图2A-2C所论述。MTJ可包括参考层和自由层，其藉由隧穿层(绝缘体)隔开，在图2A中未显示。也可存在其它层(例如极化层、多个帽盖层等)。此实施例的制造和分离以单一MTJ柱的横截面形式显示于图2A中。在图2A中，在位于晶片202上的电极204上制造MTJ柱200。电极204将沉积在晶片202的大部分或全部上。然而应注意，图2A仅显示电极204的一部分上的单一MTJ柱200，但应理解电极204进一步延伸超出所显示。应理解，用于制造MRAM装置的晶片可具有数千或数百万个所述MTJ柱。
在制造MTJ柱200后，使MTJ柱200分离。在图2A的实施例中，可将第一分离SiOx或SiNx层206溅镀到MTJ柱200和电极204上。图2A中层的表面包含若干区域。隆起区域224大体水平位于MTJ柱上且接触MTJ 200的顶表面。侧面区域220和222与MTJ柱的侧面结合在一起且接触MTJ柱的侧表面。谷区域216和218大体上水平且在电极204上方延伸且其包括MTJ柱200之间的区域。尽管各图和描述将这些区域显示为整体上水平或垂直，但其通常具有偏离水平和垂直的曲率和角度。本说明书或权利要求书中所论述的所有所述层均如此。
本文所述工艺的实施例可利用等离子体增强化学气相沉积(PECVD)工艺将第二分离SiOx层208沉积在第一分离层206上，其结果显示于图2B中。第二分离层208也具有隆起区域234，其与MTJ柱的顶部结合在一起且接触层206的隆起区域。第二分离层具有两个侧面区域230和232，其与MTJ柱的侧面结合在一起且接触层206的侧面区域。第二分离层也具有两个谷区域226和228，其位于第一分离层206的谷区域的顶部上。在沉积第二分离SiOx层208后，进行背电极分离。此步骤通过移除电极204的MTJ柱200之间的部分分离MTJ堆叠层。因此，例如，图2A显示电极204和在整个晶片上延伸的第一分离层206。在背电极分离后，每一MTJ柱200将与单一电极204结合在一起，如图2B中可见。
如现将参考图2C所论述，本文所述工艺的实施例在背电极分离后沉积第三分离层和第四CMP终止层。特定来说，恰如图2B中，图2C的实施例将MTJ柱200制造到自身已制造于晶片202上的电极204中。所述实施例利用溅镀工艺将第一分离SiOx层206沉积在MTJ柱200和电极204上。然后所述实施例利用PECVD工艺将第二分离SiOx层208沉积在第一分离SiOx层206上。尽管在图2C中未单独显示，但这些层仍具有隆起区域(224和234)、侧面区域(220、222、230和232)和谷区域(216、218、226和228)，如图2A和2B中所显示。
在完成背电极分离工艺后，利用PECVD工艺沉积第三分离SiOx层210以囊封MTJ柱200(和相邻区域)，如所显示。此层还包括隆起区域、侧面区域和谷区域(未概述)。此后，利用PVD或PECVD工艺沉积第四CMP终止层212。与第一、第二和第三分离层一样，第四CMP终止层包括大体水平位于MTJ柱上方且沉积在层210的顶区域上的隆起区域236、与MTJ柱的侧面结合在一起且沉积在层210的侧面区域上的侧面区域248和240和沉积在层210的谷区域上的谷区域242和244。隆起区域占总晶片表面积的较小分数且CMP速率主要通过晶片上的谷区域来界定。
第四LR-CMP终止层212可由SiNx制得，其是一种LR-CMP绝缘体材料。由于第四CMP终止层212是一种LR-CMP材料，随着CMP抛光垫进展穿过各个层的隆起和侧面区域，其遇到LR-CMP终止层的谷部分(242和244)，此会减缓CMP工艺且因此容许容易地终止CMP工艺。尽管CMP工艺将遇到隆起和侧面部分中的LR-CMP和HR-CMP材料二者，但当其到达第四LR-CMP终止层的较大谷部分(242和244)时，其仍将显著减缓。
应注意，其上形成有MTJ柱200的晶片的表面将具有在整个晶片上形成的“隆起”，且每一隆起对应于MTJ柱200。这些隆起可包括许多层的隆起部分，但还可包括某些层的侧面和谷区域的部分。
MTJ柱200的顶部必须暴露，以使得可进行其它加工步骤来连接MTJ柱与其它接触件。换句话说，每一MTJ柱200必须暴露，以使得可制造与所述MTJ柱200的电连接。可利用CMP工艺来抛光晶片表面(包含沉积的层)，由此移除暴露在晶片上形成的每一MTJ柱200的顶部的隆起。或者，可在柱上方终止CMP工艺。应理解，当可制造与柱顶部的电连接时，将MTJ柱视为暴露的。
可调整第三绝缘SiOx层210对第四CMP终止SiNx层212的厚度的比率或其均可为SiNx，只要在CMP工艺遇到第四CMP终止层的谷部分(242和244)后存在足够厚的SiNx(或其它适宜低CMP抛光速率材料)用作第四CMP终止层即可。所属领域技术人员将意识到，可使用任何适宜方式来沉积层且沉积的顺序、所需具体层和所用材料可有所变化。所属领域技术人员将进一步意识到，在沉积第四LR-CMP终止层之前无需三个分离层。
在某些实施例中，图2C的第四LR-CMP终止层212可被一或多个绝缘层覆盖。此图解说明于图3A的实施例中。所述实施例在晶片302上制造的电极304上制造MTJ柱300。所述实施例可将第一分离SiOx层306溅镀到MTJ 300上。此后，所述实施例可利用PECVD将第二分离SiOx层308沉积在第一分离层306上。然后，所述实施例可利用PECVD将第三绝缘SiOx层310沉积在第二分离层308上，然后，可利用PVD将第四LR-CMP终止SiNx层312(LR-CMP材料)沉积在由SiOx制造的第三分离层310的顶部上。此后，所述实施例可利用PECVD工艺将第五HR-CMP绝缘SiOx层314沉积在第四LR-CMP终止层312上。图3A显示沉积在第四LR-CMP终止SiNx层312顶部上的一个第五HR-CMP绝缘SiOx层314，但应注意还可使用其它层。前三个分离层均包括隆起区域、侧面区域和谷区域，如已论述(应注意这些区域在图3A中未经标记但存在)。第四LR-CMP终止层具有隆起区域(未标记)、两个侧面区域(未标记)和两个以虚线显示的谷区域318和320。第五HR-CMP绝缘层314还具有隆起区域(未标记)、两个侧面区域(未标记)和两个谷区域322和324。
如现将论述，第四LR-CMP终止层312和第五HR-CMP绝缘层314使得可在CMP抛光垫遇到CMP终止层的谷区域318和320时终止CMP工艺。此暴露MTJ柱300的顶部，以使得可添加接触件，但也容许晶片上的MTJ柱300在整个晶片上具有一致高度。
如图3B中所显示，在所有层均沉积后，CMP工艺可抛光通过由MTJ柱300上的若干层形成的隆起。尽管对隆起抛光包括对层314、312、310、308和306的隆起区域和层314、312、310和308的侧面区域的部分抛光，但操作性转变发生在谷区域之间。当CMP工艺完全移除第五HR-CMP层的谷区域322和324时，其遇到LR-CMP终止层的谷区域318和320。当CMP抛光垫遇到这些LR-CMP谷区域时，CMP大体上减缓，且CMP工艺可在CMP终止高度316终止。在此实施例中，第五HR-CMP层314由SiOx制造，其用于以由SiNx制造的LR-CMP层312约5倍的速率选择性浆液抛光。因此，当CMP抛光垫到达LR-CMP层312的谷区域318和320后，抛光速率立即显著下降。减小的抛光速率指示可终止CMP。
在图3B中的实施例中，CMP工艺在CMP终止高度316处显著减缓。对于图2C中的实施例，LR-CMP终止层的谷部分242和244使CMP工艺在CMP终止高度214处显著减缓。然后可停止CMP。
第五CMP终止层214和314的高度可在沉积工艺中有所变化且可经设定以在MTJ柱顶部上方或下方终止CMP工艺。如果无需极温和暴露，那么CMP终止高度可设定在MTJ柱高度以下。此可适用于存在于MTJ柱300顶部的硬掩模足够厚以避免损坏柱时。
如果需要温和柱暴露且无法提供利用CMP对MTJ堆叠(200、300)施加应力，那么可沉积所述厚度/高度的第四LR-CMP终止层(212和312)，以使得其谷部分(318、320、242、244)高于MTJ柱高度。完成CMP后，可使用IBE或RIE立即进行额外移除。
图4A、4B和4C显示设定CMP终止高度高于MTJ柱高度的实例性实施例。图4A绘示在自身在晶片402上制造的电极404上制造的MTJ柱400。在此实施例中，所述工艺在晶片402上制造的电极404上制造MTJ柱400。所述实施例可将第一分离SiOx层406溅镀到MTJ 400上。此后，所述实施例可利用PECVD工艺将第二分离SiOx层408沉积在第一分离层406上。然后，所述实施例可利用PECVD将第三分离SiOx层410沉积在第二分离层408上。然后，可利用PVD将第四LR-CMP终止SiNx层412沉积在第三分离SiOx层410的顶部上。
所有层均具有隆起、侧面和谷区域。应注意，将第四LR-CMP终止层412的谷区域(418和420)沉积到高于MTJ柱400顶部的CMP终止高度416。此后所述实施例可利用PECVD工艺将第五HR-CMP绝缘SiOx层414沉积在第四LR-CMP终止层412上。图4A显示沉积在第四CMP终止SiNx层312顶部上的一个第五HR-CMP绝缘SiOx层414，当可使用其它层。对前三个分离层(406、408、410)和HR-CMP绝缘层414无需使用相同材料，条件是HR-CMP绝缘层414以与LR-CMP终止层412中的LR-CMP材料相比较高的速率抛光。
图4B绘示在进行CMP工艺后的相同MTJ柱400，所述CMP工艺已移除大部分隆起，且在CMP终止高度416处终止。在此实施例中，来自第一HR-CMP分离层406的材料保持在MTJ柱400的顶部上，此意味着CMP垫不对MTJ柱400施加应力。
然而，在此实施例中，由于第一分离层406的部分仍覆盖MTJ柱400，需要进行另一移除工艺以暴露MTJ柱400。为暴露MTJ柱400，可使用温和IBE或RIE工艺进行额外移除。
图4C绘示在进行IBE蚀刻工艺且暴露柱顶部后的相同MTJ柱400。IBE蚀刻工艺将离子束引导到底物，其蚀刻掉表面，包括第一HR-CMP分离层406的覆盖MTJ柱400顶部的隆起区域。由于在IBE蚀刻工艺期间使用的离子束引导到半导体晶片，还可蚀刻掉其它层(包括第二HR-CMP分离层408、第三HR-CMP分离层410和LR-CMP终止层412)的部分。
在测试中，获得与图4B中所表示的结果类似的结果所需的CMP工艺可在约2.5分钟的总CMP(1分钟初始CMP和1.5分钟额外CMP)后进行且获得与图4C中所绘示的结果类似的结果所需的额外蚀刻可在20℃下以2×562s IBE蚀刻进行IBE后进行。所述时间大体上取决于相应层的厚度、所用设备和所述设备的设置。
IBE工艺可更稳健地通过添加可用作IBE蚀刻终止层的薄氧化物层(例如MgO(氧化镁)(未绘示))来进行。MgO容许IBE工艺快速终止，这是因为其在暴露后立即提供强二次离子质谱学(SIMS)信号，所述信号可用于终止IBE工艺。极薄MgO层可使用多种沉积技术置于适当位置。
图5是绘示本文所述实施例中的一些工艺步骤的流程图。其它实施例可忽略这些步骤中的许多，可以不同顺序执行各步骤，可引入其它中间步骤，且可使用其它材料和沉积工艺。在步骤500处，所述实施例在CMOS晶片上制造MTJ柱。一种在半导体晶片上制造MTJ柱的可能工艺揭示于美国专利第9,263,667号中，其全文均以引用方式并入本文中。在500中制造MTJ柱后，所述实施例在步骤502处将第一分离SiOx层(例如层206、306、406)溅镀到MTJ上。在步骤504处，所述实施例利用PECVD工艺沉积第二分离SiOx层(例如层208、208和408)。然后可进行背电极分离步骤506。此后，在步骤508处，所述实施例利用PECVD沉积第三分离SiOx层(例如层210、310和410)。然后，所述实施例可任选地在步骤510处沉积IBE蚀刻终止MgO层。然后，在步骤512处，所述实施例利用PVD沉积第四LR-CMP终止层(例如212、312和412)。在步骤516中，所述实施例利用PECVD用第五HR-CMP层(例如层314和414)覆盖第四LR-CMP终止层。
当沉积并制备这些层后，可立即使晶片经受CMP和蚀刻以暴露柱的顶部。在步骤516处，所述实施例起始CMP的一或多个时段。如上文所述，CMP工艺持续通过各个层的隆起、侧面和/或谷区域。在步骤518处，CMP工艺遇到第四LR-CMP终止层的谷区域(例如242、244、318、320、418、420)，且显著减缓。在响应减缓的CMP进展时，在步骤520处，所述实施例在CMP终止高度(例如214、316、416)终止CMP。在步骤522处，所述实施例起始IBE工艺以移除MTJ柱顶部(例如层408的顶部区域)上方的层。在低于柱顶部的所需高度下，IBE工艺在步骤524处暴露薄MgO层，其提供强光谱信号SIMS。在响应此信号时，所述实施例在步骤526处终止IBE工艺。此后，可进行制造完整MRAM装置所需的任何剩余制造步骤，包括引入接触每一MTJ柱(例如200、300、400)顶部的电极。
通过使用所揭示实施例，实现多个优点。已显示，使用本申请案中的实施例可产生MTJ的经改良电阻*面积(RA)、经改良TMR值(容许大读出信号)、较紧密性质控制以及减少暴露于可能分流。这些性质容许将此方法用于具有高面密度和较小MTJ柱的晶片。所述实施例容许整个大面积晶片(例如200mm或300mm)上的均匀CMP工艺，此有益于在CMOS晶片上制造MRAM阵列。
例如，使用本文所述的实施例，CMP终点在整个晶片上一致，其图解说明于图6中。例如，与CMP终点产生介于在晶片的中心处51纳米到边缘处17nm范围内的柱的图1A和1B不同，申请者实现晶片中心的MTJ柱600的83.10nm的CMP终止高度604和晶片边缘的MTJ 602的83.10nm的CMP终止高度606。除CMP终止高度604和606的一致性外，MTJ柱600和602自身的高度是一致的。例如，MTJ柱600具有在一侧测量78.78纳米的高度608和在相对侧测量75.54纳米的高度610。类似地，MTJ柱602具有测量73.38纳米的高度612。
如通过这些测量值所确认，使用本文所述的方法加工其上制造有MTJ柱的晶片产生在晶片中心类似于相同晶片(厚度约73-78纳米)边缘的MTJ柱高度的MTJ柱高度。此与其它方法相比显著改良。所属领域技术人员将意识到，本文所述的方法可用于制造低至约20纳米的较短柱，此部分归因于对CMP终止层的精确控制和IBE控制减小了柱顶部所需的硬掩模。较短柱容许用于高级MRAM应用的较致密阵列。
除柱大小和CMP终止位置改良外，所揭示实施例产生用于MRAM阵列中的MTJ的经改良的柱性质。MRAM阵列的所需性质包括高隧道磁电阻值(TMR)。在MTJ柱的形成和作用良好，并容许MTJ柱给出清晰电阻读出信号时，得到高TMR值。与高电阻值(R高)充分分离的低电阻(R低)也为所需的，这是因为在MRAM阵列中单元命名为“1”或“0”时其给出清晰分离的良好读出信号。如下文所论述，使用本文所述的实施例制造MRAM装置会改良这些值。
图7显示申请者对用和不用所揭示实施例的元件加工的四批次获得的结果。TMR值绘制于Y轴上，且R低以对数标度绘制于X轴上。
通常，批次43和44是在不使用所揭示CMP终止层实施例下加工，且批次55和60使用所揭示LR-CMP终止层。
如图7中所见，使用LR-CMP终止层显著改良MTJ的TMR值，提供较高产率，且产生更多具有可接受R低和TMR值的柱。
图8A绘示经聚集以产生图7的批次60的数据的一些芯片。每一单元显示来自批次60的晶片的一部分上的特定芯片的数据。如可观察到，在几乎所有MTJ中均观察到良好TMR值。环形芯片802提供下图图8B中所显示的数据。
图8B显示芯片802的高TMR值和RH(电阻对磁场)回路。在此情况下，94％的装置具有高TMR且90％具有良好RH回路。
图8C显示同一芯片的R低和R高。这些提供良好信号且如可容易观察到提供紧密且充分分离的R低和R高分布，其产生MRAM阵列的极清晰的“1”和“0”。因此，所述实施例产生用于MRAM应用的大量经改良性质。
所属领域技术人员将理解，上述揭示内容仅映射特定实施例。应进一步理解，甚至在一层描述为已置于另一层上、覆盖另一层或处于另一层顶部上时可存在中间层。此理解适用于权利要求书。应进一步理解，在一些实施例中抛光可包含蚀刻工艺。应进一步理解，尽管已在二维横截面中绘示MTJ柱，但其是三维物体且所论述各层可覆盖MTJ柱的三维顶部、所有侧面和所有周围谷部分。
以上描述和图式仅应视为对实现本文所述的特征和优点的特定实施例的说明。可对特定过程条件作出修改和取代。因此，此专利文件中的实施例并不视为受前述描述和图式的限制。
Claims (26)
1.一种制造半导体装置的方法，其包含：
在晶片上制造多个磁隧道结MTJ柱，所述多个MTJ柱各自具有顶表面和侧表面，所述顶表面在距所述晶片的MTJ柱高度延伸；
将第一层沉积在所述半导体晶片上，所述第一层包含高化学机械抛光CMP速率材料，使得所述第一层覆盖所述多个MTJ柱各自的所述顶表面和所述侧表面，所述第一层形成所述多个MTJ柱各自的所述顶表面上的第一层隆起部分和所述多个MTJ柱各自的所述侧表面上的第一层侧表面部分以及所述多个MTJ柱之间的多个第一层谷部分；
将第二层沉积在所述第一层上，所述第二层包含低CMP速率材料，使得第二层隆起部分覆盖所述第一层隆起部分，第二层侧面部分覆盖所述第一层侧面部分，且多个第二层谷部分覆盖所述多个第一层谷部分，由此形成多个MTJ柱隆起，所述多个MTJ柱隆起各自对应于所述多个MTJ柱各自的所述顶表面，所述第二层具有经选择使得所述多个第二层谷部分的顶表面在CMP终止高度的厚度；
用化学机械抛光机对所述多个MTJ柱隆起进行化学机械抛光；
检测所述化学机械抛光机已到达第二层谷部分的所述顶表面；和
当所述抛光机已到达所述多个第二层谷部分的所述顶表面时终止所述化学机械抛光步骤，使得所述多个MTJ柱各自的所述侧表面仍被所述第一层和所述第二层覆盖。
2.根据权利要求1所述的方法，其中在所述第二层的所述沉积步骤期间，沉积所述第二层使得所述多个第二层谷部分的所述顶表面高于所述MTJ柱高度。
3.根据权利要求2所述的方法，其中在终止化学机械抛光步骤后，所述方法进一步包含使用IBE工艺蚀刻以移除所述MTJ的所述顶表面上的所述多个MTJ柱隆起的任何剩余部分。
4.根据权利要求1所述的方法，其中在所述第二层的所述沉积步骤期间，沉积所述第二层使得所述第二层谷部分的所述顶表面在所述MTJ柱高度，由此容许所述多个MTJ柱的顶表面暴露。
5.根据权利要求1所述的方法，其中所述多个MTJ柱各自包括通过隧穿层隔开的参考层和自由层和所述自由层上的硬掩模，且其中在所述第二层的所述沉积步骤期间，沉积所述第二层使得第二层谷部分的所述顶表面高于所述MTJ柱的所述硬掩模层的底表面。
6.根据权利要求1所述的方法，其进一步包含将第三层沉积在所述第二层上，所述第三层包含高CMP速率材料，使得第三层隆起部分覆盖每一第二层隆起部分，第三层侧面部分覆盖每一第二层侧面部分，且多个第三层谷部分覆盖所述多个第二层谷部分，由此形成具有由所述第三层隆起部分赋予的额外高度的所述多个MTJ柱隆起，所述多个MTJ柱隆起各自对应于所述多个MTJ柱各自的所述顶表面，所述多个MTJ柱隆起各自包含第三层隆起部分、第二层隆起部分和第一层隆起部分。
7.根据权利要求6所述的方法，其中所述第一层是绝缘体材料。
8.根据权利要求7所述的方法，其中所述绝缘体材料是SiOx。
9.根据权利要求6所述的方法，其中所述第二层是绝缘体材料。
10.根据权利要求9所述的方法，其中所述绝缘体材料是SiNx。
11.根据权利要求6所述的方法，其中在所述第二层的所述沉积步骤期间，沉积所述第二层使得所述多个第二层谷部分的所述顶表面高于所述MTJ柱高度。
12.根据权利要求11所述的方法，其中在终止所述化学机械抛光步骤后，所述方法进一步包含使用IBE工艺蚀刻以移除所述MTJ的所述顶表面上的所述多个MTJ柱隆起的任何剩余部分。
13.根据权利要求1所述的方法，其进一步包含在所述在晶片上制造多个磁隧道结MTJ柱的步骤之前沉积电极层。
14.一种半导体装置，其包含：
半导体晶片；
所述晶片上的多个MTJ柱，每一MTJ柱包含多个层和硬掩模层，所述硬掩模层具有在硬掩模底部高度的底表面，每一MTJ柱具有顶表面和侧表面，所述顶表面在距所述晶片的MTJ柱高度延伸，每一MTJ柱的所述顶表面暴露用于电连接；
其上具有所述多个MTJ柱的所述半导体晶片，在所述多个MTJ柱之间具有多个谷部分；
第一层，所述第一层包含高化学机械抛光CMP速率材料，所述第一层包含所述多个MTJ柱各自的所述侧表面上的侧面部分和所述半导体晶片的所述多个谷部分上的多个谷部分；和
第二层，所述第二层包含低化学机械抛光CMP速率材料，所述第二层包含所述第一层的每一侧面部分上的侧面部分和所述第一层的所述多个谷部分上的多个谷部分，所述第二层的每一谷部分具有顶表面，所述第二层具有一厚度，使得所述第二层的谷部分的所述顶表面具有高于所述硬掩模底部高度的高度。
15.根据权利要求14所述的半导体装置，其中所述第二层具有一厚度，使得所述第二层的谷部分的所述顶表面具有等于所述MTJ柱高度的高度，由此暴露所述多个MTJ柱的顶表面。
16.根据权利要求14所述的半导体装置，其中所述第二层具有一厚度，使得所述第二层的谷部分的所述顶表面具有高于所述MTJ柱高度的高度。
17.根据权利要求14所述的半导体装置，其中所述第一层是绝缘体材料。
18.根据权利要求17所述的半导体装置，其中所述绝缘体材料是SiOx。
19.根据权利要求14所述的半导体装置，其中所述第二层是绝缘体材料。
20.根据权利要求19所述的半导体装置，其中所述绝缘体材料是SiNx。
21.根据权利要求14所述的半导体装置，其进一步包含第三层，所述第三层包含高CMP速率材料，所述第三层包含所述第二层的每一侧面部分上的侧面部分和所述第二层的所述多个谷部分上的多个谷部分。
22.一种制造半导体装置的方法，其包含：
在表面上制造多个磁隧道结MTJ柱，所述表面处于半导体晶片上，所述多个MTJ柱各自具有顶表面和侧表面，所述顶表面在距所述表面的MTJ柱高度延伸；
沉积第一层，所述第一层包含高化学机械抛光CMP速率材料，使得所述第一层覆盖所述多个MTJ柱各自的所述顶表面、所述多个MTJ柱各自的所述侧表面和所述表面；
将低化学机械抛光CMP速率层沉积在所述第一层上，由此形成多个MTJ柱隆起，所述多个MTJ柱隆起各自对应于所述多个MTJ柱各自的所述顶表面，所述低CMP速率层在所述多个MTJ柱隆起之间进一步形成低CMP速率层谷表面，所述多个MTJ柱隆起各自包含所述第一高CMP速率层和所述低CMP速率层的部分，所述部分在所述多个MTJ柱各自的所述顶表面上延伸，所述低CMP速率层具有经选择使得所述低CMP速率层谷表面在所述MTJ柱高度的厚度；
用抛光垫对所述半导体进行化学机械抛光以移除所述多个MTJ柱隆起；
检测所述抛光垫已到达所述低CMP速率层谷表面；和
终止所述化学机械抛光步骤，使得所述MTJ柱各自的所述顶表面暴露，同时所述多个MTJ柱各自的所述侧表面仍被高CMP速率层和所述低CMP速率层覆盖。
23.根据权利要求22所述的方法，其中所述第一层是绝缘体材料。
24.根据权利要求23所述的方法，其中所述绝缘体材料是SiOx。
25.根据权利要求22所述的方法，其中所述低CMP速率层是绝缘体材料。
26.根据权利要求25所述的方法，其中所述绝缘体材料是SiNx。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201562198870P | 2015-07-30 | 2015-07-30 | |
| US62/198,870 | 2015-07-30 | ||
| US15/097,576 | 2016-04-13 | ||
| US15/097,576 US9773974B2 (en) | 2015-07-30 | 2016-04-13 | Polishing stop layer(s) for processing arrays of semiconductor elements |
| PCT/US2016/027445 WO2017019134A1 (en) | 2015-07-30 | 2016-04-14 | Polishing stop layer(s) for processing arrays of semiconductor elements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107851712A true CN107851712A (zh) | 2018-03-27 |
| CN107851712B CN107851712B (zh) | 2021-10-29 |
Family
ID=57883324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680044692.7A Active CN107851712B (zh) | 2015-07-30 | 2016-04-14 | 用于加工半导体元件阵列的抛光终止层 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US9773974B2 (zh) |
| JP (1) | JP2018527747A (zh) |
| KR (1) | KR102500584B1 (zh) |
| CN (1) | CN107851712B (zh) |
| WO (1) | WO2017019134A1 (zh) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
| US10147872B2 (en) | 2015-04-21 | 2018-12-04 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
| US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
| US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
| US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
| US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
| US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
| US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
| US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
| US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
| US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
| US10381553B2 (en) | 2016-01-28 | 2019-08-13 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
| US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
| US10553787B2 (en) | 2015-06-16 | 2020-02-04 | Spin Memory, Inc. | Precessional spin current structure for MRAM |
| US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
| US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
| US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
| US10777736B2 (en) | 2015-07-30 | 2020-09-15 | Spin Memory, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
| CN111816764A (zh) * | 2019-04-11 | 2020-10-23 | 上海磁宇信息科技有限公司 | 一种制备磁性隧道结单元阵列的方法 |
| TWI728471B (zh) * | 2018-11-08 | 2021-05-21 | 大陸商江蘇魯汶儀器有限公司 | 一種半導體器件製作方法 |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
| US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
| US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
| US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
| US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
| US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
| US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
| US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
| US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
| US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
| US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
| US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
| US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
| US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
| US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
| US11710942B2 (en) * | 2017-12-13 | 2023-07-25 | Sony Corporation | Method of manufacturing light-emitting module, light-emitting module, and device |
| US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
| US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
| US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
| US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
| US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
| US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
| US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
| US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
| US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
| US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
| US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
| US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
| US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
| US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
| US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
| US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US20190296220A1 (en) | 2018-03-23 | 2019-09-26 | Spin Transfer Technologies, Inc. | Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer |
| US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
| US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
| US10680169B2 (en) | 2018-06-13 | 2020-06-09 | International Business Machines Corporation | Multilayer hardmask for high performance MRAM devices |
| US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
| US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
| US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
| US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
| US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
| US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
| US10672611B2 (en) | 2018-10-19 | 2020-06-02 | International Business Machines Corporation | Hardmask stress, grain, and structure engineering for advanced memory applications |
| US10714681B2 (en) | 2018-10-19 | 2020-07-14 | International Business Machines Corporation | Embedded magnetic tunnel junction pillar having reduced height and uniform contact area |
| US11031250B2 (en) | 2018-11-29 | 2021-06-08 | International Business Machines Corporation | Semiconductor structures of more uniform thickness |
| US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
| US11187764B2 (en) * | 2020-03-20 | 2021-11-30 | Allegro Microsystems, Llc | Layout of magnetoresistance element |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1905153A (zh) * | 2005-07-28 | 2007-01-31 | 联华电子股份有限公司 | 降低浅沟绝缘化学机械抛光工艺造成的晶片伤害的方法 |
| CN101425477A (zh) * | 2007-10-29 | 2009-05-06 | 联华电子股份有限公司 | 浅沟槽隔离结构的形成方法及半导体结构的研磨方法 |
| US20090209102A1 (en) * | 2008-02-14 | 2009-08-20 | Magic Technologies, Inc. | Use of CMP to contact a MTJ structure without forming a via |
| US20100193891A1 (en) * | 2008-02-18 | 2010-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-Situ Formed Capping Layer in MTJ Devices |
| CN101976723A (zh) * | 2010-08-10 | 2011-02-16 | 杭州电子科技大学 | 隔离电流器件制造方法 |
| CN102339734A (zh) * | 2010-07-15 | 2012-02-01 | 中芯国际集成电路制造(上海)有限公司 | 截面为圆环的圆柱体的半导体器件的制作方法 |
| CN102479920A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 纳米环型磁隧道结的制造方法、磁阻内存的制造方法 |
| US20130267042A1 (en) * | 2012-04-10 | 2013-10-10 | Kimihiro Satoh | MRAM Fabrication Method with Sidewall Cleaning |
Family Cites Families (300)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US341801A (en) | 1886-05-11 | Appaeatus foe peepaeing geain foe mashing | ||
| US5597437A (en) | 1995-01-12 | 1997-01-28 | Procter & Gamble | Zero scrap absorbent core formation process |
| US5541868A (en) | 1995-02-21 | 1996-07-30 | The United States Of America As Represented By The Secretary Of The Navy | Annular GMR-based memory element |
| US5629549A (en) | 1995-04-21 | 1997-05-13 | Johnson; Mark B. | Magnetic spin transistor device, logic gate & method of operation |
| US5654566A (en) | 1995-04-21 | 1997-08-05 | Johnson; Mark B. | Magnetic spin injected field effect transistor and method of operation |
| US6140838A (en) | 1995-04-21 | 2000-10-31 | Johnson; Mark B. | High density and high speed magneto-electronic logic family |
| US5896252A (en) | 1995-08-11 | 1999-04-20 | Fujitsu Limited | Multilayer spin valve magneto-resistive effect magnetic head with free magnetic layer including two sublayers and magnetic disk drive including same |
| JP3207094B2 (ja) | 1995-08-21 | 2001-09-10 | 松下電器産業株式会社 | 磁気抵抗効果素子及びメモリー素子 |
| US5695864A (en) | 1995-09-28 | 1997-12-09 | International Business Machines Corporation | Electronic device using magnetic components |
| US6124711A (en) | 1996-01-19 | 2000-09-26 | Fujitsu Limited | Magnetic sensor using tunnel resistance to detect an external magnetic field |
| US5640343A (en) | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| JP3327375B2 (ja) | 1996-04-26 | 2002-09-24 | 富士通株式会社 | 磁気抵抗効果型トランスデューサ、その製造方法及び磁気記録装置 |
| JP3447468B2 (ja) | 1996-06-17 | 2003-09-16 | シャープ株式会社 | 磁気抵抗効果素子及びその製造方法並びにそれを用いた磁気ヘッド |
| US5732016A (en) | 1996-07-02 | 1998-03-24 | Motorola | Memory cell structure in a magnetic random access memory and a method for fabricating thereof |
| US5768069A (en) | 1996-11-27 | 1998-06-16 | International Business Machines Corporation | Self-biased dual spin valve sensor |
| JP3557078B2 (ja) | 1997-06-27 | 2004-08-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP4066477B2 (ja) | 1997-10-09 | 2008-03-26 | ソニー株式会社 | 不揮発性ランダムアクセスメモリー装置 |
| US5966323A (en) | 1997-12-18 | 1999-10-12 | Motorola, Inc. | Low switching field magnetoresistive tunneling junction for high density arrays |
| US6055179A (en) | 1998-05-19 | 2000-04-25 | Canon Kk | Memory device utilizing giant magnetoresistance effect |
| JPH11352867A (ja) | 1998-06-05 | 1999-12-24 | Nippon Telegr & Teleph Corp <Ntt> | サーバクライアント型学習支援システム，方法，および学習支援プログラムを記録した記録媒体 |
| US6130814A (en) | 1998-07-28 | 2000-10-10 | International Business Machines Corporation | Current-induced magnetic switching device and memory including the same |
| US6172902B1 (en) | 1998-08-12 | 2001-01-09 | Ecole Polytechnique Federale De Lausanne (Epfl) | Non-volatile magnetic random access memory |
| US6097579A (en) | 1998-08-21 | 2000-08-01 | International Business Machines Corporation | Tunnel junction head structure without current shunting |
| US6016269A (en) | 1998-09-30 | 2000-01-18 | Motorola, Inc. | Quantum random address memory with magnetic readout and/or nano-memory elements |
| JP3766565B2 (ja) | 1999-05-31 | 2006-04-12 | Ｔｄｋ株式会社 | 磁気抵抗効果膜および磁気抵抗効果型ヘッド |
| US6436526B1 (en) | 1999-06-17 | 2002-08-20 | Matsushita Electric Industrial Co., Ltd. | Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell |
| WO2001001396A1 (fr) | 1999-06-29 | 2001-01-04 | Fujitsu Limited | Tete magnetoresistive et dispositif de reproduction d'informations |
| US6292389B1 (en) | 1999-07-19 | 2001-09-18 | Motorola, Inc. | Magnetic element with improved field response and fabricating method thereof |
| US6134138A (en) | 1999-07-30 | 2000-10-17 | Honeywell Inc. | Method and apparatus for reading a magnetoresistive memory |
| JP3793669B2 (ja) | 1999-08-26 | 2006-07-05 | 株式会社日立グローバルストレージテクノロジーズ | 巨大磁気抵抗効果ヘッド、薄膜磁気ヘッドならびに磁気記録再生装置 |
| US6611405B1 (en) | 1999-09-16 | 2003-08-26 | Kabushiki Kaisha Toshiba | Magnetoresistive element and magnetic memory device |
| KR100373473B1 (ko) | 1999-09-24 | 2003-02-25 | 가부시끼가이샤 도시바 | 자기 저항 효과 소자, 자기 저항 효과 헤드, 자기 재생장치 및 자성 적층체 |
| JP3891540B2 (ja) | 1999-10-25 | 2007-03-14 | キヤノン株式会社 | 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ |
| US6447935B1 (en) | 1999-11-23 | 2002-09-10 | Read-Rite Corporation | Method and system for reducing assymetry in a spin valve having a synthetic pinned layer |
| US6233172B1 (en) | 1999-12-17 | 2001-05-15 | Motorola, Inc. | Magnetic element with dual magnetic states and fabrication method thereof |
| US6272036B1 (en) | 1999-12-20 | 2001-08-07 | The University Of Chicago | Control of magnetic direction in multi-layer ferromagnetic devices by bias voltage |
| TW504713B (en) | 2000-04-28 | 2002-10-01 | Motorola Inc | Magnetic element with insulating veils and fabricating method thereof |
| US6570139B1 (en) | 2000-04-28 | 2003-05-27 | The Holmes Group, Inc. | Electronic control circuit |
| US6522137B1 (en) | 2000-06-28 | 2003-02-18 | Schlumberger Technology Corporation | Two-dimensional magnetic resonance imaging in a borehole |
| WO2002003067A1 (en) | 2000-07-03 | 2002-01-10 | Merck & Co., Inc. | Methods for encoding combinatorial libraries |
| US6493259B1 (en) | 2000-08-14 | 2002-12-10 | Micron Technology, Inc. | Pulse write techniques for magneto-resistive memories |
| DE10050076C2 (de) | 2000-10-10 | 2003-09-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement |
| US6385082B1 (en) | 2000-11-08 | 2002-05-07 | International Business Machines Corp. | Thermally-assisted magnetic random access memory (MRAM) |
| FR2817999B1 (fr) | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif |
| FR2817998B1 (fr) | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif |
| EP1345277A4 (en) | 2000-12-21 | 2005-02-16 | Fujitsu Ltd | MAGNETORESISTIVE COMPONENT, MAGNETIC HEAD AND MAGNET PLATE PLAYER |
| US6713195B2 (en) | 2001-01-05 | 2004-03-30 | Nve Corporation | Magnetic devices using nanocomposite materials |
| JP3576111B2 (ja) | 2001-03-12 | 2004-10-13 | 株式会社東芝 | 磁気抵抗効果素子 |
| US6653154B2 (en) | 2001-03-15 | 2003-11-25 | Micron Technology, Inc. | Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure |
| JP2002279618A (ja) | 2001-03-19 | 2002-09-27 | Hitachi Ltd | 磁気記録媒体 |
| US6744086B2 (en) | 2001-05-15 | 2004-06-01 | Nve Corporation | Current switched magnetoresistive memory cell |
| US6566246B1 (en) | 2001-05-21 | 2003-05-20 | Novellus Systems, Inc. | Deposition of conformal copper seed layers by control of barrier layer morphology |
| JP2002357489A (ja) | 2001-05-31 | 2002-12-13 | Matsushita Electric Ind Co Ltd | 応力センサー |
| US6347049B1 (en) | 2001-07-25 | 2002-02-12 | International Business Machines Corporation | Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier |
| US6902807B1 (en) | 2002-09-13 | 2005-06-07 | Flex Products, Inc. | Alignable diffractive pigment flakes |
| US6772036B2 (en) | 2001-08-30 | 2004-08-03 | Fisher-Rosemount Systems, Inc. | Control system using process model |
| US6777730B2 (en) | 2001-08-31 | 2004-08-17 | Nve Corporation | Antiparallel magnetoresistive memory cells |
| US6545906B1 (en) | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
| FR2832542B1 (fr) | 2001-11-16 | 2005-05-06 | Commissariat Energie Atomique | Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif |
| US6750491B2 (en) | 2001-12-20 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Magnetic memory device having soft reference layer |
| JP3583102B2 (ja) | 2001-12-27 | 2004-10-27 | 株式会社東芝 | 磁気スイッチング素子及び磁気メモリ |
| US6773515B2 (en) | 2002-01-16 | 2004-08-10 | Headway Technologies, Inc. | FeTa nano-oxide layer as a capping layer for enhancement of giant magnetoresistance in bottom spin valve structures |
| JP2003281705A (ja) | 2002-03-25 | 2003-10-03 | Hitachi Ltd | 磁気ヘッド、磁気ヘッドジンバルアッセンブリ、磁気記録再生装置及び磁性メモリ |
| JP3769241B2 (ja) | 2002-03-29 | 2006-04-19 | 株式会社東芝 | 磁気抵抗効果素子及び磁気メモリ |
| WO2003090290A1 (fr) | 2002-04-22 | 2003-10-30 | Matsushita Electric Industrial Co., Ltd. | Element a effet de resistance magnetique, tete magnetique en comportant, memoire magnetique, et enregistreur magnetique |
| JP2003318461A (ja) | 2002-04-22 | 2003-11-07 | Matsushita Electric Ind Co Ltd | 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置 |
| US6879512B2 (en) | 2002-05-24 | 2005-04-12 | International Business Machines Corporation | Nonvolatile memory device utilizing spin-valve-type designs and current pulses |
| US7005958B2 (en) | 2002-06-14 | 2006-02-28 | Honeywell International Inc. | Dual axis magnetic sensor |
| US7095646B2 (en) | 2002-07-17 | 2006-08-22 | Freescale Semiconductor, Inc. | Multi-state magnetoresistance random access cell with improved memory storage density |
| US6654278B1 (en) | 2002-07-31 | 2003-11-25 | Motorola, Inc. | Magnetoresistance random access memory |
| US6714444B2 (en) | 2002-08-06 | 2004-03-30 | Grandis, Inc. | Magnetic element utilizing spin transfer and an MRAM device using the magnetic element |
| US6888742B1 (en) | 2002-08-28 | 2005-05-03 | Grandis, Inc. | Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element |
| US6785159B2 (en) | 2002-08-29 | 2004-08-31 | Micron Technology, Inc. | Combination etch stop and in situ resistor in a magnetoresistive memory and methods for fabricating same |
| US6838740B2 (en) | 2002-09-27 | 2005-01-04 | Grandis, Inc. | Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
| US6958927B1 (en) | 2002-10-09 | 2005-10-25 | Grandis Inc. | Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element |
| US6956257B2 (en) | 2002-11-18 | 2005-10-18 | Carnegie Mellon University | Magnetic memory element and memory device including same |
| US7675129B2 (en) | 2002-12-13 | 2010-03-09 | Japan Science And Technology Agency | Spin injection device, magnetic device using the same, magnetic thin film used in the same |
| US6909631B2 (en) | 2003-10-02 | 2005-06-21 | Freescale Semiconductor, Inc. | MRAM and methods for reading the MRAM |
| US7190611B2 (en) | 2003-01-07 | 2007-03-13 | Grandis, Inc. | Spin-transfer multilayer stack containing magnetic layers with resettable magnetization |
| US6829161B2 (en) | 2003-01-10 | 2004-12-07 | Grandis, Inc. | Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
| US6906369B2 (en) | 2003-02-10 | 2005-06-14 | Massachusetts Institute Of Technology | Magnetic memory elements using 360° walls |
| US6847547B2 (en) | 2003-02-28 | 2005-01-25 | Grandis, Inc. | Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
| US6677165B1 (en) | 2003-03-20 | 2004-01-13 | Micron Technology, Inc. | Magnetoresistive random access memory (MRAM) cell patterning |
| JP3546238B1 (ja) | 2003-04-23 | 2004-07-21 | 学校法人慶應義塾 | 磁気リングユニット及び磁気メモリ装置 |
| US6933155B2 (en) | 2003-05-21 | 2005-08-23 | Grandis, Inc. | Methods for providing a sub .15 micron magnetic memory structure |
| US7006375B2 (en) | 2003-06-06 | 2006-02-28 | Seagate Technology Llc | Hybrid write mechanism for high speed and high density magnetic random access memory |
| US7054119B2 (en) | 2003-06-18 | 2006-05-30 | Hewlett-Packard Development Company, L.P. | Coupled ferromagnetic systems having modified interfaces |
| US7041598B2 (en) | 2003-06-25 | 2006-05-09 | Hewlett-Packard Development Company, L.P. | Directional ion etching process for patterning self-aligned via contacts |
| KR100512180B1 (ko) | 2003-07-10 | 2005-09-02 | 삼성전자주식회사 | 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법 |
| JP4142993B2 (ja) | 2003-07-23 | 2008-09-03 | 株式会社東芝 | 磁気メモリ装置の製造方法 |
| US8755222B2 (en) | 2003-08-19 | 2014-06-17 | New York University | Bipolar spin-transfer switching |
| US7911832B2 (en) | 2003-08-19 | 2011-03-22 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| US6980469B2 (en) | 2003-08-19 | 2005-12-27 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| US7573737B2 (en) | 2003-08-19 | 2009-08-11 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| US7245462B2 (en) | 2003-08-21 | 2007-07-17 | Grandis, Inc. | Magnetoresistive element having reduced spin transfer induced noise |
| US7598555B1 (en) | 2003-08-22 | 2009-10-06 | International Business Machines Corporation | MgO tunnel barriers and method of formation |
| US6985385B2 (en) | 2003-08-26 | 2006-01-10 | Grandis, Inc. | Magnetic memory element utilizing spin transfer switching and storing multiple bits |
| US6984529B2 (en) | 2003-09-10 | 2006-01-10 | Infineon Technologies Ag | Fabrication process for a magnetic tunnel junction device |
| US7161829B2 (en) | 2003-09-19 | 2007-01-09 | Grandis, Inc. | Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements |
| US20050128842A1 (en) | 2003-11-07 | 2005-06-16 | Alexander Wei | Annular magnetic nanostructures |
| US7009877B1 (en) | 2003-11-14 | 2006-03-07 | Grandis, Inc. | Three-terminal magnetostatically coupled spin transfer-based MRAM cell |
| JP2005150482A (ja) | 2003-11-18 | 2005-06-09 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置 |
| US7602000B2 (en) | 2003-11-19 | 2009-10-13 | International Business Machines Corporation | Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element |
| US6969895B2 (en) | 2003-12-10 | 2005-11-29 | Headway Technologies, Inc. | MRAM cell with flat topography and controlled bit line to free layer distance and method of manufacture |
| US20050136600A1 (en) | 2003-12-22 | 2005-06-23 | Yiming Huai | Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements |
| WO2005064356A2 (en) | 2003-12-23 | 2005-07-14 | Koninklijke Philips Electronics N.V. | High sensitivity magnetic built-in current sensor |
| US6936479B2 (en) | 2004-01-15 | 2005-08-30 | Hewlett-Packard Development Company, L.P. | Method of making toroidal MRAM cells |
| US7283333B2 (en) | 2004-02-11 | 2007-10-16 | Hitachi Global Storage Technologies Netherlands B.V. | Self-pinned double tunnel junction head |
| US7110287B2 (en) | 2004-02-13 | 2006-09-19 | Grandis, Inc. | Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer |
| US7203129B2 (en) | 2004-02-16 | 2007-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Segmented MRAM memory array |
| US7242045B2 (en) | 2004-02-19 | 2007-07-10 | Grandis, Inc. | Spin transfer magnetic element having low saturation magnetization free layers |
| US6967863B2 (en) | 2004-02-25 | 2005-11-22 | Grandis, Inc. | Perpendicular magnetization magnetic element utilizing spin transfer |
| US6992359B2 (en) | 2004-02-26 | 2006-01-31 | Grandis, Inc. | Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization |
| US7233039B2 (en) | 2004-04-21 | 2007-06-19 | Grandis, Inc. | Spin transfer magnetic elements with spin depolarization layers |
| US7045368B2 (en) | 2004-05-19 | 2006-05-16 | Headway Technologies, Inc. | MRAM cell structure and method of fabrication |
| US7449345B2 (en) | 2004-06-15 | 2008-11-11 | Headway Technologies, Inc. | Capping structure for enhancing dR/R of the MTJ device |
| US7098494B2 (en) | 2004-06-16 | 2006-08-29 | Grandis, Inc. | Re-configurable logic elements using heat assisted magnetic tunneling elements |
| US7611912B2 (en) | 2004-06-30 | 2009-11-03 | Headway Technologies, Inc. | Underlayer for high performance magnetic tunneling junction MRAM |
| US7576956B2 (en) | 2004-07-26 | 2009-08-18 | Grandis Inc. | Magnetic tunnel junction having diffusion stop layer |
| US7369427B2 (en) | 2004-09-09 | 2008-05-06 | Grandis, Inc. | Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements |
| US7149106B2 (en) | 2004-10-22 | 2006-12-12 | Freescale Semiconductor, Inc. | Spin-transfer based MRAM using angular-dependent selectivity |
| JP4682585B2 (ja) | 2004-11-01 | 2011-05-11 | ソニー株式会社 | 記憶素子及びメモリ |
| JP4575136B2 (ja) | 2004-12-20 | 2010-11-04 | 株式会社東芝 | 磁気記録素子、磁気記録装置、および情報の記録方法 |
| JP4693450B2 (ja) | 2005-03-22 | 2011-06-01 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
| US7376006B2 (en) | 2005-05-13 | 2008-05-20 | International Business Machines Corporation | Enhanced programming performance in a nonvolatile memory device having a bipolar programmable storage element |
| US8130474B2 (en) | 2005-07-18 | 2012-03-06 | Hitachi Global Storage Technologies Netherlands B.V. | CPP-TMR sensor with non-orthogonal free and reference layer magnetization orientation |
| US20070019337A1 (en) | 2005-07-19 | 2007-01-25 | Dmytro Apalkov | Magnetic elements having improved switching characteristics and magnetic memory devices using the magnetic elements |
| FR2888994B1 (fr) | 2005-07-21 | 2007-10-12 | Commissariat Energie Atomique | Dispositif radiofrequence avec element magnetique et procede de fabrication d'un tel element magnetique |
| US7224601B2 (en) | 2005-08-25 | 2007-05-29 | Grandis Inc. | Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element |
| FR2892231B1 (fr) | 2005-10-14 | 2008-06-27 | Commissariat Energie Atomique | Dispositif magnetique a jonction tunnel magnetoresistive et memoire magnetique a acces aleatoire |
| US20070096229A1 (en) | 2005-10-28 | 2007-05-03 | Masatoshi Yoshikawa | Magnetoresistive element and magnetic memory device |
| EP1952467B9 (en) | 2005-11-21 | 2012-03-14 | Nanosys, Inc. | Nanowire structures comprising carbon |
| JP5040105B2 (ja) | 2005-12-01 | 2012-10-03 | ソニー株式会社 | 記憶素子、メモリ |
| US7936595B2 (en) | 2005-12-31 | 2011-05-03 | Institute Of Physics, Chinese Academy Of Sciences | Close shaped magnetic multi-layer film comprising or not comprising a metal core and the manufacture method and the application of the same |
| US7280389B2 (en) | 2006-02-08 | 2007-10-09 | Magic Technologies, Inc. | Synthetic anti-ferromagnetic structure with non-magnetic spacer for MRAM applications |
| SE531384C2 (sv) | 2006-02-10 | 2009-03-17 | Vnk Innovation Ab | Multipla magnetoresistansanordningar baserade på metalldopad magnesiumoxid |
| US8084835B2 (en) | 2006-10-20 | 2011-12-27 | Avalanche Technology, Inc. | Non-uniform switching based non-volatile magnetic based memory |
| US8535952B2 (en) | 2006-02-25 | 2013-09-17 | Avalanche Technology, Inc. | Method for manufacturing non-volatile magnetic memory |
| KR100764738B1 (ko) | 2006-04-06 | 2007-10-09 | 삼성전자주식회사 | 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템 |
| TWI320929B (en) | 2006-04-18 | 2010-02-21 | Ind Tech Res Inst | Structure and access method for magnetic memory cell structure and circuit of magnetic memory |
| US7324387B1 (en) | 2006-04-18 | 2008-01-29 | Maxim Integrated Products, Inc. | Low power high density random access memory flash cells and arrays |
| US8120949B2 (en) | 2006-04-27 | 2012-02-21 | Avalanche Technology, Inc. | Low-cost non-volatile flash-RAM memory |
| US20070297220A1 (en) | 2006-06-22 | 2007-12-27 | Masatoshi Yoshikawa | Magnetoresistive element and magnetic memory |
| US7643332B2 (en) | 2006-06-23 | 2010-01-05 | Infineon Technologies Ag | MRAM cell using multiple axes magnetization and method of operation |
| US7502249B1 (en) | 2006-07-17 | 2009-03-10 | Grandis, Inc. | Method and system for using a pulsed field to assist spin transfer induced switching of magnetic memory elements |
| JP4081499B2 (ja) | 2006-08-02 | 2008-04-23 | 有限会社シェルパ | 探査機器坑井内挿入装置及び探査機器坑井内挿入方法 |
| FR2904724B1 (fr) | 2006-08-03 | 2011-03-04 | Commissariat Energie Atomique | Dispositif magnetique en couches minces a forte polarisation en spin perpendiculaire au plan des couches, jonction tunnel magnetique et vanne de spin mettant en oeuvre un tel dispositif |
| US7502253B2 (en) | 2006-08-28 | 2009-03-10 | Everspin Technologies, Inc. | Spin-transfer based MRAM with reduced critical current density |
| JP2008098365A (ja) | 2006-10-11 | 2008-04-24 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| EP2089888B1 (en) | 2006-11-03 | 2013-12-25 | New York University | Electronic devices based on current induced magnetization dynamics in single magnetic layers |
| US7508042B2 (en) | 2006-12-22 | 2009-03-24 | Magic Technologies, Inc. | Spin transfer MRAM device with magnetic biasing |
| US7791845B2 (en) | 2006-12-26 | 2010-09-07 | Hitachi Global Storage Technologies Netherlands B.V. | Tunneling magnetoresistive sensor having a high iron concentration free layer and an oxides of magnesium barrier layer |
| FR2910716B1 (fr) | 2006-12-26 | 2010-03-26 | Commissariat Energie Atomique | Dispositif magnetique multicouches, procede pour sa realisation, capteur de champ magnetique, memoire magnetique et porte logique mettant en oeuvre un tel dispositif |
| JP2008192832A (ja) | 2007-02-05 | 2008-08-21 | Hitachi Global Storage Technologies Netherlands Bv | 磁気検出素子及びその製造方法 |
| US8542524B2 (en) | 2007-02-12 | 2013-09-24 | Avalanche Technology, Inc. | Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement |
| US7602033B2 (en) | 2007-05-29 | 2009-10-13 | Headway Technologies, Inc. | Low resistance tunneling magnetoresistive sensor with composite inner pinned layer |
| JP4874884B2 (ja) | 2007-07-11 | 2012-02-15 | 株式会社東芝 | 磁気記録素子及び磁気記録装置 |
| US7750421B2 (en) | 2007-07-23 | 2010-07-06 | Magic Technologies, Inc. | High performance MTJ element for STT-RAM and method for making the same |
| AU2008219354B2 (en) | 2007-09-19 | 2014-02-13 | Viavi Solutions Inc. | Anisotropic magnetic flakes |
| US8008095B2 (en) | 2007-10-03 | 2011-08-30 | International Business Machines Corporation | Methods for fabricating contacts to pillar structures in integrated circuits |
| JP5236244B2 (ja) | 2007-10-16 | 2013-07-17 | 株式会社日立製作所 | 磁気記録媒体の製造方法 |
| US9812184B2 (en) | 2007-10-31 | 2017-11-07 | New York University | Current induced spin-momentum transfer stack with dual insulating layers |
| WO2009074411A1 (en) | 2007-12-13 | 2009-06-18 | Crocus Technology | Magnetic memory with a thermally assisted writing procedure |
| FR2925725B1 (fr) | 2007-12-21 | 2011-03-25 | Commissariat Energie Atomique | Procede de modelisation d'une jonction tunnel magnetique a ecriture par courant polarise en spin |
| US8802451B2 (en) | 2008-02-29 | 2014-08-12 | Avalanche Technology Inc. | Method for manufacturing high density non-volatile magnetic memory |
| JP4724196B2 (ja) | 2008-03-25 | 2011-07-13 | 株式会社東芝 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
| US8724260B2 (en) | 2008-11-10 | 2014-05-13 | Hitachi, Ltd. | Information recording device having high-frequency field generating multilayer material with a receded section disposed between main and opposing poles |
| GB2465369B (en) | 2008-11-13 | 2011-01-12 | Ingenia Holdings | Magnetic data storage device and method |
| US8120126B2 (en) | 2009-03-02 | 2012-02-21 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
| US7916515B2 (en) | 2009-03-10 | 2011-03-29 | Seagate Technology Llc | Non-volatile memory read/write verify |
| JP5470602B2 (ja) | 2009-04-01 | 2014-04-16 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置 |
| US7936598B2 (en) | 2009-04-28 | 2011-05-03 | Seagate Technology | Magnetic stack having assist layer |
| US8624105B2 (en) | 2009-05-01 | 2014-01-07 | Synkera Technologies, Inc. | Energy conversion device with support member having pore channels |
| KR101047050B1 (ko) | 2009-05-15 | 2011-07-06 | 주식회사 하이닉스반도체 | 상변화 메모리 장치 |
| US8590139B2 (en) | 2009-05-18 | 2013-11-26 | Imec | Patterning of and contacting magnetic layers |
| FR2946183B1 (fr) | 2009-05-27 | 2011-12-23 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin. |
| US8334213B2 (en) | 2009-06-05 | 2012-12-18 | Magic Technologies, Inc. | Bottom electrode etching process in MRAM cell |
| US8269203B2 (en) | 2009-07-02 | 2012-09-18 | Actel Corporation | Resistive RAM devices for programmable logic devices |
| JP5529648B2 (ja) | 2009-08-04 | 2014-06-25 | キヤノンアネルバ株式会社 | 磁気センサ積層体、その成膜方法、成膜制御プログラムおよび記録媒体 |
| US10446209B2 (en) | 2009-08-10 | 2019-10-15 | Samsung Semiconductor Inc. | Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements |
| US8169821B1 (en) | 2009-10-20 | 2012-05-01 | Avalanche Technology, Inc. | Low-crystallization temperature MTJ for spin-transfer torque magnetic random access memory (SSTTMRAM) |
| US8422285B2 (en) | 2009-10-30 | 2013-04-16 | Grandis, Inc. | Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories |
| US8912012B2 (en) * | 2009-11-25 | 2014-12-16 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
| US8362580B2 (en) | 2009-12-08 | 2013-01-29 | Qualcomm Incorporated | Spin-transfer switching magnetic element utilizing a composite free layer comprising a superparamagnetic layer |
| US8199553B2 (en) | 2009-12-17 | 2012-06-12 | Hitachi Global Storage Technologies Netherlands B.V. | Multilevel frequency addressable field driven MRAM |
| JP5127861B2 (ja) | 2010-03-24 | 2013-01-23 | 株式会社東芝 | 磁気メモリ |
| US8981502B2 (en) * | 2010-03-29 | 2015-03-17 | Qualcomm Incorporated | Fabricating a magnetic tunnel junction storage element |
| JP5644198B2 (ja) | 2010-06-15 | 2014-12-24 | ソニー株式会社 | 記憶装置 |
| KR101818793B1 (ko) | 2010-06-30 | 2018-02-21 | 샌디스크 테크놀로지스 엘엘씨 | 초고밀도 수직 nand 메모리 장치 및 이를 제조하는 방법 |
| US8564080B2 (en) | 2010-07-16 | 2013-10-22 | Qualcomm Incorporated | Magnetic storage element utilizing improved pinned layer stack |
| US8772886B2 (en) | 2010-07-26 | 2014-07-08 | Avalanche Technology, Inc. | Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer |
| US9082951B2 (en) | 2011-02-16 | 2015-07-14 | Avalanche Technology, Inc. | Magnetic random access memory with perpendicular enhancement layer |
| US9070855B2 (en) | 2010-12-10 | 2015-06-30 | Avalanche Technology, Inc. | Magnetic random access memory having perpendicular enhancement layer |
| US9396781B2 (en) | 2010-12-10 | 2016-07-19 | Avalanche Technology, Inc. | Magnetic random access memory having perpendicular composite reference layer |
| JP5514059B2 (ja) | 2010-09-17 | 2014-06-04 | 株式会社東芝 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
| JP5085703B2 (ja) | 2010-09-17 | 2012-11-28 | 株式会社東芝 | 磁気記録素子および不揮発性記憶装置 |
| CN103299370B (zh) | 2010-11-17 | 2016-01-20 | 纽约大学 | 双极性自旋转移切换 |
| US20120156390A1 (en) * | 2010-12-21 | 2012-06-21 | Hitachi Global Storage Technologies Netherlands B.V. | Multi-angle hard bias deposition for optimal hard-bias deposition in a magnetic sensor |
| EP2477227B1 (en) | 2011-01-13 | 2019-03-27 | Crocus Technology S.A. | Magnetic tunnel junction comprising a polarizing layer |
| US9196332B2 (en) | 2011-02-16 | 2015-11-24 | Avalanche Technology, Inc. | Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer |
| JP5695453B2 (ja) | 2011-03-07 | 2015-04-08 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5285104B2 (ja) | 2011-03-17 | 2013-09-11 | 株式会社東芝 | 磁気記録素子及び不揮発性記憶装置 |
| JP5417369B2 (ja) | 2011-03-25 | 2014-02-12 | 株式会社東芝 | 磁気素子及び不揮発性記憶装置 |
| JP5214765B2 (ja) | 2011-03-25 | 2013-06-19 | 株式会社東芝 | 磁気抵抗素子および磁気メモリ |
| CN102822901B (zh) | 2011-03-25 | 2014-09-24 | 松下电器产业株式会社 | 电阻变化型非易失性元件的写入方法及存储装置 |
| US8592927B2 (en) | 2011-05-04 | 2013-11-26 | Magic Technologies, Inc. | Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications |
| US8508006B2 (en) | 2011-05-10 | 2013-08-13 | Magic Technologies, Inc. | Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications |
| KR101195041B1 (ko) | 2011-05-12 | 2012-10-31 | 고려대학교 산학협력단 | 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자 |
| KR101811315B1 (ko) | 2011-05-24 | 2017-12-27 | 삼성전자주식회사 | 자기 기억 소자 및 그 제조 방법 |
| US8686484B2 (en) | 2011-06-10 | 2014-04-01 | Everspin Technologies, Inc. | Spin-torque magnetoresistive memory element and method of fabricating same |
| JP2013012546A (ja) | 2011-06-28 | 2013-01-17 | Toshiba Corp | 不揮発性記憶装置の製造方法 |
| JP5740225B2 (ja) | 2011-06-29 | 2015-06-24 | 株式会社東芝 | 抵抗変化メモリの製造方法 |
| JP2013016587A (ja) | 2011-07-01 | 2013-01-24 | Toshiba Corp | 磁気抵抗効果素子及びその製造方法 |
| US8559215B2 (en) | 2011-07-20 | 2013-10-15 | Avalanche Technology, Inc. | Perpendicular magnetic random access memory (MRAM) device with a stable reference cell |
| JP2013048210A (ja) | 2011-07-22 | 2013-03-07 | Toshiba Corp | 磁気抵抗素子 |
| WO2013027406A1 (ja) | 2011-08-25 | 2013-02-28 | キヤノンアネルバ株式会社 | 磁気抵抗効果素子の製造方法及び磁気抵抗効果膜の加工方法 |
| US8704320B2 (en) * | 2011-09-12 | 2014-04-22 | Qualcomm Incorporated | Strain induced reduction of switching current in spin-transfer torque switching devices |
| JP5734800B2 (ja) | 2011-09-21 | 2015-06-17 | 株式会社東芝 | 磁気記憶素子及び不揮発性記憶装置 |
| JP5767925B2 (ja) | 2011-09-21 | 2015-08-26 | 株式会社東芝 | 磁気記憶素子及び不揮発性記憶装置 |
| JP5809903B2 (ja) | 2011-09-21 | 2015-11-11 | 株式会社東芝 | 不揮発性記憶装置 |
| US9245608B2 (en) | 2011-09-22 | 2016-01-26 | Qualcomm Incorporated | Thermally tolerant perpendicular magnetic anisotropy coupled elements for spin-transfer torque switching device |
| US8617408B2 (en) | 2011-10-18 | 2013-12-31 | HGST Netherlands B.V. | Method for manufacturing a magnetic read sensor with narrow track width using amorphous carbon as a hard mask and localized CMP |
| US8912614B2 (en) | 2011-11-11 | 2014-12-16 | International Business Machines Corporation | Magnetic tunnel junction devices having magnetic layers formed on composite, obliquely deposited seed layers |
| KR20130069097A (ko) | 2011-12-16 | 2013-06-26 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조방법 |
| KR101831725B1 (ko) | 2011-12-30 | 2018-04-04 | 인텔 코포레이션 | 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화 |
| US8823118B2 (en) | 2012-01-05 | 2014-09-02 | Headway Technologies, Inc. | Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer |
| US8871365B2 (en) | 2012-02-28 | 2014-10-28 | Headway Technologies, Inc. | High thermal stability reference structure with out-of-plane aniotropy to magnetic device applications |
| US20130270661A1 (en) | 2012-04-16 | 2013-10-17 | Ge Yi | Magnetoresistive random access memory cell design |
| US8852760B2 (en) | 2012-04-17 | 2014-10-07 | Headway Technologies, Inc. | Free layer with high thermal stability for magnetic device applications by insertion of a boron dusting layer |
| JP5761455B2 (ja) | 2012-05-09 | 2015-08-12 | 株式会社村田製作所 | 冷却装置、加熱冷却装置 |
| US20130307097A1 (en) | 2012-05-15 | 2013-11-21 | Ge Yi | Magnetoresistive random access memory cell design |
| US8456883B1 (en) | 2012-05-29 | 2013-06-04 | Headway Technologies, Inc. | Method of spin torque MRAM process integration |
| US8883520B2 (en) | 2012-06-22 | 2014-11-11 | Avalanche Technology, Inc. | Redeposition control in MRAM fabrication process |
| US8687415B2 (en) | 2012-07-06 | 2014-04-01 | International Business Machines Corporation | Domain wall motion in perpendicularly magnetized wires having artificial antiferromagnetically coupled multilayers with engineered interfaces |
| US9129690B2 (en) | 2012-07-20 | 2015-09-08 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions having improved characteristics |
| US9214624B2 (en) | 2012-07-27 | 2015-12-15 | Qualcomm Incorporated | Amorphous spacerlattice spacer for perpendicular MTJs |
| JP2014032724A (ja) | 2012-08-03 | 2014-02-20 | Sharp Corp | 半導体記憶装置 |
| US9231191B2 (en) | 2012-08-20 | 2016-01-05 | Industrial Technology Research Institute | Magnetic tunnel junction device and method of making same |
| US8860156B2 (en) | 2012-09-11 | 2014-10-14 | Headway Technologies, Inc. | Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM |
| JP5575198B2 (ja) * | 2012-09-25 | 2014-08-20 | 株式会社東芝 | 磁気抵抗効果素子の製造方法及び磁気抵抗効果素子の製造装置 |
| US20160020011A2 (en) | 2012-09-28 | 2016-01-21 | Seagate Technology Llc | Methods of forming magnetic materials and articles formed thereby |
| US9082950B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Increased magnetoresistance in an inverted orthogonal spin transfer layer stack |
| US9082888B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Inverted orthogonal spin transfer layer stack |
| JP5680045B2 (ja) | 2012-11-14 | 2015-03-04 | 株式会社東芝 | 磁気抵抗素子及び磁気メモリ |
| US9036407B2 (en) | 2012-12-07 | 2015-05-19 | The Regents Of The University Of California | Voltage-controlled magnetic memory element with canted magnetization |
| US9070441B2 (en) | 2012-12-21 | 2015-06-30 | Sony Corporation | Non-volatile memory system with reset verification mechanism and method of operation thereof |
| US9577653B2 (en) | 2013-01-14 | 2017-02-21 | Cornell University | Quasi-linear spin torque nano-oscillators |
| US8737137B1 (en) | 2013-01-22 | 2014-05-27 | Freescale Semiconductor, Inc. | Flash memory with bias voltage for word line/row driver |
| US20140252439A1 (en) | 2013-03-08 | 2014-09-11 | T3Memory, Inc. | Mram having spin hall effect writing and method of making the same |
| KR102078849B1 (ko) * | 2013-03-11 | 2020-02-18 | 삼성전자 주식회사 | 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법 |
| JP6160903B2 (ja) | 2013-03-13 | 2017-07-12 | 株式会社東芝 | 磁気記憶素子及び不揮発性記憶装置 |
| US9130155B2 (en) | 2013-03-15 | 2015-09-08 | Samsung Electronics Co., Ltd. | Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions |
| US9240546B2 (en) | 2013-03-26 | 2016-01-19 | Infineon Technologies Ag | Magnetoresistive devices and methods for manufacturing magnetoresistive devices |
| US9281468B2 (en) | 2013-06-17 | 2016-03-08 | Imec | Magnetic memory element |
| US9203017B2 (en) | 2013-08-02 | 2015-12-01 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions including a package structure usable in spin transfer torque memories |
| KR102153559B1 (ko) | 2013-08-02 | 2020-09-08 | 삼성전자주식회사 | 수직 자기터널접합을 구비하는 자기 기억 소자 |
| JP5649704B1 (ja) | 2013-09-18 | 2015-01-07 | 株式会社東芝 | 磁気記録装置 |
| US9691458B2 (en) | 2013-10-18 | 2017-06-27 | Cornell University | Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers |
| JP5635666B2 (ja) | 2013-10-24 | 2014-12-03 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN105122489B (zh) | 2013-11-01 | 2017-10-13 | 中国科学院物理研究所 | 一种用于温度传感器的纳米磁性多层膜及其制造方法 |
| WO2015089304A1 (en) | 2013-12-13 | 2015-06-18 | E. I. Du Pont De Nemours And Company | System for forming an electroactive layer |
| US9379314B2 (en) | 2013-12-17 | 2016-06-28 | Qualcomm Incorporated | Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (MTJ) |
| US9019754B1 (en) | 2013-12-17 | 2015-04-28 | Micron Technology, Inc. | State determination in resistance variable memory |
| JP6106118B2 (ja) | 2014-03-13 | 2017-03-29 | 株式会社東芝 | 磁気記憶素子及び不揮発性記憶装置 |
| US20150279904A1 (en) | 2014-04-01 | 2015-10-01 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction for mram device |
| US9269893B2 (en) * | 2014-04-02 | 2016-02-23 | Qualcomm Incorporated | Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch |
| SE538342C2 (sv) | 2014-04-09 | 2016-05-24 | Nanosc Ab | Spinnoscillator-anordning |
| US9496489B2 (en) | 2014-05-21 | 2016-11-15 | Avalanche Technology, Inc. | Magnetic random access memory with multilayered seed structure |
| CN107004440B (zh) | 2014-07-17 | 2021-04-16 | 康奈尔大学 | 基于用于有效自旋转移矩的增强自旋霍尔效应的电路和装置 |
| US9263667B1 (en) * | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
| US9337412B2 (en) | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
| KR102238527B1 (ko) | 2014-09-29 | 2021-04-09 | 삼성전자주식회사 | 수직 자기 터널 접합 패턴을 포함하는 자기 기억 소자 |
| US9589616B2 (en) | 2014-11-02 | 2017-03-07 | Globalfoundries Singapore Pte. Ltd. | Energy efficient three-terminal voltage controlled memory cell |
| US9634237B2 (en) | 2014-12-23 | 2017-04-25 | Qualcomm Incorporated | Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices |
| KR102204389B1 (ko) | 2015-01-06 | 2021-01-18 | 삼성전자주식회사 | 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법 |
| US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
| US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
| US9537088B1 (en) | 2015-07-13 | 2017-01-03 | Micron Technology, Inc. | Magnetic tunnel junctions |
| US9773540B2 (en) | 2015-07-17 | 2017-09-26 | The Johns Hopkins University | Skyrmion based universal memory operated by electric current |
| US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
| US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
| US9825216B2 (en) | 2015-10-16 | 2017-11-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
| US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| US10593389B2 (en) | 2016-03-01 | 2020-03-17 | Virginia Commonwealth University | Switching skyrmions with VCMA/electric field for memory, computing and information processing |
| US9680089B1 (en) | 2016-05-13 | 2017-06-13 | Micron Technology, Inc. | Magnetic tunnel junctions |
| KR101963482B1 (ko) | 2016-10-20 | 2019-03-28 | 고려대학교 산학협력단 | 자기 터널 접합 소자 및 자기 메모리 소자 |
| US10274571B2 (en) | 2017-01-18 | 2019-04-30 | Samsung Electronics Co., Ltd. | Method and apparatus for measuring exchange stiffness at a patterned device level |
| US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
| US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
| US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
| US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
| US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
| US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
| US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
| US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
| US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
| US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
| US11257613B2 (en) | 2018-03-31 | 2022-02-22 | Intel Corporation | Spin orbit torque (SOT) memory devices with enhanced tunnel magnetoresistance ratio and their methods of fabrication |
| US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
-
2016
- 2016-04-13 US US15/097,576 patent/US9773974B2/en active Active - Reinstated
- 2016-04-14 KR KR1020187005825A patent/KR102500584B1/ko active IP Right Grant
- 2016-04-14 CN CN201680044692.7A patent/CN107851712B/zh active Active
- 2016-04-14 WO PCT/US2016/027445 patent/WO2017019134A1/en active Application Filing
- 2016-04-14 JP JP2018504732A patent/JP2018527747A/ja active Pending
-
2017
- 2017-08-11 US US15/674,620 patent/US10777736B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1905153A (zh) * | 2005-07-28 | 2007-01-31 | 联华电子股份有限公司 | 降低浅沟绝缘化学机械抛光工艺造成的晶片伤害的方法 |
| CN101425477A (zh) * | 2007-10-29 | 2009-05-06 | 联华电子股份有限公司 | 浅沟槽隔离结构的形成方法及半导体结构的研磨方法 |
| US20090209102A1 (en) * | 2008-02-14 | 2009-08-20 | Magic Technologies, Inc. | Use of CMP to contact a MTJ structure without forming a via |
| US20100193891A1 (en) * | 2008-02-18 | 2010-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-Situ Formed Capping Layer in MTJ Devices |
| CN102339734A (zh) * | 2010-07-15 | 2012-02-01 | 中芯国际集成电路制造(上海)有限公司 | 截面为圆环的圆柱体的半导体器件的制作方法 |
| CN101976723A (zh) * | 2010-08-10 | 2011-02-16 | 杭州电子科技大学 | 隔离电流器件制造方法 |
| CN102479920A (zh) * | 2010-11-30 | 2012-05-30 | 中芯国际集成电路制造(上海)有限公司 | 纳米环型磁隧道结的制造方法、磁阻内存的制造方法 |
| US20130267042A1 (en) * | 2012-04-10 | 2013-10-10 | Kimihiro Satoh | MRAM Fabrication Method with Sidewall Cleaning |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10147872B2 (en) | 2015-04-21 | 2018-12-04 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| US10615335B2 (en) | 2015-04-21 | 2020-04-07 | Spin Memory, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| US10734574B2 (en) | 2015-04-21 | 2020-08-04 | Spin Memory, Inc. | Method of manufacturing high annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
| US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
| US10553787B2 (en) | 2015-06-16 | 2020-02-04 | Spin Memory, Inc. | Precessional spin current structure for MRAM |
| US10777736B2 (en) | 2015-07-30 | 2020-09-15 | Spin Memory, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
| US10381553B2 (en) | 2016-01-28 | 2019-08-13 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| US10643680B2 (en) | 2016-01-28 | 2020-05-05 | Spin Memory, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| US11355699B2 (en) | 2017-02-28 | 2022-06-07 | Integrated Silicon Solution, (Cayman) Inc. | Precessional spin current structure for MRAM |
| US11271149B2 (en) | 2017-02-28 | 2022-03-08 | Integrated Silicon Solution, (Cayman) Inc. | Precessional spin current structure with nonmagnetic insertion layer for MRAM |
| US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
| US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
| US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
| US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
| US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
| US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
| US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
| US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
| US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
| US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
| US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
| US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
| US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
| US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
| TWI728471B (zh) * | 2018-11-08 | 2021-05-21 | 大陸商江蘇魯汶儀器有限公司 | 一種半導體器件製作方法 |
| US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
| CN111816764A (zh) * | 2019-04-11 | 2020-10-23 | 上海磁宇信息科技有限公司 | 一种制备磁性隧道结单元阵列的方法 |
| CN111816764B (zh) * | 2019-04-11 | 2024-05-28 | 上海磁宇信息科技有限公司 | 一种制备磁性隧道结单元阵列的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180034613A (ko) | 2018-04-04 |
| KR102500584B1 (ko) | 2023-02-15 |
| WO2017019134A1 (en) | 2017-02-02 |
| US9773974B2 (en) | 2017-09-26 |
| US10777736B2 (en) | 2020-09-15 |
| US20170346002A1 (en) | 2017-11-30 |
| US20170033283A1 (en) | 2017-02-02 |
| JP2018527747A (ja) | 2018-09-20 |
| CN107851712B (zh) | 2021-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107851712A (zh) | 用于加工半导体元件阵列的抛光终止层 | |
| CN105706259B (zh) | 用于制造mtj存储器装置的方法 | |
| CN106505146A (zh) | 磁穿隧接面及三维磁穿隧接面数组 | |
| US7880249B2 (en) | Spacer structure in MRAM cell and method of its fabrication | |
| US8105948B2 (en) | Use of CMP to contact a MTJ structure without forming a via | |
| US7476919B2 (en) | MRAM cell structure and method of fabrication | |
| US10003014B2 (en) | Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching | |
| TWI388075B (zh) | ㄧ種磁通道接面單元,一種包含該磁通道接面單元之裝置, 及一種製造包含該磁通道接面單元之裝置之方法 | |
| US8822234B2 (en) | Method of fabricating a semiconductor device | |
| CN1777955B (zh) | 与mram器件中磁电子元件上的导电层形成接触的方法 | |
| TWI260766B (en) | MRAM arrays with reduced bit line resistance and method to make the same | |
| US9728583B2 (en) | Top electrode coupling in a magnetoresistive device using an etch stop layer | |
| US8796041B2 (en) | Pillar-based interconnects for magnetoresistive random access memory | |
| JP2017510995A (ja) | マルチステップ磁気トンネル接合（ｍｔｊ）エッチングのための置換導電性ハードマスク | |
| CN102147452A (zh) | 磁场传感器 | |
| CN100426476C (zh) | 具有凹陷的对准标记的平面磁隧道结衬底 | |
| US8287745B2 (en) | Method for fabricating probe tip | |
| CN102349110B (zh) | 在磁存储器中的被包敷的导线的结构及制造方法 | |
| US11114607B2 (en) | Double magnetic tunnel junction device, formed by UVH wafer bonding | |
| US20180254411A1 (en) | Combined cmp and rie contact scheme for mram applications | |
| JP4632768B2 (ja) | 磁気記録ヘッドの製造方法およびマイクロ構造 | |
| CN109256405A (zh) | Mram阵列与其的制作方法 | |
| CN109560190A (zh) | 包括低k介电材料的mram与其的制作方法 | |
| JP2009045720A (ja) | 研磨モニタ方法及び研磨方法 | |
| JP2018147933A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: California, USA Applicant after: Spin Storage Co. Address before: California, USA Applicant before: SPIN TRANSFER TECHNOLOGIES, Inc. |
|
| CB02 | Change of applicant information | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20211008 Address after: California, USA Applicant after: Siping Co.,Ltd. (assignment for the benefit of creditors) Address before: California, USA Applicant before: Spin Storage Co. Effective date of registration: 20211008 Address after: Greater Cayman, Cayman Islands Applicant after: INTEGRATED SILICON SOLUTION, (CAYMAN) Inc. Address before: California, USA Applicant before: Siping Co.,Ltd. (assignment for the benefit of creditors) |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |