JP2003318461A - 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置 - Google Patents

磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置

Info

Publication number
JP2003318461A
JP2003318461A JP2002119829A JP2002119829A JP2003318461A JP 2003318461 A JP2003318461 A JP 2003318461A JP 2002119829 A JP2002119829 A JP 2002119829A JP 2002119829 A JP2002119829 A JP 2002119829A JP 2003318461 A JP2003318461 A JP 2003318461A
Authority
JP
Japan
Prior art keywords
magnetic
film
layer
effect element
magnetoresistive effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002119829A
Other languages
English (en)
Inventor
Yasunari Sugita
康成 杉田
Nozomi Matsukawa
望 松川
Akihiro Odakawa
明弘 小田川
Yoshio Kawashima
良男 川島
Mitsuo Satomi
三男 里見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002119829A priority Critical patent/JP2003318461A/ja
Publication of JP2003318461A publication Critical patent/JP2003318461A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Measuring Magnetic Variables (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】自由磁性層／非磁性層／固定磁性層の積層構造
を基本構造として含む磁気抵抗効果素子（ＭＲ素子）に
おいて、高温の熱処理プロセスおよびヒートサイクルな
どに対応した耐熱性に優れた高出力のＭＲ素子を提供す
る。また、耐熱性に優れた磁気ヘッドおよび磁気メモリ
（ＭＲＡＭ）、ならびに磁気記録装置を提供する。 【解決手段】一対の磁性膜１０１および１０２が非磁性
膜１１０を介して積層されており、かつ、磁性膜１０１
と磁性膜１０２とが強磁性的に結合している積層構造を
固定磁性層１が含むことで、耐熱性に優れたＭＲ素子を
提供することができる。また、上記ＭＲ素子を用いるこ
とで、耐熱性に優れた磁気ヘッドおよびＭＲＡＭ、なら
びに磁気記録装置を提供することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、磁気抵抗効果素子
（以下、「ＭＲ素子」と記す）と、これを用いた磁気デ
バイスである磁気ヘッドおよび磁気メモリならびに磁気
記録装置に関するものである。本発明のＭＲ素子は、磁
気ディスク、光磁気ディスクおよび磁気テープなどの媒
体に対して用いられる高密度磁気記録再生ヘッドや、自
動車などに用いられる磁気センサー、および磁気ランダ
ムアクセスメモリなどの用途に適している。
【０００２】
【従来の技術】近年、電子のスピンに依存した伝導現象
に基づく磁気抵抗効果（ＭＲ効果）を、磁気ヘッドや磁
気メモリ（Magnetic Random Access Memory（ＭＲＡ
Ｍ））などに応用するための開発が盛んに行われてい
る。ＭＲ効果は、［磁性層／非磁性層／磁性層］の構造
を含む多層膜において、非磁性層を介して隣り合う磁性
層同士の磁化方向の相対角度に応じて抵抗値が異なる現
象である。一般に、磁化方向が平行の場合に抵抗値が最
も小さく、逆に反平行の場合に抵抗値が最も大きくな
る。このようなＭＲ効果を利用した素子を、ＭＲ素子と
呼ぶ。ＭＲ素子のうち、非磁性層としてCuなどの導電性
材料を用いたものをＧＭＲ素子という。ＧＭＲ素子に
は、電流を膜面に平行に流すもの（ＣＩＰ−ＧＭＲ：Cu
rrent In Plane−ＧＭＲ）と、電流を膜面に垂直に流す
もの（ＣＰＰ−ＧＭＲ：Current Perpendicular to Pla
ne−ＧＭＲ）がある。また、非磁性層にAl2O3などの絶
縁性材料を用いたＭＲ素子をＴＭＲ素子という。ＴＭＲ
素子では、非磁性層を挟む磁性層のスピン分極率が高い
ほど大きな磁気抵抗変化率（ＭＲ比）を得ることができ
る。現在、大きなＭＲ比を発現するＭＲ素子として、こ
のＴＭＲ素子が期待されている。
【０００３】また、ＧＭＲ素子やＴＭＲ素子などのＭＲ
素子を微小磁界で動作するデバイスとして利用するため
に、スピンバルブ型と呼ばれるＭＲ素子が提案されてい
る。スピンバルブ型ＭＲ素子では、非磁性層を挟む一方
の磁性層（固定磁性層）の磁化方向が、反強磁性層や高
保磁力磁性層などにより固定されている。例えば、磁性
層に反強磁性層を積層すれば、反強磁性層からの交換結
合磁界によって上記磁性層は固定磁性層となる。これに
対し、もう一方の磁性層（自由磁性層）の磁化方向は外
部磁界に対して自由に動くことができるため、固定磁性
層と自由磁性層との間の磁化方向の相対角度を容易に変
化させることができる。このようなスピンバルブ型ＭＲ
素子はＧＭＲ素子においてすでに磁気ヘッドに応用され
ており、ＧＭＲ素子に比べて高出力であるＴＭＲ素子を
用いたスピンバルブ型ＭＲ素子を、次世代磁気ヘッドや
高密度のＭＲＡＭなどに応用することが期待されてい
る。
【０００４】さらに、スピンバルブ型ＭＲ素子における
固定磁性層の磁化方向の変化をより抑える（磁化反転磁
界を大きくする）ために、例えば、Co/Ru/Coのような、
特定の元素および厚みからなる非磁性膜を介して一対の
磁性膜を積層した多層膜構造を固定磁性層に含ませるこ
ともできる（日本応用磁気学会第108回研究会資料（p11
3）、などに記載）。このような多層膜構造を「積層フ
ェリ構造」（あるいは、積層フェリ層）といい、非磁性
膜を挟む双方の磁性膜が反強磁性的な交換結合の状態に
あり、両磁性膜の磁化方向は互いに反平行の状態となっ
ている。上記積層フェリ構造を含む固定磁性層とするこ
とで、より出力の安定したＭＲ素子を得ることができ
る。
【０００５】
【発明が解決しようとする課題】スピンバルブ型ＭＲ素
子を、磁気ヘッドやＭＲＡＭなどのデバイスに応用する
ためには、出力をより向上、安定させる必要がある。ま
た、素子には、デバイスの製造プロセスに耐えることの
できる耐熱性が求められている。例えば、磁気ヘッドを
製造する過程では、一般に250℃〜300℃程度の熱処理が
行われる。ハードディスクドライブ（ＨＤＤ）に搭載さ
れる場合には、その動作環境温度（例えば150℃程度）
において長時間安定して動作することが要求される。ま
た、ＭＲ素子をＣＭＯＳ上に作製してＭＲＡＭデバイス
として応用する研究が進んでいるが、ＣＭＯＳ製造プロ
セスではさらに高温の熱処理（400℃〜450℃）を行うこ
とが不可避である。
【０００６】しかしながら、素子を構成する各膜の厚み
は数nmのオーダーであり、250℃〜300℃以上の高温で
は、界面拡散などによる磁気抵抗特性（ＭＲ特性）の劣
化が問題となる。例えば、Mn合金を含む反強磁性体を用
いたスピンバルブ型ＭＲ素子の場合、300℃以上の熱処
理温度において、Mn原子が非磁性層にまで拡散すること
により、磁性層のスピン分極率が低下したり、磁性層と
非磁性層との間の界面構造が破壊されたりして、ＭＲ特
性が劣化すると考えられている。また、積層フェリ構造
を有するＭＲ素子の場合、300℃〜350℃以上の熱処理温
度において、積層フェリ層内部の反強磁性的交換結合が
界面拡散などにより失われ、固定磁性層の磁化方向の安
定性が低下し、素子のＭＲ特性が劣化するなどの問題も
あった。
【０００７】そこで、本発明は、高温の熱処理や素子動
作時の温度上昇に伴うＭＲ特性の劣化が生じにくい、耐
熱性に優れたＭＲ素子を提供することを目的とする。ま
た、耐熱性に優れた磁気ヘッドおよび磁気メモリ、なら
びに磁気記録装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の磁気抵抗効果素子は、非磁性層を介して、
固定磁性層と、上記固定磁性層よりも磁化方向が相対的
に回転しやすい自由磁性層とが積層された多層構造を含
み、双方の上記磁性層が持つ磁化方向の相対角度により
抵抗値が異なる磁気抵抗効果素子であって、上記固定磁
性層が、非磁性膜と、上記非磁性膜を狭持する一対の磁
性膜とを含み、上記一対の磁性膜が、上記非磁性膜を介
して互いに強磁性的に結合していることを特徴としてい
る。
【０００９】上記のような構造とすることで、耐熱性に
優れた磁気抵抗効果素子を得ることができる。
【００１０】本発明の磁気ヘッドは、上記に記載の磁気
抵抗効果素子と、上記磁気抵抗効果素子により検知すべ
き磁界以外の磁界の、上記素子への導入を制限するシー
ルドとを備えたことを特徴としている。また、本発明の
磁気ヘッドは、上記に記載の磁気抵抗効果素子と、上記
磁気抵抗効果素子に検知すべき磁界を導入するヨ−クと
を備えた構造であってもよい。本発明の磁気記録装置
は、上記の磁気ヘッドを備えたことを特徴としている。
【００１１】上記のような構造とすることで、耐熱性に
優れた磁気ヘッドおよび磁気記録装置を得ることができ
る。
【００１２】本発明の磁気メモリは、上記に記載の磁気
抵抗効果素子と、上記磁気抵抗効果素子に情報を記録す
るための情報記録用導体線と、上記情報を読み出すため
の情報読出用導体線とを備えたことを特徴としている。
【００１３】上記のような構造とすることで、耐熱性に
優れた磁気メモリを得ることができる。
【００１４】
【発明の実施の形態】最初に、本発明におけるＭＲ素子
について、図面を参照しながら説明する。
【００１５】図１は、本発明におけるＭＲ素子の膜構成
の例を示す断面図である。図１に示す素子は、非磁性層
３の両面に接するように、それぞれ自由磁性層２と固定
磁性層１とを配置したＭＲ素子である。固定磁性層１
は、非磁性膜１１０を介して磁性膜１０１および１０２
が積層された構造を含んでいる。
【００１６】上記した積層フェリ構造の場合とは異な
り、磁性膜１０１と磁性膜１０２とは非磁性膜１１０を
介して強磁性的に結合しており、その磁化方向は互いに
平行の状態、即ち、概略同一方向の状態にある。このと
き、強磁性的な結合により、磁性膜１０１および１０２
は一体となって磁化回転する。図１における磁性膜１０
１および１０２上に記された右向きの矢印は、両者の磁
化方向が互いに平行の状態にあることを示している（以
降の図に示す例においても同様である）。
【００１７】このような多層膜構造を含むことによっ
て、固定磁性層の磁化反転磁界（保磁力）が増大するな
ど、固定磁性層としての特性を向上させることができ
る。その他、積層フェリ構造を含む場合と同様の効果を
得ることができるが、本発明によれば、さらに、より耐
熱性に優れたＭＲ素子を得ることができる。
【００１８】積層フェリ層内の磁性膜間に働く反強磁性
的結合は非磁性膜の膜厚に非常に敏感であり、高温にお
ける熱処理時に非磁性膜中の元素が拡散することなどに
よって、反強磁性的結合が劣化または消失し、積層フェ
リ層としての効果が失われる場合がある。その場合、固
定磁性層の磁化方向が乱れるという問題が発生する。そ
れに対して、上記多層膜構造内の磁性膜間に働く強磁性
的結合は、高温、例えば、350℃以上の熱処理時にも安
定である。
【００１９】非磁性膜を挟む一対の磁性膜が互いに強磁
性的な結合状態にある場合と、互いに反強磁性的な結合
状態にある場合について、高温の熱処理前後における各
磁性膜の磁化方向の変化例を図５に示す。
【００２０】図５（ａ）は、本発明におけるＭＲ素子の
一例に基づく模式図である。非磁性層および非磁性膜に
ついては説明を分かりやすくするため記載を省略してい
る。図５（ｂ）〜（ｄ）についても同様である。図５
（ａ）に示す例では、非磁性膜を狭持する磁性膜２０５
および２０６同士が強磁性的に結合しており、その磁化
方向２０２および２０３は互いに平行となっている。点
線ＡおよびＡ’は、固定磁性層としてあらかじめ規定さ
れた磁化方向を示しており、磁性膜２０５および２０６
の磁化方向２０２および２０３は、点線ＡおよびＡ’と
平行である。
【００２１】なお、図５に示す例では、説明の都合上、
自由磁性層２０４の磁化方向２０１と固定磁性層の磁化
方向とが、外部磁界の有無によって平行または反平行と
なる場合を示している。
【００２２】図５（ｃ）は、従来の積層フェリ層を含む
ＭＲ素子の一例に基づく模式図であり、非磁性膜の両面
に接するように配置された磁性膜２０９および２１０同
士が反強磁性的に結合しており、その磁化方向２０７お
よび２０８は反平行の状態にある。点線ＢおよびＢ’
は、固定磁性層としてあらかじめ規定された磁化方向を
示している。なお、固定磁性層の磁化方向（図５（ａ）
および（ｃ）に示す点線Ａ、Ａ’、ＢおよびＢ’）を規
定するには、例えば、熱処理時に外部磁界を印加すれば
よい。
【００２３】図５（ａ）および（ｃ）に示すＭＲ素子に
対して高温での熱処理を実施した後の磁化状態の例を示
す模式図が、それぞれ（ｂ）および（ｄ）である。本発
明におけるＭＲ素子である（ｂ）では、熱処理後も磁化
方向２０２および２０３の平行状態に変化はなく、それ
ぞれ点線ＡおよびＡ’で示す方向と平行を保つことがで
きる。それに対して従来の積層フェリ層を含む（ｄ）で
は、磁性膜間の反強磁性的結合が熱処理により劣化し、
一方の磁性膜２０９の磁化方向２０７が、本来あるべき
はずの点線Ｂ’で示す方向から角度θだけ傾いた方向を
向いている。
【００２４】よって、本発明で示すように、非磁性膜を
介して一対の磁性膜を強磁性的に結合した膜構成とする
ことで、熱処理を行った場合に生じる固定磁性層の磁化
方向の揺らぎ（図５（ｄ）における角度θ）を抑制する
ことが可能となる。
【００２５】自由磁性層２に用いる磁性材料としては、
Co、FeおよびNiの単体膜や、Co-Fe、Ni-Fe、Ni-Co-Feな
どの合金膜を用いればよい。異なる組成の複数の膜を積
層して用いることもできる。なかでも、自由磁性層２と
して軟磁気特性に優れた材料を用いることが好ましく、
例えば、式NipCoqFerで示される組成を有する金属Dを用
いることができる。金属Dが３成分系である場合（ｐ≠
0、ｑ≠0、ｒ≠0）、0.6≦ｐ≦0.9、0＜ｑ≦0.4、0＜ｒ
≦0.3で示される範囲、または0＜ｐ≦0.4、0.2≦ｑ≦0.
95、0＜ｒ≦0.5で示される範囲のものが好ましい。金属
DがNiとFeの２成分系である場合（ｐ≠0、ｑ＝0、ｒ≠
0）、0.6≦ｐ＜1で示される範囲のものが好ましい。ま
た、金属DがCoとFeの２成分系である場合（ｐ＝0、ｑ≠
0、ｒ≠0）、0.7≦ｑ≦0.95で示される範囲のものが好
ましい。
【００２６】あるいは、Co-Fe-B、Co-Mn-B、Fe-Co-Siな
どの3d遷移金属を主体とするアモルファス磁性材料など
も軟磁気特性に優れているため用いることができる。ま
た、必要に応じて複数の磁性材料を積層することもでき
る。
【００２７】なお、本明細書において組成を示すために
用いる数値は、すべて原子組成比に基づいている。
【００２８】固定磁性層１となる磁性層１１ならびに磁
性膜１０１および１０２に用いる材料としては、磁気異
方性の大きい磁性材料を含むことが好ましい。磁気異方
性の大きい磁性材料として、例えば、Co、Co-Fe合金な
どや、あるいはCo-Pt合金およびFe-Pt合金に代表され
る、式M-Eで示される組成を有する高保磁力磁性材料
（ただし、Mは、Fe、CoおよびNiから選ばれる少なくと
も１種の元素であり、Eは、Pt、Rh、Pd、Ru、Cr、Re、I
rおよびTaから選ばれる少なくとも１種の元素である）
など、その他、Co-Sm合金に代表される磁性元素-希土類
元素合金などを用いることができる。しかし、反強磁性
層などを用いて固定磁性層１の磁化方向を固定するスピ
ンバルブ型ＭＲ素子の場合は、上記した軟磁気特性に優
れる磁性材料を用いることもできる。
【００２９】非磁性層３は、導電性材料および絶縁性材
料のいずれから構成されていても構わない（ＧＭＲとし
てもＴＭＲとしても用いることができる）。
【００３０】非磁性層３に用いる導電性材料としては、
Cu、Au、AgおよびCrから選ばれる少なくとも１種の元素
を含む材料が、大きなＭＲ比が得られるため好ましい。
この場合、非磁性層３の膜厚は2nm以上10nm以下が好ま
しい。また、より効率的にＭＲ効果を得ることができる
ため、2nm以上5nm以下の膜厚が特に好ましい。非磁性層
３の膜厚が2nm未満になると、自由磁性層２と固定磁性
層１との磁気的分離が困難になる場合がある。
【００３１】非磁性層３に用いる絶縁性材料としては、
絶縁体または半導体であれば特に限定されないが、Mg、
Ti、Zr、Hf、V、Nb、Ta、Crを含むIIa族〜VIa族元素、L
a、Ceを含むランタノイド、Zn、B、Al、Ga、Siを含むII
b族〜IVb族元素から選ばれる少なくとも１種の元素と、
F、O、C、NおよびBから選ばれる少なくとも１種の元素
との化合物であることが好ましい。なかでも、他の材料
に比べて絶縁特性に優れ、薄膜化が可能であり再現性に
も優れていることから、Alの酸化物、窒化物および酸窒
化物から選ばれる少なくとも１種の化合物が特に好まし
い。絶縁性材料を用いた場合の非磁性層３の膜厚は、良
好なトンネル電流を得るために0.4nm以上10nm以下であ
ることが好ましく、3nm以下がより好ましい。
【００３２】なお、より大きなＭＲ比を得るために、非
磁性層３と、自由磁性層２または固定磁性層３との界面
の少なくとも一方に、スピン分極率の大きい磁性材料を
含む高スピン分極率層を挿入することができる。これ
は、ＴＭＲ素子の場合に特に効果的である。
【００３３】スピン分極率の大きい磁性材料として、例
えば、Fe3O4、CrO2、LaSrMnO、LaCaSrMnOなどに代表さ
れるハ−フメタル材料、あるいは、NiMnSb、PtMnSbなど
のホイスラー合金を用いることができる。
【００３４】高スピン分極率層として、上記磁性材料の
単層膜あるいは積層膜を用いることができるが、その膜
厚は、0.5nm以上2nm以下が好ましく、1nm以下がより好
ましい。
【００３５】非磁性膜１１０としては、Ru、Ir、Re、R
h、PtおよびPdから選ばれる少なくとも１種の元素を含
む材料を用いることが好ましい。これらの元素は、固定
磁性層中に含まれるFe、Co、Niなどの磁性元素よりも拡
散しにくいため、高温の熱処理において、界面拡散など
によるＭＲ特性の劣化を抑制している可能性がある。
【００３６】また、本発明におけるＭＲ素子では、高温
の熱処理後に、固定磁性層の磁化反転磁界がさらに増加
し、固定磁性層としての特性がより向上する効果もみら
れる。高温の履歴にもかかわらず固定磁性層の磁化反転
磁界が増加する理由は明らかではないが、磁性膜１０１
（あるいは１０２）と非磁性膜１１０との界面近傍のご
く限られた領域において、非磁性膜に含まれる上記元素
と、磁性膜に含まれるFe、Co、Niなどの磁性元素とが合
金化することで、磁気異方性が増大している可能性が考
えられる。
【００３７】なお、非磁性膜１１０の膜厚は、3nm以下
の範囲で、磁性膜１０１と磁性膜１０２とが強磁性的に
結合する厚さとすればよい。膜厚が3nmを超えると、両
磁性膜間の強磁性的な結合が弱くなって固定磁性層１の
保磁力が減少し、十分なＭＲ効果が得られなくなる（素
子の出力が低下する）可能性がある。
【００３８】図１に示す例では、固定磁性層１中の非磁
性膜は一層であるが、固定磁性層中に非磁性膜を複数含
ませることもできる。その場合、単層の非磁性膜を複数
含ませてもよいし、図２に示すように組成の異なる非磁
性膜同士を複数積層させて積層非磁性膜としても構わな
い。図２に示す例では、固定磁性層１は、組成の異なる
非磁性膜を２層積層した積層非磁性膜１１１を磁性膜１
０１および１０２間に配置した構造を含んでいる。積層
非磁性膜１１１の膜厚は、同じく3nm以下の範囲で、磁
性膜１０１と磁性膜１０２とが強磁性的に結合する厚さ
とすればよい。また、図２に示すように、固定磁性層１
に、さらに磁性層１１を含ませても構わない。
【００３９】図１に示す例において、非磁性膜１１０
が、Ru、Re、IrおよびRhから選ばれるいずれか１種から
なる単層膜の場合、非磁性膜１１０の両面に積層されて
いる磁性膜１０１と磁性膜１０２とが互いに反強磁性的
に結合している状態になる、即ち、積層フェリ構造とな
る場合がある。磁性膜１０１および１０２と非磁性膜１
１０との積層体が積層フェリ層となるかどうかは、非磁
性膜１１０の膜厚に依存している。積層フェリ層となる
膜厚はそれぞれの元素で決まっており、Ruからなる非磁
性膜の場合は0.6〜1.0nmまたは1.8〜2.2nm、Irからなる
場合は0.2〜0.6nm、Reからなる場合は0.6〜1.0nm、Rhか
らなる場合は0.4〜1.0nmの範囲である。この場合は、図
２に示す例のように、非磁性膜をさらに加えて積層非磁
性膜とすることで、磁性膜１０１と磁性膜１０２とを強
磁性的に結合させることができる。加える非磁性膜は一
層に限らず何層であっても構わないが、積層非磁性膜と
しての膜厚は3nm以下であることが好ましい。
【００４０】図３は、本発明におけるＭＲ素子のまた別
の例を示す断面図である。図３に示す例では、図１に示
した素子の固定磁性層１に接するように反強磁性層４が
配置されている（スピンバルブ型ＭＲ素子となってい
る）。この場合、反強磁性層４と固定磁性層１との間に
交換結合が働くため、固定磁性層１の磁化方向は、図１
に示す素子例に比べてさらに回転しにくくなり、より高
出力のＭＲ素子とすることができる。なお、反強磁性層
４の代わりに、Co-Pt、Fe-Pt、Co-Smなどの保磁力が100
Oe（8.0×104A/m）以上の材料を含む高保磁力層などを
用いても同様の効果を得ることができる。
【００４１】反強磁性層４の材料としては、特に限定さ
れないが、Mnを含む反強磁性合金（Mn系反強磁性合金）
が好ましい。Mn系反強磁性合金としては、式A-Mn（ただ
し、Aは、Pt、Ni、Pd、Cr、Rh、Re、Ir、RuおよびFeか
ら選ばれる少なくとも１種の元素）で示される組成を有
する合金が好ましい。なかでも組み合わせとして、Pt-M
n、Pd-Mn、Pd-Pt-Mn、Ni-Mn、Ir-Mn、Cr-Pt-Mn、Ru-Rh-
Mn、Fe-Mnなどが特に好ましい。これらMn系反強磁性合
金と磁性体との間に働く交換結合エネルギーは、他の反
強磁性体（NiO、CrAl、α-Fe2O3など）を用いた場合よ
りも大きいのが特徴である。そのため、ＭＲ出力の安定
化や、外部磁場による攪乱の影響を小さくする効果があ
る。
【００４２】なお、反強磁性層４の膜厚は、固定磁性層
１との交換結合磁界が生じる膜厚であればよく、3nm以
上50nm以下が好ましく、5nm以上30nm以下がより好まし
い。
【００４３】図４は、本発明におけるＭＲ素子のまた別
の例を示す断面図である。図４に示す例では、図３に示
した例の自由磁性層２側に、さらに非磁性層３ａ、固定
磁性層１ａおよび反強磁性層４ａを積層している。固定
磁性層１ａは、非磁性膜１１０ａと、非磁性膜１１０ａ
を介して強磁性的に結合した一対の磁性膜１０１ａおよ
び１０２ａとからなる積層構造を含んでいる。このよう
に自由磁性層の両面に固定磁性層を配置した膜構成を、
デュアルスピンバルブ構造という。デュアルスピンバル
ブ構造とすることで素子の高出力化や高バイアス電圧化
を実現することができる。
【００４４】次に、本発明におけるＭＲ素子の製造方法
について説明する。
【００４５】ＭＲ素子を構成する各薄膜の形成には、パ
ルスレーザデポジション（ＰＬＤ）、イオンビームデポ
ジション（ＩＢＤ）、クラスターイオンビーム、および
ＲＦ、ＤＣ、ＥＣＲ、ヘリコン、誘導結合プラズマ（Ｉ
ＣＰ）、対向ターゲットなどの各種スパッタリング法、
ＭＢＥ、イオンプレーティング法などを適用することが
できる。これらＰＶＤ法の他に、ＣＶＤ法、メッキ法あ
るいはゾルゲル法などを用いることもできる。
【００４６】非磁性層として絶縁性材料を用いる場合
は、例えば、Mg、Ti、Zr、Hf、V、Nb、Ta、Crを含むIIa
族〜IVa族元素、La、Ceを含むランタノイド、Zn、B、A
l、Ga、Siを含むIIb族〜IVb族元素から選ばれる少なく
とも１種の元素を含む合金または化合物の薄膜前駆体を
作製し、F、O、C、NおよびBから選ばれる少なくとも１
種の元素を、分子、イオン、ラジカルなどとして含む雰
囲気中において、温度、時間を制御しながら、上記前駆
体と上記元素とを反応させればよい。また、薄膜前駆体
として、F、O、C、NおよびBを化学両論比未満含む不定
比化合物を作製し、この化合物を、それが含む元素の分
子、イオン、ラジカルなどを含む適当な雰囲気中で温
度、時間を制御しながら反応性させることもできる。
【００４７】例えば、スパッタリング法を用いてAl2O3
からなる非絶縁層を作製する場合、AlまたはAlOX（ｘ≦
1.5）を、ArまたはAr＋O2雰囲気中で成膜し、これをO2
またはO2+不活性ガス中で酸化させる工程を繰り返せば
よい。なお、プラズマやラジカルの発生には、ＥＣＲ放
電、グロ−放電、ＲＦ放電、ヘリコン、ＩＣＰなどの一
般的な手法を用いることができる。
【００４８】以下、本発明におけるＭＲ素子を用いたデ
バイスについて説明する。
【００４９】膜面垂直方向に電流を流すＭＲ素子を含む
磁気デバイスを作製するには、半導体プロセスやＧＭＲ
ヘッド作製プロセスなどで一般的に用いられる手法であ
る、イオンミリング、ＲＩＥ、ＦＩＢなどの物理的また
は化学的エッチング法、微細パターン形成のためのステ
ッパー、ＥＢ法などを用いたフォトリソグラフィー技術
を組み合わせて微細加工すればよい。
【００５０】このような方法で作製されたＭＲ素子の例
を図６に示す。図６に示す素子では、基板５０４上に、
下部電極５０３、ＭＲ素子５０５、上部電極５０２が順
に積層され、ＭＲ素子５０５周囲の電極間には層間絶縁
膜５０１が配置されている。層間絶縁膜５０１には、上
部電極５０２と下部電極５０３との電気的な短絡を防ぐ
働きがある。この素子では、上部電極５０２と下部電極
５０３とに挟まれたＭＲ素子５０５に電流を流して電極
間の電圧を読みとる。このような素子構成とすることで
ＭＲ素子５０５の膜面に対して垂直方向に電流を流し、
ＭＲ出力を読み出すことが可能となる。なお、電極など
の表面を平坦化するために、ＣＭＰや、クラスターイオ
ンビームエッチングなどを用いることができる。
【００５１】電極５０２、５０３の材料としては、Pt、
Au、Cu、Ru、Al、TiNなどの、抵抗率が100μΩｃｍ以下
の低抵抗材料を用いればよい。層間絶縁膜５０１として
は、Al2O3、SiO2などの絶縁性に優れた材料を用いれば
よい。
【００５２】本発明のＭＲ素子を用いた磁気ヘッドの一
例を図７に示す。なお、図７は、わかりやすくするため
に、磁気ヘッドの一部（例えば、上部シールド５１２の
一部）を取り除いた図となっている。この磁気ヘッド
は、ＭＲ素子５１１と、検知すべき磁界以外の磁界がＭ
Ｒ素子へ導入されることを制限している、磁性体からな
る２つの磁気シールド（上部シールド５１２および下部
シールド５１３）を備えている。その他、この磁気ヘッ
ドは、上部記録コア５１４、コイル５１５、リード部５
１６、シールドギャップ５１７、ハードバイアス部５１
８などを備えている。
【００５３】図８は、図７に示す磁気ヘッドのＭＲ素子
５１１近傍を矢印Ａの方向から見た断面図であり、図９
は、図７の点線Ｂで示す平面で切った断面を用いた模式
図である。まず、ＭＲ素子周辺の構造について図８を用
いて説明する。
【００５４】図８に示すように、ＭＲ素子５２１は、上
部シールドギャップ５２２と下部シールドギャップ５２
３との間に配置されている。シールドギャップの材料と
しては、例えば、Al2O3、AlNおよびSiO2などの絶縁膜を
用いればよい。
【００５５】上部シールドギャップ５２２および下部シ
ールドギャップ５２３のさらに外側には、それぞれ上部
シールド５２４および下部シールド５２５が設けられて
いる。シールドの材料としては、例えば、Ni-Fe合金、F
e-Al-Si合金およびCo-Nb-Zr合金などの軟磁性材料を用
いることができる。
【００５６】ＭＲ素子５２１の自由磁性層の磁化方向を
制御するためには、ハードバイアス部５２６を用いてＭ
Ｒ素子５２１にバイアス磁界を加えればよい。ハードバ
イアス部の材料としては、Co-Pt合金などを用いること
ができる。なお、ハードバイアス部５２６の代わりに、
Fe-Mnなどの反強磁性体を用いることもできる。
【００５７】ＭＲ素子５２１は、シールドギャップ５２
２および５２３によってシールド５２４および５２５と
絶縁されており、リード部５２７を介して電流を流すこ
とにより、ＭＲ素子５２１の抵抗変化を読みとることが
できる。
【００５８】実際の磁気ヘッドでは、図８に示す部分は
再生ヘッド部であり、通常、さらに記録ヘッド部が配置
される。記録ヘッド部をさらに配置した磁気ヘッドの例
を図１０に示す。図１０に示すように、再生ヘッド部５
５１上に記録ヘッド部５５２をさらに配置すればよい。
記録ヘッド部５５２は、上部記録コア５５４と上部シー
ルド５５６とを備えており、両者の間の空隙が、記録ギ
ャップ５５３となる。
【００５９】なお、図８および１０には、アバティッド
接合（abutted junction）に基づく磁気ヘッド構造を示
したが、よりトラック幅５２８および５５５を微小化す
ることが可能である、オーバーレイ（overlaid）構造に
基づく磁気ヘッド構造であってもよい。
【００６０】次に、本発明における磁気ヘッドの記録再
生のメカニズムを、図９を用いて説明する。情報を記録
する場合には、記録ヘッド部５３１のコイル５３２に電
流を流せばよい。電流を流すことにより発生した磁束
が、上部記録コア５３３と上部シールド５３４間の記録
ギャップ５３５から漏れることで磁気記録媒体５３６の
記録磁化部５３７に記録することができる。再生は、記
録磁化部５３７から漏れた磁束５３８が、再生ヘッド部
５３９の上部シールド５３４および下部シールド５４０
間の再生ギャップ５４１を通してＭＲ素子５４２に作用
し、ＭＲ素子の抵抗が変化することで行われる。
【００６１】記録情報の高密度化のためには、図８に示
したシールド間距離５２９を小さくする必要がある。そ
のため、ＭＲ素子５２１の膜厚はできるだけ薄いことが
好ましく、50nm以下、とりわけ30nm以下が好ましい。
【００６２】また、図７〜図１０に示したシールドを備
えた磁気ヘッドにおいて、素子の自由磁性層の磁化容易
軸が検知すべき磁界方向に概略垂直となるように、ＭＲ
素子を配置することが好ましい。さらに、直線的な出力
を得るためには、素子の固定磁性層の磁化方向が、自由
磁性層の磁化容易方向と概略垂直であることが好まし
い。
【００６３】本発明におけるＭＲ素子を用いた磁気ヘッ
ドの別の例を図１１に示す。図１１に示す例では、検知
すべき信号磁界をＭＲ素子５６１にガイドするためのヨ
ーク（上部ヨーク５６３および下部ヨーク５６４）と絶
縁層部５６２とを備えている。上部ヨーク５６３および
下部ヨーク５６４は、一般に、軟磁性材料によって構成
されている。記録媒体からの信号磁界は、上部ヨーク５
６３によりＭＲ素子５６１に導かれる。上部ヨーク５６
３はギャップ５６５を有しており、ＭＲ素子５６１は、
ＭＲ素子５６１と上部ヨーク５６３および下部ヨーク５
６４とが磁気的に接続するように、ギャップ５６５と下
部ヨーク５６４との間に配置すればよい。
【００６４】図１１に示す例では、上部ヨーク５６３、
ＭＲ素子５６１および下部ヨーク５６４によって磁気回
路が形成されており、再生ギャップ５６６で検出した記
録媒体からの信号磁界をＭＲ素子５６１により電気信号
として検出することができる。なお、再生ギャップ５６
６の長さ（再生ギャップ長）は、0.2μｍ以下が好まし
い。
【００６５】図１１に示す磁気ヘッドのＭＲ素子５６１
を含む部分を、点線I−I’で切断した切断面の断面図を
図１２および図１３に示す。図１１に示したＭＲ素子５
６１周囲の構造の一例を、図１２および図１３を用いて
より詳細に説明する。図１２は、ＣＩＰ−ＧＭＲ素子を
用いた場合の一例、図１３は、ＣＰＰ−ＧＭＲまたはＴ
ＭＲ素子を用いた場合の一例である。
【００６６】図１２に示す例では、ＭＲ素子５６１の膜
面に平行に電流を流すようにリード部５６７が配置され
ており、図１３に示す例では、ＭＲ素子５６１の膜面に
垂直に電流を流すようにリード部５６７が配置されてい
る。図１３に示す例では、リード部５６７が絶縁層部５
６２によってヨークと電気的に絶縁されているが、リー
ド部とヨークとが電気的に接続されていても構わない。
その場合、ヨークとリード部とを兼用とすることができ
る。
【００６７】また、それぞれの例において、ＭＲ素子５
６１の自由磁性層の磁化方向を制御するためのハードバ
イアス部５６８がさらに配置されている。図１２に示す
例では、ハードバイアス部５６８はＭＲ素子５６１と接
するように配置されることが好ましい。図１３に示す例
では、ＭＲ素子５６１としてＴＭＲ素子を用いる場合、
ＭＲ素子５６１にトンネル電流を安定して流すために、
ハードバイアス部５６８がＭＲ素子５６１と電気的に絶
縁されていることが好ましい。
【００６８】絶縁層部５６２の材料としては、Al2O3、A
lNおよびSiO2などを用いることができる。上部ヨーク５
６３および下部ヨーク５６４に用いる材料としては、Fe
-Si-Al、Ni-Fe、Ni-Fe-Co、Co-Nb-Zr、Co-Ta-Zr、Fe-Ta
-Nなどの軟磁性材料が好ましい。上記軟磁性材料からな
る膜と、Ta、Ru、Cuなどからなる非磁性膜との積層膜を
用いることもできる。ハードバイアス部５６８の材料と
しては、Co-Pt合金などを用いることができる。リード
部５６７としては、一般的な低電気抵抗の材料である、
Cu、Au、Ptなどを用いればよい。なお、下部ヨーク５６
４として、磁性体からなる基板（例えば、Mn-Znフェラ
イト基板）を用いることもできる。
【００６９】また、図１１に示すようなヨークを備えた
磁気ヘッドの場合、ＭＲ素子５６１の自由磁性層は、上
部ヨーク５６３側に配置することが好ましい。
【００７０】上記のようなヨーク型磁気ヘッドにおい
て、本発明のＭＲ素子を用いることで、耐熱性に優れた
高出力の磁気ヘッドとすることができる。
【００７１】なお、このようなヨーク型磁気ヘッドは、
一般に、図７に示すようなシールド型磁気ヘッドに対
し、感度では劣るものの、シ−ルドギャップ中にＭＲ素
子を配置する必要がないため、狭ギャップ化では有利で
ある。また、ＭＲ素子が記録媒体に対して露出している
構造ではないため、記録媒体と磁気ヘッドとが接触する
ことなどで生じるヘッドの破損や摩耗が少なく、信頼性
の面で優れている。そのため、ヨーク型磁気ヘッドは、
記録媒体が磁気テープであるストリーマーなどに用いる
場合に、特に優れているといえる。
【００７２】上記磁気ヘッドの例において、本発明にお
けるＭＲ素子を用いることで、耐熱性に優れた、出力の
安定した磁気ヘッドとすることができる。
【００７３】これら本発明における磁気ヘッドを用い
て、ＨＤＤなどの磁気記録装置を構成することができ
る。図１４に、本発明における磁気記録装置の一例を示
す。図１４に示す磁気記録装置５７５は、磁気ヘッド５
７１、駆動部５７２、情報を記録する磁気記録媒体５７
３および信号処理部５７４を備えており、磁気ヘッド５
７１として本発明の磁気ヘッドを用いることで、熱に対
する耐久性のある安定した磁気記録装置とすることがで
きる。
【００７４】次に、本発明のＭＲ素子をメモリ素子とし
て用いたＭＲＡＭの一例を図１５に示す。ＭＲ素子６０
１は、CuやAlなどからなるビット（センス）線６０２と
ワ−ド線６０３との交点にマトリクス状に配置される。
ビット線は情報再生用導体線に、ワード線は情報記録用
導体線にそれぞれ相当する。これらの線に信号電流を流
した時に発生する合成磁界により、ＭＲ素子６０１に信
号が記録される。信号は、「on」状態となったラインが
交差する位置に配置された素子（図１５では、ＭＲ素子
６０１ａ）に記録される（２電流一致方式）。
【００７５】図１６〜図１８を参照してＭＲＡＭの動作
についてさらに説明する。これらの図には、書き込み動
作および読み込み動作の基本例が示されている。ＭＲ素
子７０１は、本発明におけるＭＲ素子である。図１６に
示すＭＲＡＭでは、ＭＲ素子７０１の磁化状態を個別に
読みとるために、素子ごとに、ＦＥＴなどのスイッチ素
子７０５が配置されている。このＭＲＡＭは、ＣＭＯＳ
基板上への作製に適している。図１７に示すＭＲＡＭで
は、素子ごとに、非線形素子７０６が配置されている。
非線形素子７０６としては、バリスタ、トンネル素子、
または上記した３端子素子などを用いればよい。非線形
素子の代わりに整流素子を用いることもできる。このＭ
ＲＡＭは、ダイオ−ドの成膜プロセスを用いれば、安価
なガラス基板上にも作製できる。図１８に示すＭＲＡＭ
では、図１６および図１７に示したスイッチ素子や非線
形素子などを用いず、ワ−ド線７０４とビット線７０３
との交点に、ＭＲ素子７０１が直接配置されている。こ
のＭＲＡＭでは、読み出し時に複数の素子に電流が流れ
ることになるため、読み出しの精度から、素子数を1000
0以下に制限することが好ましい。
【００７６】図１６〜図１８に示す例では、ビット線７
０３が、素子に電流を流して抵抗変化を読みとるセンス
線としても用いられている。しかし、ビット電流による
誤動作や素子破壊を防ぐため、センス線とビット線とを
別途配置してもよい。この場合、ビット線は、素子と電
気的な絶縁を保ちながら、かつ、センス線と平行に配置
することが好ましい。なお、書き込み時における消費電
力の観点から、ワ−ド線、ビット線とＭＲ素子との間隔
は、500nm以下であることが好ましい。
【００７７】
【実施例】以下、実施例を用いて本発明をさらに詳細に
説明するが、本発明は以下の例に限定されるものではな
い。
【００７８】熱酸化膜付Si基板（３インチφ）上に、マ
グネトロンスパッタリング法を用いて、各実施例に記載
の膜構成のＭＲ素子を作製し、ＭＲ特性を調べた。
【００７９】（実施例１）熱酸化膜付Si基板/Ta(3)/Cu
(50)/Ta(3)/Cr(4)/Co-Pt(30)/Co-Fe(2.5)/X/Co-Fe(2.5)
/Al-O(1.2)/Co-Fe(1)/Ni-Fe(5)/Ta(15)
【００８０】ここで、括弧内の数値は膜厚を示してい
る。単位はnmであり、以下、同様にして膜厚を表示す
る。ただし、Al-Oの膜厚の値は、酸化処理前のAlの設計
膜厚値（合計値）を示している（Al-N-Oにおける酸窒化
処理を含め、以下同様である）。Al-Oは、Alを0.3〜0.7
nm成膜した後、200Torr（26.3kPa）の酸素含有雰囲気中
において1分間の酸化を繰り返して作製した。
【００８１】基板上のTa(3)／Cu(50)は下部電極であ
り、下部電極とCo-Pt層との間のTa(3)/Cr(4)は下地層で
ある。基板から最も遠いTa(15)は、保護層兼上部電極の
一部である。なお、Ni-Fe、Co-Fe、Co-Pt層の組成は、
それぞれNi0.8Fe0.2、Co0.75Fe0 .25、Co0.75Pt0.25であ
った。
【００８２】Co-Fe(2.5)/X/Co-Fe(2.5)が固定磁性層に
相当し、Xが非磁性膜に相当する部分である。本実施例
では、従来例としてXを省略した１種類、実施例として
６種類のサンプルを準備した。
【００８３】各サンプルの成膜は、1×10-8Torr（1.3×
10-6Pa）以下になるまで排気した後、Arガスが約0.8ｍT
orr（約0.1Pa）の雰囲気になるように調整したチャンバ
ー内で行った。また、このとき、サンプル面に対して平
行に、100Oe（8.0×103A/m）の磁界を印加しながら行っ
た。その後、各サンプルとも、フォトリソグラフィー法
を用いて、図６に示すようなメサ型に微細加工し、層間
絶縁膜としてAl2O3を用いて周囲を絶縁した後、上部に
スルーホールを開け、この上にCu(50)／Ta(3)の上部電
極を形成してＭＲ素子を作製した。素子サイズは全て3
μm×5μmとした。
【００８４】上記のようにして準備した各サンプルに対
し、熱処理を加えた場合のＭＲ特性の変化（ＭＲ特性の
熱処理温度依存性）を調べた。まず、5kOe（4.0×105A/
m）の真空磁界中において各サンプルを表１に示す各温
度（250℃〜450℃）にまで加熱し、2時間保持した後
に、室温まで冷却し、ＭＲ特性としてＭＲ比を求めた。
ＭＲ比を求めるための磁気抵抗の測定は、固定磁性層の
磁化容易軸方向と同方向に最大4.0×105Ａ／ｍの外部磁
界を素子に印加して、直流四端子法により行った。ＭＲ
比の算出は、最大抵抗値をＲmax、最小抵抗値をＲminと
して、次式（１）により行った（以降の実施例において
も同様である）。
【００８５】 ＭＲ比＝｛（Ｒmax−Ｒmin）／Ｒmin｝×100（％） （１）
【００８６】なお、実施例a02〜a07において、非磁性膜
Xを挟む一対の磁性膜（Co-Fe層）は、非磁性膜Xを介し
て強磁性的に結合していた。磁性膜同士が強磁性的に結
合していることは、以下のようにして確認した（以降の
実施例においても同様である）。
【００８７】各実施例における磁性膜/非磁性膜/磁性膜
（実施例１では、Co-Fe(2.5)/X/Co-Fe(2.5)）と同じ膜
構成の多層膜をSi基板上に作製し、振動試料型磁力計を
用いて磁化曲線（Ｍ−Ｈ曲線）を測定した。その際、上
記多層膜を面方向に狭むように、Taからなる保護層を配
置した。
【００８８】磁性膜同士が強磁性的に結合している場合
は、図１９（ａ）に示すようなＭ−Ｈ曲線を得ることが
できる。このとき、飽和磁界Ｈsは磁性膜の保磁力と同
程度の大きさであり、残留磁化Ｍrは、飽和磁化Ｍsと同
程度の大きさとなる（ここで、飽和磁化Ｍsは、一対の
磁性膜それぞれにおける飽和磁化の和である）。一方、
磁性膜同士が反強磁性的に結合している場合は、図１９
（ｂ）に示すようなＭ−Ｈ曲線となる。このとき、材料
にもよるが、飽和磁界Ｈsは数kOe、残留磁化Ｍ rはほぼ0
となる。
【００８９】しかし、磁性膜同士が、狭持している非磁
性膜を介して磁気的に結合しておらず、かつ、両磁性膜
の保磁力がほぼ同じである場合にも、図１９（ａ）に示
すようなＭ−Ｈ曲線が得られる場合がある。よって、図
１９（ａ）に示すようなＭ−Ｈ曲線が得られた場合、磁
性膜同士が強磁性的に結合している状態なのか、磁性膜
同士の磁気的な結合が小さい状態なのかを区別する必要
がある。そのため、次のステップとして、一方の磁性膜
にIr-Mnなどからなる反強磁性層を付加して交換結合さ
せ、再度Ｍ−Ｈ曲線を測定した。このとき、磁性膜同士
が強磁性的に結合していると、図１９（ｃ）に示すよう
に、磁化回転の中心がずれたＭ−Ｈ曲線を得ることがで
きる。それに対し、磁性膜同士の磁気的な結合が小さい
場合、反強磁性層と接している磁性膜の磁化回転中心の
みがずれるため（もう一方の磁性膜の磁化回転中心はず
れない）、図１９（ｄ）に示すような異なる磁化回転中
心を有するステップのあるＭ−Ｈ曲線となる。
【００９０】表１に、従来例および実施例として用いた
各サンプルにおけるXの組成および膜厚とともに、ＭＲ
比の熱処理温度依存性の結果を示す。
【００９１】 （表１） ―――――――――――――――――――――――――――――――――――― X 各熱処理温度におけるＭＲ比(%) 組成(膜厚) 250℃ 300℃ 350℃ 400℃ 425℃ 450℃ ―――――――――――――――――――――――――――――――――――― 従来例a01 なし 35 30 24 11 4 2 実施例a02 Pt(0.7) 36 36 35 35 33 32 実施例a03 Ru(1.3) 34 32 32 32 31 31 実施例a04 Pd(0.5) 35 35 34 34 34 32 実施例a05 Pd(1.6) 33 33 32 32 32 32 実施例a06 Ir(1.2) 35 34 33 32 32 31 実施例a07 Rh(2.0) 32 32 31 31 31 31 ――――――――――――――――――――――――――――――――――――
【００９２】表１に示すように、従来例a01では熱処理
温度の上昇に伴いＭＲ比が減少し、素子のＭＲ特性の劣
化が著しい。それに対して実施例a02〜a07では、熱処理
温度の上昇に伴いややＭＲ比が減少するものの、450℃
における高温の熱処理に対してもＭＲ特性の劣化が十分
に抑制されており、優れた耐熱性を示した。
【００９３】（実施例２）実施例１と同様の成膜方法を
用いて、下記に示す膜構成のＭＲ素子を作製した。
【００９４】熱酸化膜付Si基板/Ta(3)/Ni-Fe(4)/Ir-Mn
(15)/Co-Fe(2)/X/Co-Fe(3)/Cu(3)/Co-Fe(1)/Ni-Fe(3)/T
a(3)
【００９５】基板とIr-Mn(15)との間のTa(3)／Ni-Fe(4)
は下地層である。Ir-Mn(15)は反強磁性層であり、スピ
ンバルブ型ＭＲ素子となっている。基板から最も遠いTa
(3)は保護膜である。また、Ni-Fe、Co-FeおよびIr-Mn層
の組成は、それぞれNi0.8Fe 0.2、Co0.9Fe0.1およびIr
0.2Mn0.8であった。
【００９６】Co-Fe(2)/X/Co-Fe(3)が固定磁性層に相当
し、Xが非磁性膜である。本実施例では、従来例としてX
を省略した１種類、実施例として６種類のサンプルを準
備した。素子サイズは、すべて5mm×5mmとした。
【００９７】上記のようにして準備した各サンプルに対
し、熱処理を加えた場合のＭＲ特性の変化（ＭＲ特性の
熱処理温度依存性）を調べた。まず、5kOe（4.0×105A/
m）の真空磁界中において各サンプルを250℃にまで加熱
し、3時間保持した後に、室温まで冷却し、ＭＲ特性と
してＭＲ比および交換バイアス磁界（Ｈex）を求めた。
【００９８】ここで、交換バイアス磁界（Ｈex）につい
て図２０を用いて説明する。図２０は、スピンバルブ型
ＭＲ素子に外部磁界を印加した場合のＭＲ比の一般的な
変化を示す図（このように、印加磁界に対する素子のＭ
Ｒ特性を示す図を、一般にＭＲ曲線と呼ぶ。なお、ＭＲ
特性としてＭＲ比がよく用いられる）である。
【００９９】外部からの印加磁界Ｈが十分に大きい状態
（状態I）では、スピンバルブ型ＭＲ素子の固定磁性層
の磁化方向８０１と自由磁性層の磁化方向８０２とは平
行の状態にある。このとき素子のＭＲ比はほぼ0%であ
り、素子の電気抵抗値も最小である。印加磁界Ｈを減少
させ、磁界がＨ1に達すると自由磁性層が磁化回転し、
固定磁性層の磁化方向８０１と自由磁性層の磁化方向８
０２とが反平行である状態IIとなる。このとき素子の電
気抵抗値は最大となり、従ってＭＲ比も最大（図２０に
おけるＭ0）となる。通常ＭＲ比とは、このような状態I
IにおけるＭＲ比のことをいう。そのまま印加磁界Ｈを
増加させると、次に固定磁性層が磁化回転し、再び固定
磁性層の磁化方向８０１と自由磁性層の磁化方向８０２
とが平行である状態IIIとなり、ＭＲ比もほぼ0%とな
る。続いて、逆に状態IIIから印加磁界Ｈを減少させた
場合、まず固定磁性層が磁化回転し、次いで自由磁性層
が磁界Ｈ 2で磁化回転し最終的に状態Iに戻る。このと
き、ＭＲ曲線はヒステリシスを持っているため、図２０
に示すように、状態IからIIIへのＭＲ曲線と状態IIIか
らIへのＭＲ曲線とは一致しない。なお、自由磁性層
は、一般に零磁界付近で磁化回転し、上記説明も、自由
磁性層が零磁界付近で磁化回転する場合を想定してい
る。
【０１００】自由磁性層と固定磁性層との間で磁化回転
する印加磁界の大きさが異なっているのは、反強磁性層
などにより固定磁性層に一方向異方性が付与されている
ためである。固定磁性層の磁化回転する印加磁界の大き
さを交換バイアス磁界Ｈexという。スピンバルブ型ＭＲ
素子において良好なＭＲ特性を示すためには、上記交換
バイアス磁界が十分な大きさ（およそ200Oe以上）であ
ることが必要である。ただし、ＭＲ曲線はヒステリシス
を持っているため、交換バイアス磁界Ｈexは、図２０に
示すように固定磁性層が磁化回転する中心の磁界として
定義する。
【０１０１】表２に、従来例および実施例として用いた
各サンプルにおけるXの組成および膜厚とともに、ＭＲ
比および交換バイアス磁界Ｈexの250℃熱処理後の測定
結果を示す。
【０１０２】なお、実施例１と同様に確認したところ、
実施例b02〜b07において、非磁性膜Xを挟む一対のCo-Fe
層は、非磁性膜Xを介して強磁性的に結合していた。
【０１０３】 （表２） ―――――――――――――――――――――――――― X 組成(膜厚) ＭＲ比(%) Ｈex(Oe) ―――――――――――――――――――――――――― 従来例b01 なし 8.0 500 実施例b02 Ru(0.4) 8.1 560 実施例b03 Pt(1.2) 7.9 430 実施例b04 Ir(1.5) 8.2 480 実施例b05 Rh(0.3) 7.9 1000 実施例b06 Pd(0.6) 8.0 500 実施例b07 Re(1.3) 8.2 490 ――――――――――――――――――――――――――
【０１０４】全てのサンプルにおいて、得られたＭＲ曲
線の形状は図２０に示すように非対称であり、熱処理後
もスピンバルブ型ＭＲ素子として十分に機能しているこ
とがわかる。また、ＭＲ比は、全てのサンプルでほぼ同
程度の値であった。
【０１０５】一方、交換バイアス磁界Ｈexは、実施例b0
5を除き、全てのサンプルでほぼ同じ程度の値となっ
た。実施例b05では、非磁性膜X（Rh）の膜厚が薄く、磁
性膜Co-Fe層間の強磁性的結合が増大している可能性が
考えられる。
【０１０６】次に、上記のサンプルb01〜b07を表３に示
す各温度（300℃〜400℃）において熱処理し、熱処理後
のＭＲ特性を測定した。熱処理は以下の手法で行った。
まず、5kOe（4.0×105A/m）の真空磁界中において各サ
ンプルを表３に示す各設定温度にまで5時間かけて加熱
し、5時間保持した後に、8時間以上かけて室温まで冷却
し、ＭＲ特性としてＭＲ比および交換バイアス磁界Ｈex
を求めた。
【０１０７】表３に、従来例および実施例として用いた
各サンプルにおけるＭＲ比の熱処理温度依存性と、400
℃での熱処理後の交換バイアス磁界Ｈexの測定結果を示
す。
【０１０８】 （表３） ―――――――――――――――――――――――――――――――――――― 各熱処理温度におけるＭＲ比(%) Ｈex(Oe) 300℃ 325℃ 350℃ 375℃ 400℃ 400℃熱処理後 ―――――――――――――――――――――――――――――――――――― 従来例b01 6.2 4.3 2.2 1.1 0.6 0 実施例b02 8.1 8.0 7.7 7.5 7.4 480 実施例b03 7.9 7.5 7.5 7.4 7.2 380 実施例b04 8.2 8.0 7.8 7.8 7.5 400 実施例b05 7.9 7.7 7.5 7.3 7.0 410 実施例b06 8.0 7.8 7.7 7.5 7.4 420 実施例b07 8.2 8.0 7.8 7.7 7.5 430 ――――――――――――――――――――――――――――――――――――
【０１０９】従来例b01では、400℃の熱処理後、ＭＲ曲
線が大きく乱れ、交換バイアス磁界Ｈexの値を得ること
ができなかった。これは、従来例b01がスピンバルブ型
ＭＲ素子として機能できなくなったことを意味してい
る。また、ＭＲ比についても熱処理温度が上昇するにつ
れて大きく減少する結果となった。
【０１１０】それに対して、実施例b02〜b07では、400
℃での熱処理後もＭＲ曲線が図２０に示す形状を保って
おり、交換バイアス磁界Ｈexもスピンバルブ型ＭＲ素子
として使用するのに十分な値を示した。また、ＭＲ比に
ついても熱処理温度が上昇するにつれてやや減少してい
るが、従来例に比べるとＭＲ比の劣化が十分に抑制さ
れ、耐熱性に優れたＭＲ素子が得られていることがわか
る。
【０１１１】（実施例３）実施例１と同様の方法を用い
て、下記に示す膜構成のＭＲ素子を作製した。
【０１１２】まず、従来例c01およびc07ならびに実施例
c02〜c06およびc08の膜構成を示す。
【０１１３】熱酸化膜付Si基板/Ta(3)/Cu(50)/Ta(3)/Ni
-Fe-Cr(4)/Pt-Mn(20)/Co-Fe(3)/X/Co-Fe(3)/Al-O(1.0)/
Ni-Fe(5)/Ta(15)/Pt(50)
【０１１４】次に、実施例c09の膜構成を示す。
【０１１５】熱酸化膜付Si基板/Ta(3)/Cu(50)/Ta(3)/Ni
-Fe-Cr(4)/Pt-Mn(20)/Co-Fe(2)/X/Co-Fe(2)/X/Co-Fe(2)
/Al-O(1.0)/Ni-Fe(5)/Ta(15)/Pt(50)
【０１１６】基板上のTa(3)／Cu(50)は下部電極であ
り、下部電極と反強磁性層であるPt-Mn層との間のTa(3)
/Ni-Fe-Cr(4)は下地層である。基板から最も遠いTa(15)
/Pt(50)は、保護層兼上部電極の一部である。なお、Ni-
Fe、Co-Fe、Pt-Mn、Ni-Fe-Cr層の組成は、それぞれNi
0.6Fe0.4、Co0.75Fe0.25、Pt0.48Mn0.52、Ni0.56Fe0.14
Cr 0.3であった。
【０１１７】Co-Fe(3)/X/Co-Fe(3)およびCo-Fe(2)/X/Co
-Fe(2)/X/Co-Fe(2)が固定磁性層に相当し、Xが非磁性膜
に相当する部分である。本実施例では、従来例として２
種類、実施例として７種類のサンプルを準備した。な
お、素子サイズは全サンプルとも、3μm×9μmとした。
【０１１８】上記のようにして準備した各サンプルに対
し、熱処理を加えた場合のＭＲ特性の変化（ＭＲ特性の
熱処理温度依存性）を調べた。まず、5kOe（4.0×105A/
m）の真空磁界中において各サンプルを280℃にまで加熱
し、3時間保持した。その後、7時間かけて室温まで冷却
し、ＭＲ比を求めた。ＭＲ比を求めるための磁気抵抗測
定は、熱処理時に印加した磁界方向、即ち、反強磁性層
および固定磁性層の磁化容易軸方向に磁界を印加して行
った。引き続いて、素子の耐熱性を調べるために、同じ
く5kOe（4.0×105A/m）の真空磁界中で、表４に示す各
設定温度（350℃〜430℃）において熱処理を行った。こ
の熱処理は次のように行った。最初に、5時間かけて各
設定温度にまで温度を上昇させ、そのまま2時間保持し
た。その後、約8時間以上かけて室温まで冷却し、冷却
後にＭＲ比を測定した。
【０１１９】表４に、従来例および実施例として用いた
各サンプルにおけるXの組成および膜厚とともに、ＭＲ
比の熱処理温度依存性の結果を示す。
【０１２０】なお、実施例１と同様に確認したところ、
実施例c02〜c06およびc08において、非磁性膜Xを挟む一
対のCo-Fe層は非磁性膜Xを介して強磁性的に結合してお
り、実施例c09では、固定磁性層に含まれるCo-Fe層のす
べてが、非磁性膜Xを介してそれぞれ強磁性的に結合し
ていた。また、従来例c07では、非磁性膜であるRu(0.8)
を挟む一対のCo-Fe層は非磁性膜Ru(0.8)を介して反強磁
性的に結合していた。
【０１２１】 （表４） ―――――――――――――――――――――――――――――――― X 各熱処理温度におけるＭＲ比(%) 組成(膜厚) 280℃ 350℃ 400℃ 430℃ 450℃ ―――――――――――――――――――――――――――――――― 従来例c01 なし 29 12 5 2 0 実施例c02 Pt(2.0) 30 28 27 27 26 実施例c03 Pd(2.5) 32 31 30 28 27 実施例c04 Re(1.5) 33 30 28 26 25 実施例c05 Rh(0.5) 34 31 30 28 27 実施例c06 Ir(2.5) 31 33 31 30 26 従来例c07 Ru(0.8) 33 25 15 5 3 実施例c08 Ru(0.8)/Pt(0.5) 31 30 30 28 27 実施例c09 Pt(2.5) 33 33 31 29 28 ――――――――――――――――――――――――――――――――
【０１２２】表４に示すように、280℃の熱処理では、
全てのサンプルでほぼ同程度のＭＲ比を得ることができ
たが、熱処理温度が350℃以上になると、従来例c01では
ＭＲ比が急激に減少する結果となった。また、従来例c0
7についても、従来例c01よりは緩やかであったが、熱処
理温度の上昇に伴いＭＲ比の大幅な低下がみられた。一
方、実施例c02〜c06およびc08〜c09については、熱処理
温度が上昇するにつれてＭＲ比はわずかながら減少する
ものの、従来例と比較して得られたＭＲ比が十分に大き
く、耐熱性に優れていることがわかる。
【０１２３】図２１に、熱処理（280℃および400℃）後
の従来例c01、c07および実施例c02、c08のＭＲ曲線を示
す。なお、図２１に示す各グラフでは、自由磁性層が磁
化回転する領域付近のＭＲ曲線（マイナー曲線）を示し
ている。
【０１２４】また、各グラフにＭＲ曲線とともに、自由
磁性層が磁化回転する前後の状態における、自由磁性層
（Ni-Fe(5)）の磁化方向と非磁性膜Xを狭持する磁性膜
（Co-Fe(3)）の磁化方向との関係、および上記磁性膜間
の磁化方向の関係を模式的に示す。各グラフにおける四
角枠内の矢印が磁性膜の磁化方向、四角枠上の矢印が自
由磁性層の磁化方向を反映している。隣り合う矢印が平
行の（同一方向を向いている）場合は、両者の関係が強
磁性的な結合にあり、反平行の場合は、両者の関係が反
強磁性的な結合にあることを意味している。図２１
（ａ）については、非磁性膜Xを有しない膜構成のサン
プルのため、磁性膜の磁化方向の代わりに固定磁性層全
体（Co-Fe(3)/Co-Fe(3)）の磁化方向を記載した。
【０１２５】図２１に示すように、280℃熱処理後の各
サンプルでは、従来例および実施例ともに自由磁性層の
磁化回転がスムーズに行われており、ほぼ同程度のＭＲ
比が得られていることがわかる。また、従来例c07にお
いて、他のサンプルとは異なり、印加磁界Ｈが負のとき
にＭＲ比が大きいのは、固定磁性層が積層フェリ構造を
含んでおり、積層フェリ構造内の磁性膜の磁化方向が互
いに反平行の状態にあるためと考えられる。積層フェリ
構造内の磁性膜のうち、反強磁性層に隣接する磁性膜の
磁化方向は、反強磁性層と固定磁性層とを交換結合させ
るための磁界中熱処理において印加した磁界方向であ
る。そのため、自由磁性層と固定磁性層の各層は、図２
１（ｃ）に示すような磁化構造となり、それに対応した
ＭＲ曲線が得られると考えられる。
【０１２６】一方、400℃の熱処理後における従来例c01
と実施例c02のＭＲ曲線を比較すると、固定磁性層中に
非磁性膜であるPt層を挿入し、非磁性膜を挟む磁性膜同
士を強磁性的に結合させた構造とすることで、耐熱性が
向上した素子となることが分かる。また、実施例c02の
ＭＲ曲線は、400℃の熱処理後においても大きく歪んで
おらず、固定磁性層としての磁化方向が正しく保たれて
いることがわかる。
【０１２７】次に、400℃の熱処理後における従来例c07
のＭＲ曲線を比較すると、280℃の場合とは異なり、Ｍ
Ｒ曲線が大きく歪んでいることがわかる。また、従来例
c07では、本来、固定磁性層に含まれる積層フェリ構造
によって、印加磁界Ｈが負の場合にＭＲ比が大きいはず
であるが、400℃の熱処理後では逆の結果となった。こ
のようにＭＲ曲線の形状が大きく変化する結果となった
のは、400℃の高温にさらされることにより、積層フェ
リ層を構成する２つの磁性膜（Co-Fe層）の反強磁性的
な交換結合が弱くなり、固定磁性層としての磁化方向が
乱れたり、外部磁界の影響を受けたりしたためであると
推定される。
【０１２８】一方、実施例c08のように、従来例c07の積
層フェリ層における非磁性膜（Ru(0.8)）を積層非磁性
膜（Ru(0.8)/Pt(0.5)）とすることで磁性膜（Co-Fe
(3)、Co-Fe(3)）同士を強磁性的に結合させた場合、400
℃の熱処理においてもＭＲ曲線が大きく歪むことはな
く、ＭＲ比の減少を抑制できることがわかる。
【０１２９】（実施例４）実施例１と同様の方法を用い
て、下記に示す膜構成のＭＲ素子を作製した。本実施例
のＭＲ素子は、基板側を自由磁性層とするスピンバルブ
型ＭＲ素子である。
【０１３０】熱酸化膜付Si基板/Ta(3)/Cu(50)/Ta(3)/Ni
-Fe(5)/Co-Fe(1)/Al-O-N(1.2)/Co-Fe(2)/X/Co-Fe(2)/Pt
-Mn(20)/Ta(15)
【０１３１】基板上のTa(3)／Cu(50)は下部電極であ
り、下部電極とNi-Fe(5)との間のTa(3)は下地層、Ni-Fe
(5)/Co-Fe(1)が自由磁性層である。非磁性層であるAl-N
-O層の作製は、純酸素及び純窒素の混合ガスによるプラ
ズマ酸窒化を60秒間実施することで行った。Pt-Mn(20)
は反強磁性層、基板から最も遠いTa(15)は保護膜兼上部
電極の一部である。なお、Ni-Fe、Co-Fe、Pt-Mn層の組
成は、それぞれNi0.8Fe0. 2、Co0.9Fe0.1、Pt0.5Mn0.5で
あった。
【０１３２】Co-Fe(2)/X/Co-Fe(2)が固定磁性層に相当
し、Xが非磁性膜に相当する部分である。本実施例で
は、従来例としてXを省略した１種類、実施例として６
種類のサンプルを準備した。素子サイズは、すべて0.5
μm×0.5μmとした。
【０１３３】上記のようにして準備した各サンプルに対
して、熱処理を加えた場合のＭＲ特性の変化（ＭＲ特性
の熱処理回数依存性）を調べた。まず、5kOe（4.0×105
A/m）の真空磁界中において各サンプルを340℃にまで5
時間かけて加熱し、3時間保持した後に、約8時間かけて
室温まで冷却した。この熱処理を計10回実施し、素子の
ＭＲ特性としてＭＲ比を求めた。
【０１３４】表５に、従来例および実施例として用いた
各サンプルにおけるXの組成および膜厚とともに、各熱
処理回数後におけるＭＲ比の測定結果を示す。
【０１３５】なお、実施例１と同様に確認したところ、
実施例d02〜d07において、非磁性膜Xを挟む一対のCo-Fe
層は、非磁性膜Xを介して強磁性的に結合していた。
【０１３６】 （表５） ―――――――――――――――――――――――――――――――― X 各熱処理回数後のＭＲ比(%) 組成(膜厚) 1回 3回 6回 8回 10回 ―――――――――――――――――――――――――――――――― 従来例d01 なし 32 28 22 15 10 実施例d02 Pt(1.0) 40 39 40 39 39 実施例d03 Ru(1.2) 42 40 40 39 39 実施例d04 Re(0.4) 41 41 40 40 40 実施例d05 Rh(0.5) 40 41 38 39 40 実施例d06 Ir(0.4) 39 40 40 38 39 実施例d07 Pt(1.8) 39 39 38 40 38 ――――――――――――――――――――――――――――――――
【０１３７】表５に示すように、従来例d01では、熱処
理回数が増すごとにＭＲ比が低下していることがわか
る。それに対して、実施例d02〜d07では、熱処理回数に
関わらず、得られるＭＲ比がほぼ一定に保たれているこ
とがわかる。よって、本発明におけるＭＲ素子は耐熱性
に優れているといえる。
【０１３８】（実施例５）実施例２で作製したＭＲ素子
（従来例b01および実施例b02、b03）を用いて、図７に
示すようなシールドを備えた磁気ヘッドを作製し、その
特性を評価した。
【０１３９】磁気ヘッドの基板としてAl2O3-TiC基板を
用い、上部記録コア、上部シールドおよび下部シールド
としてNi0.8Fe0.2合金を用いた。また、ＭＲ素子の電極
として、Cu、PtおよびTaの積層膜を用いた。シールドギ
ャップにはAl2O3を用い、ハードバイアスにはCo-Pt合金
を、リード部にはAuを用いた。
【０１４０】また、ＭＲ素子には、自由磁性層にあたる
磁性層の磁化容易方向が検知すべき信号磁界方向と垂直
になるように、固定磁性層にあたる磁性層の磁化方向が
検知すべき信号磁界方向と平行になるように異方性を付
与した。この異方性の付与は、ＭＲ素子を実施例２と同
様に作製後、まず、280℃、100Oe（8.0×103A/m）の磁
界中熱処理を行うことで固定磁性層の磁化方向を規定し
た後、200℃、10kOe（8.0×105A/m）の磁界中熱処理を
行い、自由磁性層の磁化容易方向を規定することで行っ
た。なお、作製したＭＲ素子のトラック幅を0.5μｍ、
ＭＲ高さを0.5μｍとした。
【０１４１】上記のように作製した磁気ヘッドを、150
℃の恒温槽に入れ、2mAの直流電流をＭＲ素子に流した
状態で10日間保持するという試験を実施し、試験前後の
ＭＲ出力の比較を行った。
【０１４２】結果、ＭＲ素子として、実施例b02およびb
03を用いた磁気ヘッドでは、試験前後の出力の低下は約
1.6％であり、試験後も非常に安定した出力特性を示し
たのに対して、従来例b01を用いた磁気ヘッドでは、試
験前後において約32％の非常に大きな出力低下が発生し
た。
【０１４３】次に、実施例b02およびb03のＭＲ素子を備
えた上記磁気ヘッドを用いて、図１４に示すような磁気
記録装置を35台作製した。作製した磁気記録装置を150
℃の恒温槽に入れ、150℃の環境下において3日間連続で
動作させたところ、性能が劣化した磁気記録装置は35台
中1台もみられなかった。
【０１４４】（実施例６）実施例１と同様の方法を用い
て、下記に示す膜構成のＭＲ素子を作製し、このＭＲ素
子を用いて、図１１および図１３に示すようなヨークを
備えた磁気ヘッドを作製した。本実施例では、従来例を
１種類、実施例を２種類準備した。
【０１４５】従来例e01： Pt-Mn(15)/Co-Fe(4)/Al-O(0.7)/Ni-Fe(4) 実施例e02： Pt-Mn(15)/Co-Fe(3)/Pt(0.5)/Co-Fe(3)/Al-O(0.7)/Ni-F
e(4) 実施例e03： Pt-Mn(15)/Co-Fe(2)/Ru(1.2)/Co-Fe(3)/Al-O(0.7)/Ni-F
e(4)
【０１４６】Al-O層は、まず、Al層を0.4nm積層後、200
Torr（約26kPa）の酸素雰囲気中で自然酸化（室温、1分
間）した後に、さらにAl層を0.3nm積層し、200Torr（約
26kPa）の酸素雰囲気中で自然酸化（室温、1分間）する
ことで作製した。また、Ni-Fe、Co-FeおよびPt-Mn層の
組成は、それぞれNi0.8Fe0.2、Co0.85Fe0.15およびPt
0.5Mn0.5であった。
【０１４７】なお、実施例１と同様に確認したところ、
実施例e02およびe03において、非磁性膜Pt(0.5)およびR
u(1.2）を挟む一対のCo-Fe層は、非磁性膜Pt(0.5)およ
びRu(1.2)を介して強磁性的に結合していた。
【０１４８】また、基板としてはMn-Znフェライト基板
を用い、上記基板が、下部ヨークを兼用する構造とし
た。上記した膜構成のＭＲ素子は、基板上に形成された
Al2O3からなる絶縁層上に作製した。上部ヨークとして
はCoZrTa軟磁性材料を用い、絶縁層部にはAl2O3を用い
た。また、ハードバイアス部としてCoPt合金材料を、リ
ード部としてCu、Ta、Pt、Crの積層膜を用いた。ＭＲ素
子の形状は、図１１に示すＭＲ高さ５７０で8μm、図１
３に示すＭＲ幅５６９で10μmとした。
【０１４９】ＭＲ素子には、実施例５と同様に、自由磁
性層にあたる磁性層の磁化容易方向が検知すべき信号磁
界方向と垂直になるように、固定磁性層にあたる磁性層
の磁化方向が検知すべき信号磁界方向と平行になるよう
に異方性を付与した。なお、作製した磁気ヘッドの再生
ギャップ長は0.1μmとした。
【０１５０】このように準備した磁気ヘッドに対し、16
0℃の恒温槽中で、500mVのバイアス電圧をＭＲ素子に印
加した状態で1000時間保持するという試験を実施し、試
験前後のＭＲ出力の比較を行った。ＭＲ出力として、磁
気ヘッドの再生出力を、ドラムテスターを用いて測定し
た。まず、記録媒体としてＭＰテープを用い、ＭＩＧヘ
ッドを用いてＭＰテープに情報を記録した。続いて、準
備した磁気ヘッドを上記ＭＰテープ上に走行させ、得ら
れる再生出力を測定した。
【０１５１】結果、ＭＲ素子として、実施例e02およびe
03を用いた磁気ヘッドでは、試験前後の出力の低下が約
2％以内であり、試験後も非常に安定した出力特性を示
した。それに対して、従来例e01を用いた磁気ヘッドで
は、試験前後において約30％の非常に大きな出力低下が
発生した。
【０１５２】（実施例７）実施例３で作製したＭＲ素子
（従来例c01および実施例c02〜c07）を用いて、図１８
に示すような磁気メモリ（ＭＲＡＭ）を作製した。
【０１５３】ＭＲＡＭの作製は以下のように行った。ま
ず、300ｎｍの熱酸化膜を有するSi基板上に、Cuからな
るワード線を形成し、その表面にAl2O3絶縁膜を成膜し
て形成した後、Cuからなる下部電極を形成した。ここで
いったんＣＭＰにより下部電極表面の平滑化を行った
後、従来例c01および実施例c02〜c07に示す膜構成のＭ
Ｒ素子を積層させた。
【０１５４】次に、反強磁性層であるPt-Mn層と固定磁
性層とが交換結合するように、280℃、5kOe（4.0×105A
/m）の磁界中熱処理を5時間行った。その後、実施例１
と同様に、メサ型加工などを行って、ＭＲ素子を形成し
た。最後に、上部電極としてビット線を形成し、図１８
に示すようなスイッチ素子を持たない単一磁気メモリを
作製した。
【０１５５】作製した磁気メモリに対し、ワード線とビ
ット線に電流を流して磁界を発生させ、ＭＲ素子の自由
磁性層（本実施例における、Ni-Fe(5)）の磁化方向を反
転させて情報「０」を記録した。また、次に、ワード線
とビット線に対して先程とは逆方向の電流を流して磁界
を発生させ、自由磁性層を磁化反転させて情報「１」を
記録した。その後、それぞれの状態のＭＲ素子に対して
バイアス電圧を印加することでセンス電流を流し、情報
「０」と情報「１」の状態における素子電圧の差を測定
したところ、実施例、従来例ともに、同程度の出力差が
得られた。よって、実施例、従来例ともに、自由磁性層
を情報記録層とした磁気メモリとなっていることがわか
った。
【０１５６】次に、上記のＭＲ素子をＣＭＯＳ基板上に
配置し、図１５に示すような集積磁気メモリを作製し
た。素子配列は、１６×１６素子のメモリを１ブロック
として、合計８ブロックとした。ＭＲ素子の配置は、次
のように行った。まずＣＭＯＳ基板上に、スイッチ素子
としてＦＥＴをマトリックス状に配置し、ＣＭＰで表面
を平坦化した後、従来例および実施例のＭＲ素子を、Ｆ
ＥＴに対応してマトリックス状に配置した。それぞれの
素子サイズは0.1μｍ×0.15μｍとした。各ブロック中
１素子は、配線抵抗や素子最低抵抗、ＦＥＴ抵抗などを
キャンセルするためのダミー素子とした。なお、ワード
線、ビット線などは全てCuを用いた。磁気メモリ形成
後、水素シンター処理を400℃にて行った。
【０１５７】このように作製した磁気メモリに対し、ワ
ード線とビット線の合成磁界により、各ブロックそれぞ
れ８素子の自由磁性層の磁化反転を同時に行い、信号を
記録させた。次に、ＦＥＴのゲートを、それぞれのブロ
ックに付き１素子づつONし、素子にセンス電流を流し
た。このとき、各ブロック内でのビット線、素子および
ＦＥＴに発生する電圧とダミー電圧とをコンパレータに
より比較して、それぞれの素子の出力を読みとった。
【０１５８】結果、実施例c02〜c07のＭＲ素子を用いた
ＭＲＡＭでは、単一磁気メモリの場合と同様に良好な素
子出力が得られたが、従来例c01のＭＲ素子を用いたＭ
ＲＡＭでは、全く素子出力が得られなかった。このこと
から、従来例c01のＭＲ素子は400℃の熱処理に耐えられ
ないのに対し、実施例c02〜c07のＭＲ素子は、400℃の
熱処理に対しても十分な耐熱性を持っていることがわか
る。
【０１５９】よって、本発明の磁気メモリは、優れた耐
熱性を有しているといえる。
【０１６０】
【発明の効果】以上のように本発明によれば、固定磁性
層が、非磁性膜と、非磁性膜を介して互いに強磁性的に
結合している磁性膜との積層構造を含むことで、耐熱性
に優れた、出力の安定したＭＲ素子を得ることができ
る。また、上記ＭＲ素子を用いることで、耐熱性に優れ
た磁気ヘッドおよび磁気メモリ、ならびに磁気記録装置
を得ることができる。
【図面の簡単な説明】
【図１】 本発明におけるＭＲ素子の一例を表す断面図
【図２】 本発明におけるＭＲ素子の一例を表す断面図
【図３】 本発明におけるＭＲ素子の一例を表す断面図
【図４】 本発明におけるＭＲ素子の一例を表す断面図
【図５】 本発明におけるＭＲ素子と、従来の構造を含
むＭＲ素子とにおける熱処理前後の磁化方向の変化例を
説明するための模式図
【図６】 電極をさらに配置した本発明における磁気抵
抗効果素子の例を示す断面図
【図７】 本発明における磁気ヘッドの例を示す模式図
【図８】 本発明における磁気ヘッドの構造例を示す断
面図
【図９】 本発明における磁気ヘッドの記録再生方法の
例を示す模式図
【図１０】 本発明における磁気ヘッドの構造例を示す
断面図
【図１１】 本発明における磁気ヘッドの例を示す断面
図
【図１２】 本発明における磁気ヘッドの構造例を示す
断面図
【図１３】 本発明における磁気ヘッドの構造例を示す
断面図
【図１４】 本発明における磁気記録装置の例を示す模
式図
【図１５】 本発明における磁気メモリの例を示す模式
図
【図１６】 本発明における磁気メモリの動作の基本例
を示す模式図
【図１７】 本発明における磁気メモリの動作の基本例
を示す模式図
【図１８】 本発明における磁気メモリの動作の基本例
を示す模式図
【図１９】 磁性膜間の強磁性的な結合を確認するため
に測定したＭ−Ｈ曲線を説明するための模式図である
【図２０】 交換バイアス磁界（Ｈex）を説明するため
の模式図である
【図２１】 実施例により測定した、従来および本発明
におけるＭＲ素子の熱処理後のＭＲ曲線を示す図である
【符号の説明】
１、１ａ 固定磁性層 ２、２０４ 自由磁性層 ３、３ａ 非磁性層 ４、４ａ 反強磁性層 １１ 磁性層 １０１、１０２、１０１ａ、１０２ａ、２０５、２０
６、２０９、２１０ 磁性膜 １１０、１１０ａ 非磁性膜 １１１ 積層非磁性膜 ２０１、２０２、２０３、２０７、２０８ 磁化方向 ５０１ 層間絶縁膜 ５０２ 上部電極 ５０３ 下部電極 ５０４ 基板 ５０５、５１１、５２１、５４２、５６１、６０１、６
０１ａ、７０１ ＭＲ素子 ５１２、５２４、５３４、５５６ 上部シールド ５１３、５２５、５４０ 下部シールド ５１４、５３３、５５４ 上部記録コア ５１５、５３２ コイル ５１６、５２７、５６７ リード部 ５１７ シールドギャップ ５１８、５２６、５６８ ハードバイアス部 ５２２ 上部シールドギャップ ５２３ 下部シールドギャップ ５２８、５５５ トラック幅 ５２９ シールド間距離 ５３１、５５２ 記録ヘッド部 ５３５、５５３ 記録ギャップ ５３６、５７３ 磁気記録媒体 ５３７ 記録磁化部 ５３８ 磁束 ５３９、５５１ 再生ヘッド部 ５４１、５６６ 再生ギャップ ５６２ 絶縁層部 ５６３ 上部ヨーク ５６４ 下部ヨーク ５６５ ギャップ ５６９ ＭＲ幅 ５７０ ＭＲ高さ ５７１ 磁気ヘッド ５７２ 駆動部 ５７４ 信号処理部 ５７５ 磁気記録装置 ６０２、７０３ ビット線 ６０３、７０４ ワード線 ７０５ スイッチ素子 ７０６ 非線形素子 ８０１ 固定磁性層の磁化方向 ８０２ 自由磁性層の磁化方向
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｆ 10/32 Ｇ０１Ｒ 33/06 Ｒ Ｈ０１Ｌ 27/105 Ｈ０１Ｌ 27/10 ４４７ (72)発明者 小田川 明弘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 川島 良男 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 里見 三男 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2G017 AA10 AD55 5D034 BA02 BA04 CA00 5E049 AC05 BA06 BA12 DB12 5F083 FZ10 GA27 JA02 JA36 JA37 JA38 JA39 JA40 PR40 ZA28

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 非磁性層を介して、固定磁性層と、前記
    固定磁性層よりも磁化方向が相対的に回転しやすい自由
    磁性層とが積層された多層構造を含み、双方の前記磁性
    層が持つ磁化方向の相対角度により抵抗値が異なる磁気
    抵抗効果素子であって、前記固定磁性層が、非磁性膜
    と、前記非磁性膜を狭持する一対の磁性膜とを含み、前
    記一対の磁性膜が、前記非磁性膜を介して互いに強磁性
    的に結合していることを特徴とする磁気抵抗効果素子。
  2. 【請求項２】 非磁性膜が、Ru、Ir、Re、Rh、Ptおよび
    Pdから選ばれる少なくとも１種の元素を含むことを特徴
    とする請求項１に記載の磁気抵抗効果素子。
  3. 【請求項３】 非磁性膜が、組成の異なる複数の膜から
    なることを特徴とする請求項２に記載の磁気抵抗効果素
    子。
  4. 【請求項４】 非磁性膜が、Ru、Ir、ReおよびRhから選
    ばれるいずれかからなる第１の膜と、Ru、Ir、Re、Rh、
    PtおよびPdから選ばれる少なくとも１種の元素を含む第
    ２の膜とを含むことを特徴とする請求項３に記載の磁気
    抵抗効果素子。
  5. 【請求項５】 第１の膜がRuからなり、前記第１の膜の
    膜厚が、0.6nm以上1.0nm以下または1.8nm以上2.2nm以下
    であることを特徴とする請求項４に記載の磁気抵抗効果
    素子。
  6. 【請求項６】 第１の膜がIrからなり、前記第１の膜の
    膜厚が、0.2nm以上0.6nm以下であることを特徴とする請
    求項４に記載の磁気抵抗効果素子。
  7. 【請求項７】 第１の膜がReからなり、前記第１の膜の
    膜厚が、0.6nm以上1.0nm以下であることを特徴とする請
    求項４に記載の磁気抵抗効果素子。
  8. 【請求項８】 第１の膜がRhからなり、前記第１の膜の
    膜厚が、0.4nm以上1.0nm以下であることを特徴とする請
    求項４に記載の磁気抵抗効果素子。
  9. 【請求項９】 非磁性膜の膜厚が、3nm以下であること
    を特徴とする請求項１〜８のいずれか一項に記載の磁気
    抵抗効果素子。
  10. 【請求項１０】 固定磁性層と磁気的に交換結合してい
    る反強磁性層をさらに含むことを特徴とする請求項１〜
    ９のいずれか一項に記載の磁気抵抗効果素子。
  11. 【請求項１１】 反強磁性層が、Mn合金を含むことを特
    徴とする請求項１０に記載の磁気抵抗効果素子。
  12. 【請求項１２】 Mn合金が、式A-Mnで示される組成を有
    することを特徴とする請求項１１に記載の磁気抵抗効果
    素子。ただし、Aは、Pt、Ni、Pd、Cr、Rh、Re、Ir、Ru
    およびFeから選ばれる少なくとも１種の元素である。
  13. 【請求項１３】 非磁性層が、導電性材料からなること
    を特徴とする請求項１〜１２のいずれか一項に記載の磁
    気抵抗効果素子。
  14. 【請求項１４】 導電性材料が、Cu、Ag、AuおよびCrか
    ら選ばれる少なくとも１種の元素を含むことを特徴とす
    る請求項１３に記載の磁気抵抗効果素子。
  15. 【請求項１５】 非磁性層が、絶縁性材料からなること
    を特徴とする請求項１〜１２のいずれか一項に記載の磁
    気抵抗効果素子。
  16. 【請求項１６】 絶縁性材料が、Alの酸化物、窒化物ま
    たは酸窒化物を含むことを特徴とする請求項１５に記載
    の磁気抵抗効果素子。
  17. 【請求項１７】 請求項１〜１６のいずれか一項に記載
    の磁気抵抗効果素子と、前記磁気抵抗効果素子により検
    知すべき磁界以外の磁界の、前記素子への導入を制限す
    るシールドとを備えたことを特徴とする磁気ヘッド。
  18. 【請求項１８】 請求項１〜１６のいずれか一項に記載
    の磁気抵抗効果素子と、前記磁気抵抗効果素子に検知す
    べき磁界を導入するヨ−クとを備えたことを特徴とする
    磁気ヘッド。
  19. 【請求項１９】 請求項１〜１６のいずれか一項に記載
    の磁気抵抗効果素子と、前記磁気抵抗効果素子に情報を
    記録するための情報記録用導体線と、前記情報を読み出
    すための情報読出用導体線とを備えたことを特徴とする
    磁気メモリ。
  20. 【請求項２０】 請求項１７または１８に記載の磁気ヘ
    ッドを備えたことを特徴とする磁気記録装置。
JP2002119829A 2002-04-22 2002-04-22 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置 Withdrawn JP2003318461A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002119829A JP2003318461A (ja) 2002-04-22 2002-04-22 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002119829A JP2003318461A (ja) 2002-04-22 2002-04-22 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置

Publications (1)

Publication Number Publication Date
JP2003318461A true JP2003318461A (ja) 2003-11-07

Family

ID=29536262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002119829A Withdrawn JP2003318461A (ja) 2002-04-22 2002-04-22 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置

Country Status (1)

Country Link
JP (1) JP2003318461A (ja)

Cited By (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012503882A (ja) * 2008-09-24 2012-02-09 クゥアルコム・インコーポレイテッド メモリ・デバイスの自由層のスピン・ポンピング誘起減衰を低減すること
JP2012169626A (ja) * 2011-02-11 2012-09-06 Headway Technologies Inc Ｔｍｒデバイスおよびその製造方法
JP2012531747A (ja) * 2009-06-24 2012-12-10 ニューヨーク ユニヴァーシティー 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
JP2013058768A (ja) * 2004-06-30 2013-03-28 Headway Technologies Inc 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10366775B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Memory device using levels of dynamic redundancy registers for writing a data word that failed a write operation
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10761150B2 (en) 2016-10-25 2020-09-01 Tdk Corporation Magnetic field detection device
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods

Cited By (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9449668B2 (en) 2003-08-19 2016-09-20 New York University Current induced spin-momentum transfer stack with dual insulating layers
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US8760915B2 (en) 2003-08-19 2014-06-24 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US9236103B2 (en) 2003-08-19 2016-01-12 New York University Bipolar spin-transfer switching
JP2013058768A (ja) * 2004-06-30 2013-03-28 Headway Technologies Inc 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
JP2012503882A (ja) * 2008-09-24 2012-02-09 クゥアルコム・インコーポレイテッド メモリ・デバイスの自由層のスピン・ポンピング誘起減衰を低減すること
US9929211B2 (en) 2008-09-24 2018-03-27 Qualcomm Incorporated Reducing spin pumping induced damping of a free layer of a memory device
JP2012531747A (ja) * 2009-06-24 2012-12-10 ニューヨーク ユニヴァーシティー 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
JP2012169626A (ja) * 2011-02-11 2012-09-06 Headway Technologies Inc Ｔｍｒデバイスおよびその製造方法
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9773837B2 (en) 2013-06-17 2017-09-26 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9406876B2 (en) 2014-07-25 2016-08-02 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US10615335B2 (en) 2015-04-21 2020-04-07 Spin Memory, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10734574B2 (en) 2015-04-21 2020-08-04 Spin Memory, Inc. Method of manufacturing high annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US10147872B2 (en) 2015-04-21 2018-12-04 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US10026892B2 (en) 2015-06-16 2018-07-17 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US10553787B2 (en) 2015-06-16 2020-02-04 Spin Memory, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10777736B2 (en) 2015-07-30 2020-09-15 Spin Memory, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10347314B2 (en) 2015-08-14 2019-07-09 Spin Memory, Inc. Method and apparatus for bipolar memory write-verify
US10643680B2 (en) 2016-01-28 2020-05-05 Spin Memory, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10381553B2 (en) 2016-01-28 2019-08-13 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10366775B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Memory device using levels of dynamic redundancy registers for writing a data word that failed a write operation
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10424393B2 (en) 2016-09-27 2019-09-24 Spin Memory, Inc. Method of reading data from a memory device using multiple levels of dynamic redundancy registers
US10761150B2 (en) 2016-10-25 2020-09-01 Tdk Corporation Magnetic field detection device
US10782362B2 (en) 2016-10-25 2020-09-22 Tdk Corporation Magnetic field detection device
US11808825B2 (en) 2016-10-25 2023-11-07 Tdk Corporation Magnetic field detection device
US11333717B2 (en) 2016-10-25 2022-05-17 Tdk Corporation Magnetic field detection device
US11355699B2 (en) 2017-02-28 2022-06-07 Integrated Silicon Solution, (Cayman) Inc. Precessional spin current structure for MRAM
US11271149B2 (en) 2017-02-28 2022-03-08 Integrated Silicon Solution, (Cayman) Inc. Precessional spin current structure with nonmagnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US10615337B2 (en) 2018-05-30 2020-04-07 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Similar Documents

Publication Publication Date Title
JP2003318461A (ja) 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置
JP3954573B2 (ja) 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置
US6631055B2 (en) Tunnel valve flux guide structure formed by oxidation of pinned layer
US6767655B2 (en) Magneto-resistive element
JP3660927B2 (ja) 磁気抵抗効果素子とこれを用いた磁気抵抗効果型磁気ヘッド、磁気記録装置および磁気抵抗効果型メモリー装置
US6839273B2 (en) Magnetic switching device and magnetic memory using the same
JP2771128B2 (ja) 磁気抵抗効果素子、これを用いた磁気抵抗効果型ヘッド、メモリー素子、及び増幅素子
US7855860B2 (en) Magnetoresistance element magnetic random access memory, magnetic head and magnetic storage device
US20060002185A1 (en) Magnetic cell and magnetic memory
JPH11134620A (ja) 強磁性トンネル接合素子センサ及びその製造方法
US6943041B2 (en) Magnetoresistive element and method for producing the same, as well as magnetic head, magnetic memory and magnetic recording device using the same
JP2003031867A (ja) 酸化物磁性層と金属磁性膜を積層した磁気抵抗効果素子
JP2000156531A (ja) 磁気素子、磁気メモリ装置、磁気抵抗効果ヘッド、磁気ヘッドジンバルアッセンブリ、及び磁気記録システム
JP3473016B2 (ja) 強磁性トンネル接合素子と磁気ヘッドと磁気メモリ
JP2003304012A (ja) トンネル磁気抵抗効果素子
JP4387955B2 (ja) 磁気抵抗効果素子
JP2008091551A (ja) 磁気抵抗効果素子、磁気記憶装置、および磁気メモリ装置
JP2003318462A (ja) 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリ
JP2004047583A (ja) 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置
JP2002124716A (ja) 磁気抵抗素子及び該素子を用いたメモリ素子
JP2002299725A (ja) 磁気抵抗デバイス
JP2004200459A (ja) トンネル磁気抵抗効果素子、磁気ヘッド、磁気記録装置、磁気メモリー
JP2003031869A (ja) 磁気抵抗効果素子、磁気ヘッド、磁気メモリ
JP2004079936A (ja) 強磁性トンネル接合を有する積層膜、その製造方法、磁気センサ、磁気記録装置、及び、磁気メモリ装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050705