JP2017510995A - マルチステップ磁気トンネル接合（ｍｔｊ）エッチングのための置換導電性ハードマスク - Google Patents

マルチステップ磁気トンネル接合（ｍｔｊ）エッチングのための置換導電性ハードマスク Download PDF

Info

Publication number
JP2017510995A
JP2017510995A JP2016559576A JP2016559576A JP2017510995A JP 2017510995 A JP2017510995 A JP 2017510995A JP 2016559576 A JP2016559576 A JP 2016559576A JP 2016559576 A JP2016559576 A JP 2016559576A JP 2017510995 A JP2017510995 A JP 2017510995A
Authority
JP
Japan
Prior art keywords
mtj
layer
hard mask
spacer
conductive hard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016559576A
Other languages
English (en)
Inventor
ユ・ル
チャンド・パク
ウェイ−チュアン・チェン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2017510995A publication Critical patent/JP2017510995A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

磁気トンネル接合（ＭＴＪ）装置を製作するためのマルチステップエッチング技法は、第１のエッチングステップの間に第１の電極をエッチングするためにＭＴＪ装置の第１の電極に第１の導電性ハードマスクを形成するステップを含む。この方法は、第２のエッチングステップの間にＭＴＪ装置の磁性層をエッチングするために第１の導電性ハードマスクに第２の導電性ハードマスクを形成するステップをさらに含む。スペーサ層が、第１の導電性ハードマスクの側壁に共形に堆積される。第２の導電性ハードマスクは、第１の導電性ハードマスク上に堆積され、第１の導電性ハードマスクの側壁のスペーサ層に位置合わせされる。

Description

本開示は、一般に、磁気トンネル接合（ＭＴＪ）デバイスに関する。より詳細には、本開示は、磁気ランダムアクセスメモリ（ＭＲＡＭ）デバイスの高密度アレイを製作することに関する。
従来のランダムアクセスメモリ（ＲＡＭ）チップ技術と異なり、磁気ＲＡＭ（ＭＲＡＭ）では、データは記憶要素の磁化によって記憶される。記憶要素の基本構造は、薄いトンネリング障壁によって分離された金属強磁性層からなる。一般に、障壁の真下の強磁性層（たとえば、ピンド層）は、特定の方向に固定されている磁化を有する。トンネリング障壁の上の強磁性の磁性層（たとえば、自由層）は、「１」または「０」のいずれかを示すように変更され得る磁化方向を有する。たとえば、自由層磁化が固定層磁化と逆平行であるとき、「１」を表すことができる。加えて、自由層磁化が固定層磁化と平行であるとき、「０」を表すことができ、またはその逆も同様である。固定層、トンネリング層、および自由層を有する１つのそのようなデバイスは、磁気トンネル接合（ＭＴＪ）である。ＭＴＪの電気抵抗は、自由層磁化と固定層磁化とが、互いに平行であるかまたは逆平行であるかに依存する。ＭＲＡＭなどのメモリデバイスは、個別にアドレス指定可能なＭＴＪのアレイから構築される。
データを従来のＭＲＡＭに書き込むために、臨界スイッチング電流を超える書込み電流が、ＭＴＪを通して印加される。臨界スイッチング電流を超える書込み電流の印加は、自由層の磁化方向を変える。書込み電流が第１の方向に流れると、ＭＴＪは、第１の状態になるかまたは第１の状態にとどまることができ、第１の状態では、自由層磁化方向と固定層磁化方向とは平行方位に位置合わせされる。書込み電流が、第１の方向と反対の第２の方向に流れると、ＭＴＪは、第２の状態になるかまたは第２の状態にとどまることができ、第２の状態では、自由層磁化と固定層磁化とは逆平行方位にある。
従来のＭＲＡＭでデータを読み出すために、読出し電流は、ＭＴＪにデータを書き込むために使用される同じ電流経路を介してＭＴＪを通って流れることができる。ＭＴＪの自由層および固定層の磁化が互いに平行に向けられる場合、ＭＴＪは平行抵抗を示す。平行抵抗は、自由層および固定層の磁化が逆平行方位にある場合にＭＴＪが示すことになる抵抗（逆平行）と異なる。従来のＭＲＡＭでは、２つの別個の状態は、ＭＲＡＭのビットセルにおけるＭＴＪのこれらの２つの異なる抵抗によって規定される。２つの異なる抵抗は、論理「０」と論理「１」値のどちらがＭＴＪによって記憶されているかを示す。
ＭＲＡＭは、磁気要素を使用する不揮発性メモリ技術である。たとえば、スピントランスファトルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）は、電子が薄膜（スピンフィルタ）を通り抜けるときスピン偏極の状態になる電子を使用する。ＳＴＴ−ＭＲＡＭは、スピントランスファトルクＲＡＭ（ＳＴＴ−ＲＡＭ）、スピントルクトランスファ磁化スイッチングＲＡＭ（スピンＲＡＭ）、およびスピン運動量トランスファ（ＳＭＴ−ＲＡＭ）としても知られている。
磁気ランダムアクセスメモリのビットセルは、メモリエレメント（たとえば、ＭＲＡＭの場合のＭＴＪ）のパターンを含む１つまたは複数のアレイに配列させることができる。スピントランスファトルク磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）は、不揮発性という利点を有する新たに出現した不揮発性メモリである。特に、ＳＴＴ−ＭＲＡＭは、オフチップダイナミックランダムアクセスメモリ（ＤＲＡＭ）よりも高速で動作する。加えて、ＳＴＴ−ＭＲＡＭは、埋込みスタティックランダムアクセスメモリ（ｅＳＲＡＭ）よりも小さいチップサイズ、無制限の読出し／書込み耐久性、および低いアレイ漏洩電流を有する。
本開示の一態様による磁気トンネル接合（ＭＴＪ）装置を製作する方法は、第１の導電性ハードマスク、第１の電極層、およびＭＴＪの磁性層に第１のスペーサ層を共形に堆積させるステップを含む。第１のスペーサ層の第１の部分が第１の導電性ハードマスクの側壁に堆積され、スペーサ層の第２の部分が第１の導電性ハードマスクの表面に堆積される。この方法は、第１のスペーサ層の第２の部分を選択的に除去して、誘電体層内に凹部を作り出すステップであり、凹部が第１のスペーサ層の第１の部分に位置合わせされる、ステップをさらに含む。本開示のこの態様によれば、この方法は、凹部を導電性材料で充填して、第１のスペーサ層の第１の部分および第１の導電性ハードマスクに第２の導電性ハードマスクを形成するステップをさらに含む。
本開示の一態様によるＭＴＪ装置は、第２の電極層上の第１の導電性ハードマスクを含む。第２の電極層は、ＭＴＪ層のスタック上にあり、ＭＴＪ層のスタックに電気的に結合される。ＭＴＪ装置は、第１の導電性ハードマスクの側壁、第２の電極層の側壁、およびＭＴＪ層のスタックの表面上の第１のスペーサを含む。本開示のこの態様によれば、ＭＴＪ装置は、第１のスペーサの側壁に位置合わせされた第２の導電性ハードマスクをさらに含む。第２の導電性ハードマスクは、第１の導電性ハードマスクおよび第１のスペーサ上にある。
本開示の別の態様によるＭＴＪ装置は、ＭＴＪ層のスタックに結合される第１の電極層をマスクし、第１の電極層への導電性経路を設けるための第１の手段を含む。第１のマスクする手段は第１の電極層に当接する。ＭＴＪ装置は、第１の手段の側壁を保護するための手段をさらに含む。保護する手段は、第１の手段の側壁、第１の電極層の側壁、およびＭＴＪ層のスタックの表面に当接する。本開示のこの態様によれば、ＭＴＪ装置は、ＭＴＪ磁性層のスタックをマスクし、第１の導電性経路に電気的に結合させるための第２の手段をさらに含む。第２の手段は、第１の手段の側壁に位置合わせされ、第１の手段の表面に当接する。
これは、以下の詳細な説明が一層よく理解され得るように本開示の特徴および技術的利点をかなり大まかに概説した。本開示の追加の特徴および利点について以下で説明する。本開示が、本開示と同じ目的を果たすための他の構造を変更または設計するための基礎として容易に利用され得ることを、当業者は諒解されたい。そのような均等な構成が、添付の特許請求の範囲に記載される本開示の教示から逸脱しないことも、当業者には理解されたい。本開示の構成と動作の方法の両方に関して、本開示の特徴であると考えられる新規の特徴が、さらなる目的および利点とともに、添付の図に関連して考慮されるとき以下の説明から一層よく理解されるであろう。しかしながら、図の各々は、例証および説明のみの目的で提供され、本開示の限界を定めるものではないことを明確に理解されるべきである。
本開示のより完全な理解のために、添付図面に関連して行われる以下の説明が次に参照される。
アクセストランジスタに接続された磁気トンネル接合（ＭＴＪ）デバイスの図である。 ＭＴＪを含む従来の磁気ランダムアクセスメモリ（ＭＲＡＭ）セルの概念図である。 プロセスに関連する損傷を受けやすいＭＴＪスタックの一部分を示す、従来のＭＴＪスタックの概略断面図である。 プロセスに関連する損傷からＭＴＪスタックを保護するための現在知られている２ステップエッチング技法を示す、部分的に製作されたＭＴＪ構造の概略断面図である。 プロセスに関連する損傷からＭＴＪスタックを保護するための現在知られている２ステップエッチング技法を示す、部分的に製作されたＭＴＪ構造の概略断面図である。 本開示の態様による製作中のＭＴＪ構造の概略断面図である。 本開示の態様による製作中のＭＴＪ構造の概略断面図である。 本開示の態様による製作中のＭＴＪ構造の概略断面図である。 本開示の態様による製作中のＭＴＪ構造の概略断面図である。 本開示の態様による製作中のＭＴＪ構造の概略断面図である。 本開示の態様による製作中のＭＴＪ構造の概略断面図である。 本開示の態様による製作中のＭＴＪ構造の概略断面図である。 本開示の態様による製作中のＭＴＪ構造の概略断面図である。 本開示の態様による製作中のＭＴＪ構造の概略断面図である。 本開示の態様による製作中のＭＴＪ構造の概略断面図である。 本開示の態様によるＭＴＪ構造を構築する例示的な方法を示すプロセス流れ図である。 本開示の構成を有利に利用することができる例示的なワイヤレス通信システムを示すブロック図である。 １つの構成による半導体構成要素の回路、レイアウト、および論理設計で使用される設計ワークステーションを示すブロック図である。
添付図面に関連して以下に記載する詳細な説明は、様々な構成の説明として意図され、本明細書で説明する概念を実践することができる唯一の構成を表すようには意図されていない。詳細な説明は、様々な概念の徹底的な理解を提供する目的で特定の詳細を含む。しかしながら、これらの概念は、これらの特定の詳細なしに実践することができることが当業者には明らかであろう。いくつかの場合には、そのような概念を不明瞭にしないようにするために、よく知られている構造および構成要素はブロック図の形態で示される。本明細書で説明するとき、「および／または」という用語の使用は、「包含的論理和」を表すように意図され、「または」という用語の使用は、「排他的論理和」を表すように意図される。
ＭＲＡＭなどのメモリデバイスは、個別にアドレス指定可能な磁気トンネル接合（ＭＴＪ）のアレイから構築される。ＭＴＪスタックは、自由層、固定層、およびそれらの間のトンネル障壁層、ならびに１つまたは複数の強磁性層を含むことができる。ＭＴＪスタックは、エッチング副産物の再堆積に起因してエッチングプロセス中に損傷を受けやすい。たとえば、フォトレジストの除去は、酸素灰化などのプロセスを含むことがある。酸素灰化は、フォトレジスト除去プロセスの間にハードマスク層（たとえば、電極層）に損傷を引き起こすことがある。酸素灰化は、ＭＴＪスタックの自由層の側壁の上部部分に損傷を引き起こすこともある。エッチングプロセスは、ＭＴＪスタック３００のハードマスク層のエッチングからスタックの固定層（たとえば、ピンド）のエッチングまで進む。エッチングプロセスがＭＴＪスタックを通って進行するとき、損傷が自由層３１４の側壁３２２に引き起こされることがある。エッチングプロセスがさらに進むとき、トンネリング障壁層の側壁の上部部分および下部部分が損傷されることもある。
エッチングプロセスの不揮発性副産物が、さらに、メモリデバイスのＭＴＪの側壁のまわりに再堆積膜として定着することがある。再堆積膜は、側壁に沿った漏洩経路として働き、それによって、ＭＴＪの磁気抵抗（ＭＲ）比を減少させることがある。そのようなプロセスに関連する損傷は、著しく低い歩留りをもたらすことがある。既存の技法は、少なくともすべてのこれらプロセスに関連する損傷からＭＴＪを保護する効果的な解決策を与えていない。
本開示の一態様による２ステップＭＴＪエッチングプロセスを実施する方法を説明する。本開示のこの態様では、スペーサが、第２のエッチングステップの間保護される。
図１は、アクセストランジスタ１０４に結合された磁気トンネル接合（ＭＴＪ）１０２を含むメモリセル１００を示す。ＭＴＪ１０２の自由層１１０は、ビット線１１２に結合される。アクセストランジスタ１０４は、ＭＴＪ１０２の固定層１０６と固定電位ノード１２２との間に結合される。トンネル障壁層１１４は、固定層１０６と自由層１１０との間に結合される。アクセストランジスタ１０４は、ワード線１１８に結合されたゲート１１６を含む。
合成反強磁性材料を使用して、固定層１０６および自由層１１０を形成することができる。たとえば、固定層１０６は、コバルト−鉄−ホウ素（ＣｏＦｅＢ）層、ルテニウム（Ｒｕ）層、およびコバルト−鉄（ＣｏＦｅ）層を含む多数の材料層を含むことができる。加えて、自由層１１０は、ＣｏＦｅＢなどの反強磁性材料とすることができ、トンネル障壁層１１４は、酸化マグネシウム（ＭｇＯ）とすることができる。
図２は、従来のＳＴＴ−ＭＲＡＭビットセル２００を示す。ＳＴＴ−ＭＲＡＭビットセル２００は、磁気トンネル接合（ＭＴＪ）記憶要素２０５、トランジスタ２０１、ビット線２０２、およびワード線２０３を含む。ＭＴＪ記憶要素は、たとえば、薄い非磁性絶縁層（トンネリング障壁）によって分離された、各々が磁場または磁気分極を保持できる少なくとも２つの強磁性層（ピンド層および自由層）から形成される。２つの強磁性層からの電子は、強磁性層に印加されたバイアス電圧下でのトンネル効果のためにトンネリング障壁に入り込むことができる。自由層の磁気分極は、ピンド層および自由層の極性が実質的に向きを平行に調整されるかまたは逆となるように逆転させることができる。ＭＴＪを通る電気経路の抵抗は、ピンド層および自由層の磁気分極の配向に応じて変化する。抵抗の変化を使用して、ビットセル２００をプログラムし読み出すことができる。ＳＴＴ−ＭＲＡＭビットセル２００は、ソース線２０４、センス増幅器２０８、読出し／書込み回路２０６、およびビット線基準２０７をさらに含む。
図３に示すように、従来のＭＴＪ記憶要素は、一般に、半導体基板（たとえば、Ｓｉの）などの電極３０２（たとえば、下部電極）上に形成される。１つまたは複数のシード層（図示せず）を電極３０２上に形成することができる。一般に、反強磁性（ＡＦＭ）層３０４が、最初に、電極３０２上に形成され、次いで、第１の強磁性層がＡＦＭ層３０４上に形成される。第１の強磁性層は、固定磁化を伴って「ピン留め」されて、ピンド層を形成する。ピンド層は、第１のピンド層３０６（たとえば、下部ピンド層）、一般にルテニウム（Ｒｕ）などの非磁性金属から形成される結合層３０８、および第２のピンド層３１０（たとえば、上部ピンド層）などの１つまたは複数の層を含むことができる。絶縁体（たとえば、金属酸化物）を含むトンネリング障壁層３１２が、第２のピンド層３１０上に形成される。第２の強磁性層の自由層３１４が、トンネリング障壁層３１２の直上に直接形成される。ハードマスク層３１６（たとえば、タンタルの上部電極）が、自由層３１４上に形成される。
このプロセスにおいて、ＭＴＪスタック３００は、真空中で磁気アニーリングプロセスにさらされる。次いで、パターンが、リソグラフィ技法を使用してＭＴＪスタックに付けられる。フォトレジスト（図３には図示せず）が、ハードマスク層３１６上に形成される。パターン化されたセルサイズは、最終サイズよりも大きくすることができる。前述の層の各々は、１つまたは複数の層または薄膜を含むことができる。
次に、ＭＴＪスタック３００は、反応性イオンエッチングなどのエッチングプロセスを使用してエッチングされる。エッチングプロセスは、フォトレジストのサイズをトリミングすること、ハードマスク層３１６をパターン化すること、フォトレジストを除去すること、自由層３１４をエッチングすること、トンネリング障壁層３１２をエッチングすること、第１のピンド層３０６、結合層３０８、および第２のピンド層３１０をエッチングすること、およびＡＦＭ層３０４をエッチングすることを含む。次に、パッシベーション層が、ＭＴＪ記憶要素および層間誘電体（ＩＬＤ）絶縁体層３１８を保護するために堆積される。組合せスタックが、ＭＴＪを保護し、ＭＴＪとＩＬＤとの間の接着を促進するために低い堆積温度とともに指定され得る。最後に、平坦化およびメタライゼーションが実行される。
ＭＴＪ積層３００は、エッチングの副産物の再堆積に起因してエッチングプロセス中に損傷を受けやすい。たとえば、フォトレジストの除去は、酸素灰化などのプロセスを含むことがある。酸素灰化は、フォトレジスト除去プロセス中にハードマスク層３１６に損傷を引き起こすことがある。酸素灰化は、さらに、自由層３１４の側壁の上部部分３２０に損傷を引き起こすことがある。上述のように、エッチングプロセスは、ＭＴＪスタック３００の上部のハードマスク層３１６のエッチングからスタックの下部のピンド層のエッチングの方に進む。エッチングプロセスがＭＴＪスタックの下の方により深く進行するにつれて、損傷が、自由層３１４の側壁３２２に引き起こされることがある。エッチングプロセスがスタックの下の方にさらに進むにつれて、トンネリング障壁層３１２の側壁の上部部分３２４および下部部分３２６が損傷されることもある。
エッチングプロセスの不揮発性副産物が、ＭＴＪデバイスの側壁のまわりに再堆積膜として定着することがある。再堆積膜は、側壁に沿った漏洩経路として働き、それによって、ＭＴＪの磁気抵抗（ＭＲ）比を減少させることがある。そのようなプロセスに関連する損傷は、著しく低い歩留りをもたらすことがある。既存の技法は、上述の少なくともすべてのこれらプロセスに関連する損傷からＭＴＪを保護する効果的な解決策を与えていない。
再堆積膜の有害な影響を低減するための１つの技法は、異なるイオン入射角での多数のステップによる浅い角度でのイオンビームエッチングである。浅い角度のステップは側壁再堆積を清浄にする。残念ながら、そのような方向性エッチング技法の使用は、現在の高密度のＭＴＪアレイではＭＴＪの高さ対空間比がＭＴＪ密度とともに増加するのでますます困難になる。
再堆積膜の有害な影響を低減するための第２の技法は、側壁再堆積を低減するためのエッチング最適化に依拠する単一ステップエッチングである。エッチング最適化は、ＭＴＪ材料、サイズ、および間隔に敏感である。最終のエッチングプロファイルは、一般に、側壁再堆積を低減するためにテーパ化される。テーパ化エッチングプロファイルは、高密度ＭＴＪアレイにおけるＭＴＪ密度の低減をもたらすことがある。
再堆積膜の有害な影響およびプラズマ損傷の有害な影響を低減するための第３の技法は、２ステップエッチングであり、第１のステップは、単に、トンネル障壁に至るまでエッチングする。次いで、ＭＴＪの側壁は、誘電体材料でカプセル化される。第２のリソグラフィレベルまたはスペーサマスキングプロセスのいずれかにより、ＭＴＪに重なるエッチングマスクが、第１のエッチングステップの後、形成される。次いで、このエッチングマスクを使用して、残りのＭＴＪスタック材料をエッチングする。この技法は、再堆積材料とエッチングの第２の部分のためのプラズマとを、活性磁性層およびトンネル障壁領域から物理的に分離する。
再堆積膜およびプラズマ損傷の有害な影響を低減しようとする、ＭＴＪのエッチングのための現在知られている２ステップ技法の一例について、図４Ａおよび図４Ｂを参照しながら説明する。図４Ａは、第１のエッチングステップの後のＭＴＪ構造４００の層を示す。ＭＴＪ構造４００は、基板４０２、下部電極層４０４、磁性層４０６、上部電極４０８、スペーサ４１０、および導電性ハードマスク４１２を含む。この例では、第１のエッチングステップは、ＭＴＪの磁性層４０６で停止し、ＭＴＪの上部電極４０８および導電性ハードマスク４１２の側面のまわりにスペーサ４１０を形成する。
第２のエッチングステップは、基板４０２で停止し、ＭＴＪの磁性層４０６および下部電極層４０４の横方向寸法を規定する。残念ながら、高密度ＭＴＪアレイに第２のエッチングステップを実行するためのリソグラフィエッチング技法は、実施することが困難である。その上、第２のエッチングステップのためにリソグラフィエッチング技法を使用すると、製造プロセスに追加のマスクレベルおよび関連するコストが加わることがある。
スペーサ材料としてＳｉＮｘ（窒化ケイ素）またはＳｉＯｘ（酸化ケイ素）を使用するスペーサ画定エッチングプロセスが、半導体産業において実行されている。残念ながら、ＳｉＮｘおよびＳｉＯｘは、ＭＴＪの磁性層４０６および下部電極層４０４をエッチングするために使用されるエッチング剤およびプロセスに対する耐性が強力でない。したがって、図４Ｂに示すように、ＳｉＮｘまたはＳｉＯｘから製作されたスペーサ４１０は、スペーサ画定の第２のエッチングステップの間に著しく腐食される。スペーサ４１０の腐食により、テーパ化されたエッチングプロファイルがもたらされ、再堆積膜４１４がＭＴＪの下部電極層４０４、磁性層４０６、および／または導電性ハードマスク４１２に近づくようになる。したがって、再堆積膜４１４は、これらの層の間をさらに短絡させやすくし、ＭＴＪの電気抵抗特性に悪影響を及ぼすことがある。
本開示の一態様に従って第２のエッチングステップの間スペーサを保護するマルチステップＭＴＪエッチングプロセスを実施する方法が、図５Ａから図５Ｊで説明される。図５Ａは、本開示の一態様による第１のエッチングステップおよびスペーサ膜の堆積の後のＭＴＪ構造５００の層を示す。ＭＴＪ構造５００は、基板５０２と、ＭＴＪの基板５０２に堆積された第１の電極層５０４とを含む。ＭＴＪ構造５００は、第１の電極層５０４に堆積された磁性層５０６と、磁性層５０６に堆積された第２の電極層５０８と、第２の電極層５０８に堆積された第１の導電性ハードマスク５１２層と、第１の導電性ハードマスク５１２の上に堆積された第１のスペーサ層５１０とをさらに含む。
第１のエッチングステップは、第２の電極層５０８および第１の導電性ハードマスクの横方向寸法を画定する。第１のスペーサ層５１０は、第１のエッチングステップの後、堆積される。第１のスペーサ層５１０は、第１の導電性ハードマスク５１２、第２の電極層５０８、およびＭＴＪの磁性層５０６に堆積される。１つの構成では、第１の導電性ハードマスク５１２の側壁に当接する第１のスペーサ層５１０の第１の部分５２０は、第１の導電性ハードマスク５１２の上面に当接する第１のスペーサ層５１０の第２の部分５２２よりも薄い。これは、たとえばチャンバ圧力またはバイアス電力を変えることにより第１のスペーサ層５１０の堆積の間共形性のレベルを減少させることによって達成することができる。第１のスペーサ層５１０は、ＳｉＮｘとすることができる。第１のスペーサ層５１０の第１の部分５２０の厚さは、約１０〜５０ナノメートルとすることができ、第１のスペーサ層５１０の第２の部分５２２の厚さは、５０ナノメートルよりも大きくすることができる。第１のスペーサ層５１０の第２の部分５２２のより大きな厚さのため、たとえば、後続の平坦化プロセスのためのプロセスマージンを増加させることができる。
図５Ｂは、本開示の一態様による製作中のＭＴＪ構造５００をさらに示す概略断面図を示す。この構成では、第１の誘電体層５１４が、第１のスペーサ層５１０に堆積される。この例では、第１のスペーサ層５１０が第１の導電性ハードマスク５１２、第２の電極層５０８、およびＭＴＪの磁性層５０６に共形に堆積された後、第１の誘電体層５１４が第１のスペーサ層５１０に堆積される。
図５Ｃは、本開示の一態様による製作中のＭＴＪ構造５００をさらに示す概略断面図を示す。この構成では、第１の誘電体層５１４は、化学機械平坦化プロセスなどのよく知られた方法を使用して平坦化される。第１の誘電体層５１４の平坦化は、第１のスペーサ層５１０で停止し、第１のスペーサ層５１０の第２の部分５２２の表面と実質的に共平面である第１の誘電体層５１４の表面を形成する。
酸化物ディッシングを減少させるかまたはさらに最小にしながら第１のスペーサ層５１０などの窒化物層で停止する平坦化プロセスは、平坦化性能を改善するために選択的なスラリ、低減した力、および／またはより高い速度の使用を含むことができる。本開示の態様に従って第１の誘電体層５１４を平坦化するステップに適用して第１のスペーサ層５１０で停止することができる、平坦化性能を改善するための技法の例は、Ｗｉｔｈｅｒｓ等、「Ｗｉｄｅ ｍａｒｇｉｎ ＣＭＰ ｆｏｒ ＳＴＩ」、Ｓｏｌｉｄ Ｓｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ、００３８１１１Ｘ、１９９８年７月、４１巻、７号に記載されており、その本開示は、全体が参照により本明細書に明確に組み込まれる。
図５Ｄにおいて、第１のスペーサ層５１０の第２の部分５２２が選択的に除去される。このステップは、たとえば、よく知られているゲートスペーサプロセスにおけるＳｉＮｘの高度選択エッチングなどの現在知られているプロセスを使用して実行することができる。ＳｉＮｘの高度選択エッチングの例は、Ｓｕｎｇｈｏｏｎ Ｌｅｅ等、Ｊ Ｖａｃ Ｓｃｉ ＴＥｃｈ Ｂ ２０（１）、１３１〜７頁、２０１０年に記載されている。第１の誘電体層５１４の凹部５１６は、第１のスペーサ層５１０の第２の部分５２２を除去することによって形成される。凹部５１６は、第１のスペーサ層５１０の第１の部分５２０の外側垂直面に位置合わせされ、第１の導電性ハードマスク５１２および第２の電極層５０８と重なる。
本開示のこの態様では、第１の誘電体層５１４の材料は、第１の誘電体層５１４内に凹部５１６を形成するために第１のスペーサ層５１０材料を選択的に除去することができる性質を有するように選択される。１つの例では、第１の誘電体層５１４の材料はＳｉＯｘである。
図５Ｅは、本開示の一態様による製作中のＭＴＪ構造５００をさらに示す。この構成において、凹部５１６は、第２の導電性ハードマスク５１８で充填される。第２の導電性ハードマスク５１８による凹部５１６の充填は、第１のスペーサ層５１０の第２の部分５２２を除去した後、実行することができる。第２の導電性ハードマスクは、たとえば、タンタル、ハフニウム、または白金とすることができる。材料選択は、使用されることになるエッチング化学作用に基づく。材料は、エッチング化学物質に対してさらなる耐性があるように処置することができる。化学機械研磨（ＣＭＰ）などの一般的な平坦化プロセスにより、凹部５１６の外側の過剰材料が除去され、その結果、結果として生じる第２の導電性ハードマスク５１８は、さらに、第１のスペーサ層５１０の第１の部分５２０の外側範囲に位置合わせされる。
図５Ｆにおいて、凹部５１６が第２の導電性ハードマスク５１８で充填された後、第１の誘電体層５１４が除去される。第１の誘電体層５１４は、たとえば、プラズマエッチングで除去することができる。この構成において、第１の誘電体層５１４を除去すると、第１のスペーサ層５１０の第１の部分５２０に位置合わせされ、第１の導電性ハードマスク５１２および第２の電極層５０８と重なる第２の導電性ハードマスク５１８が残る。この段階で、第１のスペーサ層５１０の残りの部分は、第１の導電性ハードマスクおよび第２の電極層５０８の側壁に当接する第１の部分５２０を含む。第１のスペーサ層５１０の他の部分は、ＭＴＪの磁性層５０６に当接する第３の部分５２４を含み、ここで、磁性層５０６は、第２の導電性ハードマスク５１８が重なっていない。
図５Ｇにおいて、第１の誘電体層５１４が異方性エッチングにより除去された後、第１の誘電体層５１４の第３の部分５２４が除去される。１つの例では、第１の誘電体層は、ＳｉＮｘ材料である。第１のスペーサ層５１０の第３の部分５２４は、ＳｉＮｘ材料のプラズマエッチングで除去することができる。第２の導電性ハードマスク５１８は、第１のスペーサ層５１０の第１の部分５２０がこのステップの間に除去されないようにすることができる。
図５Ｈにおいて、第１のスペーサ層５１０の第３の部分５２４が除去された後、ＭＴＪの磁性層５０６が第２のエッチングステップの間にエッチングされる。このステップは、たとえば、反応性イオンエッチングまたはイオンビームエッチングによって実行することができる。ＭＴＪの磁性層５０６はこのエッチングステップの間第２の導電性ハードマスク５１８によってマスクされ、その結果、磁性層５０６の横方向の寸法は第２の導電性ハードマスク５１８の横方向の寸法と実質的に整合する。したがって、ＭＴＪの磁性層５０６は、第２の導電性ハードマスク５１８によって画定されたパターンでエッチングされる。本開示の一態様によれば、第２の導電性ハードマスク５１８の上面は、この第２のエッチングステップへのエッチング耐性を強化するように変更することができる。
図５Ｉにおいて、第２のスペーサ層５２６が、第２の導電性ハードマスク５１８、第１のスペーサ層５１０の第２の部分５２２、磁性層５０６、および第１の電極層５０４の上に共形に堆積される。ＭＴＪの磁性層５０６がエッチングされた後、第２のスペーサ層５２６を共形に堆積することができる。第２のスペーサ層５２６は、たとえば、ＳｉＮｘ材料とすることができる。第２のスペーサ層５２６と、第１のスペーサ層５１０の第２の部分とは、第２の電極層５０８、磁性層５０６、および第１の電極層５０４を再堆積膜、酸化、器具汚染などから保護する。
図５Ｊは、本開示の一態様による製作の後のＭＴＪ構造５００を示す概略断面図を示す。この構成において、第２のスペーサ層が共形に堆積された後、第２の誘電体層５２８が第２のスペーサ層の上に堆積される。第２の誘電体層５２８は、たとえば、ＳｉＯｘ材料とすることができる。次いで、第２の誘電体層５２８は、従来の化学機械平坦化プロセスを使用して平坦化することができる。第１の導電性ハードマスク５１２および第２の電極層５０８への導電性経路を設けるために、導電性相互接続部５３０が、第２の誘電体層５２８に形成され、第２の導電性ハードマスク５１８に結合され得る。導電性相互接続部は、たとえば、従来形成されているＣｕ相互接続部とすることができる。
図６は、本開示の一態様による磁気トンネル接合（ＭＴＪ）装置を製作する方法を示すプロセス流れ図である。以下の説明は、薄膜成長の実際の順番を必ずしも反映していないことに留意すべきである。方法６００は、ブロック６０２において、第１の導電性ハードマスク、上部電極、およびＭＴＪの磁性層に第１のスペーサ層を共形に堆積させるステップを含む。第１のスペーサ層の第１の部分が第１の導電性ハードマスクの側壁に堆積され、スペーサ層の第２の部分が第１の導電性ハードマスクの上面に堆積される。ブロック６０４において、この方法は、第１のスペーサ層の上に第１の誘電体層を堆積させるステップを含む。ブロック６０６において、この方法は、第１のスペーサ層の第２の部分に至るまで第１の誘電体層を平坦化するステップを含む。ブロック６０８において、スペーサ層の第２の部分を選択的に除去して、第１の誘電体層内に凹部を形成する。本開示の一態様によれば、凹部は、第１のスペーサ層の第１の部分に位置合わせされる。ブロック６１０において、凹部を導電性材料で充填して、第１のスペーサ層の第１の部分および第１の導電性ハードマスク上に第２の導電性ハードマスクを形成する。
本開示の別の態様によるＭＴＪ装置は、ＭＴＪ層のスタックに結合される上部電極をマスクし、上部電極への導電性経路を設けるための第１の手段を含む。上部電極をマスクし、導電性ハードマスクを設けるための第１の手段は、たとえば、図５Ａ〜図５Ｊに関して上述した第１の導電性ハードマスク５１２を含むことができる。本開示のこの態様によれば、装置は、第１の手段の側壁を保護するための手段をさらに含む。保護する手段は、たとえば、図５Ａ〜図５Ｊで説明した第１のスペーサ層５１０を含むことができる。本開示のこの態様によれば、装置は、ＭＴＪ磁性層のスタックをマスクし、第１の導電性経路に電気的に結合させるための第２の手段をさらに含む。ＭＴＪ磁性層のスタックをマスクし、第１の導電性経路に電気的に結合させるための第２の手段は、たとえば、図５Ｅ〜図５Ｊに存在する第２の導電性ハードマスク５１８を含むことができる。
別の構成では、前述の手段は、前述の手段によって詳述された機能を実行するように構成された任意の材料または任意の層とすることができる。特定の手段が記載されているが、開示した手段のすべてが、開示した構成を実践するために必要とされるとは限らないことを当業者は諒解するであろう。その上、いくつかのよく知られている手段は、本開示への焦点を維持するために説明されていない。
図７は、本開示の一態様を有利に利用することができる例示的なワイヤレス通信システム７００を示すブロック図である。例証のために、図７は、３つのリモートユニット７２０、７３０、および７５０と、２つの基地局７４０とを示す。ワイヤレス通信システムはさらに多くのリモートユニットおよび基地局を有することができることが認識されよう。リモートユニット７２０、７３０、および７５０は、開示したＭＴＪ装置を含むＩＣデバイス７２５Ａ、７２５Ｃ、および７２５Ｂを含む。基地局、スイッチングデバイス、およびネットワーク機器などの他のデバイスは、開示したＭＴＪ装置をさらに含むことができることを認識されよう。図７は、基地局７４０からリモートユニット７２０、７３０、および７５０への下りリンク信号７８０と、リモートユニット７２０、７３０、および７５０から基地局７４０への上りリンク信号７９０とを示す。
図７では、リモートユニット７２０は携帯電話として示され、リモートユニット７３０はポータブルコンピュータとして示され、リモートユニット７５０はワイヤレスローカルループシステムの固定ロケーションリモートユニットとして示されている。たとえば、リモートユニットは、モバイルフォン、携帯型パーソナル通信システム（ＰＣＳ）ユニット、パーソナルデータアシスタントなどのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メータ読取機器などの固定ロケーションデータユニット、またはデータもしくはコンピュータ命令を記憶するかまたは引き出す他のデバイス、あるいはそれらの組合せとすることができる。図７は本開示の教示によるリモートユニットを示しているが、本開示はこれらの例示的な図示のユニットに限定されない。本開示の態様は、ＭＴＪ装置を含む多くのデバイスで好適に利用され得る。
図８は、上記で開示したＭＴＪ装置などの半導体構成要素の回路、レイアウト、および論理設計で使用される設計ワークステーションを示すブロック図である。設計ワークステーション８００は、オペレーティングシステムソフトウェアと、サポートファイルと、ＣａｄｅｎｃｅまたはＯｒＣＡＤなどの設計ソフトウェアが入っているハードディスク８０１を含む。設計ワークステーション８００は、ＭＴＪ装置などの回路８１０または半導体構成要素８１２の設計を容易にするためにディスプレイ８０２をさらに含む。記憶媒体８０４は、回路設計８１０または半導体構成要素８１２を有形に記憶するために設けられる。回路設計８１０または半導体構成要素８１２は、ＧＤＳＩＩまたはＧＥＲＢＥＲなどのファイル形式で記憶媒体８０４に記憶することができる。記憶媒体８０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスとすることができる。それに加えて、設計ワークステーション８００は、記憶媒体８０４から入力を受け入れ、記憶媒体８０４に出力を書き込むための駆動装置８０３を含む。
記憶媒体８０４に記録されるデータは、論理回路構成、フォトリソグラフィマスクのパターンデータ、または電子線リソグラフィなどのシリアル書込みツールのためのマスクパターンデータの指定を含むことができる。データは、論理シミュレーションに関連するタイミングダイヤグラムまたはネット回路などの論理検証データをさらに含むことができる。記憶媒体８０４にデータを用意すると、回路設計８１０または半導体構成要素８１２の設計が、半導体ウェハを設計するためのプロセスの数を減少させることによって容易になる。
ファームウェアおよび／またはソフトウェア実装に関して、本手法は、本明細書で説明する機能を実行するモジュール（たとえば、手順、機能など）を用いて実装することができる。命令を有形に具現する機械可読媒体は、本明細書で説明する手法を実装する際に使用することができる。たとえば、ソフトウェアコードは、メモリに記憶され、プロセッサユニットによって実行され得る。メモリは、プロセッサユニット内に、またはプロセッサユニットの外部に実装することができる。本明細書で使用する「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのタイプを指し、メモリの特定のタイプもしくはメモリの数、またはメモリが格納される媒体のタイプに限定されるべきでない。
ファームウェアおよび／またはソフトウェアで実装される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体に記憶され得る。例には、データ構造で符号化されたコンピュータ可読媒体と、コンピュータプログラムで符号化されたコンピュータ可読媒体とが含まれる。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る利用可能な媒体とすることができる。限定ではなく、例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、または他の光ディスク記憶装置、磁気ディスク記憶装置もしくは他の磁気記憶デバイス、または命令またはデータ構造の形態で所望のプログラムコードを記憶するために使用することができ、コンピュータによってアクセスすることができる他の媒体を含むことができ、本明細書で使用するディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザディスク（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピーディスク（ｄｉｓｋ）、およびブルーレイディスク（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は、通常、データを磁気的に再生し、一方、ディスク（ｄｉｓｃ）は、データをレーザで光学的に再生する。上記のものの組合せもコンピュータ可読媒体の範囲内に含まれるべきである。
コンピュータ可読媒体での記憶に加えて、命令および／またはデータは、通信装置に含まれる伝送媒体上の信号として用意することができる。たとえば、通信装置は、命令およびデータを表す信号を有するトランシーバを含むことができる。命令およびデータは、１つまたは複数のプロセッサが特許請求の範囲に概説される機能を実装するように構成される。
本明細書で論じる例示的な態様は、有益には、ＭＴＪスタックを少なくとも上述のプロセスに関連する損傷から保護できるようにし、それによって、ＭＴＪの製造の高い歩留りを生み出す。ＭＴＪスタックの様々な層は、限定ではなく例証のためにのみ提供されていることを諒解されたい。追加の層が加えられてもよく、および／または層は、除去または組み合わされてもよく、例証のものと異なる材料を含んでもよい。
本明細書で説明したＭＴＪ記憶要素を含むメモリデバイスは、モバイルフォン、ポータブルコンピュータ、携帯型パーソナル通信システム（ＰＣＳ）ユニット、パーソナルデータアシスタント（ＰＤＡ）などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メータ読取機器などの固定ロケーションデータユニット、またはデータもしくはコンピュータ命令を記憶するかまたは引き出す他のデバイス、あるいはそれらの組合せの内に含まれ得ることを諒解されたい。それゆえに、本開示の態様は、本明細書で開示したようなＭＴＪ記憶要素を有するメモリを含む能動集積回路を含む任意のデバイスで好適に利用され得る。
さらに、様々なメモリデバイスが、明細書で開示したようなＭＴＪ記憶要素のアレイを含むことができることを諒解されたい。追加として、本明細書で開示したＭＴＪ記憶要素は、論理回路においてなどの様々な他の用途において使用することができる。それゆえに、前述の開示の一部は、独立したＭＴＪ記憶要素を論じているが、様々な態様は、ＭＴＪ記憶要素が一体化されているデバイスを含むことができることを諒解されよう。
それゆえに、態様は、プロセッサによって実行されるとき、命令の定めるところにより本明細書で説明した機能を実行するための機械にプロセッサおよび任意の他の協働要素を変換する命令を具現する機械可読媒体またはコンピュータ可読媒体を含むことができる。
前述の開示は例示的な態様を示しているが、添付の特許請求の範囲によって規定されるような本開示の範囲から逸脱することなく本明細書に様々な改変および変形を行うことができることに留意すべきである。本明細書で説明した態様による方法クレームの機能、ステップ、および／または動作は、特定の順序で実行される必要がない。さらに、態様の要素は単数形で説明されるかまたは特許請求される場合があるが、単数形への限定が明確に述べられない限り、複数形が意図される。
本開示およびその利点を詳細に説明したが、添付の特許請求の範囲によって規定されるような本開示の技術から逸脱することなく、本明細書に様々な改変、置換、および変更を行うことができることを理解すべきである。たとえば、「の上に」、「の下に」、「上部」、および「下部」などの関係語が、基板または電子デバイスに関して使用される。もちろん、基板または電子デバイスが反転された場合、「の上に」は「の下に」になり、「上部」は「下部」になり、逆の場合も同様である。追加として、横に向けられている場合、たとえば、「の上に」、「の下に」、「上部」、および「下部」は、基板または電子デバイスの側面を指すことができる。
「例示的な」という語は、「例、事例、または例証として役立つ」ことを意味するために本明細書で使用されている。「例示的な」として本明細書で説明されるいかなる態様も、他の態様に対して好ましいかまたは有利であるとして必ずしも解釈されるべきでない。同様に、「本開示の態様」という用語は、本開示のすべての態様が、論じられた特徴、利点、または動作モードを含むことを必要としない。本明細書で使用される術語は、特定の態様のみを説明するためのものであり、本開示の態様を限定するように意図されていない。
本明細書で使用する単数形の「１つの（ａ）」、「１つの（ａｎ）」、および「その（ｔｈｅ）」は、特に文脈が明確に示さない限り、複数形も含むものとする。本明細書で使用する「備える、含む（ｃｏｍｐｒｉｓｅｓ）」、「備えている、含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用されるとき、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を明示するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除しないことをさらに理解されよう。
その上、本出願の範囲は、本明細書に記載したプロセス、機械、製造、物質の組成、手段、方法、およびステップの特定の構成に限定されるものではない。当業者が本開示から容易に諒解するように、本明細書で説明した対応する構成と実質的に同じ機能を実行するか、または実質的に同じ結果を実現する現在存在するかまたは後に開発されるプロセス、機械、物質の組成、手段、方法、またはステップが、本開示に従って利用され得る。それゆえに、添付の特許請求の範囲は、その範囲内にそのようなプロセス、機械、製造、物質の組成、手段、方法、またはステップを含むものである。
１００ メモリセル
１０２ 磁気トンネル接合（ＭＴＪ）
１０４ アクセストランジスタ
１０６ 固定層
１１０ 自由層
１１２ ビット線
１１４ トンネル障壁層
１１６ ゲート
１１８ ワード線
１２２ 固定電位ノード
２００ ＳＴＴ−ＭＲＡＭビットセル
２０１ トランジスタ
２０２ ビット線
２０３ ワード線
２０４ ソース線
２０５ 磁気トンネル接合（ＭＴＪ）記憶要素
２０６ 読出し／書込み回路
２０７ ビット線基準
２０８ センス増幅器
３００ ＭＴＪスタック
３０２ 電極
３０４ 反強磁性（ＡＦＭ）層
３０６ 第１のピンド層
３０８ 結合層
３１０ 第２のピンド層
３１２ トンネリング障壁層
３１４ 自由層
３１６ ハードマスク層
３１８ 層間誘電体（ＩＬＤ）絶縁体層
３２０ 自由層の側壁の上部部分
３２２ 自由層の側壁
３２４ トンネリング障壁層の側壁の上部部分
３２６ トンネリング障壁層の側壁の下部部分
４００ ＭＴＪ構造
４０２ 基板
４０４ 下部電極層
４０６ 磁性層
４０８ 上部電極
４１０ スペーサ
４１２ 導電性ハードマスク
４１４ 再堆積膜
５００ ＭＴＪ構造
５０２ 基板
５０４ 第１の電極層
５０６ 磁性層
５０８ 第２の電極層
５１０ 第１のスペーサ層
５１２ 第１の導電性ハードマスク
５１４ 第１の誘電体層
５１６ 第１の誘電体層の凹部
５１８ 第２の導電性ハードマスク
５２０ 第１のスペーサ層の第１の部分
５２２ 第１のスペーサ層の第２の部分
５２４ 第１のスペーサ層の第３の部分
５２６ 第２のスペーサ層
５２８ 第２の誘電体層
５３０ 導電性相互接続
７２０、７３０、７５０ リモートユニット
７２５Ａ、７２５Ｂ、７２５Ｃ ＭＴＪ装置を含むＩＣデバイス
７４０ 基地局
７８０ 下りリンク信号
７９０ 上りリンク信号
８００ 設計ワークステーション
８０１ ハードディスク
８０２ ディスプレイ
８０３ 駆動装置
８０４ 記憶媒体
８１０ 回路設計
８１２ 半導体構成要素

Claims (28)

  1. 磁気トンネル接合（ＭＴＪ）装置を製作する方法であって、
    第１の導電性ハードマスク、第１の電極層、および前記ＭＴＪの磁性層に第１のスペーサ層を共形に堆積させるステップであり、前記第１のスペーサ層の第１の部分が前記第１の導電性ハードマスクの側壁に堆積され、前記スペーサ層の第２の部分が前記第１の導電性ハードマスクの表面に堆積される、ステップと、
    前記第１のスペーサ層の前記第２の部分を選択的に除去して、誘電体層内に凹部を作り出すステップであり、前記凹部が、前記第１のスペーサ層の前記第１の部分に位置合わせされる、ステップと、
    前記凹部を導電性材料で充填して、前記第１のスペーサ層の前記第１の部分および前記第１の導電性ハードマスクに第２の導電性ハードマスクを形成するステップと
    を含む方法。
  2. 前記第１のスペーサ層の前記第１の部分を、前記第１のスペーサ層の前記第２の部分よりも小さい厚さで堆積させるステップを含む、請求項１に記載の方法。
  3. 前記ＭＴＪの前記磁性層を、前記第２の導電性ハードマスクによって画定されたパターンでエッチングするステップをさらに含む、請求項１に記載の方法。
  4. 第１の誘電体層を前記第１のスペーサ層に堆積させるステップをさらに含む、請求項１に記載の方法。
  5. 前記第１の誘電体層を平坦化して、前記第１のスペーサ層の前記第２の部分を露出させるステップをさらに含む、請求項４に記載の方法。
  6. 前記凹部を前記導電性材料で充填した後、前記第１の誘電体層の残りの部分を除去するステップをさらに含む、請求項５に記載の方法。
  7. 前記第１のスペーサ層の第３の部分を除去するステップであり、前記第１のスペーサ層の前記第３の部分が前記ＭＴＪの前記磁性層に当接し、ここで、前記磁性層は、前記第２の導電性ハードマスクが重なっていない、ステップをさらに含む、請求項６に記載の方法。
  8. 前記第１のスペーサ層の前記第３の部分を除去した後、前記ＭＴＪの前記磁性層を、前記第２の導電性ハードマスクによって画定されたパターンでエッチングするステップをさらに含む、請求項７に記載の方法。
  9. 前記第２の導電性ハードマスク、前記第１のスペーサ層の前記第２の部分、前記磁性層、および前記第２の電極層の上に第２のスペーサ層を共形に堆積させるステップをさらに含む、請求項１に記載の方法。
  10. 前記第２のスペーサ層の上に第２の誘電体層を堆積させるステップと、
    前記第２の誘電体層を平坦化するステップと、
    前記第２の誘電体層に導電性相互接続部を形成するステップであり、前記導電性相互接続部が前記第２の導電性ハードマスクへの導電性経路を形成する、ステップと
    をさらに含む、請求項９に記載の方法。
  11. モバイルフォン、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、携帯型パーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定ロケーションデータユニットに前記ＭＴＪ装置を一体化するステップをさらに含む、請求項１に記載の方法。
  12. 第２の電極層上の第１の導電性ハードマスクであり、前記第２の電極層が、ＭＴＪ層のスタック上にあり、前記ＭＴＪ層のスタックに電気的に結合される、第１の導電性ハードマスクと、
    前記第１の導電性ハードマスクの側壁、前記第２の電極層の側壁、および前記ＭＴＪ層のスタックの表面上の第１のスペーサと、
    前記第１のスペーサの側壁に位置合わせされた第２の導電性ハードマスクであり、前記第１の導電性ハードマスクおよび前記第１のスペーサ上にある、第２の導電性ハードマスクと
    を含むＭＴＪ装置。
  13. 前記第２の導電性ハードマスクが、前記第１の導電性ハードマスクに電気的に結合される、請求項１２に記載のＭＴＪ装置。
  14. 前記第２の導電性ハードマスクが、前記第１の導電性ハードマスクおよび前記第２の電極層に重なるように配列される、請求項１２に記載のＭＴＪ装置。
  15. 前記ＭＴＪ層のスタックの横方向寸法が、前記第２の導電性ハードマスクの横方向寸法と整合される、請求項１２に記載のＭＴＪ装置。
  16. 前記第２の導電性ハードマスクが、タンタル、ハフニウム、および白金からなる群における材料である、請求項１２に記載のＭＴＪ装置。
  17. 前記第１のスペーサは、厚さが１０ナノメートルと５０ナノメートルとの間にある、請求項１２に記載のＭＴＪ装置。
  18. 前記第１のスペーサ上の第１の誘電体層がＳｉＮｘ材料である、請求項１２に記載のＭＴＪ装置。
  19. 前記ＭＴＪ層のスタックに電気的に結合された第１の電極層をさらに含む、請求項１２に記載のＭＴＪ装置。
  20. 前記第１の電極層および前記第２の導電性ハードマスク上の第２のスペーサをさらに含む、請求項１９に記載のＭＴＪ装置。
  21. 前記ＭＴＪ層のスタックの側壁、前記第１のスペーサの側壁、および前記第２の導電性ハードマスクの側壁に前記第２のスペーサをさらに含む、請求項２０に記載のＭＴＪ装置。
  22. 前記第２のスペーサ上の第２の誘電体層をさらに含む、請求項２０に記載のＭＴＪ装置。
  23. 前記第２のスペーサおよび前記第２の誘電体層を通って延び、前記第２の導電性ハードマスクに電気的に結合された導電性相互接続部をさらに含む、請求項２２に記載のＭＴＪ装置。
  24. モバイルフォン、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、携帯型パーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定ロケーションデータユニットに一体化された、請求項１２に記載のＭＴＪ装置。
  25. ＭＴＪ層のスタックに結合される第１の電極層をマスクし、前記第１の電極層への導電性経路を設けるための第１の手段であり、前記第１のマスクする手段が前記第１の電極層に当接する、第１の手段と、
    前記第１の手段の側壁を保護するための手段であり、前記第１の手段の側壁、前記第１の電極層の側壁、および前記ＭＴＪ層のスタックの表面に当接する、手段と、
    ＭＴＪ磁性層のスタックをマスクし、第１の導電性経路に電気的に結合させるための第２の手段であり、前記第１の手段の側壁に位置合わせされ、前記第１の手段の表面に当接する、第２の手段と
    を含むＭＴＪ装置。
  26. モバイルフォン、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、携帯型パーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定ロケーションデータユニットに一体化された、請求項２５に記載のＭＴＪ装置。
  27. 磁気トンネル接合（ＭＴＪ）装置を製作する方法であって、
    第１の導電性ハードマスク、第１の電極層、および前記ＭＴＪの磁性層に第１のスペーサ層を共形に堆積させるステップであり、前記第１のスペーサ層の第１の部分が前記第１の導電性ハードマスクの側壁に堆積され、前記スペーサ層の第２の部分が前記第１の導電性ハードマスクの表面に堆積される、ステップと、
    前記第１のスペーサ層の前記第２の部分を選択的に除去して、誘電体層内に凹部を作り出すステップであり、前記凹部が、前記第１のスペーサ層の前記第１の部分に位置合わせされる、ステップと、
    前記凹部を導電性材料で充填して、前記第１のスペーサ層の前記第１の部分および前記第１の導電性ハードマスクに第２の導電性ハードマスクを形成するステップと
    を含む方法。
  28. モバイルフォン、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、携帯型パーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定ロケーションデータユニットに前記ＭＴＪ装置を一体化するステップをさらに含む、請求項２７に記載の方法。
JP2016559576A 2014-04-02 2015-03-16 マルチステップ磁気トンネル接合（ｍｔｊ）エッチングのための置換導電性ハードマスク Pending JP2017510995A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/243,324 2014-04-02
US14/243,324 US9269893B2 (en) 2014-04-02 2014-04-02 Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
PCT/US2015/020750 WO2015153107A1 (en) 2014-04-02 2015-03-16 Replacement conductive hard mask for multi-step magnetic tunnel junction (mtj) etch

Publications (1)

Publication Number Publication Date
JP2017510995A true JP2017510995A (ja) 2017-04-13

Family

ID=52706314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016559576A Pending JP2017510995A (ja) 2014-04-02 2015-03-16 マルチステップ磁気トンネル接合（ｍｔｊ）エッチングのための置換導電性ハードマスク

Country Status (6)

Country Link
US (2) US9269893B2 (ja)
EP (1) EP3127174A1 (ja)
JP (1) JP2017510995A (ja)
KR (1) KR20160118386A (ja)
CN (1) CN106104830B (ja)
WO (1) WO2015153107A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019091791A (ja) * 2017-11-14 2019-06-13 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257636B2 (en) 2013-09-11 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic random-access memory (MRAM) formation by direct self-assembly method
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) * 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9362336B2 (en) 2014-09-11 2016-06-07 Qualcomm Incorporated Sub-lithographic patterning of magnetic tunneling junction devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9559294B2 (en) * 2015-01-29 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned magnetoresistive random-access memory (MRAM) structure for process damage minimization
US10008662B2 (en) 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) * 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9923139B2 (en) * 2016-03-11 2018-03-20 Micron Technology, Inc. Conductive hard mask for memory device formation
US9704919B1 (en) * 2016-06-24 2017-07-11 Qualcomm Incorporated High aspect ratio vertical interconnect access (via) interconnections in magnetic random access memory (MRAM) bit cells
US10096649B2 (en) 2016-08-04 2018-10-09 Qualcomm Incorporated Reducing or avoiding metal deposition from etching magnetic tunnel junction (MTJ) devices, including magnetic random access memory (MRAM) devices
CN108063184A (zh) * 2016-11-09 2018-05-22 上海磁宇信息科技有限公司 一种防止磁性随机存储器记忆层和参考层短路的制造方法
CN108232000A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种制造超小型磁性随机存储记忆单元的方法
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
KR102368033B1 (ko) 2017-09-20 2022-02-25 삼성전자주식회사 자기 저항 메모리 소자의 제조 방법
US10854809B2 (en) * 2017-12-29 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. STT-MRAM heat sink and magnetic shield structure design for more robust read/write performance
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
CN110098321B (zh) * 2018-01-30 2023-07-04 上海磁宇信息科技有限公司 一种制备磁性随机存储器导电硬掩模的方法
US10680169B2 (en) 2018-06-13 2020-06-09 International Business Machines Corporation Multilayer hardmask for high performance MRAM devices
US11101429B2 (en) 2018-09-28 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Metal etching stop layer in magnetic tunnel junction memory cells
US10516102B1 (en) 2018-10-16 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple spacer assisted physical etching of sub 60nm MRAM devices
US10672611B2 (en) 2018-10-19 2020-06-02 International Business Machines Corporation Hardmask stress, grain, and structure engineering for advanced memory applications
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11315870B2 (en) 2018-11-21 2022-04-26 Globalfoundries U.S. Inc. Top electrode interconnect structures
US11476415B2 (en) * 2018-11-30 2022-10-18 International Business Machines Corporation Patterning magnetic tunnel junctions and the like while reducing detrimental resputtering of underlying features
US11043251B2 (en) * 2018-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction device and method of forming same
US10770652B2 (en) 2019-01-03 2020-09-08 International Business Machines Corporation Magnetic tunnel junction (MTJ) bilayer hard mask to prevent redeposition
US11056643B2 (en) 2019-01-03 2021-07-06 International Business Machines Corporation Magnetic tunnel junction (MTJ) hard mask encapsulation to prevent redeposition
CN111816764B (zh) * 2019-04-11 2024-05-28 上海磁宇信息科技有限公司 一种制备磁性隧道结单元阵列的方法
US11342378B2 (en) * 2019-04-25 2022-05-24 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic tunnel junction device with residue-protection sidewall spacer and the method for forming a magnetic tunnel junction device with residue-protection sidewall spacer
US11195993B2 (en) * 2019-09-16 2021-12-07 International Business Machines Corporation Encapsulation topography-assisted self-aligned MRAM top contact
CN112531103B (zh) * 2019-09-19 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11223008B2 (en) * 2019-11-27 2022-01-11 International Business Machines Corporation Pillar-based memory hardmask smoothing and stress reduction
US11569442B2 (en) 2020-06-17 2023-01-31 International Business Machines Corporation Dielectric retention and method of forming memory pillar

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050090056A1 (en) * 2003-10-24 2005-04-28 Heon Lee A method of making a magnetic tunnel junction device
JP2011518440A (ja) * 2008-04-18 2011-06-23 クゥアルコム・インコーポレイテッド ２つのマスクを用いる磁気トンネル接合素子の製造方法
JP2013524515A (ja) * 2010-03-29 2013-06-17 クアルコム，インコーポレイテッド 磁気トンネル接合記憶素子の製造
JP2014508412A (ja) * 2011-02-14 2014-04-03 クアルコム，インコーポレイテッド Ｍｒａｍ用のｍｔｊデバイスに遮蔽部を一体化させる方法
US9070869B2 (en) * 2013-10-10 2015-06-30 Avalanche Technology, Inc. Fabrication method for high-density MRAM using thin hard mask

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US20040229430A1 (en) 2003-05-14 2004-11-18 Frank Findeis Fabrication process for a magnetic tunnel junction device
US6984529B2 (en) * 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
US7989224B2 (en) 2009-04-30 2011-08-02 International Business Machines Corporation Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow
US8455267B2 (en) * 2009-05-14 2013-06-04 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
KR101870873B1 (ko) 2011-08-04 2018-07-20 에스케이하이닉스 주식회사 반도체 소자의 제조방법
JP2013140891A (ja) 2012-01-05 2013-07-18 Toshiba Corp 磁気抵抗効果素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050090056A1 (en) * 2003-10-24 2005-04-28 Heon Lee A method of making a magnetic tunnel junction device
JP2011518440A (ja) * 2008-04-18 2011-06-23 クゥアルコム・インコーポレイテッド ２つのマスクを用いる磁気トンネル接合素子の製造方法
JP2013524515A (ja) * 2010-03-29 2013-06-17 クアルコム，インコーポレイテッド 磁気トンネル接合記憶素子の製造
JP2014508412A (ja) * 2011-02-14 2014-04-03 クアルコム，インコーポレイテッド Ｍｒａｍ用のｍｔｊデバイスに遮蔽部を一体化させる方法
US9070869B2 (en) * 2013-10-10 2015-06-30 Avalanche Technology, Inc. Fabrication method for high-density MRAM using thin hard mask

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019091791A (ja) * 2017-11-14 2019-06-13 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP7098914B2 (ja) 2017-11-14 2022-07-12 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ

Also Published As

Publication number Publication date
US20160133833A1 (en) 2016-05-12
US20150287910A1 (en) 2015-10-08
US9269893B2 (en) 2016-02-23
KR20160118386A (ko) 2016-10-11
EP3127174A1 (en) 2017-02-08
CN106104830A (zh) 2016-11-09
WO2015153107A1 (en) 2015-10-08
CN106104830B (zh) 2017-10-20

Similar Documents

Publication Publication Date Title
US9269893B2 (en) Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
US9721990B2 (en) Magnetic tunnel junction and 3-D magnetic tunnel junction array
US9614143B2 (en) De-integrated trench formation for advanced MRAM integration
US10043967B2 (en) Self-compensation of stray field of perpendicular magnetic elements
US9070870B2 (en) Method of fabricating a magnetic tunnel junction (MTJ) device with reduced switching current
CN104425706B (zh) 反转的mtj堆叠件
JP5697271B2 (ja) 複合ハードマスク構造およびスピントルク駆動磁気トンネル接合のための不均一な電流経路を形成する方法
US8866242B2 (en) MTJ structure and integration scheme
US9444035B2 (en) Magnesium oxide capping with a shorted path for perpendicular magnetic tunnel junction devices and method for fabrication
US9082962B2 (en) Magnetic Tunnel Junction (MTJ) on planarized electrode
JP2015039034A (ja) 磁気トンネル接合（ｍｔｊ）記憶素子、及びｍｔｊを有するスピン移動トルク磁気抵抗ランダムアクセスメモリ（ｓｔｔ‐ｍｒａｍ）
US9755141B2 (en) Method for fabricating MRAM bits on a tight pitch
US9412935B1 (en) Method for fabricating magnetic tunnel junction and 3-D magnetic tunnel junction array
JP2011518440A (ja) ２つのマスクを用いる磁気トンネル接合素子の製造方法
US9064589B2 (en) Three port MTJ structure and integration

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160928

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160928

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160928

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171030