KR100512180B1 - 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법 - Google Patents

자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법 Download PDF

Info

Publication number
KR100512180B1
KR100512180B1 KR10-2003-0046796A KR20030046796A KR100512180B1 KR 100512180 B1 KR100512180 B1 KR 100512180B1 KR 20030046796 A KR20030046796 A KR 20030046796A KR 100512180 B1 KR100512180 B1 KR 100512180B1
Authority
KR
South Korea
Prior art keywords
layer
ferromagnetic
forming
tunnel junction
magnetic tunnel
Prior art date
Application number
KR10-2003-0046796A
Other languages
English (en)
Other versions
KR20050006830A (ko
Inventor
배준수
이장은
김현조
백인규
하영기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0046796A priority Critical patent/KR100512180B1/ko
Priority to US10/888,964 priority patent/US7352021B2/en
Publication of KR20050006830A publication Critical patent/KR20050006830A/ko
Application granted granted Critical
Publication of KR100512180B1 publication Critical patent/KR100512180B1/ko
Priority to US11/673,612 priority patent/US7351594B2/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의 형성방법에 관한 것으로, 하부전극을 형성하는 단계; 상기 하부전극상에 산화막을 형성하는 단계; 및 상기 산화막상에 적어도 씨드층과 반강자성체층과 제1강자성체층을 포함하는 고정층, 상기 씨드층의 최대밀집면 방향과 동일한 결정방향으로 배향되어 최대밀집면으로 결정성장된 터널링 배리어, 적어도 제2강자성체층을 포함하는 자유층이 순차로 적층되어 이루어진 자기 터널 접합을 형성하는 단계를 포함하는 것을 특징으로 한다. 이에 의하면, 특히 티타늄 함량이 상대적으로 많은 TiN으로 하부전극을 형성하고 이온빔 에칭과 산소를 공급하여 하부전극상에 산화막을 형성하게 되면 터널링 배리어는 최대밀집면으로 결정성장하게 되어, 자기 터널 접합(MTJ)의 자기저항비(MR)와 저항(RA) 결과가 우수해지는 효과가 있다.

Description

자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의 형성방법{MAGNETIC TUNNEL JUNCTION IN MAGNETIC RANDOM ACCESS MEMORY DEVICE AND METHOD FOR FORMING THE SAME}
본 발명은 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의 형성방법에 관한 것으로, 보다 상세하게는 자기저항비와 저항 특성이 우수한 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의 형성방법에 관한 것이다.
저소비 전력으로 비휘발적인 데이터의 기억이 가능한 기억 장치로서 자기 랜덤 엑세스 메모리(MRAM;Magnetic Random Access Memory ) 소자가 요즈음 주목받고있다. 자기 랜덤 엑세스 메모리 소자는, 미국특허 제5,699,293호 및 제5,986,925호에 개시되어 있는 바와 같이, 반도체 집적 회로에 형성된 복수의 박막 자성체를 사용하여 비휘발적인 데이터 기억을 실행하고, 복수의 박막 자성체 각각에 대해 랜덤 액세스가 가능한 메모리 소자이다.
특히, 최근에는 자기 터널 접합(Magnetic Tunnel Junction)을 이용한 박막 자성체를 메모리 셀로서 사용함으로써 자기 랜덤 엑세스 메모리 소자의 성능이 비약적으로 진보하고 있는 것이 주지의 사실이다. 자기 터널 접합(MTJ)을 갖는 메모리 셀을 구비한 자기 랜덤 엑세스 메모리 소자에 대해서는 “A 1Ons Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell”, ISSCC Digest of Technical Papers, TA7.2, Feb. 2000. 및 “Nonvolatile RAM based on Magnetic Tunnel Junction Elements”, ISSCC Digest of Technical Papers, TA7.3, Feb. 2000. 등의 기술 문헌에 개시되어 있다
자기 터널 접합(MTJ)은 하부전극(bottom electrode)상에 형성되는데, 하부전극으로는 티타늄(Ti)과 질소(N)의 비가 1:1인 화학양론적(stoichiometric) TiN을 사용한다. 그런데, 화학양론적 TiN은 화학기계적 연마(CMP) 속도가 약 40Å/sec 정도로 매우 크다고 알려져 있다. 따라서, TiN 증착후 화학기계적 연마를 진행하는 경우, 화학기계적 연마 이후에 잔류하는 TiN 두께를 원하는데로 조절하기 어려웠다. 잔류 TiN의 두께 조절이 어려우면 결과적으로 원하는 두께를 가진 TiN 하부전극을 형성할 수 없다는 문제점이 있다. 설령, 약 400 내지 500Å 정도의 두께를 가진 하부전극을 형성하는 경우 화학기계적 연마시 제거되는 양을 감안하더라도 초기의 TiN의 증착두께를 적어도 1,000Å 정도로 두껍게 설계하여야 하므로 공정 비용이 증가한다는 문제점이 있다.
게다가, 상술한 바와 같이 화학양론적 TiN은 화학기계적 연마 속도가 상대적으로 크므로 화학기계적 연마후 표면의 조도(roughness)가 불량하게 된다. 그리하여, 후속으로 증착되는 자기 터널 접합(MTJ)의 터널링 배리어 형성을 위한 알루미늄의 표면 조도(roughness)도 불량하게 된다. 이로인해, 자기저항비(MR)와 자기 터널 접합의 저항(RA)도 나빠지는 문제점이 있다.
한편, 화학양론적 TiN은 결정질이다. 따라서, 하부전극인 화학양론적 TiN 상면에 자기 터널 접합(MTJ)이 바로 증착될 경우 자기 터널 접합(MTJ)을 이루는 수개의 막 내지는 층들이 화학양론적 TiN의 결정성에 영향을 받을 수 있다.
특히, 자기 터널 접합(MTJ)의 터널링 배리어인 알루미늄산화막(AlOx)은 (111)면으로 배향되었을때 전류의 터널링(tunneling) 효과가 높아진다. 알루미늄은 면심입방체(FCC)이므로 (111) 면이 가장 치밀한 면밀도를 가진다. 따라서, (111) 배향성이 우수할수록 알루미늄은 가장 치밀하게 형성되고 이후에 산화되는 알루미늄산화막(AlOx)도 밀도가 높게 형성되어 자기저항비(MR)가 높아지게 되는 것이다.
그런데, 하부전극인 화학양론적 TiN에 의해 알루미늄의 배향성이 결정되면 알루미늄은 가장 치밀한 구조로 형성될 가능성이 낮아지게 되어 높은 자기저항비(MR)와 높은 전류의 터널링 효과를 얻지 못하는 문제점이 있다.
이에, 본 발명은 상기한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 자기 터널 접합(MTJ)의 자기저항비와 저항 특성이 우수한 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의 형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의 형성방법은, 하부전극의 결정성이 자기 터널 접합의 터널링 배리어에 영향을 미치지 않도록 하부전극과 자기 터널 접합 사이에 결정성 영향 차단막으로서의 산화막을 형성하는 것을 특징으로 한다. 또한, 티타늄(Ti)이 함량이 상대적으로 높은 TiN으로 하부전극을 형성하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법은, 하부전극을 형성하는 단계; 상기 하부전극상에 산화막을 형성하는 단계; 및 상기 산화막상에 적어도 씨드층과 반강자성체층과 제1강자성체층을 포함하는 고정층, 상기 씨드층의 최대밀집면 방향과 동일한 결정방향으로 배향되어 최대밀집면으로 결정성장된 터널링 배리어, 적어도 제2강자성체층을 포함하는 자유층이 순차로 적층되어 이루어진 자기 터널 접합을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 하부전극을 형성하는 단계는, 상기 상대적으로 티타늄 함량이 많은 TiN을 증착하는 단계; 상기 증착된 TiN을 화학기계적 연마하는 단계; 및 상기 연마된 TiN을 이온빔 에칭하는 단계를 포함하는 것을 특징으로 한다.
상기 TiN의 티타늄 함량은 70 내지 90 원자 백분율인 것을 특징으로 한다.
상기 하부전극을 형성하는 단계와 상기 산화막을 형성하는 단계는 인시튜로 진행하는 것을 특징으로 한다.
상기 씨드층과 상기 터널링 배리어는 동일한 결정구조로 형성하는 것을 특징으로 하며, 상기 결정구조는 면심입방체(FCC)인 것을 특징으로 한다.
상기 씨드층은 탄탈륨(Ta)을 포함하여 형성하고 상기 터널링 배리어는 알루미늄(Al)을 산화시켜 형성하는 것을 특징으로 한다.
상기 제1강자성체층은 2개의 강자성체를 적층하여 형성하고, 상기 2개의 강자성체 사이에 루테늄(Ru), 레늄(Re), 로듐(Rh), 구리(Cu) 및 크롬(Cr)으로 이루어진 그룹에서 선택된 어느 하나로 비자성체층을 더 형성하는 것을 특징으로 한다.
상기 제2강자성체층은 2개의 강자성체를 적층하여 형성하는 것을 특징으로 하며, 상기 제2강자성체층상에 캡층을 더 형성하는 것을 특징으로 한다.
상기 자기 터널 접합을 형성하는 단계는, 상기 산화막상에 씨드층과 반강자성체층과 제1강자성체층을 순차로 형성하는 단계; 상기 제1강자성체층상에 상기 씨드층과 동일한 결정구조를 이루는 물질층을 형성하는 단계; 상기 물질층을 산화시키는 단계; 상기 산화된 물질층상에 제2강자성체층을 형성하는 단계; 및 상기 제2강자성체층과 상기 산화된 물질층과 상기 제1강자성체와 상기 반강자성체층과 상기 씨드층을 패터닝하여, 씨드층과 반강자성체층과 제1강자성체층으로 이루어진 고정층과, 산화된 물질층으로 이루어진 터널링 배리어와, 제2강자성체층으로 이루어진 자유층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제2강자성체층상에 탄탈륨(Ta)으로 캡층을 더 형성하는 것을 특징으로 한다.
본 발명의 더 바람직한 실시예에 따른 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법은, 상대적으로 티타늄 함량이 많은 TiN을 증착하는 단계; 상기 TiN을 화학기계적 연마하는 단계; 상기 TiN을 이온빔 에칭하여 하부전극을 형성하고, 인시튜로 산소를 공급하여 상기 하부전극상에 산화막을 형성하는 단계; 상기 산화막상에 씨드층과 반강자성체층과 제1강자성체층을 순차로 형성하는 단계; 상기 제1강자성체층상에 상기 씨드층과 동일한 결정구조를 이루는 물질층을 형성하는 단계; 상기 물질층을 산화시키는 단계; 상기 산화된 물질층상에 제2강자성체층을 형성하는 단계; 상기 제2강자성체층상에 캡층을 형성하는 단계; 및 상기 캡층과 제2강자성체층과 상기 산화된 물질층과 상기 제1강자성체와 상기 반강자성체층과 상기 씨드층을 패터닝하여, 씨드층과 반강자성체층과 제1강자성체층으로 이루어진 고정층과, 산화된 물질층으로 이루어진 터널링 배리어와, 캡층과 제2강자성체층으로 이루어진 자유층을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 TiN의 티타늄 함량은 70 내지 90 원자 백분율인 것을 특징으로 한다.
상기 결정구조는 면심입방체(FCC)인 것을 특징으로 한다.
상기 씨드층은 탄탈륨(Ta)을 포함하여 형성하고 상기 물질층은 알루미늄(Al)으로 형성하는 것을 특징으로 한다.
상기 제1강자성체층은 2개의 강자성체를 적층하여 형성하고, 상기 2개의 강자성체 사이에 루테늄(Ru),레늄(Re),로듐(Rh),구리(Cu) 및 크롬(Cr)으로 이루어진 그룹에서 선택된 어느 하나로 비자성체층을 더 형성하는 것을 특징으로 한다.
상기 제2강자성체층은 2개의 강자성체를 적층하여 형성하는 것을 특징으로 한다.
상기 캡층은 탄탈륨(Ta)으로 형성하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합은, 하부전극; 상기 하부전극상에 형성된 산화막; 적어도 씨드층과 반강자성체층과 제1강자성체를 포함하는 고정층; 상기 씨드층의 최대밀집면 방향과 동일한 결정방향으로 배향되어 최대밀집면으로 결정성장된 터널링 배리어; 및 적어도 제2강자성체를 포함하는 자유층을 포함하는 것을 특징으로 한다.
상기 하부전극은 티타늄(Ti) 함량이 상대적으로 많은 TiN으로 형성되어 있는 것을 특징으로 하고, 상기 TiN의 티타늄 함량은 70 내지 90 원자 백분율인 것을 특징으로 한다.
상기 씨드층과 상기 터널링 배리어는 동일한 결정구조를 갖는 것을 특징으로 하며, 상기 결정구조는 면심입방체(FCC)인 것을 특징으로 한다.
상기 씨드층은 탄탈륨(Ta)을 포함하고 상기 터널링 배리어는 산화알루미늄(AlOx)인 것을 특징으로 한다.
상기 제1강자성체층은 2개의 강자성체 사이에 루테늄(Ru), 레늄(Re), 로듐(Rh), 구리(Cu) 및 크롬(Cr)으로 이루어진 그룹에서 선택된 어느 하나로 비자성체층이 더 형성되어 있는 것을 특징으로 한다.
상기 제2강자성체층은 2개의 강자성체가 적층되어 있는 것을 특징으로 한다.
상기 제2강자성체층상에 캡층이 더 형성되어 있는 것을 특징으로 한다.
본 발명에 따르면, 화학기계적 연마 속도가 상대적으로 낮은 티타늄 리치(Ti-rich) TiN으로 하부전극을 형성함으로써 화학기계적 연마후 잔류하는 TiN 양을 적절히 조절할 수 있고, 하부전극의 표면 조도를 개선시켜 자기 터널 접합의 터널링 배리어의 조도(roughness)를 향상시킬 수 있게 된다. 또한, 하부전극과 자기 터널 접합 사이에 산화막을 개재시켜 하부전극의 결정구조가 자기 터널 접합의 터널링 배리어의 결정구조에 영향을 미치지 못하게 할 수 있고 씨드층의 결정성에 의해 터널링 배리어의 배향성이 향상되어 자기저항비(MR)가 높아진다.
이하, 본 발명에 따른 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의 형성방법을 첨부한 도면을 참조하여 상세히 설명한다.
본 발명은 여기서 설명되는 실시예에 한정되지 아니하고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면에 있어서, 막(층) 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 막(층)이 다른 막(층) 또는 기판"상"에 있다고 언급되는 경우 그것은 다른 막(층) 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막(층)이 개재될 수 있다. 명세서 전체에 걸쳐서 동일한 도면 부호들은 동일한 구성요소를 나타낸다.
도 1 내지 도 6은 본 발명에 따른 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법을 도시한 공정별 단면도이다. 도 7은 본 발명에 따른 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법에 있어서 알루미늄의 (111) 면의 피크(peak) 강도를 도시한 그래프이고, 도 8은 본 발명에 따른 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합에 있어서 자기저항비와 저항 특성을 나타낸 표이다.
(실시예)
도 1을 참조하여, 먼저 도면에는 도시하지 않았지만 트랜지스터 등이 있는 기판상에 증착된 절연막상에 하부전극을 형성하기 위한 일환으로 바람직하게는 상대적으로 티타늄(Ti) 함량이 상대적으로 많은 TiN(100)을 일정 두께로 증착한다. 여기에서, TiN(100)의 티타늄(Ti)은 질소(N)와 비교하여 약 70 내지 90 원자백분율(atomic %)을 갖는 것이 더 바람직하다. 티타늄(Ti) 함량이 70 내지 90 원자백분율(atomic %)을 갖는 TiN(100)은 화학기계적 연마 속도(CMP rate)가 약 5Å/sec 정도로 낮은 특성을 보인다. 따라서, 후속하는 화학기계적 연마(CMP) 공정시 잔류 TiN의 두께 조절이 용이하다. 그결과, 후속하는 자기 터널 접합(MTJ) 형성을 위한 에칭(etching)시 TiN(100)이 어느 정도 제거되더라도 원하는 두께가 남도록 조절할 수 있다.
예를 들어, 최소한 약 400Å 정도의 두께를 가진 TiN(100), 즉 하부전극(bottom electrode)을 형성한다고 가정한다. 이때, 자기 터널 접합(MTJ) 형성을 위한 에칭(etching)시 약 100Å 정도의 두께가 제거되고 또한 화학기계적 연마 공정시 일부가 제거되는 것을 감안하여 약 500Å 정도의 두께를 가진 TiN(100)을 증착할 수가 있다. 이와 같이, 후속하는 화학기계적 연마 공정시 화학기계적 연마 속도가 약 5Å/sec 정도로 낮으면 원하는 하부전극 두께가 400Å 정도이면 초기에 층착되는 TiN(100)의 두께를 약 500Å 정도의 두께로 설계할 수가 있는 것이다. 게다가, 초기에 증착되는 TiN(100)의 양을 줄일 수 있을 뿐만 아니라 잔류시키는 TiN(100)의 양도 정확하게 예측할 수가 있게 된다.
한편, TiN(100)은 상술한 바와 같이 절연막상에 증착되고 TiN(100)은 트랜지스터의 불순물 접합영역과 플러그와 같은 전기전도성 구성요소에 의해 전기적으로 도통된다. 그러나, 기판이나 트랜지스터 또는 절연막 등은 본 발명의 특징과 직접적으로 관련이 없으므로 여기에서의 자세한 설명과 도시는 생략하기로 한다.
도 2를 참조하여, 증착된 TiN(100)의 표면 평탄화 내지는 표면 조도(roughness)의 향상을 위하여 화학기계적 연마(CMP) 공정을 진행한다. 이때, TiN(100)은 질소(N)에 비해 티타늄(Ti) 함량이 상대적으로 많으므로 화학기계적 연마 속도(CMP rate)가 약 5Å/sec 정도로 낮다. 따라서, 상술한 바와 같이 화학기계적 연마(CMP) 공정 이후 잔류하는 TiN(100) 양을 정확하게 예측할 수 있다.
또한, 화학기계적 연마(CMP) 이후의 TiN(100)은 근제곱평균값(RMS)이 약 1Å 정도로 표면 조도(roughness)가 우수하다. TiN(100)의 표면 조도가 우수하면 후속 공정에 의해 그 위에 증착되는 수개의 막 내지 층의 표면 조도 또한 우수해진다. 특히, 터널링 배리어(tunneling barrier)의 조도(roughness)가 우수해진다.
도 3을 참조하여, 연마된 TiN(100)을 원하는 형태의 하부전극(bottom electrode)으로 패터닝하기 위하여 이온빔 에칭(IBE)을 실시한다. 이때, 이온빔 에칭(IBE)을 실시하여 하부전극(100)을 형성할 때, 하나의 장비내에서 이온빔 에칭(IBE) 처리를 하고 인시튜(in situ)로 산소(O2) 가스를 공급하여 하부전극(100)상에 산화막(110)을 형성한다. 즉, 스퍼터(sputter)와 같은 물리적 기상 증착(CVD) 장비내에서 이온빔 에칭(IBE) 공정을 진행하고 인시튜(in situ)로 산소(O2) 가스를 공급하여 하부전극(100)과 산화막(110)을 형성한다.
후술하는 바와 같이, 하부전극(100) 위에는 수개의 막 내지는 층이 적층된 형태의 자기 터널 접합(MTJ)이 형성된다. 그런데, 하부전극(100)으로 쓰이는 TiN은 결정질로서 그 위에 자기 터널 접합(MTJ)이 증착과정으로 곧바로 형성되면 자기 터널 접합(MTJ)을 이루는 수개의 막이나 층들의 결정구조가 하부전극(100)의 결정성에 의해 영향을 받을 수 있다. 따라서, 하부전극(100)의 결정성이 그 위에 증착되는 수개의 막이나 층들에 영향을 주지 않도록 이른바 결정성 영향 차단막으로서의 산화막(110)을 하부전극(100)상에 형성한다.
도 4를 참조하여, 산화막(110)상에 고정층(fixed layer)과 터널링 배리어(tunneling layer)와 자유층(free layer)으로 이루어진 자기 터널 접합(MTJ)을 형성하기 위하여 먼저 씨드층(120;seed layer)을 형성한다. 씨드층(120)은 후속으로 그 위에 증착되는 막이나 층들의 결정학적 텍스처(crystallographic texture)를 원하는 것으로 변경되도록 하기 위하여 형성한다. 특히, 씨드층(120) 형성에 의해 후속으로 증착 형성되는 터널링 배리어(tunneling barrier)의 결정구조를 원하는 형태로 변경되도록 하여 자기저항비(MR)를 높일 수 있다.
한편, 씨드층(120)은 2개의 적층된 형태, 예를 들어, 탄탈륨(122)과 니켈-철-크롬이 합금된 NiFeCr(124)이 상하로 적층된 형태로 형성할 수 있다. 특히, 터널링 배리어로서 알루미늄산화막(AlOx)을 사용하는 경우 알루미늄(Al)과 결정구조가 동일한 면심입방체(FCC) 구조를 갖는 탄탈륨(Ti)으로 특히 하부의 씨드층(122)을 형성하는 것이 바람직하다. 그리고, 탄탈륨(Ti)으로 이루어진 하부 씨드층(122)에 있어서 면심입방체(FCC)의 최대면밀도를 가진 (111)면으로 우선적으로 배향된 것이 더욱 바람직하다. 상술한 바와 같이, 씨드층(120) 특히 하부의 탄탈륨(122)의 결정성이 그 위에 적층되는 막이나 층들의 결정구조에 영향을 미치기 때문이다. 이외에, 씨드층(120) 형성에 적합한 물질, 예를 들어, 크롬(Cr)이나 티타늄(Ti)인 니켈(Ni)-크롬(Cr) 합금으로 씨드층(120)을 형성할 수 있다.
씨드층(120)을 형성한 다음에는 반강자성체층(130)을 증착한다. 반강자성체(antiferromagnetic substance)는 원자의 자기모멘트(magnetic moment)가 그 크기는 같고 방향이 서로 반대인 반평행(antiparallel)한 것으로 그 위에 증착되는 강자성체(ferromagnetic substance)의 자화방향을 고정시키기 위한 것이다. 반강자성체층(130)은 예를 들어 망간(Mn)-철(Fe) 합금을 증착하여 형성할 수 있다.
반강자성체층(130)을 형성한 다음에는 제1강자성체층(140)을 형성한다. 강자성체(ferromagnetic substance)는 전자의 스핀(spin)이 평행을 이루기 때문에 자화(magnetization)의 원인인 자기모멘트(magnetic moment)가 합성되어 큰 값을 갖는 것으로 알려져 있다. 제1강자성체층(140)은 외부 자기장을 제거하여도 잔류자화가 남아 있는 코발트(Co), 니켈(Ni) 또는 그 합금, 예를 들어, 코발트(Co)-철(Fe) 합금으로 형성할 수 있다. 한편, 제1강자성체층(140)은 2개의 강자성체(142)(146)를 적층하여 형성하고 그 사이에 비자성체층(144;non ferromagnetic layer)을 더 형성하여 구성할 수 있다. 비자성체층(144)은 루테늄(Ru), 레늄(Re), 로듐(Rh), 구리(Cu) 및 크롬(Cr)으로 이루어진 그룹에서 선택된 어느 하나로 형성할 수 있다.
한편, 제1강자성체층(140)은 반강자성체층(130)과의 교환결합(exchange coupling)에 의해 자기모멘트(magnetic moment)는 고정되어 있다. 따라서, 특정 범위내의 외부 자기장(applied magnetic field)이 인가되어도 제1강자성체층(140)의 자기모멘트(magnetic moment)는 회전하지 않는 특성을 보인다.
제1강자성체층(140)을 형성한 다음에는 터널링 배리어(tunneling barrier)를 형성하기 위하여 먼저 씨드층(120), 특히 하부의 씨드층(122)을 이루는 탄탈륨(Ta)의 결정구조인 면심입방체(FCC)를 갖는 물질층(150), 예를 들어, 알루미늄층(150)을 형성한다. 상술한 바와 같이, 하부전극(100)상에는 하부전극(100)의 결정성 영향을 차단하는 산화막(110)이 형성되어 있기 때문에 알루미늄층(150)의 결정구조는 하부전극(100)의 결정구조에 영향을 받지 아니한다. 그 대신에, 알루미늄층(150)은 씨드층(120)을 이루는 탄탈륨(122)의 결정구조인 면심입방체(FCC) 결정구조에 영향을 받는다. 따라서, 알루미늄층(150)은 면심입방체(FCC) 결정구조, 특히 최대면밀도를 가진 (111) 면에 우선적으로 배향되도록 형성된다.
이로 인하여, 알루미늄층(150)은 최대밀집면(closed packed plane)인 (111) 면으로 결정성장되기 때문에 치밀하게 형성된다. 또한, 상술한 바와 같이 티타늄(Ti) 함량이 상대적으로 많은 TiN (Ti-rich TiN)으로 하부전극(100)을 형성하게 되면 하부전극(100)의 표면 조도(roughness)가 우수해진다. 따라서, 하부전극(100)의 우수한 표면 조도 영향으로 알루미늄층(150)의 표면 조도 또한 우수해진다.
도 5를 참조하여, 알루미늄층(150)을 산화시켜 알루미늄산화막(155;AlOx) 즉, 터널링 배리어(155;tunneling barrier)를 형성한다. 알루미늄층(150)이 최대면밀도를 가진 (111) 면으로 우선적으로 배향되어 최대밀집면으로 결정성장되었기 때문에 알루미늄산화막(155;AlOx)도 치밀하게 형성된다. 터널링 배리어(tunneling barrier)인 알루미늄산화막(155)이 치밀하게 형성되면 전류의 터널링(tunneling) 효과가 높아져서 자기저항비(MR)가 높아진다. 한편, 터널링 배리어(155)는 전하 캐리어가 양자역학적 터널링 하기에 충분히 얇게 형성하는 것이 바람직하다.
터널링 배리어(155)를 형성한 다음에는 강자성체로써 제2강자성체층(160)을 형성한다. 제2강자성체층(160)은 2개의 강자성체, 예를 들어, 코발트(Co)-철(Fe) 합금(162)과 니켈(Ni)-철(Fe) 합금(164)을 적층하여 구성할 수 있다. 이외에, 코발트(Co), 니켈(Ni)-철(Fe)-X 등을 제2강자성체층(160) 형성에 사용할 수 있다. 여기서, X는 크롬(Cr), 탄탈륨(Ta), 몰리브덴(Mo), 지르코늄(Zr) 또는 니오븀(Nb) 등이다.
제2강자성체층(160)은 자기모멘트(magnetic moment)가 고정되어 있지 아니한다. 따라서, 제2강자성체층(160)은 특정 범위내의 외부자기장(applied magnetic field)이 인가되면 자기모멘트(magnetic moment)가 회전하는 특성을 보인다. 한편, 제2강자성체층(160)상에 일종의 보호막으로서 탄탈륨(Ta)으로 캡층(170;cap layer)을 더 형성할 수 있다.
도 6을 참조하여, 캡층(170)과 제2자성체층(160)과 알루미늄산화막(155)과 제1자성체층(140)과 반자성체층(130) 및 씨드층(120)을 패터닝한다. 그리하여, 패터닝된 씨드층(120a)과 반강자성체층(130a)과 제1강자성체층(140a)으로 이루어진 고정층(180)과, 패터닝된 알루미늄산화막(AlOx)으로 이루어진 터널링 배리어(155a)와, 패터닝된 캡층(170a)과 제2강자성체층(160a)으로 이루어진 자유층(190)을 포함하는 자기 터널 접합(200;MTJ)이 형성된다.
상술한 일련의 공정에 의하면, 하부전극(100)에 이온빔 에칭(IBE) 처리를 하고 산소(02) 가스를 공급하여 산화막(120)을 형성하면 하부전극(100)의 결정성은 자기 터널 접합(120)의 터널링 배리어(155a)에 영향을 미치지 못한다. 하부전극(100)상의 산화막(110)이 하부전극(100)을 이루는 TiN의 결정성 영향을 차단하기 때문이다. 반면에, 씨드층(120)을 이루는 탄탈륨(122)이 유도하는 결정성대로 터널링 배리어로 형성될 알루미늄(150)의 성장에 영향을 미쳐 알루미늄(Al)은 면심입방체(FCC)로서 가장 치밀한 면밀도를 가진 (111) 면으로 우선적으로 배향된다.
특히, 도 7에 도시된 바와 같이, 이온빔 에칭(IBE) 처리후 산소(O2)를 공급한 경우에 형성되는 알루미늄(Al)의 (111) 면의 피크(peak)의 강도(XRD intensity)를 나타낸 것(Ⅱ)과 산소(O2)를 공급하지 않은 경우를 나타낸 것(Ⅰ)을 비교로 하여 보면 그 차이가 확연함을 알 수 있다. 이는 곧 하부전극에 이온빔 에칭(IBE)후 인시튜로 산소(O2)를 공급하여 하부전극상에 산화막을 형성하면 알루미늄은 최대면밀도를 가진 (111) 면으로 배향되어 형성된다는 것을 의미한다.
또한, 도 8을 도시한 바와 같이, 티타늄 함량이 상대적으로 많은(Ti-rich) TiN 과 화학양론적(stoichiometric) TiN 의 자기저항비(MR)와 자기 터널 접합의 저항(RA)을 비교하여 보면 이온빔 에칭(IBE)과 산소(O2)를 공급한 경우가 그렇지 않은 경우에 비해 자기저항비(MR)가 높아졌음을 알 수 있다. 이는 자기 터널 접합(MTJ)의 전류 터널링 효과가 높아졌음을 의미한다. 그리고, 이온빔 에칭(IBE)과 산소(O2)를 공급한 경우의 저항(RA)은 자기 터널 접합(MTJ)의 동작에 영향을 미치지 못하는 범위내에 있다.
따라서, 특히 티타늄 함량이 상대적으로 많은 TiN으로 하부전극을 형성하고 이온빔 에칭과 산소를 공급하여 하부전극상에 산화막을 형성하게 되면 터널링 배리어는 최대밀집면으로 결정성장하게 되어, 자기 터널 접합(MTJ)의 자기저항비(MR)와 저항(RA) 결과가 우수해지는 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 화학기계적 연마 속도가 상대적으로 낮은 티타늄 리치(Ti-rich) TiN으로 하부전극을 형성함으로써 화학기계적 연마후 잔류하는 TiN 양을 적절히 조절할 수 있고, 하부전극의 표면 조도를 개선시켜 자기 터널 접합의 터널링 배리어의 조도(roughness)를 향상시킬 수 있게 된다.
또한, 하부전극과 자기 터널 접합 사이에 산화막을 개재시켜 하부전극의 결정구조가 자기 터널 접합의 터널링 배리어의 결정구조에 영향을 미치지 못하게 할 수 있고 씨드층의 결정성에 의해 터널링 배리어의 배향성이 향상되어 자기저항비(MR)가 높아지는 효과가 있다.
도 1 내지 도 6은 본 발명에 따른 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법을 도시한 공정별 단면도이다.
도 7은 본 발명에 따른 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법에 있어서 알루미늄의 (111) 면의 피크(peak) 강도를 도시한 그래프이다.
도 8은 본 발명에 따른 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합에 있어서 자기저항비와 저항 특성을 나타낸 표이다.
* 도면의 주요부분에 대한 부호의 설명 *
100; 하부전극 110; 산화막
120,120a; 씨드층 122,122a; Ta
124,124a; NiFeCr 130,130a; 반강자성체층
140,140a; 제1강자성체층 142,142a; CoFe
144,144a; Ru 146,146a; CoFe
150; Al 155,155a; 터널링 배리어(AlOx)
160,160a; 제2강자성체 162,162a; CoFe
164,164a; NiFe 170,170a; 캡층
180; 고정층 190; 자유층
200; 자기 터널 접합

Claims (32)

  1. 하부전극을 형성하는 단계;
    상기 하부전극상에 산화막을 형성하는 단계; 및
    상기 산화막상에 적어도 씨드층과 반강자성체층과 제1강자성체층을 포함하는 고정층, 상기 씨드층의 최대밀집면 방향과 동일한 결정방향으로 배향되어 최대밀집면으로 결정성장된 터널링 배리어, 적어도 제2강자성체층을 포함하는 자유층이 순차로 적층되어 이루어진 자기 터널 접합을 형성하는 단계를 포함하는 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법.
  2. 제1항에 있어서,
    상기 하부전극을 형성하는 단계는,
    상기 상대적으로 티타늄 함량이 많은 TiN을 증착하는 단계;
    상기 증착된 TiN을 화학기계적 연마하는 단계; 및
    상기 연마된 TiN을 이온빔 에칭하는 단계를 포함하는 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법.
  3. 제1항 또는 제2항에 있어서,
    상기 TiN의 티타늄 함량은 70 내지 90 원자 백분율인 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법.
  4. 제1항에 있어서,
    상기 하부전극을 형성하는 단계와 상기 산화막을 형성하는 단계는 인시튜로 진행하는 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법.
  5. 제1항에 있어서,
    상기 씨드층과 상기 터널링 배리어는 동일한 결정구조로 형성하는 것을 특징으로 하는 자기 랜덤 메모리 소자의 자기 터널 접합 형성방법.
  6. 제5항에 있어서,
    상기 결정구조는 면심입방체(FCC)인 것을 특징으로 하는 자기 랜덤 메모리 소자의 자기 터널 접합 형성방법.
  7. 제5항에 있어서,
    상기 씨드층은 탄탈륨(Ta)을 포함하여 형성하고 상기 터널링 배리어는 알루미늄(Al)을 산화시켜 형성하는 것을 특징으로 하는 자기 랜덤 메모리 소자의 자기 터널 접합 형성방법.
  8. 제1항에 있어서,
    상기 제1강자성체층은 2개의 강자성체를 적층하여 형성하고, 상기 2개의 강자성체 사이에 루테늄(Ru), 레늄(Re), 로듐(Rh), 구리(Cu) 및 크롬(Cr)으로 이루어진 그룹에서 선택된 어느 하나로 비자성체층을 더 형성하는 것을 특징으로 하는 자기 랜덤 메모리 소자의 자기 터널 접합 형성방법.
  9. 제1항에 있어서,
    상기 제2강자성체층은 2개의 강자성체를 적층하여 형성하는 것을 특징으로 하는 자기 랜덤 메모리 소자의 자기 터널 접합 형성방법.
  10. 제1항에 있어서,
    상기 제2강자성체층상에 캡층을 더 형성하는 것을 특징으로 하는 자기 랜덤 메모리 소자의 자기 터널 접합 형성방법.
  11. 제1항에 있어서,
    상기 자기 터널 접합을 형성하는 단계는,
    상기 산화막상에 씨드층과 반강자성체층과 제1강자성체층을 순차로 형성하는 단계;
    상기 제1강자성체층상에 상기 씨드층과 동일한 결정구조를 이루는 물질층을 형성하는 단계;
    상기 물질층을 산화시키는 단계;
    상기 산화된 물질층상에 제2강자성체층을 형성하는 단계; 및
    상기 제2강자성체층과 상기 산화된 물질층과 상기 제1강자성체와 상기 반강자성체층과 상기 씨드층을 패터닝하여, 씨드층과 반강자성체층과 제1강자성체층으로 이루어진 고정층과, 산화된 물질층으로 이루어진 터널링 배리어와, 제2강자성체층으로 이루어진 자유층을 형성하는 단계를 포함하는 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법.
  12. 제11항에 있어서,
    상기 결정구조는 면심입방체(FCC)인 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법.
  13. 제11항에 있어서,
    상기 씨드층은 탄탈륨(Ta)을 포함하여 형성하고 상기 물질층은 알루미늄(Al)으로 형성하는 것을 특징으로 하는 자기 랜덤 메모리 소자의 자기 터널 접합 형성방법.
  14. 제11항에 있어서,
    상기 제1강자성체층은 2개의 강자성체를 적층하여 형성하고, 상기 2개의 강자성체 사이에 루테늄(Ru), 레늄(Re), 로듐(Rh), 구리(Cu) 및 크롬(Cr)으로 이루어진 그룹에서 선택된 어느 하나로 비자성체층을 더 형성하는 것을 특징으로 하는 자기 랜덤 메모리 소자의 자기 터널 접합 형성방법.
  15. 제11항에 있어서,
    상기 제2강자성체층은 2개의 강자성체를 적층하여 형성하는 것을 특징으로 하는 자기 랜덤 메모리 소자의 자기 터널 접합 형성방법.
  16. 제11항에 있어서,
    상기 제2강자성체층상에 탄탈륨(Ta)으로 캡층을 더 형성하는 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법.
  17. 상대적으로 티타늄 함량이 많은 TiN을 증착하는 단계;
    상기 TiN을 화학기계적 연마하는 단계;
    상기 TiN을 이온빔 에칭하여 하부전극을 형성하고, 인시튜로 산소를 공급하여 상기 하부전극상에 산화막을 형성하는 단계;
    상기 산화막상에 씨드층과 반강자성체층과 제1강자성체층을 순차로 형성하는 단계;
    상기 제1강자성체층상에 상기 씨드층과 동일한 결정구조를 이루는 물질층을 형성하는 단계;
    상기 물질층을 산화시키는 단계;
    상기 산화된 물질층상에 제2강자성체층을 형성하는 단계;
    상기 제2강자성체층상에 캡층을 형성하는 단계; 및
    상기 캡층과 제2강자성체층과 상기 산화된 물질층과 상기 제1강자성체와 상기 반강자성체층과 상기 씨드층을 패터닝하여, 씨드층과 반강자성체층과 제1강자성체층으로 이루어진 고정층과, 산화된 물질층으로 이루어진 터널링 배리어와, 캡층과 제2강자성체층으로 이루어진 자유층을 형성하는 단계를 포함하는 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법.
  18. 제17항에 있어서,
    상기 TiN의 티타늄 함량은 70 내지 90 원자 백분율인 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법.
  19. 제17항에 있어서,
    상기 결정구조는 면심입방체(FCC)인 것을 특징으로 하는 자기 랜덤 메모리 소자의 자기 터널 접합 형성방법.
  20. 제17항에 있어서,
    상기 씨드층은 탄탈륨(Ta)을 포함하여 형성하고 상기 물질층은 알루미늄(Al)으로 형성하는 것을 특징으로 하는 자기 랜덤 메모리 소자의 자기 터널 접합 형성방법.
  21. 제17항에 있어서,
    상기 제1강자성체층은 2개의 강자성체를 적층하여 형성하고, 상기 2개의 강자성체 사이에 루테늄(Ru),레늄(Re),로듐(Rh),구리(Cu) 및 크롬(Cr)으로 이루어진 그룹에서 선택된 어느 하나로 비자성체층을 더 형성하는 것을 특징으로 하는 자기 랜덤 메모리 소자의 자기 터널 접합 형성방법.
  22. 제17항에 있어서,
    상기 제2강자성체층은 2개의 강자성체를 적층하여 형성하는 것을 특징으로 하는 자기 랜덤 메모리 소자의 자기 터널 접합 형성방법.
  23. 제17항에 있어서,
    상기 캡층은 탄탈륨(Ta)으로 형성하는 것을 특징으로 하는 자기 랜덤 메모리 소자의 자기 터널 접합 형성방법.
  24. 하부전극;
    상기 하부전극상에 형성된 산화막;
    적어도 씨드층과 반강자성체층과 제1강자성체를 포함하는 고정층;
    상기 씨드층의 최대밀집면 방향과 동일한 결정방향으로 배향되어 최대밀집면으로 결정성장된 터널링 배리어; 및
    적어도 제2강자성체를 포함하는 자유층을 포함하는 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합.
  25. 제24항에 있어서,
    상기 하부전극은 티타늄(Ti) 함량이 상대적으로 많은 TiN으로 형성되어 있는 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합.
  26. 제25항에 있어서,
    상기 TiN의 티타늄 함량은 70 내지 90 원자 백분율인 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합.
  27. 제24항에 있어서,
    상기 씨드층과 상기 터널링 배리어는 동일한 결정구조를 갖는 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합.
  28. 제24항에 있어서,
    상기 결정구조는 면심입방체(FCC)인 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합.
  29. 제27항에 있어서,
    상기 씨드층은 탄탈륨(Ta)을 포함하고 상기 터널링 배리어는 산화알루미늄(AlOx)인 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 형성방법.
  30. 제24항에 있어서,
    상기 제1강자성체층은 2개의 강자성체 사이에 루테늄(Ru), 레늄(Re), 로듐(Rh), 구리(Cu) 및 크롬(Cr)으로 이루어진 그룹에서 선택된 어느 하나로 비자성체층이 더 형성되어 있는 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널.
  31. 제24항에 있어서,
    상기 제2강자성체층은 2개의 강자성체가 적층되어 있는 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합.
  32. 제24항에 있어서,
    상기 제2강자성체층상에 캡층이 더 형성되어 있는 것을 특징으로 하는 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합.
KR10-2003-0046796A 2003-07-10 2003-07-10 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법 KR100512180B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0046796A KR100512180B1 (ko) 2003-07-10 2003-07-10 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법
US10/888,964 US7352021B2 (en) 2003-07-10 2004-07-09 Magnetic random access memory devices having titanium-rich lower electrodes with oxide layer and oriented tunneling barrier
US11/673,612 US7351594B2 (en) 2003-07-10 2007-02-12 Methods of forming magnetic random access memory devices having titanium-rich lower electrodes with oxide layer and oriented tunneling barrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0046796A KR100512180B1 (ko) 2003-07-10 2003-07-10 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법

Publications (2)

Publication Number Publication Date
KR20050006830A KR20050006830A (ko) 2005-01-17
KR100512180B1 true KR100512180B1 (ko) 2005-09-02

Family

ID=33562972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0046796A KR100512180B1 (ko) 2003-07-10 2003-07-10 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법

Country Status (2)

Country Link
US (2) US7352021B2 (ko)
KR (1) KR100512180B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917560B1 (ko) 2006-11-14 2009-09-16 후지쯔 가부시끼가이샤 강자성 터널 접합 소자, 그 제조 방법, 및 그것을 이용한자기 헤드, 자기 메모리

Families Citing this family (267)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612854B1 (ko) * 2004-07-31 2006-08-21 삼성전자주식회사 스핀차지를 이용한 자성막 구조체와 그 제조 방법과 그를구비하는 반도체 장치 및 이 장치의 동작방법
JPWO2006073127A1 (ja) * 2005-01-05 2008-06-12 株式会社アルバック 磁性多層膜の製造方法
US7309887B2 (en) * 2005-03-04 2007-12-18 Osipov Viatcheslav V Ferromagnetic-semiconductor spin polarizer of electrons in nonmagnetic semiconductors
US8692343B2 (en) * 2010-04-26 2014-04-08 Headway Technologies, Inc. MR enhancing layer (MREL) for spintronic devices
US8148174B1 (en) * 2011-05-03 2012-04-03 Avalanche Technology, Inc. Magnetic tunnel junction (MTJ) formation with two-step process
US8313960B1 (en) * 2011-05-03 2012-11-20 Avalanche Technology, Inc. Magnetic tunnel junction (MTJ) formation using multiple etching processes
JP2013012546A (ja) * 2011-06-28 2013-01-17 Toshiba Corp 不揮発性記憶装置の製造方法
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
KR20130015928A (ko) * 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 자기 메모리 소자 및 그 제조 방법
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
KR102078849B1 (ko) * 2013-03-11 2020-02-18 삼성전자 주식회사 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
KR102124361B1 (ko) 2013-11-18 2020-06-19 삼성전자주식회사 수직 자기터널접합을 포함하는 자기 기억 소자
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9431600B2 (en) * 2014-10-06 2016-08-30 International Business Machines Corporation Magnetic domain wall shift register memory devices with high magnetoresistance ratio structures
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9373779B1 (en) 2014-12-08 2016-06-21 Micron Technology, Inc. Magnetic tunnel junctions
KR102374642B1 (ko) * 2015-01-22 2022-03-17 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9530959B2 (en) * 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9520553B2 (en) * 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9257136B1 (en) * 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
KR102465539B1 (ko) 2015-09-18 2022-11-11 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
KR102451098B1 (ko) * 2015-09-23 2022-10-05 삼성전자주식회사 자기 메모리 장치 및 이의 제조 방법
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
KR102451018B1 (ko) 2017-11-13 2022-10-05 삼성전자주식회사 가변 저항 메모리 장치의 제조 방법
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
US10490248B2 (en) * 2017-11-30 2019-11-26 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic random access memory structure and manufacturing method of the same
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US11685991B2 (en) 2018-02-14 2023-06-27 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10693059B2 (en) 2018-02-20 2020-06-23 International Business Machines Corporation MTJ stack etch using IBE to achieve vertical profile
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR20210024462A (ko) 2018-06-27 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 필름 및 구조체
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
CN110491990A (zh) * 2019-08-13 2019-11-22 上海新微技术研发中心有限公司 磁存储器件
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
US11201280B2 (en) * 2019-08-23 2021-12-14 Western Digital Technologies, Inc. Bottom leads chemical mechanical planarization for TMR magnetic sensors
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) * 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210078405A (ko) 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783248A (en) * 1987-02-10 1988-11-08 Siemens Aktiengesellschaft Method for the production of a titanium/titanium nitride double layer
JP3121435B2 (ja) * 1992-04-17 2000-12-25 新日本製鐵株式会社 薄膜形成方法
US5699293A (en) * 1996-10-09 1997-12-16 Motorola Method of operating a random access memory device having a plurality of pairs of memory cells as the memory device
JPH113890A (ja) * 1997-06-11 1999-01-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5986925A (en) * 1998-04-07 1999-11-16 Motorola, Inc. Magnetoresistive random access memory device providing simultaneous reading of two cells and operating method
US6114719A (en) * 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
JP3234814B2 (ja) * 1998-06-30 2001-12-04 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
JP2001006126A (ja) 1999-06-17 2001-01-12 Nec Corp 磁気抵抗効果ヘッド及びそのヘッドを備えた磁気抵抗検出システム並びにそのヘッドを備えた磁気記憶システム
JP3623417B2 (ja) * 1999-12-03 2005-02-23 アルプス電気株式会社 スピンバルブ型薄膜磁気素子及び薄膜磁気ヘッド
JP2001325704A (ja) * 2000-05-15 2001-11-22 Nec Corp 磁気抵抗効果センサ、磁気抵抗効果センサの製造方法、磁気抵抗検出システム、および磁気記憶システム
JP4693292B2 (ja) * 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
JP3603771B2 (ja) * 2000-09-26 2004-12-22 松下電器産業株式会社 磁気抵抗素子およびそれを用いた磁気センサ、メモリー装置
US6710987B2 (en) * 2000-11-17 2004-03-23 Tdk Corporation Magnetic tunnel junction read head devices having a tunneling barrier formed by multi-layer, multi-oxidation processes
US7050275B2 (en) * 2001-02-20 2006-05-23 Alps Electric Co., Ltd. Exchange coupled film having improved current-carrying reliability and improved rate of change in resistance and magnetic sensing element using same
KR20020072875A (ko) * 2001-03-13 2002-09-19 삼성전자 주식회사 반도체 소자의 금속 배선 형성 방법
US6815248B2 (en) * 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6795108B2 (en) 2003-01-24 2004-09-21 Bellsouth Intellectual Property Corporation System and method for video conference service
US6984529B2 (en) * 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
US6960480B1 (en) * 2004-05-19 2005-11-01 Headway Technologies, Inc. Method of forming a magnetic tunneling junction (MTJ) MRAM device and a tunneling magnetoresistive (TMR) read head

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917560B1 (ko) 2006-11-14 2009-09-16 후지쯔 가부시끼가이샤 강자성 터널 접합 소자, 그 제조 방법, 및 그것을 이용한자기 헤드, 자기 메모리

Also Published As

Publication number Publication date
KR20050006830A (ko) 2005-01-17
US20050006682A1 (en) 2005-01-13
US20070148789A1 (en) 2007-06-28
US7352021B2 (en) 2008-04-01
US7351594B2 (en) 2008-04-01

Similar Documents

Publication Publication Date Title
KR100512180B1 (ko) 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법
US8934290B2 (en) Magnetoresistance effect device and method of production of the same
EP1547102B1 (en) Nanocrystalline layers and improved mram tunnel junctions
CN109755382B (zh) 一种垂直磁电阻元件的顶覆盖层及其制作方法
EP1598865B1 (en) Mram with a novel buffer layer
US7217577B2 (en) Structure/method to fabricate a high-performance magnetic tunneling junction MRAM
US20230060687A1 (en) Dual Magnetic Tunnel Junction Devices For Magnetic Random Access Memory (Mram)
US8492169B2 (en) Magnetic tunnel junction for MRAM applications
US8139325B2 (en) Tunnel magnetoresistive thin film
KR20100007884A (ko) 터널 자기 저항 박막 및 자성 다층막 제작 장치
JP2011138954A (ja) 強磁性層の垂直磁化を用いた磁気トンネル接合デバイスの製造方法
JP2012502447A (ja) 非晶質または微結晶質ＭｇＯトンネル障壁に用いる優先グレイン成長強磁性シード層
US11302372B2 (en) MTJ stack containing a top magnetic pinned layer having strong perpendicular magnetic anisotropy
CN112838160A (zh) 磁性结、磁性装置和用于提供磁性结的方法
US10867651B2 (en) Initialization process for magnetic random access memory (MRAM) production
JP4902686B2 (ja) 磁気抵抗効果素子の製造方法
CN111816762A (zh) 一种磁性随机存储器磁性存储单元及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee