CN109755382B - 一种垂直磁电阻元件的顶覆盖层及其制作方法 - Google Patents

一种垂直磁电阻元件的顶覆盖层及其制作方法 Download PDF

Info

Publication number
CN109755382B
CN109755382B CN201711086908.9A CN201711086908A CN109755382B CN 109755382 B CN109755382 B CN 109755382B CN 201711086908 A CN201711086908 A CN 201711086908A CN 109755382 B CN109755382 B CN 109755382B
Authority
CN
China
Prior art keywords
layer
multilayer film
thickness
covering
magnetic memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711086908.9A
Other languages
English (en)
Other versions
CN109755382A (zh
Inventor
陈峻
郭一民
麻榆阳
张云森
肖荣福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Information Technologies Co ltd
Original Assignee
Shanghai Information Technologies Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Information Technologies Co ltd filed Critical Shanghai Information Technologies Co ltd
Priority to CN201711086908.9A priority Critical patent/CN109755382B/zh
Publication of CN109755382A publication Critical patent/CN109755382A/zh
Application granted granted Critical
Publication of CN109755382B publication Critical patent/CN109755382B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供了一种垂直磁电阻元件的顶覆盖层,依次包括氧化物覆盖层和金属顶覆盖多层膜,金属顶覆盖多层膜由氧化防止层、结构过渡层、刻蚀停止层、硬掩膜层组成,氧化防止层的下方与氧化物覆盖层贴合。本发明还提供了一种垂直磁电阻元件及其制作方法,包括:步骤一、从衬底上依次逐步生长底电极层、种子层、垂直磁参考层、隧道势垒层、磁记忆层;步骤二、在磁记忆层上生长氧化物覆盖层;步骤三、在氧化物覆盖层上依次生长金属顶覆盖多层膜;步骤四、对经过步骤一至步骤三形成的磁电阻元件多层膜进行退火处理。氧化防止层和结构过渡层的引入可以帮助提高MTJ多层膜的材料和磁电阻性能。同时由于Ta的排除,MTJ多层膜刻蚀也变得相对容易。

Description

一种垂直磁电阻元件的顶覆盖层及其制作方法
技术领域
本发明涉及一种垂直磁电阻元件的顶覆盖层及其制作方法,属于磁储存器技术领域。
背景技术
近年来,采用磁性隧道结(MTJ,Magnetic Tunnel Junction)的磁电阻效应的MRAM被人们认为是未来的固态非易失性记忆体,它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构,其中有:磁性记忆层,它可以改变磁化方向以记录不同的数据;位于中间的绝缘的隧道势垒层;磁性参考层,位于隧道势垒层的另一侧,它的磁化方向不变。
为能在这种磁电阻元件中记录信息,使用基于自旋动量转移或称自旋转移矩(STT,Spin Transfer Torque)转换技术的写方法,这样的MRAM称为STT-MRAM。根据磁极化方向的不同,STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM),后者有更好的性能。依此方法,即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外,随着磁性记忆层的体积的缩减,写或转换操作需注入的自旋极化电流也越小。因此,这种写方法可同时实现器件微型化和降低电流。
典型的垂直磁电阻多层膜100如图1所示,通常包括底电极10、种子层20、磁固定参考层30、氧化物绝缘层40、磁记忆层50及顶部覆盖层60,即所谓的BOTTOM-PINNED pSTT-MRAM,例如:底电极BE/种子层SD/磁固定参考层([Co/Pt]n/Ru/[Co/Pt]m/Co/W/CoFeB)/氧化物绝缘层(MgO)/磁记忆层(CoFeB/W/CoFeB)/顶部覆盖层(Ta/Ru/Ta)。
磁电阻多层膜中的顶部覆盖层质量的好坏会直接影响到MTJ多层膜的磁极化取向及pTMR值的高低。常见的具有优良性能的顶部覆盖层一般由MgO//Ru/Ta或者MgO/Ta/Ru/Ta构成。一般来讲由于Ta对B原子具有较强力的亲和吸附作用,B原子在高温退火过程中会通过MgO层被吸附到Ta的表面层,从而提高记忆层中CoFe的纯度,但Ta自身在高温过程中也会扩散到下边的MgO中被氧化甚至扩散到记忆层中去,从而影响CoFe的磁电阻性能。这种结构还有一个工艺上的问题,夹层MgO/Ta/Ru中的Ta会给MTJ多层膜刻蚀带来困难。因此这两种常用结构,MgO//Ru/Ta和MgO/Ta/Ru/Ta,都有各自的不足。
为了得到更高的垂直磁电阻(pTMR)值,必须制备高质量的磁电阻多层膜。为了达到这个目的,近年来,人们使用了不同的磁电阻材料并优化制做工艺。
发明内容
本发明所要解决的技术问题是:通过改变磁记忆层上的顶覆盖层的材料结构从而形成具有更稳定和更大磁电阻的垂直磁电阻元件。
为了解决上述技术问题,本发明中MTJ多层膜顶部覆盖层使用MgO/X/Y/Ru/Ta结构,其中X作为氧化防止层材料选自Ni、Ag、Au、Ir、Pd、Rh、Pt,Y为结构过渡层材料选自Ti、Zr、Nb、Mo、Hf、W、Re、Os、V。X/Y的引入可以帮助提高MTJ多层膜的材料和磁电阻性能。同时由于Ta的排除,MTJ多层膜刻蚀也变得相对容易。
本发明的第一方面,提供了一种垂直磁电阻元件的顶覆盖层,依次包括氧化物覆盖层和金属顶覆盖多层膜,金属顶覆盖多层膜由氧化防止层、结构过渡层、刻蚀停止层、硬掩膜层组成,氧化防止层的下方与氧化物覆盖层贴合。
进一步地,氧化物覆盖层为MgO介电质绝缘材料,氧化物覆盖层的厚度为0.8-1.5纳米。氧化防止层的材料选自Ni、Ag、Au、Ir、Pd、Rh、Pt之中的一种,氧化防止层的厚度为0.2-1纳米。结构过渡层的材料选自Ti、Zr、Nb、Mo、Hf、W、Re、Os、V的一种,结构过渡层的厚度为0.2-5纳米。刻蚀停止层为导电膜,刻蚀停止层的厚度为1-5纳米。硬掩膜层的材料为Ta,硬掩膜层的厚度为10-200纳米。
本发明的第二方面,提供了一种垂直磁电阻元件,包括:
设置在衬底上的底电极层;
设置在底电极上的种子层;
设置在种子层上的垂直磁参考层,垂直磁参考层具有固定的垂直磁化方向;
设置在垂直磁参考层上的隧道势垒层,隧道势垒层具有电绝缘性;
设置在隧道势垒层上的磁记忆层,磁记忆层具有可变的垂直磁化方向;
设置在磁记忆层上的氧化物覆盖层;
以及,设置在氧化物覆盖层上的金属顶覆盖多层膜。
进一步地,底电极的材料选自Ta/Cu、CuN或Ru/Ta,底电极的厚度为10-50纳米;种子层的材料选自Pt、Hf、Zr、W或Mo,种子层的厚度为1-10纳米;垂直磁参考层为[Co/Z]n/Co/Ru/[Co/Z]m/Co/L/CoFeB复合超晶格多层膜,其中Z是Pt、Pd、Ni中的一种;n、m为超晶格层数,且n>m;Ru的厚度为0.8-0.9纳米或0.4-0.5纳米;L是W、M、Ta中的一种,L的厚度为0.1-0.5纳米;隧道势垒层的材料选自MgO、ZnMgO、AlMgO之中的一种,隧道势垒层的厚度为0.8-1.5纳米;磁记忆层的材料结构为CoFeB1/Ta,W,Mo/CoFeB2,磁记忆层的总厚度为0.8-3纳米,其中CoFeB1的厚度大于CoFeB2的厚度。
本发明的第三方面,提供了一种垂直磁电阻元件的制作方法,包括如下步骤:
步骤一、从衬底上依次逐步生长底电极层、种子层、垂直磁参考层、隧道势垒层、磁记忆层;
步骤二、在磁记忆层上生长氧化物覆盖层;
步骤三、在氧化物覆盖层上依次生长金属顶覆盖多层膜;
步骤四、对经过步骤一至步骤三形成的磁电阻元件多层膜进行退火处理。
进一步地,退火处理的温度范围在350-500℃之间,直至磁记忆层中非晶态的CoFeB1与CoFeB2全部转变成bcc单晶结构。
本发明的有益效果:MTJ多层膜顶部覆盖层使用MgO/X/Y/Ru/Ta结构,其中X作为氧化防止层材料选自Ni、Ag、Au、Ir、Pd、Rh、Pt,Y为结构过渡层材料选自Ti、Zr、Nb、Mo、Hf、W、Re、Os、V。X/Y的引入可以帮助提高MTJ多层膜的材料和磁电阻性能。同时由于Ta的排除,MTJ多层膜刻蚀也变得相对容易。
附图说明
图1是现有技术中的垂直型磁电阻元件多层膜结构示意图;
图2是本发明一个较佳实施例中的垂直型磁电阻元件多层膜的顶覆盖层结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。需说明的是,本发明附图均采用简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
自旋磁矩随机磁储存器(STT-MRAM)中的垂直磁电阻元件通常的制作工艺是通过超高真空PVD镀膜设备从衬底上逐步生长底电极层10、种子层20、磁参考层30、隧道势垒层40、磁记忆层50、顶部覆盖层60,如图1所示。
本发明所讲的是一种改进型的自旋磁矩随机磁储存器(STT-MRAM)中的垂直磁电阻元件特别是顶覆盖层及其制作方法,具体方案如下:
底电极10由Ta/Cu、CuN或Ru/Ta构成,总厚度为10-50纳米。
接下来在底电极10上生长种子层20,一般选择Hf、Zr、Pt、W或Mo或由它们组成的双层膜,其厚度控制在0.5-2纳米之间。
紧接着在种子层20上生长磁参考层30,选用超晶格多层膜,其结构例如[Co/Z]n/Co/Ru/[Co/Z]m/Co/CoFeB,其中Z是Pt、Pd、Ni中的一种,n、m为超晶格层数,一般n>m。磁参考层30具有固定的垂直磁化方向。上下两层超晶格[Co/Z]n和[Co/Z]m通过Ru形成相互反平行的垂直磁耦合。Ru的厚度可以选在0.8-0.9纳米(第二耦合峰)或0.4-0.5(第一耦合峰)纳米之间。
然后在磁参考层30上生长隧道势垒层40,选择MgO、ZnMgO、AlMgO等氧化物绝缘材料,其厚度为0.8-1.5纳米。隧道势垒层40可以直接通过PVD的方法,金属氧化物作为靶场,进行溅射而形成;或直接用金属Mg或ZnMg为靶材通过PVD的方法,逐步溅射一层很薄(<0.5nm)的金属Mg或ZnMg膜,然后通过自然氧化,或等离子氧化,重复数次而形成。
然后在隧道势垒层40上生长磁记忆层50,磁记忆层50的材料包括CoFeB、CoFeB/Fe或者CoFeB1/E/CoFeB2。CoFeB1/E/CoFeB2中,E为W、Mo或Ta,CoFeB1的厚度一般大于CoFeB2的厚度,CoFeB1/E/CoFeB2多层膜的厚度分别为0.8-2/0.2-0.5/0.5-1纳米。磁记忆层50应具有可变的垂直磁化方向。
然后在磁记忆层50上生长氧化物覆盖层601,选择MgO作为氧化物绝缘材料,其厚度为0.5-1.5纳米。隧道势垒层可以直接通过PVD的方法,金属氧化物MgO作为靶场,进行溅射而形成;或直接用金属Mg为靶材通过PVD的方法,逐步溅射一层很薄(<0.5nm)的金属Mg膜,然后通过自然氧化,或等离子氧化,重复数次而形成。
接下来在氧化物覆盖层601上生长金属顶覆盖层为X 602/Y 603/Ru 604/Ta605,其中X的下方与氧化物覆盖层601接着。X 602作为氧化防止层,材料选自Ni、Ag、Au、Ir、Pd、Rh、Pt。Y 603作为结构过渡层,材料选自Ti、Zr、Nb、Mo、Hf、W、Re、Os、V。最顶部的Ta 605是刻蚀MTJ的硬掩膜层。Ru 604既是很好的导电膜,又作为Ta 605的刻蚀停止(etching stop)层。顶覆盖层各层厚度分别为0.2-1/0.2-5/1-5/10-200纳米。
最后将已经形成的磁电阻元件多层膜进行高温退火,温度范围在350-500℃之间,将磁记忆层50中的非晶态的CoFeB1与CoFeB2通过结构功能层及种子层的帮助形成bcc单晶结构。
以上详细描述了本发明的较佳具体实施例。应当理解,本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此,凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案,皆应在由权利要求书所确定的保护范围内。

Claims (10)

1.一种垂直磁电阻元件的顶覆盖层,其特征在于,所述顶覆盖层依次包括氧化物覆盖层和金属顶覆盖多层膜,所述金属顶覆盖多层膜由氧化防止层、结构过渡层、刻蚀停止层、硬掩膜层组成,所述氧化防止层的下方与所述氧化物覆盖层贴合;所述氧化防止层的材料选自Ni、Ag、Au、Ir、Pd、Rh、Pt之中的一种,所述结构过渡层的材料选自Ti、Zr、Nb、Mo、Hf、W、Re、Os、V的一种,所述刻蚀停止层为导电膜。
2.根据权利要求1所述的一种垂直磁电阻元件的顶覆盖层,其特征在于,所述氧化物覆盖层为MgO介电质绝缘材料,所述氧化物覆盖层的厚度为0.8-1.5纳米。
3.根据权利要求1所述的一种垂直磁电阻元件的顶覆盖层,其特征在于,所述氧化防止层的厚度为0.2-1纳米。
4.根据权利要求1所述的一种垂直磁电阻元件的顶覆盖层,其特征在于,所述结构过渡层的厚度为0.2-5纳米。
5.根据权利要求1所述的一种垂直磁电阻元件的顶覆盖层,其特征在于,所述刻蚀停止层的厚度为1-5纳米。
6.根据权利要求1所述的一种垂直磁电阻元件的顶覆盖层,其特征在于,所述硬掩膜层的材料为Ta,所述硬掩膜层的厚度为10-200纳米。
7.一种垂直磁电阻元件,其特征在于,包括:
设置在衬底上的底电极层;
设置在所述底电极上的种子层;
设置在所述种子层上的垂直磁参考层,所述垂直磁参考层具有固定的垂直磁化方向;
设置在所述垂直磁参考层上的隧道势垒层,所述隧道势垒层具有电绝缘性;
设置在所述隧道势垒层上的磁记忆层,所述磁记忆层具有可变的垂直磁化方向;设置在所述磁记忆层上的氧化物覆盖层;
以及,设置在所述氧化物覆盖层上的金属顶覆盖多层膜,所述金属顶覆盖多层膜为根据权利要求1中所述的金属顶覆盖多层膜。
8.根据权利要求7所述的一种垂直磁电阻元件,其特征在于,
所述底电极的材料选自Ta/Cu、CuN或Ru/Ta,所述底电极的厚度为10-50纳米;所述种子层的材料选自Pt、Hf、Zr、W或Mo,所述种子层的厚度为1-10纳米;所述垂直磁参考层为[Co/Z]n/Co/Ru/[Co/Z]m/Co/L/CoFeB复合超晶格多层膜,其中Z是Pt、Pd、Ni中的一种;n、m为超晶格层数,且n>m;Ru的厚度为0.8-0.9纳米或0.4-0.5纳米;L是W、M、Ta中的一种,L的厚度为0.1-0.5纳米;
所述隧道势垒层的材料选自MgO、ZnMgO、AlMgO之中的一种,所述隧道势垒层的厚度为0.8-1.5纳米;
所述磁记忆层的材料结构为CoFeB1/Ta,W,Mo/CoFeB2,所述磁记忆层的总厚度为0.8-3纳米,其中CoFeB1的厚度大于CoFeB2的厚度。
9.根据权利要求8所述的一种垂直磁电阻元件的制作方法,其特征在于,包括如下步骤:
步骤一、从所述衬底上依次逐步生长所述底电极层、所述种子层、所述垂直磁参考层、所述隧道势垒层、所述磁记忆层;
步骤二、在所述磁记忆层上生长所述氧化物覆盖层;
步骤三、在所述氧化物覆盖层上依次生长金属顶覆盖多层膜;
步骤四、对经过步骤一至步骤三形成的磁电阻元件多层膜进行退火处理。
10.根据权利要求9所述的一种垂直磁电阻元件的制作方法,其特征在于,所述退火处理的温度范围在350-500℃之间,直至所述磁记忆层中非晶态的CoFeB1与CoFeB2全部转变成bcc单晶结构。
CN201711086908.9A 2017-11-07 2017-11-07 一种垂直磁电阻元件的顶覆盖层及其制作方法 Active CN109755382B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711086908.9A CN109755382B (zh) 2017-11-07 2017-11-07 一种垂直磁电阻元件的顶覆盖层及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711086908.9A CN109755382B (zh) 2017-11-07 2017-11-07 一种垂直磁电阻元件的顶覆盖层及其制作方法

Publications (2)

Publication Number Publication Date
CN109755382A CN109755382A (zh) 2019-05-14
CN109755382B true CN109755382B (zh) 2022-11-08

Family

ID=66400269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711086908.9A Active CN109755382B (zh) 2017-11-07 2017-11-07 一种垂直磁电阻元件的顶覆盖层及其制作方法

Country Status (1)

Country Link
CN (1) CN109755382B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635655A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 一种磁性隧道结覆盖层及其制作工艺
CN112635656A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN112736193A (zh) * 2019-10-14 2021-04-30 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器
CN112736194A (zh) * 2019-10-14 2021-04-30 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN112864308B (zh) * 2019-11-12 2023-04-28 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN112928204B (zh) * 2019-12-05 2023-06-02 上海磁宇信息科技有限公司 提升磁性隧道结自由层垂直各向异性的覆盖层结构单元
CN112928203B (zh) * 2019-12-05 2023-04-07 上海磁宇信息科技有限公司 多层覆盖层的磁性隧道结结构及磁性随机存储器
CN112928202A (zh) * 2019-12-05 2021-06-08 上海磁宇信息科技有限公司 磁性隧道结结构及其应用的磁性随机存储器
CN112928205B (zh) * 2019-12-05 2023-04-07 上海磁宇信息科技有限公司 提升磁垂直各向异性的磁性隧道结及磁性随机存储器
CN113140670A (zh) * 2020-01-16 2021-07-20 上海磁宇信息科技有限公司 一种磁性隧道结垂直反铁磁层及随机存储器
US11251360B2 (en) 2020-02-06 2022-02-15 International Business Machines Corporation MTJ capping layer structure for improved write error rate slopes and thermal stability
CN113346006B (zh) * 2020-03-02 2023-03-21 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器
CN111490155B (zh) * 2020-04-21 2023-04-07 浙江驰拓科技有限公司 磁性隧道结

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105122489A (zh) * 2013-11-01 2015-12-02 中国科学院物理研究所 一种用于温度传感器的纳米磁性多层膜及其制造方法
CN105990517A (zh) * 2015-03-20 2016-10-05 Hgst荷兰有限公司 用于增强垂直磁各向异性的具有双MgO界面和CoFeB层的垂直自旋转移矩(STT)储存元件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147833B2 (en) * 2013-07-05 2015-09-29 Headway Technologies, Inc. Hybridized oxide capping layer for perpendicular magnetic anisotropy

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105122489A (zh) * 2013-11-01 2015-12-02 中国科学院物理研究所 一种用于温度传感器的纳米磁性多层膜及其制造方法
CN105990517A (zh) * 2015-03-20 2016-10-05 Hgst荷兰有限公司 用于增强垂直磁各向异性的具有双MgO界面和CoFeB层的垂直自旋转移矩(STT)储存元件

Also Published As

Publication number Publication date
CN109755382A (zh) 2019-05-14

Similar Documents

Publication Publication Date Title
CN109755382B (zh) 一种垂直磁电阻元件的顶覆盖层及其制作方法
CN110741487B (zh) 对于具有垂直磁异向性的磁性装置应用在高温退火后保持矫顽磁场
US9455400B2 (en) Magnetic tunnel junction for MRAM applications
US9419208B2 (en) Magnetoresistive memory element and method of fabricating same
US8736004B2 (en) Magnetic tunnel junction for MRAM applications
US9082960B2 (en) Fully compensated synthetic antiferromagnet for spintronics applications
US9275713B2 (en) Magnetoresistive element and method of manufacturing the same
US7352021B2 (en) Magnetic random access memory devices having titanium-rich lower electrodes with oxide layer and oriented tunneling barrier
EP2366199B1 (en) Magnetic memory cells with radial barrier
US9159908B2 (en) Composite free layer within magnetic tunnel junction for MRAM applications
US8722211B2 (en) Magnetic memory devices and methods of manufacturing such magnetic memory devices
CN104134748A (zh) 一种信息传感及存储器件及其制备方法
CN111640858A (zh) 磁隧道结参考层、磁隧道结以及磁随机存储器
US20210343934A1 (en) Composite multi-stack seed layer to improve pma for perpendicular magnetic pinning
US11763972B2 (en) Magnetic tunnel junction element with a robust reference layer
CN111816760A (zh) 一种磁性随机存储器磁性存储单元及其形成方法
US11450466B2 (en) Composite seed structure to improve PMA for perpendicular magnetic pinning
US10867651B2 (en) Initialization process for magnetic random access memory (MRAM) production
KR20210064025A (ko) 유리성형제를 포함하는 산화물 중간막
CN107452868B (zh) 一种垂直型磁电阻元件及其制造工艺
CN111816762B (zh) 一种磁性随机存储器磁性存储单元及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant