JPH11352867A - サーバクライアント型学習支援システム，方法，および学習支援プログラムを記録した記録媒体 - Google Patents

サーバクライアント型学習支援システム，方法，および学習支援プログラムを記録した記録媒体

Info

Publication number
JPH11352867A
JPH11352867A JP15733898A JP15733898A JPH11352867A JP H11352867 A JPH11352867 A JP H11352867A JP 15733898 A JP15733898 A JP 15733898A JP 15733898 A JP15733898 A JP 15733898A JP H11352867 A JPH11352867 A JP H11352867A
Authority
JP
Japan
Prior art keywords
learning
event
learner
server
client
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15733898A
Other languages
English (en)
Inventor
Kiyoshi Nakabayashi
清 仲林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP15733898A priority Critical patent/JPH11352867A/ja
Publication of JPH11352867A publication Critical patent/JPH11352867A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrically Operated Instructional Devices (AREA)

Abstract

(57)【要約】 【課題】 画面制御や学習制御動作の修正・追加が容易
で、第三者を交えた学習が可能なサーバクライアント型
学習支援システムを提供する。 【解決手段】 学習支援プロセス２１０Ａは、ネットワ
ークインターフェース２１１Ａと、クライアント端末１
００からのイベントを受け取るイベント制御部２２１Ａ
と、階層型の教材構造の各階層およびページに対応した
ページオブジェクト２２３と階層オブジェクト２２４含
む教材オブジェクト部２２２からなる。イベント制御部
は２２１Ａはクライアント端末１００から受け取ったイ
ベントを、現在クライアント端末１００に表示されてい
るページに対応した教材オブジェクトに送り、該教材オ
ブジェクトは受け取ったイベントが自身で処理可能な場
合は処理を行い、そうでない場合は上位階層のオブジェ
クトに送付し、該上位階層オブジェクトは同様にこれを
繰り返す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、情報を取得、表示
する１つ以上のクライアント端末と、学習情報を保持す
るサーバと、クライアント端末とサーバを互いに接続す
るネットワークを有し、クライアント端末を使用する学
習毎に学習者の学習を支援する学習支援プロセスがサー
バに設けられているサーバクライアント型学習支援シス
テムに関する。
【０００２】
【従来の技術】従来、コンピュータネットワークを利用
したサーバクライアント型学習支援システムとして図８
に示すようなシステムが知られている。このシステム
は、”ＷＷＷを用いた知的CAIシステムCALAT”、電子情
報通信学会論文誌、J80-D-II,1997/4、に記載されてい
る。
【０００３】このサーバクライアント型学習システム
は、学習者が使用するクライアント端末１００と、サー
バ２００と、クライアント端末１００とサーバ２００を
接続するネットワーク１５０で接続されている。サーバ
２００は、クライアント端末１００と通信を行うサーバ
プログラム２０１と、各学習者のクライアント端末１０
０にそれぞれ対応した複数の学習支援プロセス２１０か
らなる。すなわち、サーバ２００は、複数の学習者が同
時に使用することができ、サーバ２００上の各学習者に
対応した学習支援プロセス２１０が学習者の学習履歴や
演習問題の解答に応じて適切な教材を提示して学習を進
める。
【０００４】図９は学習支援プロセス２１０の構成を詳
細に示している。学習支援プロセス２１０はサーバプロ
グラム２０１を経由してクライアント端末１００と通信
を行うネットワークインターフェース２１１と、クライ
アント端末１００の画面制御処理を行う画面制御部２１
２と、学習者の演習問題の解答などを解析して提示する
教材を決定する学習制御部２１３と、学習者がこれまで
に参照および習得した学習項目や理解レベルを保持する
学習者情報保持部２１４と、章、節、項といった階層か
らなる教材の構成、各章、節、項およびページの学習項
目および難易度、各ページの表示内容、演習問題などを
保持する教材データ保持部２１５で接続されている。
【０００５】この従来のシステムの動作は以下のように
なる。まず、学習者がクライアント端末１００から「次
画面」など新しい情報を要求するコマンドを入力する。
このコマンドは学習制御部２１３に伝えられる。学習制
御部２１３は学習者情報保持部２１４に蓄えられた現在
の学習者の習得済み学習項目や理解レベルから教材デー
タ保持部２１５に蓄えられた教材の難易度などを勘案し
て次に提示するページを決定する。画面制御部２１２は
学習制御部２１３が指定したページにコマンドのボタン
配置情報などを付与してネットワークインターフェース
２１１経由でクライアント端末１００に送る。また、学
習者が演習問題を解答した場合は、学習制御部２１３は
解答を解析して、学習者の習得学習項目の情報を更新す
る。さらに、解答の正誤状況に応じて、再度演習問題を
行わせるか、ヒントを提示するか、といった判断を行
う。画面制御部２１２はその判断に基づき演習問題解答
画面を構成し、解答を促進するメッセージなどを付与し
てクライアント端末１００に送付する。
【０００６】
【発明が解決しようとする課題点】上述した、従来のシ
ステムでは、学習支援プロセスの構成上、以下のような
問題点がある。
【０００７】第一に、画面制御や学習制御動作の修正・
追加が困難である。画面制御部２１２や学習制御部２１
３は、システム全体で一つのものが共通に使用されるた
め、画面毎のレイアウトやコマンドを変更しないし追加
する、演習問題の形式や演習問題毎のヒントを提示など
の動作、解答評価基準を変更しないし追加する、教材の
章ごとの学習者理解レベルの利用・更新方法を変更・追
加する、などを行いたい場合、画面制御部２１２かつま
たは学習制御部２１３、学習者情報保持部２１４、教材
情報保持部２１５の全てにわたってシステムの修正・追
加が必要となる。
【０００８】第二に、学習中に第三者との情報の交換を
することが困難である。学習中の状況を講師が参照して
適切なアドバイスを送る、ないし、複数の学習者間で情
報交換を行って学習効果を促進する、という形態が望ま
れるが、従来のシステムの学習支援プロセスでは学習者
からの要求以外の通信を行うことができず、このような
形態に対応することができない。
【０００９】本発明の目的は、画面制御や学習制御動作
の修正・追加が容易で、第三者を交えた学習が可能なサ
ーバクライアント型学習支援システムおよび方法を提供
することである。
【００１０】
【課題を解決するための手段】本発明のサーバクライア
ント型学習支援システムは、学習支援プロセスが、クラ
イアント端末からのイベントを受け取るイベント制御部
と、階層型の教材構造の各階層およびページに対応した
教材オブジェクトからなり、該教材オブジェクトはそれ
ぞれが教材情報・学習者情報・画面制御メソッド・学習
制御メソッドを有している教材オブジェクト部を含み、
イベント制御部はクライアント端末から受け取ったイベ
ントを、現在クライアント端末に表示されているページ
に対応した教材オブジェクトに送り、該教材オブジェク
トは受け取ったイベントが自身で処理可能な場合は処理
を行い、そうでない場合は上位階層のオブジェクトに送
付し、該上位階層オブジェクトは同様にこれを繰り返す
ものである。
【００１１】学習者ないし講師のクライアント端末から
のイベントはイベント制御部で受信される。イベント制
御部はイベント発生源ごとにそのイベントをどの教材オ
ブジェクトに送付すればよいかの対応を管理している。
イベントを受け取った教材オブジェクトは、それが自身
で処理可能なコマンドであった場合、学習制御処理およ
び画面制御処理を行い、結果をイベント制御部経由でク
ライアント端末に送り返す。そうでない場合は上位階層
の教材オブジェクトにイベントを送り、上位階層の教材
オブジェクトは同様の動作を行う。
【００１２】このように、複数のイベント発生源からの
イベントを適切な教材オブジェクトに送付することで学
習者や講師からの要求を受けつけて適切に処理を行うこ
とが可能となる。また、教材オブジェクトごとに学習制
御や画面制御のコマンドを新規に追加したり変更するこ
とが可能となっている。この際、自身が処理できないコ
マンドは上位階層に送られるという仕組になっているた
め、他の教材オブジェクトやシステム全体の処理機能に
一切影響を与えずに、このような追加や変更が可能であ
る。
【００１３】本発明の実施態様によれば、イベント制御
部は学習者以外のクライアント端末からのイベントを受
け取り、要求された教材オブジェクトが保持する学習者
情報をクライアント端末に送り返す。
【００１４】本発明の他の実施形態によれば、イベント
制御部は前記イベント制御部は他の学習者のイベント制
御部に要求を送り、受信した他のイベント制御部は要求
された教材オブジェクトが保持する学習者情報を要求元
のイベント制御部に送り返す。
【００１５】本発明のサーバクライアンント型学習支援
システムにおける学習支援方法は、クライアント端末に
おいて、学習者が提示された演習画面に対してイベント
入力を行うステップと、イベント制御部が、クライアン
ト端末からのイベントを、現在クライアント端末に表示
されているページに対応した教材オブジェクトに送るス
テップと、イベントを受け取った教材オブジェクトが、
該イベントが自身で処理可能な場合、対応するメソッド
を起動し、得られた結果から学習者に対する動作を選択
するステップと、イベント制御部が、選択された動作に
基づいてクライアント端末に出力する画面およびメッセ
ージの制御を行うステップを有する。
【００１６】本発明の他の、サーバクライアント型学習
支援システムにおける学習支援方法は、クライアント端
末において、学習者が、提示された現在のページを見終
えると、イベントの要求を出すステップと、イベント制
御部が、前記イベントを、現在提示されているページに
対応するオブジェクトに送付するステップと、前記イベ
ントのコマンドを、決められた送付経路にしたがって、
最終的に次に提示する教材オブジェクトが決定されるま
で教材オブジェクト間を転送するステップと、最終的に
決定されたオブジェクトが画面制御メソッドで画面のレ
イアウトなど決定し、イベント制御部経由でクライアン
ト端末の学習者に送るステップを有する。
【００１７】本発明の実施態様によれば、イベント制御
部が、学習者以外のクライアント端末からのコマンドを
受け取ると、学習者が見ているのと同じ教材オブジェク
トにイベントを送るステップと、 該教材オブジェクト
がイベント制御部を経由して学習者以外のクライアント
端末に学習者情報を転送するステップをさらに有する。
【００１８】
【発明の形態】次に、本発明の実施の形態について図面
を参照して説明する。
【００１９】図１を参照すると、本発明の第１の実施形
態の学習支援プロセス２１０Ａは従来のシステムと同じ
ネットワークインターフェース２１１Ａと、外部からの
イベントを受け取り適切な教材オブジェクトに送信する
イベント制御部２２１Ａと、階層型の教材に対応する教
材オブジェクト部２２２で構成されている。教材オブジ
ェクト２２２は、教材のページに対応する教材オブジェ
クト２２３と、教材の章、節、項に対応する階層オブジ
ェクト２２４からなる。
【００２０】表１はページオブジェクト２２３の構成例
である。ページオブジェクト２２３はデータとして、教
材情報に関するものと学習者情報に関するものをもって
いる。教材情報には、ページに表示するマルチメディア
データ、演習問題に関する情報、そのページで説明ない
し試験される学習項目、上位階層教材へのリンクなどが
ある。学習者情報には、当該ページを提示したか否か、
演習問題の解答内容、学習項目の習得状況などがある。
また、ページオブジェクト２２３は、画面レイアウト制
御、演習生成、演習評価、ヒント提示、学習演習状況設
定などのメソッドを有する。
【００２１】
【表１】 表２は章、節、項に対応する階層オブジェクト２２４の
構成例を示している。階層オブジェクト２２４もデータ
として、教材情報に関するものと学習情報に関するもの
をもっている。教材情報には、その章、節ないし項で説
明される学習項目、上位および下位階層教材へのリンク
などがある。学習者情報には、当該階層の提示履歴、学
習項目の習得状況などがある。また、階層オブジェクト
２２４は、次に提示する教材オブジェクトの選択、学習
習得状況設定、などのメソッドを有する。
【００２２】
【表２】 次に、本実施形態の第１の動作例について説明する。図
２は、演習問題などにおける動作を説明するための図で
ある。学習者は提示された演習問題画面に対して、解答
入力・評価要求などを行う（ステップ３０１）。イベン
ト制御部２２１Ａは、現在学習者からのイベントを送付
すべきページオブジェクトを記憶していて、そのオブジ
ェクトにイベントを送付する（ステップ３０２）。この
場合は提示されている演習問題のページに対応するペー
ジオブジェクトにイベントが送られる。イベントを受信
したページオブジェクト２２３は該イベントに含まれて
いるコマンドが自身で処理可能なものかどうかをチェッ
クする。コマンドが評価要求など自身で処理が可能の場
合は対応するメソッドを起動する。評価の結果は学習項
目習得状況に反映し、学習者に評価結果としてどのよう
な応答を返すかを決定する。例えば、 ・評価結果が良好であった場合は「よくできました」な
どのメッセージを提示するとともに次の章に進む。
【００２３】・結果が中程度であった場合はヒント提示
などを行い、再度演習解答を行わせる。
【００２４】・結果が悪かった場合は「もう一度勉強し
てみましょう」などのメッセージを提示するとともに前
の章を再度学習させる。 といった動作を選択する（ステップ３０３）。動作を選
択したら、イベント制御部２２１Ａがその情報に基づい
て学習者のクライアント端末１００に出力する画面およ
びメッセージの制御を行う（ステップ３０４）。
【００２５】以上の動作は全てページオブジェクト２２
３の内部で行われるためシステムの他の部分に影響を与
えずに、ページオブジェクト２２３の機能を変更したり
追加することができる。そのような例として、 ・自動だけでなく学習者の要求に応じたヒント提示 ・演習解答の誤り内容に応じたヒント提示 ・演習問題評価基準の変更追加 ・応答メッセージの変更追加 ・演習問題のランダム出題 ・複数演習問題からの選択出題 ・新しい演習問題形式の追加 といった機能の変更・追加を容易に行うことができる。
【００２６】図３は学習者が次画面などの要求を行った
場合の動作を説明する図である。学習者は提示された現
在のページを見終わると次画面の要求を出す（ステップ
４０１）。イベント制御部２２１Ａは、現在学習者から
のイベントを送付すべきページオブジェクトを記憶して
いて、そのオブジェクトにイベントを送付する（ステッ
プ４０２）。この場合は、現在提示されているページに
対応するページオブジェクトにイベントが送られる。ペ
ージオブジェクトは該イベントに含まれているコマンド
が自身で処理可能かどうかを判断する。ページオブジェ
クトは自身が属する項の構成がどうなっているかの情報
を持っていないので、次画面コマンドを処理することが
できない。そこでこのコマンドをそのまま上位の階層オ
ブジェクト２２４に送付する（ステップ４０３）。コマ
ンドを受け取った階層オブジェクト２２４は次にどのペ
ージを提示するかの決定処理を行う。この決定処理の内
容については後述する。決定処理の結果、自身の下位の
ページに提示すべきものが見つからなかった場合、階層
オブジェクト２２４はさらに上位のオブジェクトにコマ
ンドを送付する（ステップ４０４）。受信したオブジェ
クトでは再び決定処理が行われ、下位の階層オブジェク
トが選択されてコマンドが送られる（ステップ４０
５）。選択された階層オブジェクト２２４はさらに自分
の下位のオブジェクトからどれを選択するかの決定処理
を行い、コマンドを送付する（ステップ４０６）。この
ようにして次に提示するページオブジェクト２２３が最
終的に決定されると、ページオブジェクト２２３は画面
制御メソッドで画面のレイアウトなどを決定し、これが
イベント制御部２２１Ａ経由で（ステップ４０７）学習
者に送られる（ステップ４０８）。このときイベント制
御部２２１Ａは、次に学習者から受け取ったイベントを
送付するオブジェクトとして、選択されたページオブジ
ェクトを記憶しておく。
【００２７】以上の動作では、コマンドの送付経路に関
するルールだけが決められており、次ページを決定する
処理内容は各階層オブジェクト２２４の内部で行われる
ため、実現したい学習制御内容に応じて階層オブジェク
ト２２４ごとに他に影響を与えず処理内容を変更するこ
とができ、処理内容が異なるオブジェクトを混在させる
ことも可能である。このような決定処理の例として、 ・単純に下位ページないし階層オブジェクトを順々に選
択し、最後のオブジェクトの提示が終わったら上位に処
理を渡すやりかた。
【００２８】・学習者の理解度レベルに応じ、レベルが
低い場合は易しいページを選択し、レベルが高い場合は
難しいページを選択するやりかた。
【００２９】・演習問題ページの結果習得された学習項
目をチェックし、未習得のものがあればそれに関連する
下位のページないし階層オブジェクトを選択し、全て習
得されていれば上位に処理を渡すやりかた。などがあげ
られる。
【００３０】図４は本発明の第２の実施形態の学習支援
プロセス２１０Ｂの構成を示している。本実施形態は、
講師が学習者の学習状態をモニタリングしたり必要に応
じてアドバイスなどを送るためのものである。この構成
はネットワークインターフェース２１１Ｂが講師のクラ
イアント端末１００とも通信するようになっている以外
は第１の実施形態と同様である。
【００３１】図５は本実施形態の動作を説明する図であ
る。学習者からのイベントは第１の実施形態と同様に処
理される。図では次画面処理の場合を示している（ステ
ップ５０１〜５０６）。ここで、講師が、学習者が現在
どのページを見ているか、また、その習得状況をモニタ
したいと考えた場合を想定する。講師からのコマンドを
受け取った（ステップ５１１）イベント制御部２２１Ｂ
は学習者が見ているのと同じ教材オブジェクトにイベン
トを送る（ステップ５１２）。教材オブジェクトは表１
に示した学習者情報データを返送する（ステップ５１
３，５１４）。これによって講師は、学習者が現在見て
いるページの演習解答状況や習得状況を知ることができ
る。さらに解答状況を見た講師は学習者に対するアドバ
イスなどを同じ経路で教材オブジェクトに書き込み、学
習者が次に教材を見たときにそのアドバイスを表示させ
ることができる。このようにして学習者と講師が互いに
コミュニケーションを取りながら学習を進めることがで
きる。
【００３２】なお、現在見ているページのまえのページ
や上位階層など他のすべてのページについてもページの
指定をコマンドに含めることで、適切なオブジェクトに
コマンドが送られる。
【００３３】図６は本発明の第３の実施形態の学習支援
プロセスの構成を示している。本実施形態は複数の学習
者が互いにコミュニケーションを取りながら学習を進め
るためのものである。この構成は第１の実施形態と同様
の学習支援プロセス２１０Ａが学習者毎に用意されてい
て、イベント制御部２２１Ａで互いが通信するようにな
っている。
【００３４】図７は本実施形態の動作を説明する図であ
る。第１の学習者からのイベントは第１の実施形態と同
様に処理される（ステップ６０１〜６０４）。次に第２
の学習者が演習問題に解答したがうまく答えられなかっ
た状況を考える。学習者の解答はイベント制御部２２１
Ａ経由で演習問題のページオブジェクト２２３に送られ
る（ステップ６１１〜６１２）。ページオブジェクト２
２３は解答を評価し応答をイベント制御部２２１Ａに送
り返す（ステップ６１３）。この応答には学習者へのヒ
ントなどとともに、イベント制御部２２１Ａに対して、
同じ演習問題を正解した他の生徒を検索する指示が含ま
れている。イベント制御部２２１Ａはこの指示を受け
て、他の学習者の学習支援プロセス２１０Ａのイベント
制御部２２１Ａに対して問い合わせをを出す（ステップ
６１４）。問い合わせを受けた側では指定された演習問
題に対する第１の学習者の解答状況を送り返す（ステッ
プ６１４〜６１７）。問い合わせを出したイベント制御
部２２１Ａは解答状況が良好であれば、「○○さんに質
問を出してみましょう」といったメッセージを付加して
第２の学習者に送る。第２の学習者はこれに従って第１
の学習者に演習問題の解説を依頼することができる。
【００３５】なお、以上示した実施形態における学習支
援プロセス２１０Ａ、２１０Ｂ、２１０Ｃの処理は学習
支援プログラムとして、ＦＤ（フロッピーディスク）、
ＣＤ−ＲＯＭ、ＭＯ（光磁気ディスク）、半導体メモリ
などの記録媒体に記録しておき、データ処理装置（ＣＰ
Ｕ）により読み出して実行するようにしてもよい。
【００３６】
【発明の効果】以上説明したように、本発明では、画面
制御や学習制御動作の修正・追加が容易で、第三者を交
えた学習が可能なサーバクライアント型学習支援システ
ムを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のサーバクライアント
型学習支援システムにおける学習支援プロセスの構成図
である。
【図２】第１の実施形態の第１の動作例の説明図であ
る。
【図３】第１の実施形態の第２の動作例の説明図であ
る。
【図４】本発明の第２の実施形態のサーバクライアント
型学習支援システムにおける学習支援プロセスの構成図
である。
【図５】第２の実施形態の動作例の説明図である。
【図６】本発明の第３の実施形態のサーバクライアント
型学習支援システムにおける学習支援プロセスの構成図
である。
【図７】第３の実施形態の動作例の説明図である。
【図８】サーバクライアント型学習支援システムの従来
例の構成図である。
【図９】図８中の学習支援プロセスの構成図である。
【符号の説明】
１００ クライアント端末 １５０ ネットワーク ２００ サーバ ２０１ サーバプログラム ２１０Ａ，２１０Ｂ，２１０Ｃ 学習支援システム ２１１Ａ，２１１Ｂ ネットワークインターフェース ２１２ 画面制御部 ２１３ 学習制御部 ２１４ 学習者情報保持部 ２１５ 教材データ保持部 ２２１Ａ，２２１Ｂ，２２１Ｃ イベント制御部 ２２２ 教材オブジェクト部 ２２３ ページオブジェクト ２２４ 階層オブジェクト ３０１〜３０４，４０１〜４０８，５０１〜５１４，６
０１〜６１８ ステップ

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 情報を取得、表示する１つ以上のクライ
    アント端末と、学習情報を保持するサーバと、前記クラ
    イアント端末と前記サーバを互いに接続するネットワー
    クを有し、前記クライアント端末を使用する学習者毎に
    学習者の学習を支援する学習支援プロセスが前記サーバ
    に設けられているサーバクライアント型学習支援システ
    ムにおいて、 前記学習支援プロセスは、前記クライアント端末からの
    イベントを受け取るイベント制御部と、階層型の教材構
    造の各階層およびページに対応した教材オブジェクトか
    らなり、該教材オブジェクトはそれぞれが教材情報・学
    習者情報・画面制御メソッド・学習制御メソッドを有し
    ている教材オブジェクト部を含み、 前記イベント制御部は、前記クライアント端末から受け
    取ったイベントを、現在クライアント端末に表示されて
    いるページに対応した教材オブジェクトに送り、該教材
    オブジェクトは受け取ったイベントが自身で処理可能な
    場合は処理を行い、そうでない場合は上位階層のオブジ
    ェクトに送付し、該上位階層オブジェクトは同様にこれ
    を繰り返すことを特徴とするサーバクライアント型学習
    支援システム。
  2. 【請求項２】 前記イベント制御部は学習者以外のクラ
    イアント端末からのイベントを受け取り、要求された教
    材オブジェクトが保持する学習者情報を該クライアント
    端末に送り返す請求項１に記載のサーバークライアント
    型学習支援システム。
  3. 【請求項３】 前記イベント制御部は他の学習者のイベ
    ント制御部に要求を送り、受信した他のイベント制御部
    は要求された教材オブジェクトが保持する学習者情報を
    要求元のイベント制御部に送り返す請求項１に記載のサ
    ーバクライアント型学習支援システム。
  4. 【請求項４】 情報を取得、表示する１つ以上のクライ
    アント端末と、学習情報を保持するサーバと、前記クラ
    イアンと端末と前記サーバを互いに接続するネットワー
    クを有し、前記クライアントを端末を使用する学習者毎
    に学習者を支援する学習支援プロセスが前記サーバに設
    けられ、前記学習支援プロセスは、前記クライアント端
    末からのイベントを受け取るイベント制御部と、階層型
    の教材構造の各階層およびページに対応した教材オブジ
    ェクトからなり、該教材オブジェクトはそれぞれが教材
    情報・学習者情報・画面制御メゾッド・学習制御メッゾ
    ッドを有している教材オブジェクトを含む、サーバクラ
    イアント型学習支援システムにおける学習支援方法であ
    って、 前記クライアント端末において、学習者が提示された演
    習画面に対してイベント入力を行うステップと、 前記イベント制御部が、前記クライアント端末からのイ
    ベントを、現在クライアント端末に表示されているペー
    ジに対応した教材オブジェクトに送るステップと、 前記イベントを受け取った教材オブジェクトが、該イベ
    ントが自身で処理可能な場合、対応するメソッドを起動
    し、得られた結果から前記学習者に対する動作を選択す
    るステップと、 前記イベント制御部が、選択された動作に基づいて前記
    クライアント端末に出力する画面およびメッセージの制
    御を行うステップを有する、サーバ型クライアント学習
    支援システムにおける学習支援方法。
  5. 【請求項５】 情報を取得、表示する１つ以上のクライ
    アント端末と、学習情報を保持するサーバと、前記クラ
    イアント端末と前記サーバを互いに接続するネットワー
    クを有し、前記クライアントを端末を使用する学習者毎
    に学習者の学習を支援する学習支援プロセスが前記サー
    バに設けられ、前記学習支援プロセスは、前記クライア
    ント端末からのイベントを受け取るイベント制御部と、
    階層型の教材構造の各階層およびページに対応した教材
    オブジェクトからなり、該教材オブジェクトはそれぞれ
    教材情報・画面制御メソッド・学習制御メソッドを有し
    ている教材オブジェクト部を含む、サーバクライアント
    型学習支援システムにおける学習支援方法であって、 前記クライアント端末において、学習者が、提示された
    現在のページを見終えると、イベントの要求を出すステ
    ップと、 前記イベント制御部が、前記イベントを、現在提示され
    ているページに対応するオブジェクトに送付するステッ
    プと、 前記イベントのコマンドを、決められた送付経路にした
    がって、最終的に次に提示する教材オブジェクトが決定
    されるまで教材オブジェクト間を転送するステップと、 最終的に決定されたオブジェクトが画面制御メソッドで
    画面のレイアウトなど決定し、前記イベント制御部経由
    で前記クライアント端末の学習者に送るステップを有す
    る、サーバクライアント型学習支援システムにおける学
    習支援方法。
  6. 【請求項６】 前記イベントのコマンドを転送するステ
    ップが、単純に下位のページオブジェクトないし階層オ
    ブジェクトを順々に選択し、最後のオブジェクトの提示
    が終ったら上位のオブジェクトに処理を渡すものであ
    る、請求項５に記載の方法。
  7. 【請求項７】 前記イベントのコマンドを転送するステ
    ップが、学習者の理解度レベルに応じ、レベルが低い場
    合は易しいページのオブジェクトを選択し、レベルが高
    い場合は難しいページのオブジェクトを選択するもので
    ある、請求項５記載の方法。
  8. 【請求項８】 前記イベントのコマンドを転送するステ
    ップが、演習問題ページの結果習得された学習項目をチ
    ェックし、未習得のものがあれば、それに関連する下位
    のページオブジェクトないし階層オブジェクトを選択
    し、全て習得されていれば上位に処理を渡すものであ
    る、請求項５記載の方法。
  9. 【請求項９】 前記イベント制御部が、学習者以外のク
    ライアント端末からのコマンドを受け取ると、学習者が
    見ているのと同じ教材オブジェクトにイベントを送るス
    テップと、 該教材オブジェクトが前記イベント制御部を経由して前
    記学習者以外のクライアント端末に学習者情報を転送す
    るステップをさらに有する、請求項４から８のいずれか
    に記載の方法。
  10. 【請求項１０】 前記イベント制御部が他の学習者のイ
    ベント制御部に要求を送り、受信した他のイベント制御
    部が要求された教材オブジェクトが保持する学習者を要
    求元のイベント制御部に送り返すステップをさらに有す
    る請求項４から８のいずれか１項に記載の方法。
  11. 【請求項１１】 情報を取得、表示する１つ以上のクラ
    イアント端末と、学習情報を保持するサーバと、前記ク
    ライアント端末と前記サーバを互いに接続するネットワ
    ークを有するサーバクライアント型学習支援システムに
    おける学習支援プログラムであって、 それぞれが教材情報・学習者情報・画面制御メソッド・
    学習制御メソッドを有し、イベントを受け取ると、該イ
    ベントを自身で処理可能な場合は処理を行い、そうでな
    い場合は上位階層のオブジェクトに送付し、該上位階層
    オブジェクトは同様にこれを繰り返す、階層型の教材構
    造の各階層およびページに対応している教材オブジェク
    トと、 前記クライアント端末から受け取ったイベントを、現在
    クライアント端末に表示されているページに対応した教
    材オブジェクトに送るイベント制御処理をコンピュータ
    に実行させるための学習支援プログラムを記録した記録
    媒体。
  12. 【請求項１２】 前記イベント制御処理は学習者以外の
    クライアント端末からのイベントを受け取り、要求され
    た教材オブジェクトが保持する学習者情報を該クライア
    ント端末に送り返す請求項１１に記載の記録媒体。
  13. 【請求項１３】 前記イベント制御処理は他の学習者の
    イベント制御処理に要求を送り、受信した他のイベント
    制御処理は要求された教材が保持する学習者方法を要求
    元のイベント制御処理に送り返す請求項１１に記載の記
    録媒体。
JP15733898A 1998-06-05 1998-06-05 サーバクライアント型学習支援システム，方法，および学習支援プログラムを記録した記録媒体 Pending JPH11352867A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15733898A JPH11352867A (ja) 1998-06-05 1998-06-05 サーバクライアント型学習支援システム，方法，および学習支援プログラムを記録した記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15733898A JPH11352867A (ja) 1998-06-05 1998-06-05 サーバクライアント型学習支援システム，方法，および学習支援プログラムを記録した記録媒体

Publications (1)

Publication Number Publication Date
JPH11352867A true JPH11352867A (ja) 1999-12-24

Family

ID=15647515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15733898A Pending JPH11352867A (ja) 1998-06-05 1998-06-05 サーバクライアント型学習支援システム，方法，および学習支援プログラムを記録した記録媒体

Country Status (1)

Country Link
JP (1) JPH11352867A (ja)

Cited By (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015194631A (ja) * 2014-03-31 2015-11-05 富士通株式会社 意見処理プログラム、システム、方法、及び情報処理装置
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10366775B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Memory device using levels of dynamic redundancy registers for writing a data word that failed a write operation
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods

Cited By (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015194631A (ja) * 2014-03-31 2015-11-05 富士通株式会社 意見処理プログラム、システム、方法、及び情報処理装置
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9406876B2 (en) 2014-07-25 2016-08-02 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US10734574B2 (en) 2015-04-21 2020-08-04 Spin Memory, Inc. Method of manufacturing high annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US10615335B2 (en) 2015-04-21 2020-04-07 Spin Memory, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10147872B2 (en) 2015-04-21 2018-12-04 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10553787B2 (en) 2015-06-16 2020-02-04 Spin Memory, Inc. Precessional spin current structure for MRAM
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US10026892B2 (en) 2015-06-16 2018-07-17 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US10777736B2 (en) 2015-07-30 2020-09-15 Spin Memory, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10347314B2 (en) 2015-08-14 2019-07-09 Spin Memory, Inc. Method and apparatus for bipolar memory write-verify
US10381553B2 (en) 2016-01-28 2019-08-13 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10643680B2 (en) 2016-01-28 2020-05-05 Spin Memory, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10366775B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Memory device using levels of dynamic redundancy registers for writing a data word that failed a write operation
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10424393B2 (en) 2016-09-27 2019-09-24 Spin Memory, Inc. Method of reading data from a memory device using multiple levels of dynamic redundancy registers
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US11355699B2 (en) 2017-02-28 2022-06-07 Integrated Silicon Solution, (Cayman) Inc. Precessional spin current structure for MRAM
US11271149B2 (en) 2017-02-28 2022-03-08 Integrated Silicon Solution, (Cayman) Inc. Precessional spin current structure with nonmagnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10615337B2 (en) 2018-05-30 2020-04-07 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Similar Documents

Publication Publication Date Title
JPH11352867A (ja) サーバクライアント型学習支援システム，方法，および学習支援プログラムを記録した記録媒体
US6064856A (en) Master workstation which communicates with a plurality of slave workstations in an educational system
US20020013836A1 (en) Interactive online learning with student-to-tutor matching
US20020138841A1 (en) System for distributed learning
MXPA03006289A (es) Arquitectura colaboradora de multiagentes para resolucion de problemas y tutoria.
JPH0836354A (ja) 教育支援システムにおける学習状況モニタ方法
JP2020197778A (ja) 情報処理装置、制御方法及びプログラム
JP2000250393A (ja) ネットワーク教育装置、並びにネットワーク教育に用いられる先生用装置および生徒用装置
JP2002323847A (ja) 協調学習システム及びそのシステム
JP4117626B2 (ja) 電子教育用サーバ及びプログラム
JP3258636B2 (ja) 学習支援装置および学習支援方法、並びに記録媒体
AU2003235272A1 (en) Modified multiple-choice testing system using computer and the method of same
US20130016044A1 (en) Method and apparatus for selecting educational content
EP1449183A1 (en) A dynamically configurable collaboration system and method
JP2003337528A (ja) 学習者の学習状態を反映可能な学習システム、学習方法及び学習プログラム
JP6831551B2 (ja) 学習支援装置、プログラム、学習支援方法、学習支援システム
Sturm et al. Enhancing literacy development through AAC technologies
JP2020194144A (ja) 情報処理装置、制御方法及びプログラム
JP2001296788A (ja) 情報システムを用いた学習システム
JP3590343B2 (ja) 教育システムおよび教育システムのデータ処理方法
JP2003187004A (ja) 教育情報提供サーバ、及び同サーバに利用されるプログラム記憶媒体、並びに同サーバを利用した教育情報提供システム
JP5007552B2 (ja) 学習管理装置及び学習管理システム
JP2002169456A (ja) 通信教育システム及び通信教育方法
KR20020048679A (ko) 인터넷을 통한 맞춤형 교육 시스템, 이를 이용한 맞춤형교육 방법 및 이를 구현할 수 있는 프로그램이 수록된컴퓨터로 읽을 수 있는 기록매체
JP2020204946A (ja) 情報処理装置、制御方法及びプログラム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040623

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040820

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040820

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040820

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050610

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050720

A521 Written amendment

Effective date: 20050920

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20051109

Free format text: JAPANESE INTERMEDIATE CODE: A911

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20051222

Free format text: JAPANESE INTERMEDIATE CODE: A912

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060731

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070119