JP5767925B2 - 磁気記憶素子及び不揮発性記憶装置 - Google Patents
磁気記憶素子及び不揮発性記憶装置 Download PDFInfo
- Publication number
- JP5767925B2 JP5767925B2 JP2011206662A JP2011206662A JP5767925B2 JP 5767925 B2 JP5767925 B2 JP 5767925B2 JP 2011206662 A JP2011206662 A JP 2011206662A JP 2011206662 A JP2011206662 A JP 2011206662A JP 5767925 B2 JP5767925 B2 JP 5767925B2
- Authority
- JP
- Japan
- Prior art keywords
- ferromagnetic layer
- layer
- magnetic memory
- memory element
- magnetization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/3227—Exchange coupling via one or more magnetisable ultrathin or granular films
- H01F10/3231—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer
- H01F10/3236—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer made of a noble metal, e.g.(Co/Pt) n multilayers having perpendicular anisotropy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1(a)〜図1(c)は、第1の実施形態に係る磁気記憶素子の構成を例示する模式図である。
図1(a)は、模式的斜視図である。図1(b)は、図1(a)のA1−A2線断面図である。図1(c)は、模式的平面図である。
例えば、第3強磁性層30のサイズが第4強磁性層40及び第2非磁性層20nのサイズと同じときは、X軸に沿った第2積層部SB2の幅(例えば第2径D2)は、X軸に沿った第1積層部SB1の幅(第1径D1)よりも小さい。同様に、Y軸に沿った第2積層部SB2の幅は、Y軸に沿った第1積層部SB1の幅よりも小さい。
ここで、γはジャイロ定数(約17.6×106Hz/Oe:ヘルツ/エルステッド)、Ku(erg/cm3:エルグ/立方センチメートル)は第2強磁性層20の磁気異方性、Ms(emu/cc:イーエムユー/シーシー、emu/cc=emu/cm3)は第2強磁性層20の磁化、Nzは第2強磁性層20の反磁界係数である。Nzは、無次元の定数である。
ここで、γはジャイロ定数である。αはダンピング定数であり、無次元の定数である。hはプランク定数であり、約6.626×10−27erg・s:エルグ・秒)である。なお、6.626×10−27erg・s(エルグ・秒)は、6.626×10−34J・s(ジュール・秒)に相当する。eは、電気素量を表し、約1.60218×10−19(A・s:アンペア・秒)である。Ms(emu/cc:イーエムユー/シーシー)は、第3強磁性層30の磁化である。t(cm:センチメートル)は、第3強磁性層30の厚さである。J(A/cm2:アンペア/平方センチメートル)は、第3強磁性層30における電流密度を表す。g(θ)は、スピン偏極率に依存するスピントランスファーの効率を表すパラメータである。ここで、θ(rad:ラジアン)は、第4強磁性層40を経由することでスピン偏極した電子のスピンの向きと、第3強磁性層30の磁化と、がなす角である。なお、単位系として、「°:度」から「rad:ラジアン」への変換は「rad=(2π/360)×度」である。
磁気記憶素子110の特性の例に関しては、後述する。
図2(a)は、垂直磁化膜における磁化を例示している。図2(b)は、面内磁化膜における磁化を例示している。
これらの図は、磁気記憶素子110における「書き込み」動作の際の第1積層部SB1の状態を例示している。これらの図では、第2積層部SB2及び第3非磁性層30nは省略されている。
磁気記憶素子110における第2強磁性層20の磁化の方向の検出は、例えば、磁気抵抗効果を利用して実施される。磁気抵抗効果においては、各層の磁化の相対的な向きにより電気抵抗が変わる。磁気抵抗効果を利用する場合、第1強磁性層10と第2強磁性層20との間にセンス電流を流し、磁気抵抗が測定される。センス電流の電流値は、記憶時に流す電子電流60に対応する電流値よりも小さい。
これらの図は、磁気記憶素子110における「読み出し」動作の際の第1積層部SB1の状態を例示している。これらの図では、第2積層部SB2及び第3非磁性層30nは省略されている。
ノーマルタイプの磁気抵抗効果においては、図4(a)の状態の抵抗は、図4(b)の状態の抵抗よりも低い。リバースタイプの磁気抵抗効果においては、図4(a)の状態の抵抗は、図4(b)の状態の抵抗よりも高い。
第3非磁性層30nに用いられる非磁性金属層には、銅(Cu)、銀(Ag)、金(Au)、クロム(Cr)、亜鉛(Zn)、ガリウム(Ga)、ニオブ(Nb)、モリブデン(Mo)、ルテニウム(Ru)、パラジウム(Pd)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)、白金(Pt)、ビスマス(Bi)、イリジウム(Ir)、チタン(Ti)及びオスミウム(Os)よりなる群から選択された少なくともいずれかの非磁性金属、または、上記の群から選択された2つ以上の元素を含む合金を用いることができる。
電極には、導電性の磁性材料または導電性の非磁性材料が用いられる。導電性の磁性材料の例としては、第3強磁性層30及び第4強磁性層40に用いられる材料と同様の材料を挙げることができる。
図5(a)は、既に説明した磁気記憶素子110に対応する。図5(a)〜図5(e)に表したように本実施形態に係る磁気記憶素子110〜114においては、第2強磁性層20、第1非磁性層10n、第1強磁性層10、第3非磁性層30n、第4強磁性層40、第2非磁性層20n及び第3強磁性層30が、この順に積層される。この積層順を、便宜的に第1積層構成と呼ぶことにする。
また、磁気記憶素子110、111及び113において、第3強磁性層周囲部30j、第2非磁性層周囲部20nj及び第4強磁性層周囲部40jの少なくともいずれかが設けられても良い。
図6(a)〜図6(e)に表したように、磁気記憶素子110a〜114aにおける各層の積層順は、磁気記憶素子110〜114とそれぞれ同じである。磁気記憶素子110a〜114aにおいては、第1の方向に固定された磁化(第1強磁性層10の磁化)の垂直斜影成分の向きは、第2の方向に固定された磁化(第4強磁性層40の磁化)の垂直斜影成分の向きに対して逆向きである。
図7(a)及び図7(b)に表したように磁気記憶素子110r及び110sにおいては、第1強磁性層10の磁化の向き及び第4強磁性層40の磁化の向きが膜面に対して斜めである。
図8(a)〜図8(h)は、第1の実施形態に係る別の磁気記憶素子の構成を例示する模式的断面図である。
図8(a)〜図8(d)に表したように、磁気記憶素子110b〜113bにおいては、第2積層部SB2に含まれる層の側面が、Z軸に対して傾斜している。この例では、第1積層部SB1の側面は、Z軸に対して実質的に垂直である。
図9(a)〜図9(h)に表したように本実施形態に係る磁気記憶素子120〜127においては、第1強磁性層10、第1非磁性層10n、第2強磁性層20、第3非磁性層30n、第3強磁性層30、第2非磁性層20n及び第4強磁性層40が、この順に積層される。この積層順を、便宜的に第2積層構成と呼ぶことにする。
磁気記憶素子120〜125及び127において、第3強磁性層周囲部30j、第2非磁性層周囲部20nj及び第4強磁性層周囲部40jの少なくともいずれかが設けられても良い。
図10(a)〜図10(f)に表したように本実施形態に係る磁気記憶素子130〜135においては、第1強磁性層10、第1非磁性層10n、第2強磁性層20、第3非磁性層30n、第4強磁性層40、第2非磁性層20n及び第3強磁性層30が、この順に積層される。この積層順を、便宜的に第3積層構成と呼ぶことにする。
図11(a)〜図11(h)に表したように本実施形態に係る磁気記憶素子140〜147においては、第2強磁性層20、第1非磁性層10n、第1強磁性層10、第3非磁性層30n、第3強磁性層30、第2非磁性層20n及び第4強磁性層30が、この順に積層される。この積層順を、便宜的に第4積層構成と呼ぶことにする。
図12(a)及び図12(b)に表したように、実施形態に係る磁気記憶素子122k及び122lにおいては、第2積層部SB2の側面に対向する磁気シールド51が設けられる。磁気記憶素子122lにおいては、磁気シールド51は、さらに、第1積層部SB1の側面、及び、第3非磁性層30nの側面に対向している。
発明者は、磁界発生部(第2積層部SB2)の特性についてマイクロマグネティクスを用いたシミュレーションを実施した。このシミュレーションにおいては、以下のモデルを採用した。第4強磁性層40(厚さ10nm)は、Ms(磁化:saturated magnetization)=1000emu/ccで、Ku=8Merg/cm3の垂直磁化膜とした。第2非磁性層20nは、Cu層(厚さ2nm)とした。第3強磁性層30(厚さ2nm)は、Ms=800emu/ccで、Ku=5000erg/cm3の面内磁化膜とした。スピン偏極度は0.4とし、ダンピング定数は0.01とした。
同図は、磁界発生部の特性のマイクロマグネティクスを用いたシミュレーション結果を例示している。横軸は、電流I(マイクロアンペア:μA)である。縦軸は、第3強磁性層30の膜面内方向(例えばX軸方向)の磁化が発振した時の発振周波数fs(ギガヘルツ:GHz)である。
横軸は、時間tt(ナノ秒:ns)である。時間ttは、積層体SB0に電流を通電してから経過する時間である。縦軸は、第2強磁性層20における磁化Mzの向きを表している。ここでは、磁化Mzが、反平行状態から平行状態へ遷移する様子を計算している。第1強磁性層10(磁化固定層)の磁化は下向きである。通電前において、第2強磁性層20(記憶層)の磁化Mzは、上向き(”1”)とした。そして、通電することにより、第2強磁性層20の磁化Mzは下向き(”−1”)に変化する。ここで、供給する電流は、15μAとした。
同図は、図14の結果を基に導出されたものである。すなわち、磁化Mzが−0.5になるときの時間ttを、反転時間trとして求め、その結果を比較して示している。図15の縦軸は、反転時間tr(ns)である。
図15から分かるように、実施例の磁気記憶素子161〜165においては、参考例の磁気記憶素子191に比べて、反転時間trが短い。特に、磁気記憶素子163においては、反転の高速化の効果が顕著である。これは、第2積層構成においては、発振層(第3強磁性層30)と記憶層(第2強磁性層20)との間の距離が近いため、より大きな磁界が作用することに起因している。
図16は、発振層(第3強磁性層30)から発生し、記憶層(第2強磁性層20)に印加される磁界強度H30のシミュレーション結果を例示している。横軸は、磁界強度H30(エルステッド:Oe)であり、縦軸は、反転時間trである。この図には、参考例の磁気記憶素子191が三角印で表示され、実施形態に係る磁気記憶素子(磁気記憶素子161〜165を含む)が丸印で表示されている。
図16からわかるように、磁界強度H30が大きいと反転時間trは短くなる。
横軸は、第3強磁性層30の幅D30の、第2強磁性層20の幅に対する比Rwを示す。縦軸は、比Rwが1であるときの第3強磁性層30の発振周波数fsに対する、第3強磁性層30の発振周波数fsの比Rfを示す。
図18(a)は、実施形態に係る磁気記憶素子(例えば磁気記憶素子110など)の特性を例示している。図18(b)は、参考例の磁気記憶素子192(図示せず)の特性を例示している。磁気記憶素子192においては、第3強磁性層30の幅D30(具体的には、第2積層部SB2の幅)が、第1積層部SB1の幅と同じである。
以下の説明において、「材料A\材料B」は、材料Aの上に材料Bが積層されていることを指す。
上記で説明した製造方法と同様に、下部電極上に、Ta\Ru層(電極とのコンタクト層、兼ストッパ層)、磁気記憶部、及び、Ta(ストッパ層)をこの順に積層し、直径100nmのサイズに加工する。そして、第3非磁性層30n、第4強磁性層40、第2非磁性層20n、第3強磁性層30、及び、電極とのコンタクト層をこの順に積層し、直径20nmのサイズに加工する。そして、保護層52となるSiN層を形成した後、磁気シールド51となるPy層を形成する。エッチバックにより、Py層を積層体SB0の側壁に残す。さらに、埋め込み絶縁層となるSiO2膜を形成し、加工し、上部電極を形成する。これにより、磁気記憶素子124kが作製される。また、埋め込み絶縁層の形状を変えることで磁気記憶素子124lが作製される。
図19(a)に表したように、基体5(例えば電極層など)の上に、下地層等を形成した後、第2強磁性層20となる第2強磁性層膜20f、第1非磁性層10nとなる第1非磁性層膜10nf、第1強磁性層10となる第1強磁性層膜10f、第3非磁性層30nとなる第3非磁性層膜30nf、第4強磁性層40となる第4強磁性層膜40f、第2非磁性層20nとなる第2非磁性層膜20nf、及び、第3強磁性層30となる第3強磁性層膜30fを、この順で形成する。さらに、この上に、上側膜6(例えば電極層など)を形成し、加工体が形成される。加工体の上に、所定の形状を有するマスク材M1を形成する。マスク材M1の加工には例えばフォトリソグラフィとエッチングが用いられる。マスク材M1のZ軸に沿ってみたときの形状は、第1積層部SB1の形状に対応する。
このようにして、例えば、磁気記憶素子110(または磁気記憶素子110aなど)が得られる。
図20(a)に表したように、基体5の上に、下地層等を形成した後、第2強磁性層膜20f、第1非磁性層膜10nf、第1強磁性層膜10f、第3非磁性層膜30nf、第4強磁性層膜40f、第2非磁性層膜20nf及び第3強磁性層膜30fをこの順で形成する。さらに、上側膜6を形成し、加工体が形成される。加工体の上に、所定の形状を有するマスク材M1を形成する。マスク材M1のZ軸に沿ってみたときの形状は、例えば、第3強磁性層30の形状(この例では第2積層部SB2の形状)に対応する。
このようにして、例えば、磁気記憶素子110(または磁気記憶素子110aなど)が得られる。
第2の実施形態は、不揮発性記憶装置に係る。この不揮発性記憶装置は、第1の実施形態に係る磁気記憶素子を備える。
図21に表したように、本実施形態に係る不揮発性記憶装置340は、メモリセルアレイMCAを備える。メモリセルアレイMCAは、マトリクス状に配列された複数のメモリセルMCを有する。
図22は、1つのメモリセルMCの構成を例示している。この例では、磁気記憶素子110が用いられているが、実施形態に係る任意の磁気記憶素子を用いることができる。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
Claims (13)
- 膜面に対して垂直な成分を有する第1の方向に磁化が固定された第1強磁性層と、
磁化の方向が膜面に対して垂直な方向に可変である第2強磁性層と、
前記第1強磁性層と前記第2強磁性層との間に設けられた第1非磁性層と、
を含む第1積層部と、
前記第1強磁性層、前記第2強磁性層及び前記第1非磁性層が積層される積層方向に沿って前記第1積層部と積層され、
磁化の方向が膜面に対して平行な方向に可変である第3強磁性層と、
前記第3強磁性層と前記積層方向に沿って積層され、膜面に対して垂直な成分を有する第2の方向に磁化が固定された第4強磁性層と、
前記第3強磁性層と前記第4強磁性層との間に設けられた第2非磁性層と、
を含む第2積層部と、
を含む積層体を備え、
前記積層方向に対して垂直な平面で切断したときの前記第3強磁性層の断面積は、前記積層方向に対して垂直な平面で切断したときの前記第1積層部の断面積よりも小さく、
前記積層方向に沿って前記第1積層部及び前記第2積層部に電流を流すことにより、前記第2強磁性層の磁化の方向を前記電流の向きに応じた方向とすることを可能とした、磁気記憶素子。 - 前記積層方向に沿って前記第1積層部及び前記第2積層部に前記電流を流すことによりスピン偏極した電子を前記第2強磁性層に作用させ、且つ、前記第3強磁性層の磁化を歳差運動させることにより発生する回転磁界を前記第2強磁性層に作用させることにより、前記第2強磁性層の磁化の方向を前記電流の向きに応じた方向とする、請求項1記載の磁気記憶素子。
- 前記平面における前記第2強磁性層及び前記第1非磁性層は、前記平面における前記第2積層部の外縁よりも外側の部分を有する、請求項1または2に記載の磁気記憶素子。
- 前記第1の方向は、前記第2の方向に対して逆向きである、請求項1〜3のいずれか1つに記載の磁気記憶素子。
- 前記積層体は、前記第1積層部と前記第2積層部との間に設けられた第3非磁性層をさらに含み、
前記第3非磁性層は、銅(Cu)、銀(Ag)、金(Au)、クロム(Cr)、亜鉛(Zn)、ガリウム(Ga)、ニオブ(Nb)、モリブデン(Mo)、ルテニウム(Ru)、パラジウム(Pd)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)、白金(Pt)、ビスマス(Bi)、イリジウム(Ir)、チタン(Ti)及びオスミウム(Os)よりなる群から選択された少なくともいずれかの非磁性金属、または、前記群から選択された2つ以上を含む合金を含むことを特徴とする請求項1〜4のいずれか1つに記載の磁気記憶素子。 - 前記積層体は、前記第1積層部と前記第2積層部との間に設けられた第3非磁性層をさらに含み、
前記第3非磁性層は、ルテニウム(Ru)、タンタル(Ta)、タングステン(W)、白金(Pt)、パラジウム(Pd)、モリブデン(Mo)、ニオブ(Nb)、ジルコニウム(Zr)、チタン(Ti)、及び、バナジウム(V)よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも2つ以上を含む合金を含むことを特徴とする請求項1〜4のいずれか1つに記載の磁気記憶素子。 - 前記積層体は、前記第1積層部と前記第2積層部との間に設けられた第3非磁性層をさらに含み、
前記第3非磁性層は、ルテニウム(Ru)、オスミウム(Os)、及び、イリジウム(Ir)よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも2つ以上を含む合金を含み、
前記第3非磁性層の厚さは、3ナノメートル以下であることを特徴とする請求項1〜4のいずれか1つに記載の磁気記憶素子。 - 前記第1積層部の外縁は、前記第2積層部の前記外縁よりも外側であることを特徴とする請求項1〜7のいずれか1つに記載の磁気記憶素子。
- 前記積層方向に対して垂直な方向に沿った前記第3強磁性層の幅は、
前記積層方向に対して垂直な前記方向に沿った前記第1積層部の幅の0.7倍以下であることを特徴とする請求項1〜8のいずれか1つに記載の磁気記憶素子。 - 前記第3強磁性層は、非晶質であることを特徴とする請求項1〜9のいずれか1つに記載の磁気記憶素子。
- 前記積層体の少なくとも一部の側面に対向する磁気シールドをさらに備えたことを特徴とする請求項1〜10のいずれか1つに記載の磁気記憶素子。
- 請求項1〜11のいずれか1つに記載の磁気記憶素子と、
前記磁気記憶素子の一端に直接または間接に接続された第1配線と、
前記磁気記憶素子の他端に直接または間接に接続された第2配線と、
を備えたことを特徴とする不揮発性記憶装置。 - 前記磁気記憶素子と前記第1配線との間、及び、前記磁気記憶素子と前記第2配線の間の少なくともいずれかの間に設けられた選択トランジスタをさらに備えたことを特徴とする請求項12記載の不揮発性記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206662A JP5767925B2 (ja) | 2011-09-21 | 2011-09-21 | 磁気記憶素子及び不揮発性記憶装置 |
US13/416,724 US8716817B2 (en) | 2011-09-21 | 2012-03-09 | Magnetic memory element and nonvolatile memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206662A JP5767925B2 (ja) | 2011-09-21 | 2011-09-21 | 磁気記憶素子及び不揮発性記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013069820A JP2013069820A (ja) | 2013-04-18 |
JP5767925B2 true JP5767925B2 (ja) | 2015-08-26 |
Family
ID=47879878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011206662A Expired - Fee Related JP5767925B2 (ja) | 2011-09-21 | 2011-09-21 | 磁気記憶素子及び不揮発性記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8716817B2 (ja) |
JP (1) | JP5767925B2 (ja) |
Families Citing this family (106)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5285104B2 (ja) * | 2011-03-17 | 2013-09-11 | 株式会社東芝 | 磁気記録素子及び不揮発性記憶装置 |
US9007818B2 (en) | 2012-03-22 | 2015-04-14 | Micron Technology, Inc. | Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication |
US8923038B2 (en) | 2012-06-19 | 2014-12-30 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
US9054030B2 (en) | 2012-06-19 | 2015-06-09 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
US9373775B2 (en) * | 2012-09-13 | 2016-06-21 | Micron Technology, Inc. | Methods of forming magnetic memory cells |
US9490054B2 (en) * | 2012-10-11 | 2016-11-08 | Headway Technologies, Inc. | Seed layer for multilayer magnetic materials |
US9379315B2 (en) | 2013-03-12 | 2016-06-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, and memory systems |
JP6160903B2 (ja) | 2013-03-13 | 2017-07-12 | 株式会社東芝 | 磁気記憶素子及び不揮発性記憶装置 |
US9368714B2 (en) | 2013-07-01 | 2016-06-14 | Micron Technology, Inc. | Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems |
US9466787B2 (en) | 2013-07-23 | 2016-10-11 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems |
US9203017B2 (en) * | 2013-08-02 | 2015-12-01 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions including a package structure usable in spin transfer torque memories |
US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
US10454024B2 (en) | 2014-02-28 | 2019-10-22 | Micron Technology, Inc. | Memory cells, methods of fabrication, and memory devices |
JP6106118B2 (ja) | 2014-03-13 | 2017-03-29 | 株式会社東芝 | 磁気記憶素子及び不揮発性記憶装置 |
US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
US9269888B2 (en) | 2014-04-18 | 2016-02-23 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
US9263667B1 (en) * | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
KR20160019253A (ko) * | 2014-08-11 | 2016-02-19 | 에스케이하이닉스 주식회사 | 전자 장치 |
US9337412B2 (en) | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
WO2016076799A1 (en) * | 2014-11-12 | 2016-05-19 | Agency For Science, Technology And Research | Spin torque oscillator with coir-rh oscillation layer |
US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
KR102376480B1 (ko) | 2014-12-17 | 2022-03-21 | 삼성전자주식회사 | 자기 메모리 장치 및 그의 형성방법 |
US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
JP6130886B2 (ja) | 2015-09-16 | 2017-05-17 | 株式会社東芝 | 磁気素子及び記憶装置 |
US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
JP6216403B2 (ja) | 2016-03-22 | 2017-10-18 | 株式会社東芝 | 磁気記憶素子及び不揮発性記憶装置 |
JP6230643B2 (ja) * | 2016-03-22 | 2017-11-15 | 株式会社東芝 | 磁気記憶素子及び不揮発性記憶装置 |
US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
KR101875931B1 (ko) * | 2017-07-07 | 2018-07-06 | 울산과학기술원 | 스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법 |
US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
US10516094B2 (en) | 2017-12-28 | 2019-12-24 | Spin Memory, Inc. | Process for creating dense pillars using multiple exposures for MRAM fabrication |
US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US10529915B2 (en) | 2018-03-23 | 2020-01-07 | Spin Memory, Inc. | Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer |
US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
CN109244233B (zh) * | 2018-07-26 | 2021-02-19 | 西安交通大学 | 基于人工反铁磁固定层的磁性隧道结器件及随机存储装置 |
US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
US11283010B2 (en) * | 2018-09-07 | 2022-03-22 | Integrated Silicon Solution, (Cayman) Inc. | Precessional spin current structure for magnetic random access memory with novel capping materials |
US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
US10797227B2 (en) | 2018-12-06 | 2020-10-06 | Sandisk Technologies Llc | Spin-transfer torque MRAM with a negative magnetic anisotropy assist layer and methods of operating the same |
US10862022B2 (en) | 2018-12-06 | 2020-12-08 | Sandisk Technologies Llc | Spin-transfer torque MRAM with magnetically coupled assist layers and methods of operating the same |
US10811596B2 (en) | 2018-12-06 | 2020-10-20 | Sandisk Technologies Llc | Spin transfer torque MRAM with a spin torque oscillator stack and methods of making the same |
US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7173848B2 (en) * | 2005-02-01 | 2007-02-06 | Meglabs, Inc. | Magnetic random access memory with memory cell stacks having more than two magnetic states |
JP4874884B2 (ja) * | 2007-07-11 | 2012-02-15 | 株式会社東芝 | 磁気記録素子及び磁気記録装置 |
JP2009094104A (ja) * | 2007-10-03 | 2009-04-30 | Toshiba Corp | 磁気抵抗素子 |
JP5191717B2 (ja) * | 2007-10-05 | 2013-05-08 | 株式会社東芝 | 磁気記録素子とその製造方法及び磁気メモリ |
JP5283922B2 (ja) | 2008-02-14 | 2013-09-04 | 株式会社東芝 | 磁気メモリ |
JP4724196B2 (ja) | 2008-03-25 | 2011-07-13 | 株式会社東芝 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
JP2009259316A (ja) * | 2008-04-14 | 2009-11-05 | Toshiba Corp | 半導体記憶装置 |
JP2010114143A (ja) * | 2008-11-04 | 2010-05-20 | Toshiba Corp | 半導体記憶装置および半導体記憶装置の製造方法 |
JP5085703B2 (ja) * | 2010-09-17 | 2012-11-28 | 株式会社東芝 | 磁気記録素子および不揮発性記憶装置 |
-
2011
- 2011-09-21 JP JP2011206662A patent/JP5767925B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-09 US US13/416,724 patent/US8716817B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8716817B2 (en) | 2014-05-06 |
JP2013069820A (ja) | 2013-04-18 |
US20130069185A1 (en) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5767925B2 (ja) | 磁気記憶素子及び不揮発性記憶装置 | |
JP5734800B2 (ja) | 磁気記憶素子及び不揮発性記憶装置 | |
JP5809903B2 (ja) | 不揮発性記憶装置 | |
JP5285104B2 (ja) | 磁気記録素子及び不揮発性記憶装置 | |
JP5085703B2 (ja) | 磁気記録素子および不揮発性記憶装置 | |
US10096771B2 (en) | Magnetic element and memory device | |
JP5417369B2 (ja) | 磁気素子及び不揮発性記憶装置 | |
JP5475819B2 (ja) | 不揮発性記憶装置 | |
US9818464B2 (en) | Magnetic memory element and memory device | |
JP5127861B2 (ja) | 磁気メモリ | |
US8848433B2 (en) | Nonvolatile memory device | |
US8416620B2 (en) | Magnetic stack having assist layer | |
US9722173B2 (en) | Memory device | |
JP2017183602A (ja) | 不揮発性メモリ素子および不揮発性メモリ素子の製造方法 | |
JP5058236B2 (ja) | スピンメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150622 |
|
LAPS | Cancellation because of no payment of annual fees |