TWI388075B - ㄧ種磁通道接面單元,一種包含該磁通道接面單元之裝置, 及一種製造包含該磁通道接面單元之裝置之方法 - Google Patents

ㄧ種磁通道接面單元,一種包含該磁通道接面單元之裝置, 及一種製造包含該磁通道接面單元之裝置之方法 Download PDF

Info

Publication number
TWI388075B
TWI388075B TW098107160A TW98107160A TWI388075B TW I388075 B TWI388075 B TW I388075B TW 098107160 A TW098107160 A TW 098107160A TW 98107160 A TW98107160 A TW 98107160A TW I388075 B TWI388075 B TW I388075B
Authority
TW
Taiwan
Prior art keywords
mtj
magnetic
layer
sidewall
domain
Prior art date
Application number
TW098107160A
Other languages
English (en)
Other versions
TW200952226A (en
Inventor
Xia Li
Seung H Kang
Xiaochun Zhu
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW200952226A publication Critical patent/TW200952226A/zh
Application granted granted Critical
Publication of TWI388075B publication Critical patent/TWI388075B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

一種磁通道接面單元，一種包含該磁通道接面單元之裝置，及一種製造包含該磁通道接面單元之裝置之方法
本揭示案大體而言係關於一種包括多個垂直磁域之磁通道接面單元。
一般而言，攜帶型計算裝置及無線通信裝置之普遍採用增加了對高密度且低功率之非揮發性記憶體之需求。由於處理技術已得到改良，故有可能製造基於磁通道接面(MTJ)裝置之磁阻式隨機存取記憶體(MRAM)。傳統的旋轉扭矩通道(STT)接面裝置通常形成為扁平堆疊結構。此等裝置通常具有具單一磁疇之二維磁通道接面(MTJ)單元。MTJ單元通常包括一固定磁層、一障壁層(亦即，一通道氧化物障壁層，MgO、Al2 O3 等)及一自由磁層，其中位元值由在自由磁層及反鐵磁性薄膜(AF)層中引發之磁場來表示。通常，MTJ裝置亦可包括額外層。自由層之磁場相對於固定磁層所載運之固定磁場之方向的方向確定位元值。
習知地，為了使用MTJ裝置改良資料密度，一種技術包括減小MTJ裝置之大小以將更多MTJ裝置放入較小面積中。然而，MTJ裝置之大小受製造技術之關鍵尺寸(CD)限制。另一技術包括在單一MTJ裝置中形成多個MTJ結構。舉例而言，在一例子中，形成一包括一第一固定層、一第一通道障壁及一第一自由層之第一MTJ結構。在該第一MTJ結構上形成一介電材料層，且在該介電材料層之上形成一第二MTJ結構。此結構增加X-Y方向上之儲存密度，同時增加Z方向上之記憶體陣列之大小。不幸地，此結構每單元僅儲存一個位元，因此X-Y方向上之資料密度係以Z方向上之面積為代價而增加且可使MTJ製造成本倍增。此外，此結構增加線跡佈線複雜性。因此，需要一種經改良之記憶體裝置，其具有較大儲存密度但不增加MTJ單元中之每一者之電路面積且可隨著處理技術縮放。
在一實施例中，揭示一種磁通道接面(MTJ)結構。該MTJ結構包括一MTJ單元。該MTJ單元包括多個垂直側壁。該多個垂直側壁中之每一者界定一唯一垂直磁域。該等唯一垂直磁域中之每一者經調適以儲存一數位值。
在另一實施例中，揭示一種裝置，其包括一經調適以儲存多個數位值之單一磁通道接面(MTJ)單元。該多個數位值中之至少一者係使用一垂直磁場來儲存。該裝置亦包括耦接至該MTJ單元之多個端子。
在另一實施例中，揭示一種製造一裝置之方法。該方法包括執行一深溝槽光及蝕刻製程以在一諸如氧化物層間介電基板之基板中產生一深溝槽。該方法包括沈積一底部電極至該深溝槽中。該方法包括沈積層以形成一包括一固定層、一通道障壁及一自由層之磁通道接面(MTJ)結構。可包括諸如一反鐵磁性薄膜(AF)層之額外層。該MTJ結構之至少一第一部分耦接至底部電極。該方法亦包括沈積一頂部電極至該MTJ結構之至少一第二部分上。該方法進一步包括在一水平方向上及在一垂直方向上對該MTJ結構執行磁退火製程。該水平方向大體上平行於該基板之一平面，且該垂直方向大體上與該基板之該平面正交。該自由層之一第一部分具有一在該垂直方向上之第一磁域，且該自由層之一第二部分具有一在該水平方向上之第二磁域。
提供由包括多個垂直磁域之磁通道接面(MTJ)裝置之實施例提供的一個特定優點，其在於多個數位值可儲存於單一MTJ單元處。舉例而言，單一MTJ單元可經組態以儲存多達四個或四個以上位元。具有四個位元之MTJ可在每一MTJ單元中儲存多達十六個邏輯狀態。
提供另一特定優點，其在於多位元MTJ單元可隨著製程技術縮放，從而允許甚至當MTJ單元大小減小時每一MTJ單元儲存多個位元。
提供又一特定優點，其在於MTJ單元可包括多個獨立磁域以儲存數位值。在一特定實施例中，MTJ單元可包括多個側壁(自一基板之一平坦表面垂直地延伸)，其中該多個側壁中之每一者載運一唯一垂直磁域以儲存一資料位元。另外，MTJ單元可包括一底壁，其包括一水平磁域以儲存另一資料位元。舉例而言，在各種實施例中，MTJ單元可包括在各種定向上之三個側壁、在一面對面定向上或結合之兩個側壁或單一側壁。
提供再一特定優點，其在於垂直磁域賦能在裝置佔據面積減小的同時MTJ單元密度增加。
提供再一特定優點，其在於MTJ單元可包括可以在不改變儲存於MTJ單元內之其他磁域處之資料之情況下寫入或讀取之多個獨立磁域。
本揭示案之其他態樣、優點及特徵將在查看包括以下部分的整個申請案之後變得顯而易見：[圖式簡單說明]、[實施方式]及[申請專利範圍]。
圖1為可用以儲存多個數位值之包括多個垂直磁域之磁通道接面(MTJ)單元100之特定說明性實施例的透視圖。MTJ單元100包括一磁通道接面(MTJ)堆疊，其具有配置成一大體上矩形形狀之固定磁層102、通道接面層104及自由磁層106。一具有一第一側壁部分110、一第二側壁部分112、一第三側壁部分114及一底壁部分116之電極層電且實體地耦接至固定磁層102。中心電極108電且實體地耦接至自由層106。一第一端子結構160耦接至中心電極108。一第二端子結構162耦接至第一側壁110。一第三端子結構164耦接至第二側壁112。一第四端子結構166耦接至第三側壁114。一第五端子結構168耦接至底壁116。MTJ單元100亦可包括在頂部電極與底部電極之間的一或多個額外層(未圖示)。舉例而言，MTJ單元100可包括一反鐵磁性(AFM)層(未圖示)以釘紮固定層102之一磁場方向。作為另一實例，MTJ單元100亦可包括一或多個合成固定層或合成自由層(未圖示)以增強MTJ單元效能，或額外反鐵磁性(AFM)層(未圖示)以釘紮用於雙旋轉過濾MTJ操作之雙旋轉過濾層。另外，在一特定實施例中，層102至106之次序可顛倒。
側壁110、112及114中之每一者為大體上矩形的且經配置而使得在自上往下看時MTJ單元100具有一U形組態。在一替代實施例中，MTJ單元100可包括一耦接至一第六端子結構(未圖示)之第四側壁(未圖示)且在自上往下看時可具有一矩形組態。
在一特定實施例中，可施加一電壓至中心電極108且一電流可自中心電極108流經自由層106、跨越通道接面104且流經固定層102。電流可如箭頭120、130、140及150所指示地流動。在一包括一第四側壁(未圖示)之實施例中，電流亦可如箭頭160所指示地流動。
在一特定說明性實施例中，自由層106可載運多個獨立磁域，該等磁域中之每一者可藉由一寫入電流獨立組態以相對於一與固定層102相關聯之固定磁場定向自由層106內之一磁場的方向以表示一資料值。詳言之，當固定層102之磁場的方向(定向)與自由層106之磁場的方向對準時，表示資料值「0」。與之相反，當自由層106之磁場的方向(定向)與固定層102之磁場的方向相反時，表示資料值「1」。
在一特定實施例中，磁域表示磁性材料之一實體區域，其載運具有主要均質或各向同性之定向之磁場。兩個磁域之間的界面可稱為域壁。固定層102可具有多個固定磁域及藉由一反鐵磁性(AFM)層(未圖示)「釘紮」(亦即，藉由在磁退火期間施加外部磁場而在製造期間固定)的相關聯域壁。
在一特定實施例中，自由層106之大體上平行於一側壁之垂直部分中之每一者包括一特殊垂直磁域。每一垂直磁域包括一獨立磁場，其定向在一大體上平行於一側壁或大體上正交於底壁之垂直方向上，且具有一朝著底壁116(亦即，向下，在箭頭150之方向上)或離開底壁116(亦即，向上，與箭頭150之方向相反)的場方向。一與自由層106相關聯之鄰近於側壁110的垂直磁域之磁場方向可表示一第一資料值。一與自由層106相關聯之鄰近於側壁112的垂直磁域之磁場方向可表示一第二資料值。一與自由層106相關聯之鄰近於側壁114的垂直磁域之磁場方向可表示一第三資料值。另外，與自由層106相關聯之鄰近於底壁116的垂直磁域之磁場方向可表示一第四資料值。
圖2為經調適以儲存多個數位值之包括多個垂直磁域之磁通道接面(MTJ)單元200的橫截面圖。MTJ單元200包括底部電極層202、磁通道接面(MTJ)堆疊204及頂部電極層206。MTJ堆疊204包括載運一磁場之自由磁層208，其可藉由在頂部電極206與底部電極202之間施加一寫入電流來受到程式化。MTJ堆疊204亦包括通道接面障壁層210及固定磁層212。
在一特定實施例中，通常將固定層212退火以藉由一反鐵磁性(AFM)層(未圖示)來釘紮固定層212以固定由固定層212載運之磁場的方向。通道障壁210可為氧化物障壁層(例如，MgO、Al2 O3 等)或其他抗磁性層，其經調適以在固定層212與自由層208之間提供一通道接面或障壁。自由層208係由一載運一可程式化(可寫)磁域之鐵磁性材料形成，可更改該磁域以儲存一資料值(亦即，「1」或「0」資料值)。
在一特定實施例中，MTJ堆疊204之自由層208可經調適以載運多個獨立磁域。舉例而言，第一側壁214處之自由層208可包括一與一第一資料值相關聯之第一垂直磁域。第二側壁216處之自由層208可包括一與一第二資料值相關聯之第二垂直磁域。底壁218處之自由層208可包括一與一第三資料值相關聯之水平磁域。側壁214及216處及底壁218處之自由層內之磁場的特定定向可部分地藉由控制MTJ單元200之長度、寬度及深度尺寸來予以控制。在一特定實施例中，垂直磁域中之磁場(例如，沿著側壁214或216處於自由層208處)沿著MTJ單元200之一臂之一長度定向於一垂直方向上(亦即，朝著底壁218向下，或離開底壁218向上)。
圖3為包括基板302之記憶體裝置300之特定說明性實施例的俯視圖，該基板具有一具多個垂直磁域之磁通道接面(MTJ)單元304。MTJ單元304包括配置成一大體上矩形形狀之一第一側壁306、一第二側壁308、一第三側壁310及一第四側壁312。裝置300亦包括電端子(諸如一第一端子328及一第二端子332)以存取MTJ單元304。裝置300亦包括一用以耦接至MTJ單元304之一電極327之第三端子322。
側壁306、308、310及312中之每一者可包括一固定層、一通道障壁及一自由層及一反鐵磁性(AFM)層。在一特定實施例中，側壁306、308、310及312中之每一者可包括額外層。通常將該固定層退火以藉由一反鐵磁性層(未圖示)來釘紮該固定層以固定該固定層所載運之磁域之方向。通道障壁可為氧化物障壁層(亦即，MgO、Al2 O3 等)或其他抗磁性層，其經調適以在固定層與自由層之間提供一通道接面或障壁。自由層係由一載運一可程式化(可寫)磁域之鐵磁性材料形成，可更改該磁域以儲存一資料值(亦即，「1」或「0」資料值)。舉例而言，側壁310載運第一垂直磁域318。側壁312載運第二垂直磁域320。場方向符號(.)及(*)指示域中之一磁場的可能方向(分別為離開頁面及進入頁面)。在一特定實施例中，第一側壁306及第二側壁308亦包括垂直磁域。端子322耦接至電極327，該電極327包括一接近於側壁306、308、310及312中之每一者延伸之中心組件326(於圖4中描繪)。中心組件326與鄰近於側壁306、308、310及312中之每一者之第二電極321近似相等地分隔。
圖4為沿著圖3之線4-4截取的圖3之記憶體裝置的橫截面圖。橫截面圖400展示包括磁通道接面(MTJ)單元304之基板302。在此視圖中，橫截面係穿過MTJ單元304沿著長度方向截取。端子322自基板302之頂部表面401(亦即，一平坦表面)延伸至電極327。端子328及332自基板302之頂部表面401延伸至第二電極321。電極327包括中心組件326，其接近於側壁310及312中之每一者且沿著側壁310及312及底壁402中之每一者與底部電極321近似相等地分隔。MTJ單元304包括磁通道接面(MTJ)堆疊406及頂蓋層408及410。MTJ堆疊406包括經調適以載運表示所儲存之數位值之唯一垂直磁域之側壁310及312。MTJ堆疊406位於一具有深度(d)之溝槽中。
電極321沿著MTJ單元304之底壁402延伸且亦沿著側壁310及312延伸。MTJ堆疊406載運多個唯一垂直磁域。MTJ堆疊406之側壁部分310載運一包括磁場318之磁域，該磁場318沿著側壁310及312之一高度(a)(亦即，沿著頁面之表面)延伸。一般而言，若側壁310或312之高度(a)大於側壁之寬度(c)，則MTJ堆疊406之側壁310或312載運之磁場318或320沿著各別側壁垂直地定向。因此，在橫截面圖400中，磁場318在對應於側壁310之高度(a)的方向上沿著頁面之表面延伸。磁場318之方向由所儲存之資料值來確定。舉例而言，「1」值可用朝著底壁402向下延伸之磁場318來表示，而「0」值可用朝著電極327向上延伸之磁場318來表示。
接近於底壁402之MTJ堆疊406載運另一唯一磁域404，該磁域沿著MTJ單元304之底壁402在一縱向方向上延伸(亦即，沿著圖3中之方向(c)且正交於圖4中之頁面)。由於底壁402之長度(c)大於底壁402之寬度(b)，故磁域404定向於長度(c)之方向上。
在一特定實施例中，MTJ單元304包括一小於側壁高度(a)之寬度(b)及(c)，側壁高度(a)近似等於深度(d)。底壁402具有一大於一寬度(b)之長度(c)。因此，沿著MTJ單元304之底壁402之磁域404沿著長度(c)定向，且側壁310及312處之磁域318及320沿著側壁310及312之長度定向於一垂直方向上(亦即，定向於一平行於圖4中所說明之維度箭頭(a)之方向上)。
參看圖5，描繪了包括具有多個垂直磁域之磁通道接面(MTJ)單元之記憶體裝置之第二特定說明性實施例的橫截面圖且大體以500指示該視圖。視圖500包括一具有一MTJ單元504之基板502。端子532及528耦接至一底部電極513。一端子522自基板502之一頂部表面501延伸且耦接至一包括一中心組件526之電極527。中心組件526接近於一MTJ堆疊506之側壁510及512而延伸。中心組件526與側壁510及512及與底壁514近似相等地分開。MTJ單元504亦包括頂蓋層517及519及MTJ堆疊506。MTJ堆疊506包括至少一固定層、一通道障壁及一載運多個唯一磁域之自由層。在一特定實施例中，頂部電極527與底部電極513之間亦可包括額外層(AFM層或其他層)。
舉例而言，MTJ堆疊506於側壁510處載運一第一唯一垂直磁域，其包括磁場518。MTJ堆疊506亦於側壁512處載運一第二唯一垂直磁域，其包括磁場520。MTJ堆疊506亦於底壁515處載運一水平磁域，其包括磁場524。該多個唯一垂直磁域藉由側壁之相對尺寸賦能，其中側壁寬度(諸如(b))小於近似等於一溝槽深度(d)之側壁高度(a)。磁場518、520及524中之每一者可經程式化以具有針對各別場指示的兩個各別方向中之一者。舉例而言，垂直場518及520可經獨立程式化以具有一由上部箭頭指示之方向或一由底部箭頭指示之方向。類似地，水平場524可經程式化而具有一進入頁面(由「*」指示)或離開頁面(由「.」指示)之方向。
參看圖6，描繪了包括具有多個垂直磁域之磁通道接面(MTJ)單元之記憶體裝置之第三特定說明性實施例的橫截面圖且通常以600指示該視圖。視圖600包括一具有一MTJ單元604之基板602。端子632及628耦接至一底部電極613且自一頂部表面601延伸。一端子623耦接至底部電極613且自底部電極613向下延伸。一端子622自基板602之頂部表面601延伸且耦接至一包括一中心組件626之電極627。中心組件626接近於一MTJ堆疊606之側壁610及612延伸。中心組件626與側壁610及612及與底壁615近似相等地分隔。MTJ單元604亦包括頂蓋層617及619及MTJ堆疊606。MTJ堆疊606包括一固定層、一通道障壁及一載運多個唯一磁域之自由層。MTJ堆疊606亦可包括一反鐵磁性層、其他層或其任何組合。
舉例而言，MTJ堆疊606於側壁610處載運一第一唯一垂直磁域，其包括磁場618。MTJ堆疊606亦於側壁612處載運一第二唯一垂直磁域，其包括磁場620。該MTJ堆疊亦於底壁615處載運一水平磁域，其包括磁場624。該多個唯一垂直磁域藉由側壁之相對尺寸賦能，其中側壁寬度(諸如(b))小於近似等於一溝槽深度(d)之側壁高度(a)。磁場618、620及624中之每一者可經程式化以具有針對各別場指示的兩個各別方向中之一者。舉例而言，垂直場618及620可經獨立程式化以具有一由上部箭頭指示之方向或一由底部箭頭指示之方向。類似地，水平場624可經程式化而具有一進入頁面(由「*」指示)或離開頁面(由「.」指示)之方向。
在一特定實施例中，耦接至底部電極613之端子628、632及623中之一或多者可用以確定經由側壁610及612以及底壁615中之每一者處的磁域所儲存之值。舉例而言，自端子622流至端子628之電流主要回應於磁場618相對於一與側壁610相關聯之固定場之方向。同樣地，自端子622流至端子632之電流主要回應於磁場620相對於一與側壁612相關聯之固定場之方向。自端子622流至端子623之電流主要回應於磁場624相對於一與底壁615相關聯之固定場的方向。
圖7為具有多個垂直磁域之磁通道接面(MTJ)堆疊之特定說明性實施例的俯視圖，其中MTJ單元係在一位元零狀態下被寫入。在此實例中，說明處於位元零狀態下之MTJ堆疊700，其中該等位元中之每一者表示零值。MTJ堆疊700包括一第一側壁702、一第二側壁704、一第三側壁706、一第四側壁708及一底壁710。側壁702、704、706及708及底壁710中之每一者包括一固定層、一通道障壁及一自由層。側壁702、704、706及708中之每一者之自由層載運唯一垂直磁域，且底壁710之自由層載運一經組態以表示一資料值(諸如「1」或「0」值)之唯一磁域。第一側壁702包括一載運一垂直第一磁域712之自由層。第二側壁704包括一載運一垂直第二磁域714之自由層。第三側壁706包括一載運一垂直第三磁域716之自由層。第四側壁708包括一載運一垂直第四磁域718之自由層。底壁710包括一載運一水平第五磁域720之自由層。
第一側壁702之第一磁域712藉由一第一域障壁732而與第二側壁704之第二磁域714分離。類似地，第二側壁704之第二磁域714藉由一第二域障壁734而與第三側壁706之第三磁域716分離。第三側壁706之第三磁域716藉由一第三域障壁736而亦與第四側壁708之第四磁域718分離。第四側壁708之第四磁域718藉由一第四域障壁738而與第一側壁702之第一磁域712分離。
一般而言，第一域障壁732、第二域障壁734、第三域障壁736及第四域障壁738分別表示域壁，其為分離磁域(諸如磁域712、714、716及718)之界面。此等域障壁732、734、736及738表示不同磁矩之間的轉變。在一特定實施例中，域障壁732、734、736及738可表示在磁場經受0或180度之角位移之情況下的磁矩之變化。
可使用一第一寫入電流722更改一與第一側壁702中之第一磁域712相關聯之磁場的方向(亦即，自由層內之磁場的方向)。類似地，可使用一第二寫入電流724更改一與由側壁704之一自由層載運之第二磁域714相關聯之磁場的方向。可使用一第三寫入電流726更改一與由第三側壁706中之一自由層載運之第三磁域716相關聯之磁場的方向。可使用一第四寫入電流728更改一與由第四側壁708之一自由層載運之第四磁域718相關聯之磁場的方向。可使用一第五寫入電流730更改一與由底壁710之一自由層載運之第五磁域720相關聯之磁場的方向。
一般而言，由自由層載運之磁場相對於側壁702、704、706及708中之每一者之固定層中之固定磁場的相對方向確定了由彼特定側壁儲存之位元值。在所展示之實例中，固定層及自由層磁方向係平行的(如圖8中之磁場814及816所說明)。因此，寫入電流722、724、726、728及730可表示寫入「0」電流，從而使MTJ堆疊700處於重設或「0」狀態下。
圖8為磁通道接面(MTJ)堆疊800之層之特定說明性實施例的圖，其說明寫入零電流流向。MTJ結構800包括一頂部電極802、一自由層804、一磁通道接面通道障壁806、一固定層808及一底部電極810。一反鐵磁性(AF)層可位於固定層808與底部電極810之間。一般而言，頂部電極802及底部電極810為經調適以載運一電流之導電層。固定層808為一鐵磁性層，其已退火以諸如藉由一AF層來釘紮，以固定固定層808內之一磁場816之方向。自由層804為一可藉由一寫入電流程式化之鐵磁性層。MTJ通道障壁或障壁層806可由氧化物障壁層(亦即，MgO、Al2 O3 等)或其他抗磁性材料形成。可使用該寫入電流改變自由層804內之磁場814的方向。MTJ堆疊800亦可包括一合成固定層結構、一合成自由層(SyF)結構、一雙旋轉過濾(DSF)結構或其任何組合。
自由層804中之磁場相對於固定層808之固定磁場的方向指示儲存於特定MTJ單元808之自由層804處之資料位元是「1」之位元值還是「0」之位元值。可使用寫入電流812改變自由層804中之磁場的磁方向(大體指示於814處)。如所示，該寫入電流表示一自頂部電極802流動穿過自由層804、跨越磁通道接面障壁806、穿過固定層808且穿過底部電極810之寫入0電流。
圖9為沿著圖7中之線9-9截取的圖7之MTJ堆疊的橫截面圖900。該MTJ堆疊包括第一側壁702、第三側壁706及底壁710。在此實例中，第一側壁702中之自由層所載運之一第一磁場的方向(如712所指示)沿著第一側壁702垂直地延伸且在一對應於箭頭712之方向上。第三側壁706之自由層所載運之一第三磁場的方向(如716處所指示)沿著第三側壁706垂直地延伸且在一對應於箭頭716之方向上。
該MTJ堆疊包括一第一域障壁(壁)934及一第二域障壁936。在一特定實例中，第二域障壁936可對應於一在側壁702與底壁710之間的結構性界面。第二域障壁936隔離第一側壁702之自由層之第一磁域712與底壁710處之第五磁域720。該MTJ堆疊亦包括一第三域障壁938及一第四域障壁940。第四域障壁940可對應於一在底壁710與側壁706之間的結構性界面。第四域障壁940隔離側壁706之一自由層之磁場716與關聯於底壁710的自由層之磁場720。
在圖9中所說明之實施例中，該MTJ堆疊可經調適以儲存至少三個資料位元。一第一資料位元可用第一側壁702之一自由層所載運之第一磁場712來表示。一第二資料位元可用底壁710之一自由層所載運之第五磁場720來表示。一第三資料位元可用第三側壁706之一自由層所載運之第三磁場716來表示。舉例而言，可施加寫入電流722、726及730以選擇性地更改一選定側壁之磁場之定向，而不更改與另一側壁相關聯之磁場或底壁710之磁場之定向。
圖10為沿著圖7中之線10-10截取的圖7之MTJ堆疊的橫截面圖1000。該MTJ堆疊說明該MTJ堆疊之側壁704及708。在此特定實例中，該MTJ堆疊包括磁域障壁1004及1006。磁域障壁(或壁)1006隔離側壁708之一自由層所載運之磁域718與底壁710之一自由層所載運之磁域720。另外，該MTJ堆疊包括磁域障壁1008及1010。域障壁1010可對應於一在側壁704與底壁710之間的結構性界面。域障壁1010可隔離側壁704之自由層所載運之磁場714與底壁710之自由層所載運之磁場720。
在一特定說明性實施例中，圖7中所說明之域障壁732、734、736及738、圖9中所說明之域障壁936及940及圖10中所說明之域障壁1006及1010使該MTJ堆疊能夠儲存多個數位值。詳言之，圖7中所說明之MTJ堆疊可經調適以儲存多達五個數位值，該等數位值可用圖7、圖9及圖10中所說明之磁場712、714、716、718及720來表示。磁場712、714、716、718及720所表示之數位值可表示多達三十二個邏輯狀態。
圖11為具有多個垂直磁域之磁通道接面(MTJ)堆疊1100的俯視圖，其中該MTJ堆疊係在一位元1狀態下被寫入，其中MTJ堆疊1100處所儲存之位元中之每一者具有一邏輯高或「1」值。MTJ堆疊1100包括側壁1102、1104、1106、1108及底壁1110。側壁1102、1104、1106及1108及底壁1110中之每一者包括一固定層、一通道障壁及一自由層。側壁1102、1104、1106及1108及底壁1110中之每一者載運一唯一磁域。第一側壁1102包括一載運一垂直第一磁域1112之自由層。第二側壁1104包括一載運一垂直第二磁域1114之自由層。第三側壁1106包括一載運一垂直第三磁域1116之自由層。第四側壁1108包括一載運一垂直第四磁域1118之自由層。底壁1110包括一載運一水平第五磁域1120之自由層。MTJ堆疊1100亦可包括一合成固定層結構、一合成自由層(SyF)結構、一雙旋轉過濾(DSF)結構或其任何組合。
第一側壁1102之第一磁域1112藉由一第一域障壁1132而與第二側壁1104之第二磁域1114分離。類似地，第二側壁1104之第二磁域1114藉由一第二域障壁1134而與第三側壁1106之第三磁域1116分離。第三側壁1106之第三磁域1116藉由一第三域障壁1136而與第四側壁1108之第四磁域1118分離。第四側壁1108之第四磁域1118藉由一第四域障壁1138而與第一側壁1102之第一磁域1112分離。
可使用一寫入電流1122更改一與第一側壁1102之一自由層處之第一磁域1112相關聯之磁場之定向的方向。類似地，可使用一寫入電流1124更改一與第二側壁1104中之第二磁域1114相關聯之磁場之定向的方向。可使用一寫入電流1126更改一與由第三側壁1106中之自由層載運之第三磁域1116相關聯之磁場之定向的方向。可使用一寫入電流1128更改一與第四側壁1108中之第四磁域1118相關聯之磁場之定向的方向。可使用一寫入電流1130更改一與底壁1110中之第五磁域1120相關聯之磁場的方向。
一般而言，由自由層載運之第一磁域1112之磁場相對於側壁1102、1104、1106及1108中之每一者之固定層中之固定磁場之定向的方向之相對方向確定了由彼特定側壁儲存之位元值。在所展示之實例中，固定層磁方向及自由層磁方向為反向平行之關係。寫入電流1122、1124、1126及1128中之每一者可表示寫入「1」電流，其可用以選擇性地定向垂直磁域1112、1114、1116、1118之磁場的方向，以分別表示側壁1102、1104、1106及1108中之每一者處之「1」之值。另外，寫入電流1130可表示寫入「1」電流，其可用以選擇性地定向底壁1110處之水平第五磁域1120之磁場。
圖12為磁通道接面(MTJ)結構之層之特定說明性實施例的圖，其說明寫入1電流流向。MTJ堆疊1200包括一頂部電極1202、一自由層1204、一磁通道接面通道障壁1206、一固定層1208及一底部電極1210。一反鐵磁性(AF)層(未圖示)可位於固定層1208與底部電極1210之間。一般而言，頂部電極1202及底部電極1210為經調適以載運一電流之導電層。固定層1208為一鐵磁性層，其已退火，諸如藉由一反鐵磁性層來釘紮，以固定固定層1208內之磁場1216之方向。自由層1204亦為一可藉由寫入電流程式化之鐵磁性層。MTJ通道障壁或障壁層1206可由氧化物障壁層(亦即，MgO、Al2 O3 等)或其他抗磁性材料形成。可使用一寫入電流1212改變自由層1204內之一磁場1214的方向。
自由層1204所載運之磁場1214相對於固定層1208之固定磁場1216的方向指示儲存於特定MTJ堆疊1200中之資料位元是「1」之位元值還是「0」之位元值。在此實例中，自由層1204內之磁場1214定向於一與固定層1208內之磁場1212之方向相反的方向上，此表示「1」之資料值。可使用寫入電流1212改變自由層1204中之磁場1214之方向。如所示，該寫入電流表示一自底部電極1210流動穿過固定層1208、跨越磁通道接面障壁1206、穿過自由層1204且穿過頂部電極1201之寫入「1」電流。
圖13為沿著圖11中之線13-13截取的圖11之MTJ堆疊1100的橫截面圖1300。MTJ堆疊1100包括側壁1102及1106及底壁1110。在此實例中，第一側壁1102中之自由層所載運之磁場的方向(如1112所指示)如圖13中所說明之箭頭1112所指示地延伸。在圖13之特定橫截面圖中，磁場1112沿著頁面且在一朝著底壁1110之方向上延伸。第三側壁1106之自由層所載運之磁場1116沿著頁面且在一朝著底壁1110之方向上延伸。
MTJ堆疊1100包括一第一域障壁1334及一第二域障壁1336。在一特定實例中，第二域障壁1336可對應於一在第一側壁1102與底壁1110之間的結構性界面。第二域障壁1336隔離第一側壁1102之自由層之第一磁域1112與底壁1110之第五磁域1120。MTJ堆疊1100亦包括一域障壁1338及一域障壁1340。域障壁1340可對應於一在底壁1110與第三側壁1106之間的結構性界面。域障壁1340隔離側壁1106之自由層之磁場1116與關聯於底壁1110之自由層之磁場1120。
在圖13中所說明之實施例中，MTJ堆疊1100可經組態以儲存至少三個數位值。一第一數位值(諸如一資料位元)可用側壁1102之自由層所載運之磁場1112來表示。一第二數位值可用底壁1110之自由層所載運之磁場1120來表示。一第三數位值可用側壁1106之自由層所載運之磁場1116來表示。在一特定實例中，可分別經由寫入電流1122、1126及1130將一具有一「1」值或一邏輯高值之資料位元寫入至垂直側壁1102及1106之磁域及水平底壁1110之磁域。可施加寫入電流1122、1126及1130以選擇性地更改一選定側壁(例如，第一側壁1102)之磁場(例如，磁場1112)之定向，而不更改與另一側壁(例如，側壁1106)相關聯之磁場(例如，磁場1116)之定向且不更改底壁1110之磁場1120之定向。類似地，可獨立更改磁場1120及1116之定向。
圖14為沿著圖11中之線14-14截取的圖11之MTJ堆疊1100的橫截面圖。MTJ堆疊1100包括側壁1108及1104。在此特定實例中，MTJ堆疊1100包括磁域障壁1404及1406。磁域障壁(或壁)1406隔離側壁1108之自由層所載運之磁域1118與底壁1110之自由層所載運之磁域1120。另外，MTJ堆疊1100包括磁域障壁1408及1410。域障壁1410可對應於一在側壁1104與底壁1110之間的結構性界面。域障壁1410隔離側壁1104之自由層所載運之磁場1114與底壁1110之自由層所載運之磁場1120。寫入電流1128、1130及1124可分別用以更改磁場1118、T120及1114之定向。在一特定實施例中，可獨立施加寫入電流1128、1130及1124以選擇性地更改與一選定側壁相關聯之磁場(例如，側壁1108之磁場1118)之磁定向，而不更改與側壁1104或底壁1110之磁場(亦即，分別磁場1114及1120)相關聯之磁定向。
圖15為包括具有多個垂直磁域之磁通道接面(MTJ)單元之記憶體裝置之第四說明性實施例的俯視圖。記憶體裝置1500包括一基板1502，其具有一具多個垂直磁域之磁通道接面(MTJ)單元1504。已將在一遮罩區域1550之下的側壁材料移除以移除MTJ單元1504之一第一側壁1506。MTJ單元1504包括配置成一大體上U形形狀之一第二側壁1508、一第三側壁1510及一第四側壁1512。裝置1500亦包括電端子(諸如，一第一端子1528、一第二端子1532及一第三端子1552)以存取MTJ單元1504。一第四端子1522耦接至MTJ單元1504之一電極1527。端子1528、1532、1552及1522分別耦接至線1560、1562、1564及1566。
側壁1508、1510及1512中之每一者包括一固定層、一通道障壁及一自由層。可包括諸如一反鐵磁性(AF)層之額外層。通常將該固定層退火，(諸如)以藉由一AF層來釘紮，以固定該固定層所載運之一磁域之方向。該通道障壁可為氧化物障壁層(亦即，MgO、Al2 O3 等)或其他抗磁性層，其經調適以在該固定層與該自由層之間提供一通道接面或障壁。該自由層係由一載運一可程式化(可寫)磁域之鐵磁性材料形成，該磁域可更改以儲存一資料值(亦即，「1」或「0」資料值)。側壁1508載運一經由端子1552可存取之垂直磁域1554。側壁1510載運一經由端子1528可存取之垂直磁域1518。側壁1512載運一經由端子1532可存取之垂直磁域1520。場方向符號(.)及(*)指示域中之一磁場的可能方向(分別為離開頁面及進入頁面)。端子1522耦接至電極1527，該電極1527包括一接近於側壁1508、1510及1512中之每一者而延伸之中心組件1526(於圖16中描繪)。
圖16為沿著圖15中之線16-16截取的圖15之記憶體裝置的橫截面圖。橫截面圖1600展示包括磁通道接面(MTJ)單元1504之基板1502。在此視圖中，橫截面係穿過MTJ單元1504沿著長度方向截取。電極1527包括中心組件1526，該中心組件1526接近於側壁1510及1512中之每一者且沿著側壁1510及1512及底壁1672中之每一者與一底部電極1670近似相等地分隔。MTJ單元1504包括一磁通道接面(MTJ)堆疊1680及頂蓋層1682、1684及1686。MTJ堆疊1680包括側壁1510及1512，該等側壁經調適以載運表示所儲存之數位值之唯一垂直磁域。MTJ堆疊1680位於一具有深度(d)之溝槽中。
底部電極1670沿著MTJ單元1504之底壁1672延伸且亦沿著側壁1510及1512延伸。MTJ堆疊1680載運分別沿著側壁1510、1512及1508之垂直高度(a)的多個唯一垂直磁域1518、1520及1554。在一特定實施例中，MTJ單元1504包括小於側壁高度(a)之橫向尺寸(b)及(c)，側壁高度(a)近似等於溝槽深度(d)。
一般而言，當側壁1508、1510或1512之高度(a)大於側壁之寬度(b)或(c)時，側壁內之磁場對準一沿著高度(a)垂直定向之縱向側壁方向。在一特定實施例中，藉由移除第一側壁1506，形成MTJ裝置1500，其中垂直側壁中之磁場垂直地定向。
接近於底壁1672之MTJ堆疊1680載運另一唯一磁域1674，該磁域在一縱向方向上延伸(亦即，沿著圖15中之方向(c)且正交於圖16中之頁面)。因為底壁1672之長度(c)大於底壁1672之寬度(b)，所以磁域1674定向於長度(c)之方向上。
圖17為包括具有多個垂直磁域之磁通道接面(MTJ)單元之記憶體裝置之第五說明性實施例的俯視圖。記憶體裝置1700包括基板1702，其具有一具多個垂直磁域之磁通道接面(MTJ)單元1704。已將在一遮罩區域1750之下的側壁材料移除以移除該MTJ單元之一第一側壁1706。MTJ單元1704包括配置成一大體上U形形狀之一第二側壁1708、一第三側壁1710及一第四側壁1712。裝置1700亦包括電端子(諸如，一第一端子1728、一第二端子1732及一第三端子1752)以存取MTJ單元1704。裝置1700亦包括一第四端子1722以耦接至MTJ單元1704之一電極1727。端子1728、1732及1752分別耦接至底部線1760、1762及1764，且端子1722耦接至一頂部線1766。
側壁1708、1710及1712中之每一者包括一固定層、一通道障壁及一自由層。通常將該固定層退火以藉由一反鐵磁性層(未圖示)來釘紮以固定該固定層所載運之一磁域之方向。該通道障壁可為氧化物障壁層(亦即，MgO、Al2 O3 等)或其他抗磁性層，其經調適以在該固定層與該自由層之間提供一通道接面或障壁。該自由層係由一載運一可程式化(可寫)磁域之鐵磁性材料形成，該磁域可更改以儲存一資料值(亦即，「1」或「0」資料值)。側壁1708載運一經由端子1752可存取之垂直磁域1754。側壁1710載運一經由端子1728可存取之垂直磁域1718。側壁1712載運一經由端子1732可存取之垂直磁域1720。場方向符號(.)及(*)指示域中之磁場之可能方向(分別為離開頁面及進入頁面)。端子1722耦接至電極1727，該電極包括一接近於側壁1708、1710及1712中之每一者而延伸之中心組件1726(於圖18中描繪)。
圖18為沿著圖17中之線18-18截取的圖17之記憶體裝置的橫截面圖。橫截面圖1800展示包括磁通道接面(MTJ)單元1704之基板1702。在此視圖中，橫截面係穿過MTJ單元1704沿著長度方向截取。電極1727包括中心組件1726，其接近於側壁1710及1712中之每一者且沿著側壁1710及1712及一底壁1872中之每一者與一底部電極1870近似相等地分隔。MTJ單元1704包括一磁通道接面(MTJ)堆疊1880及頂蓋層1882、1884及1886。MTJ堆疊1880包括經調適以載運表示所儲存之數位值之唯一垂直磁域之側壁1710及1712。MTJ堆疊1880位於一具有深度(d)之溝槽中。
底部電極1870沿著MTJ單元1704之底壁1872延伸且亦沿著側壁1710及1712延伸。MTJ堆疊1880載運分別沿著側壁1710、1712及1708之垂直高度(a)的多個唯一垂直磁域1718、1720及1754。在一特定實施例中，MTJ單元1704包括小於側壁高度(a)之橫向尺寸(b)及(c)，側壁高度(a)近似等於溝槽深度(d)。
一般而言，當側壁1708、1710或1712之高度(a)大於側壁之寬度(b)或(c)時，側壁內之一磁場沿著高度(a)垂直地定向。在一特定實施例中，藉由移除第一側壁1706，形成MTJ裝置1700，其中垂直側壁中之磁場垂直地定向。
接近於底壁1872之MTJ堆疊1880載運另一唯一磁域1874，該磁域在一縱向方向上延伸(亦即，沿著圖17中之方向(c)且正交於圖18中之頁面)。因為底壁1872之長度(c)大於底壁1872之寬度(b)，所以磁域1874定向於長度(c)之方向上。
圖19為包括具有多個垂直磁域之磁通道接面(MTJ)單元之記憶體裝置之第六說明性實施例的俯視圖。記憶體裝置1900包括一基板1902，其具有一具多個垂直磁域及一水平磁域之磁通道接面(MTJ)單元1904。已將在一遮罩區域1950之下的側壁材料移除以移除該MTJ單元之一第一側壁1906。MTJ單元1904包括配置成一大體上U形形狀之一第二側壁1908、一第三側壁1910及一第四側壁1912。裝置1900亦包括電端子(諸如，一第一端子1928、一第二端子1932、一第三端子1952及一第四端子2090(於圖20中描繪))以存取MTJ單元1904。裝置1900亦包括一第五端子1922以耦接至MTJ單元1904之一電極1927。端子1928、1932、1952及1922分別耦接至頂部線1960、1962、1964及1966，且端子2090耦接至一底部線2092。
側壁1908、1910及1912中之每一者包括一固定層、一通道障壁及一自由層。通常將該固定層退火以(諸如)藉由一反鐵磁性薄膜層來釘紮，以固定該固定層所載運之一磁域之方向。該通道障壁可為氧化物障壁層(亦即，MgO、Al2 O3 等)或其他抗磁性層，其經調適以在該固定層與該自由層之間提供一通道接面或障壁。該自由層係由一載運一可程式化(可寫)磁域之鐵磁性材料形成，該磁域可更改以儲存一資料值(亦即，「1」或「0」資料值)。側壁1908載運一經由端子1952可存取之垂直磁域1954。側壁1910載運一經由端子1928可存取之垂直磁域1918。側壁1912載運一經由端子1932可存取之垂直磁域1920。場方向符號(.)及(*)指示域中之一磁場的可能方向(分別為離開頁面及進入頁面)。端子1922耦接至電極1927，該電極包括一接近於側壁1908、1910及1912中之每一者而延伸之中心組件1926(於圖20中描繪)。
圖20為沿著圖19中之線20-20截取的圖19之記憶體裝置的橫截面圖。橫截面圖2000展示包括磁通道接面(MTJ)單元1904之基板1902。在此視圖中，橫截面係穿過MTJ單元1904沿著長度方向截取。電極1927包括中心組件1926，其接近於側壁1910及1910中之每一者且沿著側壁1910及1912及一底壁2072中之每一者與一底部電極2070近似相等地分隔。MTJ單元1904包括一磁通道接面(MTJ)堆疊2080及頂蓋層2082、2084及2086。MTJ堆疊2080包括側壁1910及1912，該等側壁經調適以載運表示所儲存之數位值之唯一垂直磁域。MTJ堆疊2080位於一具有深度(d)之溝槽中。
底部電極2070沿著MTJ單元1904之底壁2072延伸且亦沿著側壁1910及1912延伸。MTJ堆疊2080載運分別沿著側壁1910、1912及1908之垂直高度(a)的多個唯一垂直磁域1918、1920及1954。在一特定實施例中，MTJ單元1904包括小於側壁高度(a)之橫向尺寸(b)及(c)，側壁高度(a)近似等於溝槽深度(d)。
一般而言，當側壁1908、1910或1912之高度(a)大於側壁之寬度(b)或(c)時，側壁內之磁場沿著高度(a)垂直地定向。在一特定實施例中，由於第一側壁1906被移除，MTJ裝置1900之垂直側壁中之磁場垂直地定向。
接近於底壁2072之MTJ堆疊2080載運另一唯一磁域2074，該磁域在一縱向方向上延伸(亦即，沿著圖19中之方向(c)且正交於圖20中之頁面)。因為底壁2072之長度(c)大於底壁2072之寬度(b)，所以磁域2074定向於長度(c)之方向上。
可獨立存取MTJ裝置1904之每一磁域。舉例而言，垂直磁域1918、1920及1954中之每一者分別可經由一對應端子1928、1932及1952來存取。水平磁域2074亦可經由底部端子2090來存取。因此，可獨立地自磁域1918、1920、1954及2074中之每一者讀取資料值或寫入資料值至磁域1918、1920、1954及2074中之每一者。
圖21為包括具有多個垂直磁域之磁通道接面(MTJ)單元之記憶體裝置之第七說明性實施例的俯視圖。記憶體裝置2100包括一基板2102，其具有一具多個垂直磁域及一水平磁域之磁通道接面(MTJ)單元2104。已將在一遮罩區域2150之下的材料移除以移除MTJ單元2104之一第一側壁2106。MTJ單元2104包括配置成一大體上U形形狀之一第二側壁2108、一第三側壁2110及一第四側壁2112。裝置2100包括一第一端子2290(於圖22中描繪)以存取MTJ單元2104。裝置2100亦包括一第二端子2122以耦接至MTJ單元2104之一電極2127。端子2122耦接至一頂部線2166，且端子2290耦接至一底部線2292。
側壁2108、2110及2112中之每一者包括一固定層、一通道障壁及一自由層。通常將該固定層退火以固定該固定層所載運之一磁域之方向。該通道障壁可為氧化物障壁層(亦即，MgO、Al2 O3 等)或其他抗磁性層，其經調適以在該固定層與該自由層之間提供一通道接面或障壁。該自由層係由一載運一可程式化(可寫)磁域之鐵磁性材料形成，該磁域可被更改以儲存一資料值(亦即，「1」或「0」資料值)。側壁2108、2110及2112分別載運垂直磁域2154、2118及2120。場方向符號(.)及(*)指示域中之一磁場的可能方向(分別為離開頁面及進入頁面)。端子2122耦接至電極2127，該電極包括一接近於側壁2108、2110及2112中之每一者而延伸之中心組件2126(於圖22中描繪)。
圖22為沿著圖21中之線22-22截取的圖21之記憶體裝置的橫截面圖。橫截面圖2200展示包括磁通道接面(MTJ)單元2104之基板2102。在此視圖中，橫截面係穿過MTJ單元2104沿著長度方向截取。電極2127包括中心組件2126，其接近於側壁2110及2112中之每一者且沿著側壁2110及2112及一底壁2272中之每一者與一底部電極2270近似相等地分隔。MTJ單元2104包括一磁通道接面(MTJ)堆疊2280及頂蓋層2282、2284及2286。MTJ堆疊2280位於一具有深度(d)之溝槽中。
底部電極2270沿著MTJ單元2104之底壁2272延伸且亦沿著側壁2110及2112延伸。MTJ堆疊2280載運分別沿著側壁2110、2112及2108之垂直高度(a)的多個唯一垂直磁域2118、2120及2154。在一特定實施例中，MTJ單元2104包括小於側壁高度(a)之橫向尺寸(b)及(c)，側壁高度(a)近似等於溝槽深度(d)。
一般而言，當側壁2108、2110或2112之高度(a)大於側壁之寬度(b)或(c)時，側壁內之磁場已沿著高度(a)垂直地定向。在一特定實施例中，由於第一側壁2106被移除，MTJ裝置2100之垂直側壁中之磁場垂直地定向。
接近於底壁2272之MTJ堆疊2280載運另一唯一磁域2274，該磁域在一縱向方向上延伸(亦即，沿著圖21中之方向(c)且正交於圖22中之頁面)。因為底壁2272之長度(c)大於底壁2272之寬度(b)，所以磁域2274定向於長度(c)之方向上。
圖23為具有多個垂直磁域之磁通道接面(MTJ)堆疊之第二說明性實施例的俯視圖，其中MTJ單元係在一位元零狀態下被寫入。在此實例中，說明處於一位元零狀態下之MTJ堆疊2300，其中該等位元中之每一者表示零值。MTJ堆疊2300包括一第一側壁2302、一第二側壁2306、一第三側壁2308及一底壁2558(於圖25中描繪)。已將一與第三側壁2308相對之側壁移除以形成一U形結構。除了一或多個額外層以外，側壁2302、2306及2308及底壁2558中之每一者可包括一固定層、一通道障壁、一自由層及一反鐵磁性薄膜(AF)層。側壁2302、2306及2308中之每一者之自由層載運唯一垂直磁域，且底壁2558之自由層載運一經組態以表示一資料值(諸如，「1」或「0」值)之唯一磁域。第一側壁2302包括一載運一垂直第一磁域2312之自由層。第二側壁2306包括一載運一垂直第二磁域2316之自由層。第三側壁2308包括一載運一垂直第三磁域2318之自由層。底壁2558包括一載運一水平第四磁域2320之自由層。
第一側壁2302之第一磁域2312藉由一第一域障壁2338而與第三側壁2308之第三磁域2318分離。第二側壁2306之第二磁域2316亦藉由一第二域障壁2326而與第三側壁2308之第三磁域2318分離。一般而言，域障壁2336及2338表示域壁，其為分開諸如磁域2312、2316及2318之磁域之界面。此等域障壁2336及2338表示不同磁矩之間的轉變。在一特定實施例中，域障壁2336及2338可表示在磁場經受0或180度之角位移之情況下的磁矩之變化。
可使用一第一寫入電流2322更改一與第一側壁2302中之第一磁域2312相關聯之磁場的方向(亦即，自由層內之磁場的方向)。可使用一第二寫入電流2326更改一與由第二側壁2306中之一自由層載運之第二磁域2316相關聯之磁場的方向。可使用一第三寫入電流2328更改一與由第三側壁2308之一自由層載運之第三磁域2318相關聯之磁場的方向。可使用一第四寫入電流2330更改一與由底壁2558之一自由層載運之第四磁域2320相關聯之磁場的方向。
一般而言，由自由層載運之磁場相對於側壁2302、2306、2308及底壁2558(於圖25中描繪)中之每一者之固定層中之固定磁場的相對方向確定由彼特定側壁儲存之位元值。在所展示之實例中，該固定層及該自由層磁方向係平行的(如圖24中之磁場2414及2416所說明)。因此，寫入電流2322、2326、2328及2330可表示寫入「0」電流，從而使MTJ堆疊2300處於重設或「0」狀態下。
圖24為磁通道接面(MTJ)堆疊2400之層之第二說明性實施例的圖，其說明寫入零電流流向。MTJ結構2400包括一頂部電極2402、一自由層2404、一磁通道接面通道障壁2406、一固定層2408及一底部電極2410。MTJ堆疊2400亦可包括一在固定層2408與底部電極2410之間的反鐵磁性(AF)層(未圖示)。一般而言，頂部電極2402及底部電極2410為經調適以載運一電流之導電層。固定層2408為一鐵磁性層，其已退火以(諸如)藉由一反鐵磁性(AF)層來釘紮，以固定固定層2408內之一磁場2416之方向。自由層2404為一可經由一寫入電流程式化之鐵磁性層。MTJ通道障壁或障壁層2406可由氧化物障壁層(亦即，MgO、Al2 O3 等)或其他抗磁性材料形成。可使用寫入電流改變自由層2404內之磁場2414的方向。在一特定實施例中，MTJ堆疊2400亦可包括一合成固定層結構、一合成自由層(SyF)結構、一雙旋轉過濾(DSF)結構或其任何組合。
自由層2404中之磁場相對於固定層2408之固定磁場的方向指示了儲存於特定MTJ結構2400之自由層2404處之資料位元是「1」之位元值還是「0」之位元值。可使用一寫入電流2412改變自由層2404中之磁場之磁方向(大體指示於2414處)。如所示，該寫入電流表示一自頂部電極2402流動穿過自由層2404、跨越磁通道接面障壁2406、穿過固定層2408且穿過底部電極2410之寫入0電流。
圖25為沿著圖23中之線25-25截取的圖23之MTJ堆疊的橫截面圖2500。該MTJ堆疊包括第一側壁2302、第二側壁2306及底壁2558。在此實例中，第一側壁2302中之自由層所載運之第一磁場的方向(如2312所指示)沿著第一側壁2302垂直地延伸且在一對應於箭頭2312之方向上。第二側壁2306之自由層所載運之第二磁場的方向(如2316處所指示)沿著第二側壁2306垂直地延伸且在一對應於箭頭2316之方向上。
該MTJ堆疊包括一第一域障壁(壁)2554及一第二域障壁2550。在一特定實例中，第二域障壁2550可對應於一在側壁2302與底壁2558之間的結構性界面。第二域障壁2550隔離第一側壁2302之自由層之第一磁域2312與底壁2558處之第四磁域2320。該MTJ堆疊亦包括一第三域障壁2556及一第四域障壁2552。第四域障壁2552可對應於一在底壁2558與側壁2306之間的結構性界面。第四域障壁2552隔離側壁2306之一自由層之磁場2316與關聯於底壁2558之自由層之磁場2320。
在圖25中所說明之實施例中，該MTJ堆疊可經調適以儲存至少三個資料位元。一第一資料位元可用第一側壁2302之自由層所載運之第一磁場2312來表示。一第二資料位元可用底壁2558之自由層所載運之第四磁場2320來表示。一第三資料位元可用第二側壁2306之自由層所載運之第二磁場2316來表示。舉例而言，可施加寫入電流2322、2326及2330以選擇性地更改一選定側壁之磁場之定向，而不更改與另一側壁相關聯之磁場或底壁2558之磁場之定向。
圖26為沿著圖23中之線26-26截取的圖23之MTJ堆疊的橫截面圖2600。在此特定實例中，該MTJ堆疊包括磁域障壁2660及2662。磁域障壁(或壁)2662隔離側壁2308之自由層所載運之磁域2318與底壁2558之自由層所載運之磁域2320。
在一特定說明性實施例中，圖23中所說明之域障壁2336及2338、圖25中所說明之域障壁2550及2552及圖26中所說明之域障壁2662允許該MTJ堆疊儲存多個數位值。詳言之，圖23中所說明之MTJ堆疊可經調適以儲存多達四個數位值，該等數位值可用圖23、圖25及圖26中所說明之磁場2312、2316、2318及2320來表示。該四個數位值可表示多達十六個邏輯狀態。
圖27為具有多個垂直磁域之磁通道接面(MTJ)堆疊之第二說明性實施例的俯視圖，其中MTJ單元係在位元1狀態下被寫入。在此實例中，說明處於位元1狀態下之MTJ堆疊2700，其中該等位元中之每一者表示邏輯1值。MTJ堆疊2700包括一第一側壁2702、一第二側壁2706、一第三側壁2708及一底壁2958(於圖29中描繪)。已將一與第三側壁2708相對之側壁移除以形成一U形結構。側壁2702、2706及2708及底壁2958中之每一者包括一固定層、一通道障壁及一自由層。側壁2702、2706及2708中之每一者之自由層載運唯一垂直磁域，且底壁2958之自由層載運一經組態以表示一資料值(諸如，「1」或「0」值)之唯一磁域。第一側壁2702包括一載運一垂直第一磁域2712之自由層。第二側壁2706包括一載運一垂直第二磁域2716之自由層。第三側壁2708包括一載運一垂直第三磁域2718之自由層。底壁2958包括一載運一水平第四磁域2720之自由層。
第一側壁2702之第一磁域2712藉由一第一域障壁2738而與第三側壁2708之第三磁域2718分離。第二側壁2706之第二磁域2716藉由一第二域障壁2736而亦與第三側壁2708之第三磁域2718分離。一般而言，域障壁2736及2738表示域壁，其為分開諸如磁域2712、2716及2718之磁域之界面。此等域障壁2736及2738表示不同磁矩之間的轉變。在一特定實施例中，域障壁2736及2738可表示在磁場經受0或180度之角位移之情況下的磁矩之變化。
可使用一第一寫入電流2722更改一與第一側壁2702中之第一磁域2712相關聯之磁場的方向(亦即，自由層內之磁場的方向)。可使用一第二寫入電流2726更改一與由第二側壁2706中之一自由層載運之第二磁域2716相關聯之磁場的方向。可使用一第三寫入電流2728更改一與由第三側壁2708之一自由層載運之第三磁域2718相關聯之磁場的方向。可使用一第四寫入電流2730更改一與由底壁2958之一自由層載運之第四磁域2720相關聯之磁場的方向。
一般而言，由自由層載運之磁場相對於側壁2702、2706及2708中之每一者之固定層中之固定磁場的相對方向確定由彼特定側壁儲存之位元值。在所展示之實例中，固定層及自由層磁方向係反向平行的(如圖28中之磁場2814及2816所說明)。因此，寫入電流2722、2726、2728及2730可表示寫入「1」電流，從而使MTJ堆疊2700處於「1」狀態下。
圖28為磁通道接面(MTJ)堆疊2800之層之第二說明性實施例的圖，其說明寫入1電流流向。MTJ結構2800包括一頂部電極2802、一自由層2804、一磁通道接面通道障壁2806、一固定層2808及一底部電極2810。MTJ堆疊2800亦可包括一反鐵磁性(AF)層(未圖示)。一般而言，頂部電極2802及底部電極2810為經調適以載運一電流之導電層。固定層2808為一鐵磁性層，其已退火，(諸如)藉由一反鐵磁性層來釘紮，以固定固定層2808內之磁場2816之方向。自由層2804為一可藉由一寫入電流程式化之鐵磁性層。MTJ通道障壁或障壁層2806可由氧化物障壁層(亦即，MgO、Al2 O3 等)或其他抗磁性材料形成。可使用寫入電流改變自由層2804內之一磁場2814的方向。
自由層2804中之磁場相對於固定層2808之固定磁場的方向指示儲存於特定MTJ單元2800之自由層2804處之資料位元是「1」之位元值還是「0」之位元值。可使用寫入電流2812改變自由層2804中之磁場之磁方向(大體指示於2814處)。如所示，該寫入電流表示一自底部電極2810流動穿過自由固定層2808、跨越磁通道接面障壁2806、穿過自由層2804且穿過頂部電極2802之寫入「1」電流。
圖29為沿著圖27中之線29-29截取的圖27之MTJ堆疊的橫截面圖2900。該MTJ堆疊包括第一側壁2702、第二側壁2706及底壁2958。在此實例中，第一側壁2702中之自由層所載運之第一磁場的方向(如2712處所指示)沿著第一側壁2702垂直地延伸且在一對應於箭頭2712之方向上。第二側壁2706之自由層所載運之第二磁場的方向(如2716處所指示)沿著第二側壁2706垂直地延伸且在一對應於箭頭2716之方向上。
該MTJ堆疊包括一第一域障壁(壁)2954及一第二域障壁2950。在一特定實例中，第二域障壁2950可對應於一在側壁2702與底壁2958之間的結構性界面。第二域障壁2950隔離第一側壁2702之自由層之第一磁域2712與底壁2958處之第四磁域2720。該MTJ堆疊亦包括一第三域障壁2956及一第四域障壁2952。第四域障壁2952可對應於一在底壁2958與側壁2706之間的結構性界面。第四域障壁2952隔離側壁2706之自由層之磁場2716與關聯於底壁2958之自由層之磁場2720。
在圖29中所說明之實施例中，該MTJ堆疊可經調適以儲存至少三個資料位元，該等資料位元可表示多達八個邏輯狀態。一第一資料位元可用第一側壁2702之一自由層所載運之第一磁場2712來表示。一第二資料位元可用底壁2958之一自由層所載運之第四磁場2720來表示。一第三資料位元可用第二側壁2706之一自由層所載運之第二磁場2716來表示。舉例而言，可施加寫入電流2722、2726及2730以選擇性地更改一選定側壁之磁場之定向，而不更改與另一側壁相關聯之磁場或底壁2958之磁場之定向。
圖30為沿著圖27中之線30-30截取的圖27之MTJ堆疊的橫截面圖3000。在此特定實例中，該MTJ堆疊包括磁域障壁3060及3062。磁域障壁(或壁)3062隔離側壁2708之一自由層所載運之磁域2718與底壁2958之一自由層所載運之磁域2720。
在一特定說明性實施例中，圖27中所說明之域障壁2736及2738、圖29中所說明之域障壁2950及2952及圖30中所說明之域障壁3062允許該MTJ堆疊儲存多個數位值。詳言之，圖27中所說明之MTJ堆疊可經調適以儲存多達四個數位值，該等數位值可用圖27、圖29及圖30中所說明之磁場2712、2716、2718及2720來表示。該四個數位值可表示多達十六個邏輯狀態。
圖31為展示耦接至雙向開關以自MTJ單元讀取資料及寫入資料至MTJ單元之MTJ單元之特定說明性實施例之橫截面圖的圖。MTJ單元3100可用於一包括位元線(諸如一位元線3108)及字線(諸如一字線3110)之記憶體陣列中。MTJ單元3100包括一中心電極3102、一磁通道接面堆疊3104及一底部電極3106。MTJ堆疊3104包括一固定層、一磁通道障壁及一載運一可程式化磁域之自由層，該可程式化磁域之定向可藉由施加一寫入電流至MTJ單元3100來更改。亦可包括諸如一反鐵磁性層之額外層。MTJ堆疊3104包括至少一垂直側壁3130或3132及一水平底壁3134。位元線3108耦接至中心電極3102。字線3110耦接至一開關3116之一控制端子，該開關3116經由一藉由一線3112說明之端子結構耦接至底部電極3106，該線3112耦接至接近於底壁3134之底部電極3106。在一特定實施例中，該端子結構可包括一通孔、一觸點、一結合襯墊、耦接至MTJ裝置3100之一或多個其他導電結構或其任何組合。
在一特定實施例中，開關3116可為一金屬氧化物半導體場效電晶體(MOSFET)、一電晶體或其他開關電路組件。在另一實施例中，開關3116可為一雙向開關以允許電流流進及流出MTJ單元3100。開關3116包括一耦接至線3112之第一端子、一耦接至字線3110之控制端子及一耦接至一可耦接至一電源之源極線(SL)之第二端子。
在一特定說明性實施例中，可將一信號施加至位元線3108及字線3110以啟動開關3116。在啟動開關3116之後，可基於一流經MTJ單元3100之電流自MTJ單元3100讀取資料。舉例而言，可將一固定電壓施加至位元線3108且可將一電壓施加至字線3110以啟動開關3116。可基於一(例如)在位元線3108處或在源極線3118處量測之電流來確定一儲存於MTJ堆疊3104之自由層處之位元值。因為開關3116耦接至接近於底壁3134之底部電極3106，所以可主要藉由通過底壁3134之電流來確定一讀取電流。在此特定例子中，MTJ單元3100可儲存單一位元值。MTJ單元3100可為一記憶體陣列內之一記憶體單元，諸如一磁阻式隨機存取記憶體(MRAM)、一N向(N-way)快取記憶體、一非揮發性儲存裝置、其他記憶體裝置或其任何組合。
圖32為展示MTJ單元之第二說明性實施例之橫截面圖的圖，該MTJ單元耦接至雙向開關以自MTJ單元讀取資料及寫入資料至MTJ單元。MTJ單元3200可用於一包括位元線(諸如位元線3208)及字線(諸如字線3210)之記憶體陣列中。MTJ單元3200包括一中心電極3202、一磁通道接面堆疊3204及一底部電極3206。MTJ堆疊3204包括一固定層、一磁通道障壁及一載運一可程式化磁域之自由層，該可程式化磁域之定向可藉由施加一寫入電流至MTJ單元3200來予以更改。亦可包括額外層。MTJ堆疊3204包括至少兩個垂直側壁3230及3232及一水平底壁3234。位元線3208耦接至中心電極3202。字線3210耦接至一開關3216之一控制端子，該開關3216經由藉由線3212及3214說明之兩個端子結構耦接至底部電極3206，該等線耦接至接近於垂直側壁3230及3232之底部電極3206。在一特定實施例中，每一端子結構可包括一通孔、一觸點、一結合襯墊、耦接至MTJ裝置3200之一或多個其他導電結構或其任何組合。
在一特定實施例中，開關3216可為一金屬氧化物半導體場效電晶體(MOSFET)、一電晶體或其他開關電路組件。在另一實施例中，開關3216可為一雙向開關以允許電流流進及流出MTJ單元3200。開關3216包括一耦接至線3212及3214之第一端子、一耦接至字線3210之控制端子及一耦接至一可耦接至一電源之源極線(SL)之第二端子。
在一特定說明性實施例中，可將一信號施加至位元線3208及字線3210以啟動開關3216。在啟動開關3216之後，可基於一流經MTJ單元3200之電流自MTJ單元3200讀取資料。舉例而言，可將一固定電壓施加至位元線3208且可將一電壓施加至字線3210以啟動開關3216。可基於一(例如)在位元線3208處或在源極線處量測之電流來確定一儲存於MTJ堆疊3204之自由層處之位元值。因為開關3216耦接至接近於側壁3230及3232之底部電極3206，所以可主要藉由通過側壁3230及3232之電流來確定一讀取電流。在此特定例子中，MTJ單元3200可儲存單一位元值。MTJ單元3200可為一記憶體陣列內之一記憶體單元，諸如一磁阻式隨機存取記憶體(MRAM)、一N向快取記憶體、一非揮發性儲存裝置、其他記憶體裝置或其任何組合。
圖33為展示磁通道接面(MTJ)單元之橫截面圖的圖，該磁通道接面(MTJ)單元具有多個垂直磁域且耦接至兩個開關以自MTJ單元讀取資料及寫入資料至MTJ單元。MTJ單元3300包括一中心電極3302、一MTJ結構3304及一底部電極3306。MTJ結構3304包括一固定磁層、一磁通道接面障壁層及一自由磁層。亦可包括額外層。該自由磁層載運一可使用一寫入電流改變之磁場以儲存一資料值。MTJ單元3300可為一記憶體陣列內之一記憶體單元，諸如一磁阻式隨機存取記憶體(MRAM)、一N向快取記憶體、一非揮發性儲存裝置、其他記憶體裝置或其任何組合。
一位元線3308可耦接至中心電極3302。一字線3310可耦接至一第一電晶體3314及一第二電晶體3320之控制端子。第一電晶體3314包括一經由一如線3312所描繪之第一端子結構耦接至底部電極3306之第一端子及一耦接至一可耦接至一第一電源之第一源極線(SL1)之第二端子3316。第二電晶體3320包括一經由一如線3318所描繪之第二端子結構耦接至底部電極3306之第一端子且包括一耦接至一可耦接至一第二電源之第二源極線(SL2)之第二端子3322。
在一特定實例中，電晶體3314可藉由字線3310啟動以提供一自位元線3308穿過中心電極3302、MTJ結構3304、底部電極3306、線3312及電晶體3314至第二端子3316之電流路徑3324。流經電流路徑3324之電流指示儲存於一與一側壁3330相關聯之磁域處之「1」值或「0」值。類似地，一經由線3318穿過電晶體3320提供之電流路徑可用以存取經由一鄰近於MTJ單元3300之一側壁3340之磁域儲存之資料。
一般而言，為了利用多個磁域將多個資料值儲存於單一MTJ單元(諸如MTJ單元3300)中，可利用開關(諸如開關3314及3320)來存取與垂直側壁3330及3340及水平底壁3350相關聯之唯一磁域。MTJ單元3300之一優點為可形成多個垂直磁域以允許多個數位值儲存於單一單元內，藉此增加儲存密度。該多個垂直磁域中之每一者包括一各別磁場定向(方向)，其可藉由更改一進入或離開MTJ單元3300之電流方向來修改。在一特定實例中，可獨立改變MTJ單元3300之磁場中之每一者，而不改變其他磁域之磁定向。
在一特定實施例中，因為源極線3316及源極線3322被分開，所以有可能程式化側壁3330而不改變側壁3340之磁場。可結合源極線3316及3320來利用位元線3308及字線3310以分別改變側壁3330及3340處之磁域中之一或兩者的方向以儲存獨立位元值。
圖34為展示MTJ單元之橫截面圖的圖，該MTJ單元具有多個垂直磁域且耦接至三個開關以自MTJ單元讀取資料及寫入資料至MTJ單元。MTJ單元3400包括一中心電極3402、一MTJ結構3404及一底部電極3406。MTJ結構3404包括一固定磁層、一磁通道接面障壁層及一自由磁層。該自由磁層載運一可使用一寫入電流改變之磁場以儲存一資料值。MTJ單元3400可為一記憶體陣列內之一記憶體單元，諸如一磁阻式隨機存取記憶體(MRAM)、一N向快取記憶體、一非揮發性儲存裝置、其他記憶體裝置或其任何組合。
一位元線3408可耦接至中心電極3402。一字線3410可耦接至一第一電晶體3414、一第二電晶體3420及一第三電晶體3460之控制端子。第一電晶體3414包括一經由一如線3412所描繪之第一端子結構耦接至底部電極3406之第一端子及一耦接至一可耦接至一第一電源之第一源極線(SL1)之第二端子3416。第二電晶體3420包括一經由一如線3418所描繪之第二端子結構耦接至底部電極3418之第一端子及一耦接至一可耦接至一第二電源之第二源極線(SL2)之第二端子3422。第三電晶體3460包括一經由一如線3462所描繪之第三端子結構耦接至底部電極3406之第一端子及一耦接至一可耦接至一第三電源之第三源極線(SL3)之第二端子3464。
在一特定實例中，電晶體3414可藉由字線3410啟動以提供一自位元線3408穿過中心電極3402、MTJ結構3404、底部電極3406、線3412及電晶體3414至第二端子3416之電流路徑3424。流經電流路徑3424之電流指示儲存於一與側壁3430相關聯之垂直磁域處之「1」值或「0」值。類似地，一經由線3418穿過電晶體3420提供之電流路徑可用以存取經由一鄰近於MTJ單元3400之側壁3440之垂直磁域儲存之資料。同樣地，經由線3462穿過電晶體3460提供之電流路徑可用以存取經由一鄰近於底壁3450之水平磁域儲存之資料。
一般而言，為了使用多個磁域將多個資料值儲存於單一MTJ單元(諸如MTJ單元3400)中，可使用開關(諸如開關3414、3420及3460)來存取與垂直側壁3430及3440及水平底壁3450相關聯之唯一磁域。MTJ單元3400之一優點為可形成多個垂直磁域以允許多個位元儲存於單一單元內，藉此增加儲存密度。該多個垂直磁域中之每一者包括一各別磁場定向(方向)，其可藉由更改進入或離開MTJ單元3400之電流方向來修改。在一特定實例中，可獨立改變MTJ單元3400之磁場中之每一者，而不改變其他磁域之磁定向。
圖35為展示磁通道接面(MTJ)單元之第二說明性實施例之橫截面圖的圖，該MTJ單元具有多個垂直磁域且耦接至三個開關以自MTJ單元讀取資料及寫入資料至MTJ單元。MTJ單元3500包括一中心電極3502、一MTJ結構3504及一底部電極3506。MTJ結構3504包括一固定磁層、一磁通道接面障壁層及一自由磁層。該自由磁層載運一可使用一寫入電流改變之磁場以儲存一資料值。MTJ單元3500可為一記憶體陣列內之一記憶體單元，諸如一磁阻式隨機存取記憶體(MRAM)、一N向快取記憶體、一非揮發性儲存裝置、其他記憶體裝置或其任何組合。
一位元線3508可耦接至中心電極3502。一字線3510可耦接至一第一電晶體3514、一第二電晶體3520及一第三電晶體3560之控制端子。第一電晶體3514包括一經由一接近於一第一側壁3530且如線3512所描繪之第一端子結構耦接至底部電極3506之第一端子。第一電晶體3514包括一耦接至一可耦接至一第一電源之第一源極線(SL1)之第二端子。第二電晶體3520包括一經由一接近於一第二側壁3540且如線3518所描繪之第二端子結構耦接至底部電極3506之第一端子。第二電晶體3520包括一耦接至一可耦接至一第二電源之第二源極線(SL2)之第二端子3522。第三電晶體3560包括一經由一接近於第三側壁3550(位於中心電極3502之後且如虛線所指示)且如線3562所描繪之第三端子結構耦接至底部電極3506之第一端子。第三電晶體3560包括一耦接至一可耦接至一第三電源之第三源極線(SL3)之第二端子3564。
在一特定實例中，電晶體3514可藉由字線3510啟動以提供一自位元線3508穿過中心電極3502、MTJ結構3504、底部電極3506、線3512及電晶體3514至第二端子3516之電流路徑。流經電晶體3514之電流可指示儲存於一與側壁3530相關聯之垂直磁域處之「1」值或「0」值。類似地，一經由線3518穿過電晶體3520提供之電流路徑可用以存取經由一鄰近於MTJ單元3500之側壁3540之垂直磁域儲存之資料。同樣地，經由線3562穿過電晶體3560提供之電流路徑可用以存取經由一鄰近於第三側壁3550之垂直磁域儲存之資料。
一般而言，為了使用多個磁域將多個資料值儲存於單一MTJ單元(諸如MTJ單元3500)中，可使用開關(諸如開關3514、3520及3560)來存取與垂直側壁3530、3540及3550相關聯之唯一磁域。MTJ單元3500之一優點為可形成多個垂直磁域以允許多個位元儲存於單一單元內，藉此增加儲存密度。該多個垂直磁域中之每一者包括一各別磁場定向(方向)，其可藉由更改進入或流出MTJ單元3500之電流方向來予以修改。在一特定實例中，可獨立改變MTJ單元3500之磁場中之每一者，而不改變其他磁域之磁定向。
圖36為展示磁通道接面(MTJ)單元之橫截面圖的圖，該MTJ單元具有多個垂直磁域且耦接至四個開關以自MTJ單元讀取資料及寫入資料至MTJ單元。MTJ單元3600包括一中心電極3602、一MTJ結構3604及一底部電極3606。MTJ結構3604包括一固定磁層、一磁通道接面障壁層及一自由磁層。MTJ結構3604亦可包括一反鐵磁性(AF)層、其他額外層或其任何組合。該自由磁層載運一可使用一寫入電流改變之磁場以儲存一資料值。MTJ單元3600可為一記憶體陣列內之一記憶體單元，諸如一磁阻式隨機存取記憶體(MRAM)、一N向快取記憶體、一非揮發性儲存裝置、其他記憶體裝置或其任何組合。
一位元線3608可耦接至中心電極3602。一字線3610可耦接至一第一電晶體3614、一第二電晶體3620、一第三電晶體3660及一第四電晶體3692之控制端子。第一電晶體3614包括一經由一接近於一第一側壁3630且如線3612所描繪之第一端子結構耦接至底部電極3606之第一端子。第一電晶體3614包括一耦接至一可耦接至一第一電源之第一源極線(SL1)之第二端子3616。第二電晶體3620包括一經由一接近於一第二側壁3640且如線3618所描繪之第二端子結構耦接至底部電極3606之第一端子。第二電晶體3620包括一耦接至一可耦接至一第二電源之第二源極線(SL2)之第二端子3622。第三電晶體3660包括一經由一接近於一第三側壁3650(位於中心電極3602之後且如虛線所指示)且如線3662所描繪之第三端子結構耦接至底部電極3606之第一端子。第三電晶體3660包括一耦接至一可耦接至一第三電源之第三源極線(SL3)之第二端子3664。第四電晶體3692包括一經由一接近於一底壁3690且如線3694所描繪之第四端子結構耦接至底部電極3606之第一端子。第四電晶體3692包括一耦接至一可耦接至一第四電源之第四源極線(SL4)之第二端子3696。
在一特定實例中，電晶體3614可藉由字線3610啟動以提供一自位元線3608穿過中心電極3602、MTJ結構3604、底部電極3606、線3612及電晶體3614至第二端子3616之電流路徑。流經電晶體3614之電流可指示儲存於一與側壁3630相關聯之垂直磁域處之「1」值或「0」值。類似地，一經由線3618穿過電晶體3620提供之電流路徑可用以存取經由一鄰近於MTJ單元3600之側壁3640之垂直磁域儲存之資料。同樣地，經由線3662穿過電晶體3660提供之電流路徑可用以存取經由一鄰近於第三側壁3650之垂直磁域儲存之資料。另外，經由線3694穿過電晶體3692提供之電流路徑可用以存取經由鄰近於底壁3690之水平磁域儲存之資料。
一般而言，為了使用多個磁域將多個資料值儲存於單一MTJ單元(諸如MTJ單元3600)中，可使用開關(諸如開關3614、3620、3660及3692)來存取與垂直側壁3630、3640及3650及水平底壁3690相關聯之唯一磁域。MTJ單元3600之一優點為可形成多個垂直磁域以允許多個位元儲存於單一單元內，藉此增加儲存密度。該多個垂直磁域及該水平磁域中之每一者包括一各別磁場定向(方向)，其可藉由更改進入或流出MTJ單元3600之電流方向來予以修改。在一特定實例中，可獨立改變MTJ單元3600之磁場中之每一者，而不改變其他磁域之磁定向。
圖37為製造具有多個垂直磁域之磁通道接面(MTJ)裝置之方法之特定說明性實施例的流程圖。在一特定實施例中，可在諸如圖4或圖5中所說明之MTJ裝置之製造期間使用該方法。一般而言，要嚴格控制用於形成MTJ結構之溝槽之深度。進行MTJ薄膜沈積且控制頂部電極厚度以形成無接縫之窄轉向間隙。在沿著一水平維度及一垂直方向的兩個維度上應用磁退火製程以將底部磁域及垂直磁域初始化為具有固定磁場方向。藉由控制單元之形狀及單元之深度以使得深度大於寬度及長度，可控制MTJ單元內之磁場的方向。在一特定實例中，深度與寬度及長度之大縱橫比可使底部MTJ磁域及側壁MTJ磁域更各向同性。在一特定實施例中，MTJ堆疊結構係藉由一深溝槽界定，且可避免可能關鍵或昂貴之MTJ光及蝕刻製程。該溝槽光及蝕刻製程可比MTJ光及蝕刻製程更容易控制，從而導致較低成本及改良之效能。
在3702，在一半導體基板中形成一深溝槽。在一特定實施例中，溝槽深度大於溝槽長度及寬度，因此MTJ裝置將具有至少一垂直磁域。移動至3704，沈積一頂蓋薄膜層。繼續至3706，在該深溝槽內沈積一底部電極。前進至3708，沈積多個包括一磁性薄膜層及一通道障壁層之磁通道接面(MTJ)薄膜層。
進行至3710，沈積一頂部電極。移動至3712，沈積一MTJ硬式遮罩。繼續至3714，在一水平X方向上且在一垂直Y方向上執行一磁退火。前進至3716，以一深度圖案化且蝕刻該基板以停止於該底部電極處，且執行一光阻(PR)去除及清洗製程。進行至3718，執行一底部電極光/蝕刻製程，且執行一PR去除製程。移動至3720，沈積一頂蓋薄膜層。
繼續至3722，沈積一層間介電層。進行至3724，執行一化學機械研磨(CMP)操作。移動至3726，執行一通孔光/蝕刻/填充及研磨操作。
圖38為製造具有多個垂直磁域之磁通道接面(MTJ)裝置之方法之第二特定說明性實施例的流程圖。在一特定實施例中，可在諸如圖6中所說明之MTJ裝置之製造期間使用該方法。
在3802，沈積一頂蓋薄膜層。移動至3804，執行一底部通孔光/蝕刻/填充及化學機械研磨(CMP)製程。繼續至3806，沈積一層間介電(ILD)層且執行一CMP製程。
在3808，在一半導體基板中形成一深溝槽。在一特定實施例中，溝槽深度大於溝槽長度及寬度，因此MTJ裝置將具有至少一垂直磁域。繼續至3810，在該深溝槽內沈積一底部電極。前進至3812，沈積多個包括一磁性薄膜層及一通道障壁層之磁通道接面(MTJ)薄膜層。
進行至3814，沈積一頂部電極。移動至3816，沈積一MTJ硬式遮罩。繼續至3818，在一水平X方向上且在一垂直Y方向上執行一磁退火。前進至3820，以一深度圖案化且蝕刻該基板以停止於該底部電極處。進行至3822，執行一底部電極光/蝕刻製程。在一特定實施例中，諸如在圖31中所說明之MTJ裝置之製造期間，可組合用於MTJ裝置及底部電極之光及蝕刻製程。
移動至3824，沈積一頂蓋薄膜層。前進至3826，沈積一層間介電層。進行至3828，執行一化學機械研磨(CMP)操作。移動至3830，執行一通孔光/蝕刻/填充及研磨操作。
圖39為製造具有多個垂直磁域之磁通道接面(MTJ)裝置之方法之第三特定說明性實施例的流程圖。在一特定實施例中，可在諸如圖15至圖22中所說明之MTJ裝置之製造期間使用該方法。
在3902，沈積底部金屬線且執行圖案化。若使用一鑲嵌製程，則可組合一底部金屬及一通孔製程。移動至3904，沈積一層間介電(ILD)層，執行一化學機械研磨(CMP)，且沈積一頂蓋薄膜。進行至3906，進行MTJ裝置是否包括一諸如圖19至圖22中所描繪之底部通孔連接之判定。繼續至3908，當MTJ裝置包括一底部通孔連接時，打開、填充該底部通孔，且執行一通孔CMP。當MTJ裝置不包括一底部通孔連接時，該方法進行至3910，在3910沈積一層間介電薄膜且沈積一頂蓋薄膜。進行至3912，進行MTJ裝置是否包括諸如圖17至圖18中所描繪之側壁底部通孔連接之判定。繼續至3914，當MTJ裝置包括一側壁底部通孔連接時，打開、填充該側壁底部通孔，且執行一通孔CMP。當MTJ裝置不包括一側壁底部通孔連接時，該方法進行至3916。
移動至3916，圖案化且蝕刻該MTJ溝槽至該頂蓋層，進行去除且清洗。繼續至3918，沈積一底部電極，沈積該MTJ薄膜，且沈積一頂部電極。前進至3920，沈積一MTJ硬式遮罩，執行一光/蝕刻製程以停止於該底部電極，去除光阻且清洗。進行至3922，執行該底部電極之一光/蝕刻製程，且去除光阻且清洗。
移動至3924，執行一MTJ側壁遮罩光/蝕刻製程以移除一個側壁，去除光阻且清洗。繼續至3926，沈積一頂蓋薄膜層。前進至3928，沈積一層間介電薄膜且執行一CMP。進行至3930，執行一頂部通孔打開/蝕刻及清洗製程，填充該通孔，且執行一通孔CMP。移動至3932，沈積並圖案化頂部金屬線。若存在鑲嵌製程，則可組合3930之通孔製程及3932之金屬製程。
圖40為操作具有多個垂直磁域之MTJ裝置之方法之特定說明性實施例的流程圖。在4002，該方法包括選擇性地啟動一耦接至一包括複數個側壁之磁通道接面結構之一中心電極的位元線，其中該複數個側壁中之每一者包括一自由層以載運一唯一垂直磁域。繼續至4004，選擇性地啟動一或多個雙向開關以允許電流流經該MTJ結構，其中該或該等雙向開關耦接至複數個側壁之各別側壁且耦接至一電源。移動至4006，在一讀取操作期間，基於一與該電流路徑相關聯之電阻確定一與該等唯一垂直磁域中之每一者相關聯之資料值。進行至4008，在一寫入操作期間，經由該或該等開關中之每一者來控制一通過該MTJ結構之電流方向以選擇性地控制選定磁域之自由層內之磁方向，其中該磁方向與資料值相關。該方法終止於4010。
圖41為包括記憶體裝置之通信裝置4100的方塊圖，該記憶體裝置包括多個磁通道接面(MTJ)單元。通信裝置4100包括MTJ單元之一記憶體陣列4132及MTJ單元之一快取記憶體4164，該兩者耦接至一諸如一數位信號處理器(DSP)4110之處理器。通信裝置4100亦包括一耦接至DSP 4110之磁阻式隨機存取記憶體(MRAM)裝置4166。在一特定實例中，MTJ單元之記憶體陣列4132、MTJ單元之快取記憶體4164及MRAM裝置4166包括多個MTJ單元，其中每一MTJ單元包括至少一垂直域且經調適以儲存多個獨立數位值，如關於圖1至圖21所描述。
圖41亦展示一耦接至數位信號處理器4110且耦接至一顯示器4128之顯示器控制器4126。一編碼器/解碼器(CODEC)4134亦可耦接至數位信號處理器4110。揚聲器4136及一麥克風4138可耦接至CODEC 4134。
圖41亦指示，一無線控制器4140可耦接至數位信號處理器4110且耦接至一無線天線4142。在一特定實施例中，一輸入裝置4130及一電源4144耦接至晶片上系統4122。此外，在一特定實施例中，如圖41中所說明，顯示器4128、輸入裝置4130、揚聲器4136、麥克風4138、無線天線4142及電源4144在晶片上系統4122外部。然而，每一者可耦接至晶片上系統4122之一組件，諸如一介面或一控制器。
熟習此項技術者應進一步瞭解，結合本文中所揭示之實施例所描述的各種說明性邏輯區塊、組態、模組、電路及演算法步驟可實施為電子硬體、電腦軟體或兩者之組合。為清楚地說明硬體與軟體之此互換性，已在上文中就功能性對各種說明性組件、區塊、組態、模組、電路及步驟加以大體描述。此功能性實施為硬體還是軟體取決於特定應用及強加於整個系統之設計約束。熟習此項技術者可針對每一特定應用以不同方式實施所描述的功能性，但此等實施決策不應被解譯為導致脫離本揭示案之範疇。
結合本文中所揭示之實施例所描述的方法或演算法之步驟可直接具體化於硬體中、由處理器執行之軟體模組中或兩者之組合中。軟體模組可駐留於RAM記憶體、MRAM記憶體、快閃記憶體、ROM記憶體、PROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、抽取式碟片、CD-ROM或此項技術中已知的任何其他形式之儲存媒體中。例示性儲存媒體經耦接至處理器，以使得處理器可自儲存媒體讀取資訊及寫入資訊至儲存媒體。在替代實施例中，儲存媒體可整合至處理器。處理器及儲存媒體可駐留於ASIC中。ASIC可駐留於計算裝置或使用者終端機中。在替代實施例中，處理器及儲存媒體可作為離散組件而駐留於計算裝置或使用者終端機中。
提供所揭示實施例之先前描述以使任何熟習此項技術者能夠製造或使用所揭示之實施例。對此等實施例之各種修改對熟習此項技術者而言將為顯而易見的，且本文中所界定之一般原理可在不脫離本揭示案之精神或範疇的情況下應用於其他實施例。因此，本揭示案不欲限於本文中所展示之實施例，而是應符合與如藉由以下申請專利範圍所界定之原理及新穎特徵相一致的最廣範疇。
4-4．．．線
9-9．．．線
10-10．．．線
13-13．．．線
14-14．．．線
16-16．．．線
18-18．．．線
20-20．．．線
22-22．．．線
25-25．．．線
26-26．．．線
29-29．．．線
30-30．．．線
100．．．磁通道接面(MTJ)單元
102．．．固定磁層
104．．．通道接面層
106．．．自由磁層
108．．．中心電極
110．．．第一側壁部分/第一側壁
112．．．第二側壁部分/第二側壁
114．．．第三側壁部分/第三側壁
116．．．底壁部分/底壁
120．．．箭頭
130．．．箭頭
140．．．箭頭
150．．．箭頭
160．．．第一端子結構/箭頭
162．．．第二端子結構
164．．．第三端子結構
166．．．第四端子結構
168．．．第五端子結構
200．．．磁通道接面(MTJ)單元
202．．．底部電極層
204．．．磁通道接面(MTJ)堆疊
206．．．頂部電極層
208．．．自由磁層
210．．．通道接面障壁層
212．．．固定磁層
214．．．第一側壁
216．．．第二側壁
218．．．底壁
300．．．記憶體裝置
302．．．基板
304．．．磁通道接面(MTJ)單元
306．．．第一側壁
308．．．第二側壁
310．．．第三側壁
312．．．第四側壁
318．．．第一垂直磁域/磁場
320．．．第二垂直磁域/磁場
321．．．第二電極/底部電極
322．．．第三端子
326．．．中心組件
327．．．電極
328．．．第一端子
332．．．第二端子
400．．．記憶體裝置之橫截面圖
401．．．頂部表面
402．．．底壁
404．．．磁域
406．．．磁通道接面(MTJ)堆疊
408．．．頂蓋層
410．．．頂蓋層
500．．．記憶體裝置之橫截面圖
501．．．頂部表面
502．．．基板
504．．．MTJ單元
506．．．MTJ堆疊
510．．．側壁
512．．．側壁
513．．．底部電極
515．．．底壁
517．．．頂蓋層
518．．．磁場
519．．．頂蓋層
520．．．磁場
522．．．端子
524．．．磁場
527．．．電極/頂部電極
526．．．中心組件
528．．．端子
532．．．端子
600．．．記憶體裝置之橫截面圖
601．．．頂部表面
602．．．基板
604．．．MTJ單元
606．．．MTJ堆疊
610．．．側壁
612．．．側壁
613．．．底部電極
615．．．底壁
617．．．頂蓋層
618．．．磁場
619．．．頂蓋層
620．．．磁場
622．．．端子
623．．．端子
624．．．磁場
626．．．中心組件
627．．．電極
628．．．端子
632．．．端子
700．．．MTJ堆疊
702．．．第一側壁
704．．．第二側壁
706．．．第三側壁
708．．．第四側壁
710．．．底壁
712．．．垂直第一磁域
714．．．垂直第二磁域
716．．．垂直第三磁域
718．．．垂直第四磁域
720．．．水平第五磁域
722．．．第一寫入電流
724．．．第二寫入電流
726．．．第三寫入電流
728．．．第四寫入電流
730．．．第五寫入電流
732．．．第一域障壁
734．．．第二域障壁
736．．．第三域障壁
738．．．第四域障壁
800．．．磁通道接面(MTJ)堆疊/MTJ結構/MTJ單元
802．．．頂部電極
804．．．自由層
806．．．磁通道接面通道障壁
808．．．固定層
810．．．底部電極
812．．．寫入電流
814．．．磁場
816．．．磁場
900．．．MTJ堆疊之橫截面圖
934．．．第一域障壁
936．．．第二域障壁
938．．．第三域障壁
940．．．第四域障壁
1000．．．MTJ堆疊之橫截面圖
1004．．．磁域障壁
1006．．．磁域障壁
1008．．．磁域障壁
1010．．．磁域障壁
1100．．．磁通道接面(MTJ)堆疊
1102．．．第一側壁
1104．．．第二側壁
1106．．．第三側壁
1108．．．第四側壁
1110．．．底壁
1112．．．垂直第一磁域
1114．．．垂直第二磁域
1116．．．垂直第三磁域
1118．．．垂直第四磁域
1120．．．水平第五磁域
1122．．．寫入電流
1124．．．寫入電流
1126．．．寫入電流
1128．．．寫入電流
1130．．．寫入電流
1132．．．第一域障壁
1134．．．第二域障壁
1136．．．第三域障壁
1138．．．第四域障壁
1200．．．MTJ堆疊
1202．．．頂部電極
1204．．．自由層
1206．．．磁通道接面通道障壁
1208．．．固定層
1210．．．底部電極
1212．．．寫入電流
1214．．．磁場
1216．．．磁場
1300．．．MTJ堆疊1100之橫截面圖
1334．．．第一域障壁
1336．．．第二域障壁
1338．．．第三域障壁
1340．．．域障壁
1404．．．磁域障壁
1406．．．磁域障壁
1408．．．磁域障壁
1410．．．磁域障壁
1500．．．記憶體裝置
1502．．．基板
1504．．．磁通道接面(MTJ)單元
1506．．．第一側壁
1508．．．第二側壁
1510．．．第三側壁
1512．．．第四側壁
1518．．．垂直磁域
1520．．．垂直磁域
1522．．．第四端子
1526．．．中心組件
1527．．．電極
1528．．．第一端子
1532．．．第二端子
1550．．．遮罩區域
1552．．．第三端子
1554．．．垂直磁域
1560．．．線
1562．．．線
1564．．．線
1566．．．線
1600．．．記憶體裝置之橫截面圖
1670．．．底部電極
1672．．．底壁
1674．．．磁域
1680．．．磁通道接面(MTJ)堆疊
1682．．．頂蓋層
1684．．．頂蓋層
1686．．．頂蓋層
1700．．．記憶體裝置
1702．．．基板
1704．．．磁通道接面(MTJ)單元
1706．．．第一側壁
1708．．．第二側壁
1710．．．第三側壁
1712．．．第四側壁
1718．．．垂直磁域
1720．．．垂直磁域
1722．．．第四端子
1726．．．中心組件
1727．．．電極
1728．．．第一端子
1732．．．第二端子
1750．．．遮罩區域
1752．．．第三端子
1754．．．垂直磁域
1760．．．底部線
1762．．．底部線
1764．．．底部線
1766．．．頂部線
1800．．．記憶體裝置之橫截面圖
1870．．．底部電極
1872．．．底壁
1874．．．磁域
1880．．．MTJ堆疊
1882．．．頂蓋層
1884．．．頂蓋層
1886．．．頂蓋層
1900．．．記憶體裝置
1902．．．基板
1904．．．磁通道接面(MTJ)單元
1906．．．第一側壁
1908．．．第二側壁
1910．．．第三側壁
1912．．．第四側壁
1918．．．垂直磁域
1920．．．垂直磁域
1922．．．第五端子
1926．．．中心組件
1927．．．電極
1928．．．第一端子
1932．．．第二端子
1950．．．遮罩區域
1952．．．第三端子
1954．．．垂直磁域
1960．．．頂部線
1962．．．頂部線
1964．．．頂部線
1966．．．頂部線
2000．．．記憶體裝置之橫截面圖
2070．．．底部電極
2072．．．底壁
2074．．．磁域
2080．．．磁通道接面(MTJ)堆疊
2082．．．頂蓋層
2084．．．頂蓋層
2086．．．頂蓋層
2090．．．第四端子
2092．．．底部線
2100．．．記憶體裝置
2102．．．基板
2104．．．磁通道接面(MTJ)單元
2106．．．第一側壁
2108．．．第二側壁
2110．．．第三側壁
2112．．．第四側壁
2118．．．垂直磁域
2120．．．垂直磁域
2122．．．第二端子
2126．．．中心組件
2127．．．電極
2150．．．遮罩區域
2154．．．垂直磁域
2166．．．頂部線
2200．．．記憶體裝置之橫截面圖
2270．．．底部電極
2272．．．底壁
2274．．．磁域
2280．．．磁通道接面(MTJ)堆疊
2282．．．頂蓋層
2284．．．頂蓋層
2286．．．頂蓋層
2290．．．第一端子
2292．．．底部線
2300．．．MTJ堆疊
2302．．．第一側壁
2306．．．第二側壁
2308．．．第三側壁
2312．．．垂直第一磁域
2316．．．垂直第二磁域
2318．．．垂直第三磁域
2320．．．水平第四磁域
2322．．．第一寫入電流
2326．．．第二寫入電流
2328．．．第三寫入電流
2330．．．第四寫入電流
2336．．．第二域障壁
2338．．．第一域障壁
2400．．．磁通道接面(MTJ)堆疊
2402．．．頂部電極
2404．．．自由層
2406．．．磁通道接面通道障壁
2408．．．固定層
2410．．．底部電極
2412．．．寫入電流
2414．．．磁場
2416．．．磁場
2500．．．MTJ堆疊之橫截面圖
2550．．．第二域障壁
2552．．．第四域障壁
2554．．．第一域障壁
2556．．．第三域障壁
2558．．．底壁
2600．．．MTJ堆疊之橫截面圖
2660．．．磁域障壁
2662．．．磁域障壁
2700．．．MTJ堆疊
2702．．．第一側壁
2706．．．第二側壁
2708．．．第三側壁
2712．．．垂直第一磁域
2716．．．垂直第二磁域
2718．．．垂直第三磁域
2720．．．水平第四磁域
2722．．．第一寫入電流
2726．．．第二寫入電流
2728．．．第三寫入電流
2730．．．第四寫入電流
2736．．．第二域障壁
2738．．．第一域障壁
2800．．．磁通道接面(MTJ)堆疊
2802．．．頂部電極
2804．．．自由層
2806．．．磁通道接面通道障壁
2808．．．固定層
2810．．．底部電極
2812．．．寫入電流
2814．．．磁場
2816．．．磁場
2900．．．MTJ堆疊2700之橫截面圖
2950．．．第二域障壁
2952．．．第四域障壁
2954．．．第一域障壁
2956．．．第三域障壁
2958．．．底壁
3000．．．MTJ堆疊2700之橫截面圖
3060．．．磁域障壁
3062．．．磁域障壁
3100．．．MTJ單元/MTJ裝置
3102．．．中心電極
3104．．．磁通道接面(MTJ)堆疊
3106．．．底部電極
3108．．．位元線
3110．．．字線
3112．．．線
3116．．．開關
3118．．．源極線
3130．．．垂直側壁
3132．．．垂直側壁
3134．．．水平底壁
3200．．．MTJ單元
3202．．．中心電極
3204．．．磁通道接面(MTJ)堆疊
3206．．．底部電極
3208．．．位元線
3210．．．字線
3212．．．線
3214．．．線
3216．．．開關
3218．．．源極線
3230．．．垂直側壁
3232．．．垂直側壁
3234．．．水平底壁
3300．．．MTJ單元
3302．．．中心電極
3304．．．MTJ結構
3306．．．底部電極
3308．．．位元線
3310．．．字線
3312．．．線
3314．．．第一電晶體/開關
3316．．．第二端子
3318．．．線
3320．．．第二電晶體/開關
3322．．．第二端子
3324．．．電流路徑
3330．．．垂直側壁
3340．．．垂直側壁
3350．．．水平底壁
3400．．．MTJ單元
3402．．．中心電極
3404．．．MTJ結構
3406．．．底部電極
3408．．．位元線
3410．．．字線
3412．．．線
3414．．．第一電晶體/開關
3416．．．第二端子
3418．．．線
3420．．．第二電晶體/開關
3422．．．第二端子
3424．．．電流路徑
3430．．．垂直側壁
3450．．．水平底壁
3460．．．第三電晶體
3462．．．線
3464．．．第二端子
3500．．．MTJ單元
3502．．．中心電極
3504．．．MTJ結構
3506．．．底部電極
3508．．．位元線
3510．．．字線
3512．．．線
3514．．．第一電晶體/開關
3516．．．第二端子
3518．．．線
3520．．．第二電晶體/開關
3522．．．第二端子
3530．．．第一側壁/垂直側壁
3540．．．第二側壁/垂直側壁
3550．．．第三側壁/垂直側壁
3560．．．第三電晶體/開關
3562．．．線
3564．．．第二端子
3600．．．MTJ單元
3602．．．中心電極
3604．．．MTJ結構
3606．．．底部電極
3608．．．位元線
3610．．．字線
3612．．．線
3614．．．第一電晶體
3616．．．第二端子
3618．．．線
3620．．．第二電晶體
3622．．．第二端子
3630．．．第一側壁
3640．．．第二側壁
3650．．．第三側壁
3660．．．第三電晶體
3662．．．線
3664．．．第二端子
3690．．．底壁
3692．．．第四電晶體
3694．．．線
3696．．．第二端子
4100．．．通信裝置
4110．．．數位信號處理器(DSP)
4122．．．晶片上系統
4126．．．顯示器控制器
4128．．．顯示器
4130．．．輸入裝置
4132．．．MTJ單元之記憶體陣列
4134．．．編碼器/解碼器(CODEC)
4136．．．揚聲器
4138．．．麥克風
4140．．．無線控制器
4142．．．無線天線
4144．．．電源
4164．．．MTJ單元之快取記憶體
4166．．．磁阻式隨機存取記憶體(MRAM)裝置
a．．．側壁高度
b．．．寬度
BL．．．位元線
c．．．寬度/底壁長度
d．．．溝槽深度
SL．．．源極線
SL1．．．第一源極線
SL2．．．第二源極線
SL3．．．第三源極線
SL4．．．第四源極線
WL．．．字線
圖1為可用以儲存多個數位位元之包括多個垂直磁域之磁通道接面(MTJ)單元之特定說明性實施例的透視圖；
圖2為經調適以儲存多個數位位元之包括多個垂直磁域之磁通道接面單元的橫截面圖；
圖3為包括具有多個垂直磁域之磁通道接面(MTJ)單元之記憶體裝置之特定說明性實施例的俯視圖；
圖4為沿著圖3中之線4-4截取的圖3之記憶體裝置的橫截面圖；
圖5為包括具有多個垂直磁域之磁通道接面(MTJ)單元之記憶體裝置之第二特定說明性實施例的橫截面圖；
圖6為包括具有多個垂直磁域之磁通道接面(MTJ)單元之記憶體裝置之第三特定說明性實施例的橫截面圖；
圖7為具有多個垂直磁域之磁通道接面(MTJ)堆疊之特定說明性實施例的俯視圖，其中MTJ單元係在位元零狀態下被寫入；
圖8為磁通道接面(MTJ)堆疊之層之特定說明性實施例的圖，其說明寫入零電流流向；
圖9為沿著圖7中之線9-9截取的圖7之MTJ堆疊的橫截面圖；
圖10為沿著圖7中之線10-10截取的圖7之MTJ堆疊的橫截面圖；
圖11為具有多個垂直磁域之磁通道接面(MTJ)堆疊的俯視圖，其中MTJ堆疊係在位元1狀態下被寫入；
圖12為磁通道接面(MTJ)結構之層之特定說明性實施例的圖，其說明寫入1電流流向；
圖13為沿著圖11中之線13-13截取的圖11之MTJ堆疊的橫截面圖；
圖14為沿著圖11中之線14-14截取的圖11之MTJ堆疊的橫截面圖；
圖15為包括具有多個垂直磁域之磁通道接面(MTJ)單元之記憶體裝置之第四說明性實施例的俯視圖；
圖16為沿著圖15中之線16-16截取的圖15之記憶體裝置的橫截面圖；
圖17為包括具有多個垂直磁域之磁通道接面(MTJ)單元之記憶體裝置之第五說明性實施例的俯視圖；
圖18為沿著圖17中之線18-18截取的圖17之記憶體裝置的橫截面圖；
圖19為包括具有多個垂直磁域之磁通道接面(MTJ)單元之記憶體裝置之第六說明性實施例的俯視圖；
圖20為沿著圖19中之線20-20截取的圖19之記憶體裝置的橫截面圖；
圖21為包括具有多個垂直磁域之磁通道接面(MTJ)單元之記憶體裝置之第七說明性實施例的俯視圖；
圖22為沿著圖21中之線22-22截取的圖21之記憶體裝置的橫截面圖；
圖23為具有多個垂直磁域之磁通道接面(MTJ)堆疊之第二說明性實施例的俯視圖，其中MTJ單元係在一位元零狀態下被寫入；
圖24為磁通道接面(MTJ)堆疊之層之第二說明性實施例的圖，其說明寫入零電流流向；
圖25為沿著圖23中之線25-25截取的圖23之MTJ堆疊的橫截面圖；
圖26為沿著圖23中之線26-26截取的圖23之MTJ堆疊的橫截面圖；
圖27為具有多個垂直磁域之磁通道接面(MTJ)堆疊之第二說明性實施例的俯視圖，其中MTJ堆疊係在一位元1狀態下被寫入；
圖28為磁通道接面(MTJ)結構之層之第二說明性實施例的圖，其說明寫入1電流流向；
圖29為沿著圖27中之線29-29截取的圖27之MTJ堆疊的橫截面圖；
圖30為沿著圖27中之線30-30截取的圖27之MTJ堆疊的橫截面圖；
圖31為展示磁通道接面(MTJ)單元之特定說明性實施例之橫截面圖的圖，該磁通道接面(MTJ)單元耦接至雙向開關以自MTJ單元讀取資料及寫入資料至MTJ單元；
圖32為展示MTJ單元之第二說明性實施例之橫截面圖的圖，該MTJ單元耦接至雙向開關以自MTJ單元讀取資料及寫入資料至MTJ單元；
圖33為展示磁通道接面(MTJ)單元之橫截面圖的圖，該磁通道接面(MTJ)單元具有多個垂直磁域且耦接至兩個開關以自MTJ單元讀取資料及寫入資料至MTJ單元；
圖34為展示磁通道接面(MTJ)單元之特定說明性實施例之橫截面圖的圖，該磁通道接面(MTJ)單元具有多個垂直磁域且耦接至三個開關以自MTJ單元讀取資料及寫入資料至MTJ單元；
圖35為展示磁通道接面(MTJ)單元之第二說明性實施例之橫截面圖的圖，該磁通道接面(MTJ)單元具有多個垂直磁域且耦接至三個開關以自MTJ單元讀取資料及寫入資料至MTJ單元；
圖36為展示磁通道接面(MTJ)單元之橫截面圖的圖，該磁通道接面(MTJ)單元具有多個垂直磁域且耦接至四個開關以自MTJ單元讀取資料及寫入資料至MTJ單元；
圖37為製造具有多個垂直磁域之磁通道接面(MTJ)裝置之方法之特定說明性實施例的流程圖；
圖38為製造具有多個垂直磁域之磁通道接面(MTJ)裝置之方法之第二特定說明性實施例的流程圖；
圖39為製造具有多個垂直磁域之磁通道接面(MTJ)裝置之方法之第三特定說明性實施例的流程圖；
圖40為操作具有多個垂直磁域之磁通道接面(MTJ)裝置之方法之特定說明性實施例的流程圖；及
圖41為包括記憶體裝置之通信裝置的方塊圖，該記憶體裝置包括磁通道接面(MTJ)單元。
100．．．磁通道接面(MTJ)單元
102．．．固定磁層
104．．．通道接面層
106．．．自由磁層
108．．．中心電極
110．．．第一側壁部分/第一側壁
112．．．第二側壁部分/第二側壁
114．．．第三側壁部分/第三側壁
116．．．底壁部分/底壁
120．．．箭頭
130．．．箭頭
140．．．箭頭
150．．．箭頭
160．．．第一端子結構/箭頭
162．．．第二端子結構
164．．．第三端子結構
166．．．第四端子結構
168．．．第五端子結構

Claims (24)

  1. 一種磁通道接面(MTJ)結構，其包含：一包含多個垂直側壁之MTJ單元，該多個垂直側壁中之每一者界定一唯一垂直磁域，該等唯一垂直磁域中之每一者經調適以儲存一數位值。
  2. 如請求項1之MTJ結構，其中該等垂直側壁中之一第一垂直側壁與該等垂直側壁中之一第二垂直側壁分離一小於該第一垂直側壁之一高度之距離。
  3. 如請求項1之MTJ結構，其中該MTJ單元進一步包含一在該多個垂直側壁之間垂直地延伸之中心電極。
  4. 如請求項3之MTJ結構，其中該中心電極之一厚度近似為該MTJ單元之一寬度減去該多個垂直側壁之兩個相對側壁之一寬度所得之差的一半。
  5. 如請求項1之MTJ結構，其中該MTJ單元包含一具有一第一磁域之第一垂直側壁、一具有一第二磁域之第二垂直側壁及一具有一第三磁域之第三垂直側壁。
  6. 如請求項5之MTJ結構，其中該MTJ單元進一步包含一耦接至該多個垂直側壁之底壁，該底壁具有一第四磁域。
  7. 如請求項6之MTJ結構，其進一步包含四個端子結構，其中該四個端子結構中的三個端子結構耦接至該等垂直側壁，且該四個端子結構中之一第四端子結構耦接至該底壁。
  8. 如請求項1之MTJ結構，其中該MTJ單元為U形的。
  9. 如請求項1之MTJ結構，其中該MTJ單元包含呈一大體上矩形形狀的四個垂直側壁。
  10. 如請求項9之MTJ結構，其中該MTJ單元進一步包含一耦接至該四個垂直側壁之底壁。
  11. 如請求項10之MTJ結構，其中該MTJ結構進一步包含六個端子結構。
  12. 一種裝置，其包含：一經調適以儲存多個數位值之單一磁通道接面(MTJ)單元，其中該多個數位值中之至少一者係使用一垂直磁場來儲存；及多個端子，其耦接至該MTJ單元。
  13. 如請求項12之裝置，其進一步包含一耦接至該多個端子中之一第一端子之電晶體，該電晶體亦耦接至一資料寫入線且耦接至一第一源極線。
  14. 如請求項13之裝置，其進一步包含一耦接至該多個端子中之一第二端子之第二電晶體，該第二電晶體耦接至該資料寫入線且耦接至一第二源極線。
  15. 如請求項14之裝置，其進一步包含一耦接至該多個端子中之一第三端子之第三電晶體，該第三電晶體耦接至該資料寫入線且耦接至一第三源極線。
  16. 如請求項15之裝置，其中該多個端子中之該第一端子耦接至該MTJ單元之一第一側壁，該多個端子中之該第二端子耦接至該MTJ單元之一第二側壁，且該多個端子中之該第三端子耦接至該MTJ單元之一底壁。
  17. 如請求項16之裝置，其進一步包含該多個端子中之一耦接至一位元線之第四端子。
  18. 一種製造一裝置之方法，該方法包含：執行一深溝槽光及蝕刻製程以在一基板中產生一深溝槽；沈積一底部電極至該深溝槽中；沈積層以形成一磁通道接面(MTJ)結構，該MTJ結構包括一固定層、一通道障壁及一自由層，該MTJ結構之至少一第一部分耦接至該底部電極；沈積一頂部電極至該MTJ結構之至少一第二部分上；及在一水平方向及在一垂直方向上對該MTJ結構執行磁退火製程，該水平方向大體上平行於該基板之一平面，且該垂直方向大體上與該基板之該平面正交；其中該自由層之一第一部分具有一在該垂直方向上之第一磁域，且其中該自由層之一第二部分具有一在該水平方向上之第二磁域。
  19. 如請求項18之方法，其進一步包含執行一層間介電(ILD)沈積及執行一化學機械研磨(CMP)製程。
  20. 如請求項19之方法，其進一步包含對一耦接至該MTJ之通孔執行光阻、蝕刻、填充及CMP製程。
  21. 如請求項18之方法，其中該MTJ結構包括一在該垂直方向上之第一側壁及一在該垂直方向上之第二側壁。
  22. 如請求項21之方法，其進一步包含：沈積一頂蓋薄膜層；執行一製程以蝕刻、填充及研磨一底部通孔；及沈積一層間介電層。
  23. 如請求項18之方法，其中該MTJ結構具有一U形形狀。
  24. 如請求項18之方法，其中該溝槽具有一大於該MTJ結構之一側壁之一高度的深度，其中該側壁之該高度大於該溝槽之一長度且大於該溝槽之一寬度。
TW098107160A 2008-03-25 2009-03-05 ㄧ種磁通道接面單元,一種包含該磁通道接面單元之裝置, 及一種製造包含該磁通道接面單元之裝置之方法 TWI388075B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/054,536 US7885105B2 (en) 2008-03-25 2008-03-25 Magnetic tunnel junction cell including multiple vertical magnetic domains

Publications (2)

Publication Number Publication Date
TW200952226A TW200952226A (en) 2009-12-16
TWI388075B true TWI388075B (zh) 2013-03-01

Family

ID=40626734

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098107160A TWI388075B (zh) 2008-03-25 2009-03-05 ㄧ種磁通道接面單元,一種包含該磁通道接面單元之裝置, 及一種製造包含該磁通道接面單元之裝置之方法

Country Status (7)

Country Link
US (2) US7885105B2 (zh)
EP (1) EP2266136B1 (zh)
JP (1) JP5607023B2 (zh)
KR (1) KR101212741B1 (zh)
CN (2) CN102017128B (zh)
TW (1) TWI388075B (zh)
WO (1) WO2009120487A1 (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8634231B2 (en) 2009-08-24 2014-01-21 Qualcomm Incorporated Magnetic tunnel junction structure
US7817463B2 (en) 2008-06-30 2010-10-19 Qualcomm Incorporated System and method to fabricate magnetic random access memory
US8650355B2 (en) * 2008-10-15 2014-02-11 Seagate Technology Llc Non-volatile resistive sense memory on-chip cache
US8446243B2 (en) * 2008-10-31 2013-05-21 Infineon Technologies Austria Ag Method of constructing inductors and transformers
US8363460B2 (en) * 2010-04-07 2013-01-29 Avalanche Technology, Inc. Method and apparatus for programming a magnetic tunnel junction (MTJ)
US20110169488A1 (en) * 2010-01-08 2011-07-14 Everspin Technologies, Inc. Method and structure for testing and calibrating magnetic field sensing device
US9385308B2 (en) * 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
US8513771B2 (en) 2010-06-07 2013-08-20 Infineon Technologies Ag Semiconductor package with integrated inductor
US8674465B2 (en) * 2010-08-05 2014-03-18 Qualcomm Incorporated MRAM device and integration techniques compatible with logic integration
US8446757B2 (en) * 2010-08-18 2013-05-21 International Business Machines Corporation Spin-torque transfer magneto-resistive memory architecture
US8422287B2 (en) * 2010-09-09 2013-04-16 Magic Technologies, Inc. Pulse field assisted spin momentum transfer MRAM design
US8514615B2 (en) 2010-09-30 2013-08-20 Everspin Technologies, Inc. Structures and methods for a field-reset spin-torque MRAM
US8711612B1 (en) 2010-12-03 2014-04-29 Magsil Corporation Memory circuit and method of forming the same using reduced mask steps
JP5652199B2 (ja) * 2010-12-28 2015-01-14 富士通セミコンダクター株式会社 磁気デバイスおよびその製造方法
US9082956B2 (en) 2011-04-04 2015-07-14 Micron Technology, Inc. Confined cell structures and methods of forming confined cell structures
US9236561B2 (en) 2011-09-12 2016-01-12 Samsung Electronics Co., Ltd. Method and system for providing multiple self-aligned logic cells in a single stack
CN103066198B (zh) * 2011-10-19 2015-06-03 中芯国际集成电路制造(北京)有限公司 一种新型的磁隧穿结器件及其制造方法
CN103165454B (zh) 2011-12-12 2016-08-17 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US20130187247A1 (en) * 2012-01-23 2013-07-25 Qualcomm Incorporated Multi-bit magnetic tunnel junction memory and method of forming same
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9196334B2 (en) 2012-04-19 2015-11-24 Qualcomm Incorporated Hierarchical memory magnetoresistive random-access memory (MRAM) architecture
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9368232B2 (en) 2013-03-07 2016-06-14 Qualcomm Incorporated Magnetic automatic test equipment (ATE) memory tester device and method employing temperature control
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
KR102022873B1 (ko) 2013-03-12 2019-11-04 삼성전자 주식회사 비휘발성 메모리 소자 및 이의 제조 방법
CN104122513A (zh) * 2013-04-24 2014-10-29 上海矽睿科技有限公司 高密度磁传感装置及其磁感应方法、制备工艺
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
CN103359683B (zh) * 2013-07-10 2016-01-20 华中科技大学 一种mtj纳米柱阵列的制备方法
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9461094B2 (en) * 2014-07-17 2016-10-04 Qualcomm Incorporated Switching film structure for magnetic random access memory (MRAM) cell
CN106796816B (zh) 2014-09-26 2021-12-14 英特尔公司 在psttm mtj结构中的磁性扩散阻挡层和过滤层
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9673388B2 (en) * 2014-10-20 2017-06-06 Globalfoundries Singapore Pte. Ltd. Integrated circuit structures with spin torque transfer magnetic random access memory and methods for fabricating the same
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
CN104795489A (zh) * 2015-04-20 2015-07-22 北京航空航天大学 一种新型的四端磁存储器件
US10636960B2 (en) * 2015-09-25 2020-04-28 Intel Corporation Strained perpendicular magnetic tunnel junction devices
CN106558333B (zh) * 2015-09-29 2018-11-09 中国科学院物理研究所 包括环形磁性隧道结的自旋转移力矩磁随机存取存储器
US9905751B2 (en) 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
US9614003B1 (en) * 2015-10-21 2017-04-04 Globalfoundries Inc. Method of forming a memory device structure and memory device structure
US9972771B2 (en) * 2016-03-24 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM devices and methods of forming the same
US10269556B2 (en) * 2017-07-14 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for cleaning semiconductor device structure with gas flow
US10325639B2 (en) * 2017-11-20 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production
US10411184B1 (en) 2018-03-02 2019-09-10 Samsung Electronics Co., Ltd. Vertical spin orbit torque devices
CN109243511B (zh) * 2018-09-12 2021-08-20 山东大学 一种控制自由层畴结构在磁性隧道结中实现十态数据存储的方法
US11049537B2 (en) 2019-07-29 2021-06-29 Applied Materials, Inc. Additive patterning of semiconductor film stacks
CN111725394B (zh) * 2019-09-06 2022-11-11 中国科学院上海微系统与信息技术研究所 一种磁性存储单元的加工方法、磁性随机存储器及设备
US11211553B2 (en) * 2019-09-17 2021-12-28 Everspin Technologies, Inc. Magnetoresistive devices and methods of fabricating such devices
US11723283B2 (en) * 2020-05-11 2023-08-08 Applied Materials, Inc. Spin-orbit torque MRAM structure and manufacture thereof
US20220406992A1 (en) * 2021-06-17 2022-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Memory Device And Method Of Forming The Same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072718A (en) 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
JP4488645B2 (ja) * 2001-04-20 2010-06-23 株式会社東芝 磁気記憶装置
US6621730B1 (en) 2002-08-27 2003-09-16 Motorola, Inc. Magnetic random access memory having a vertical write line
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7109539B2 (en) 2004-03-09 2006-09-19 International Business Machines Corporation Multiple-bit magnetic random access memory cell employing adiabatic switching
US7072208B2 (en) * 2004-07-28 2006-07-04 Headway Technologies, Inc. Vortex magnetic random access memory
US7221584B2 (en) 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
US7319262B2 (en) * 2004-08-13 2008-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM over sloped pillar
US7705340B2 (en) 2004-10-05 2010-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Inflected magnetoresistive structures and memory cells having inflected magnetoresistive structures
JP2007157823A (ja) * 2005-12-01 2007-06-21 Renesas Technology Corp 磁気記憶装置
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
CN100477316C (zh) * 2006-04-11 2009-04-08 中国科学院物理研究所 基于环状闭合型磁性多层膜的磁逻辑元件
US8070144B2 (en) 2006-08-31 2011-12-06 Honda Motor Co., Ltd. Assembly guide for vehicle spring and method
US7804668B2 (en) * 2006-11-16 2010-09-28 Headway Technologies, Inc. Enhanced hard bias in thin film magnetoresistive sensors with perpendicular easy axis growth of hard bias and strong shield-hard bias coupling
US7936596B2 (en) 2008-02-01 2011-05-03 Qualcomm Incorporated Magnetic tunnel junction cell including multiple magnetic domains
US7579197B1 (en) 2008-03-04 2009-08-25 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US7781231B2 (en) * 2008-03-07 2010-08-24 Qualcomm Incorporated Method of forming a magnetic tunnel junction device

Also Published As

Publication number Publication date
JP5607023B2 (ja) 2014-10-15
CN102017128B (zh) 2013-12-25
EP2266136A1 (en) 2010-12-29
US7885105B2 (en) 2011-02-08
EP2266136B1 (en) 2019-01-16
CN103594424A (zh) 2014-02-19
US20110090732A1 (en) 2011-04-21
KR20100125449A (ko) 2010-11-30
CN103594424B (zh) 2016-06-01
CN102017128A (zh) 2011-04-13
US7995383B2 (en) 2011-08-09
TW200952226A (en) 2009-12-16
US20090243009A1 (en) 2009-10-01
JP2011517065A (ja) 2011-05-26
KR101212741B1 (ko) 2012-12-14
WO2009120487A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
TWI388075B (zh) ㄧ種磁通道接面單元,一種包含該磁通道接面單元之裝置, 及一種製造包含該磁通道接面單元之裝置之方法
TWI393281B (zh) 形成磁通道接面裝置之方法
KR101187831B1 (ko) 다수의 자구들을 갖는 자기 턴넬 접합 셀
CA2716630C (en) Method of forming a magnetic tunnel junction structure