JP2011517065A - 多数の垂直磁区を含む磁気トンネル接合セル - Google Patents

多数の垂直磁区を含む磁気トンネル接合セル Download PDF

Info

Publication number
JP2011517065A
JP2011517065A JP2011501882A JP2011501882A JP2011517065A JP 2011517065 A JP2011517065 A JP 2011517065A JP 2011501882 A JP2011501882 A JP 2011501882A JP 2011501882 A JP2011501882 A JP 2011501882A JP 2011517065 A JP2011517065 A JP 2011517065A
Authority
JP
Japan
Prior art keywords
mtj
sidewall
magnetic
domain
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011501882A
Other languages
English (en)
Other versions
JP5607023B2 (ja
Inventor
リ、シャ
カン、スン・エイチ.
ジュ、シャオチュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2011517065A publication Critical patent/JP2011517065A/ja
Application granted granted Critical
Publication of JP5607023B2 publication Critical patent/JP5607023B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933Spintronics or quantum computing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933Spintronics or quantum computing
    • Y10S977/935Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

多数の垂直ドメインを含む磁気トンネル接合セルが開示される。MTJセルは、多数の垂直サイドウォールを含んでいる。多数の垂直サイドウォールの各々は、ユニークな垂直磁区を定義する。ユニークな垂直磁区の各々は、デジタル値を格納するように構成される。実施形態では、MTJセルは、電極層(110、112、114、116)とセンター電極(108)との間に、固定磁性層(102)、トンネル接合層(104)および自由磁性層(106)を含んでいる。
【選択図】図1

Description

分野
本開示は、一般に、多数の垂直磁区を含む磁気トンネル接合セルに関する。
関連技術の説明
一般に、ポータブル計算装置およびワイヤレス通信装置の広範囲の採用には、高密度と低電力の不揮発性メモリの需要増がある。プロセス技術が改善するにつれて、磁気トンネル接合(MTJ)デバイスに基づいた磁気ランダムアクセスメモリ(MRAM)を作ることは可能になった。従来のスピントルクトンネル(STT)接合デバイスは、水平なスタックストラクチャとして一般的に形成される。一般的には、そのようなデバイスには、単一磁区を備えた二次元の磁気トンネル接合(MTJ)セルがある。MTJセルは、一般的には、固定磁性層、障壁層(つまり、トンネル酸化障壁層、MgO、Alなど)、自由磁性層および反強磁性膜(AF)層を含んでいる。ここで、ビット値は、自由磁性層に引き起こされた磁界によって表される。一般に、MTJデバイスは、さらに追加層を含んでもよい。固定磁性層によって運ばれた固定磁界の方向に関連のある自由層の磁界の方向は、ビット値を決定する。
慣例通りに、MTJデバイスを使用して、データ密度を改善するために、1つの技術は、小面積でより多くのMTJデバイスを置くためにMTJデバイスのサイズを縮小することを含んでいる。しかしながら、MTJデバイスのサイズは、製造技術のクリティカルディメンション(CD)によって制限されている。別の技術は、1つのMTJデバイス中に多数のMTJストラクチャを形成することを含んでいる。例えば、1つのインスタンスでは、第1の固定層、第1のトンネル障壁および第1の自由層を含んでいる第1のMTJストラクチャが形成される。層間絶縁層は、第1のMTJストラクチャ上に形成される。また、第2のMTJストラクチャは、層間絶縁層の上に形成される。そのようなストラクチャは、Z方向でメモリアレイのサイズを増加させながら、X-Y方向で記憶密度を増加させる。不運にも、そのようなストラクチャは、1個のセル当たりわずか1ビットしか格納しない。したがって、X−Y方向のデータ密度は、Z方向のエリアを犠牲にして増加され、MTJ製造コストを2倍にしてもよい。さらに、そのようなストラクチャは、ワイヤトレースルーティング複雑性を増加させる。従って、MTJセルの個々の回路エリアを増加させずおよびプロセス技術に対応可能な、より大きな記憶密度を備えた改善されたメモリデバイスが必要とされる。
概要
実施形態では、磁気トンネル接合(MTJ)ストラクチャが開示される。MTJストラクチャは、MTJセルを含んでいる。MTJセルは、多数の垂直サイドウォールを含んでいる。多数の垂直サイドウォールの各々は、ユニークな垂直磁区を定義する。ユニークな垂直磁区の各々は、デジタル値を格納するように構成される。
別の実施形態では、多数のデジタル値を格納するように構成された1つの磁気トンネル接合(MTJ)セルを含んでいるデバイスが開示される。多数のデジタル値の少なくとも1つは、垂直磁界を使用して格納される。デバイスは、さらにMTJセルにつながれた多数のターミナルを含んでいる。
別の実施形態では、デバイスを作る方法が開示される。方法は、酸化層間絶縁基板のような基板内にディープトレンチを作成するために、ディープトレンチフォトおよびエッチングプロセスを行うことを含んでいる。方法は、ディープトレンチ内にボトム電極を堆積することを含んでいる。方法は、固定層、トンネル障壁および自由層を含む磁気トンネル接合(MTJ)ストラクチャを形成するために、層を堆積することを含んでいる。反強磁性膜(AF)層のような、追加層が含まれていてもよい。MTJストラクチャの少なくとも第1の部分は、ボトム電極につながれる。方法は、さらにMTJストラクチャの少なくとも第2の部分上にトップ電極を堆積することを含んでいる。方法は、水平方向および垂直方向でMTJストラクチャ上に磁気アニールプロセスを行うことをさらに含んでいる。水平方向は、基板の面と実質的に平行である。また、垂直方向は、基板の面に実質的に垂直である。自由層の第1の部分は、垂直方向で第1の磁区を有している。また、自由層の第2の部分は、水平方向で第2の磁区を有している。
多数の垂直磁区を含む磁気トンネル接合(MTJ)デバイスの実施形態によって提供される特定の1つの利点は、多数のデジタル値が1つのMTJセルに格納されてもよいということを提供する。例えば、1つのMTJセルは、4ビット以上を格納するように構成されてもよい。4ビットを有しているMTJは、各MTJセルに16の論理状態を格納することができる。
別の特定の利点は、MTJセルサイズの減少とともに、MTJセル毎にマルチビットを可能にして、プロセス技術に対応したマルチビットMTJセルが提供される。
さらに、別の特定の利点は、デジタル値を格納するために多数の独立した磁区を含んでいるMTJセルが提供される。特定の実施形態中で、MTJセルは、(基板の平面から垂直に伸びる)多数のサイドウォールを含むことができる。ここで、多数のサイドウォールの各々は、データビットを格納するためにユニークな垂直磁区を運ぶ。さらに、MTJセルは、別のデータビットを格納するために水平磁区を含むボトムウォールを含むことができる。例えば、様々な実施形態で、MTJセルは、様々な方向に3つのサイドウォールを含んでいる、向かい合う方向あるいは連結に2つのサイドウォール、または1つのサイドウォールを含むことができる。
さらに、別の特定の利点は、縮小されたデバイスフットプリントを備え、MTJセル密度を増加することが可能な垂直磁区が提供される。
さらに、別の特定の利点は、MTJセル内の他の磁区で格納されたデータを変更せずに、書き込みまたは読み出しされてもよい、多数の独立した磁区を含んでいるMTJセルが提供される。
本開示の他の態様、利点および特徴は、次のセクション(図面の簡単な説明、詳細な説明および請求項)を含む全出願のレビューの後に明白になるだろう。
図1は、多数のデジタルビットを格納するために使用することができる多数の垂直磁区を含む磁気トンネル接合(MTJ)セルの特定の実例となる実施形態の斜視図である。 図2は、多数のデジタルビットを格納するように構成された多数の垂直磁区を含む磁気トンネル接合セルの断面図である。 図3は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルを含むメモリデバイスの特定の実例となる実施形態の平面図である。 図4は、図3の中の線4−4に沿って得られた、図3のメモリデバイスの断面図である。 図5は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルを含むメモリデバイスの第2の特定の実例となる実施形態の断面図である。 図6は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルを含むメモリデバイスの第3の特定の実例となる実施形態の断面図である。 図7は、MTJセルがビット0状態に書き込まれている場合の多数の垂直磁区を備えた磁気トンネル接合(MTJ)スタックの特定の実例となる実施形態の平面図である。 図8は、書き込み0電流フロー方向を例証する磁気トンネル接合(MTJ)スタックの層の特定の実例となる実施形態の図である。 図9は、図7の中の線9−9に沿って得られた、図7のMTJスタックの断面図である。 図10は、図7の中の線10−10に沿って得られた、図7のMTJスタックの断面図である。 図11は、MTJスタックがビット1状態に書き込まれている場合の多数の垂直磁区を備えた磁気トンネル接合(MTJ)スタックの平面図である。 図12は、書き込み1電流フロー方向を例証する磁気トンネル接合(MTJ)ストラクチャの層の特定の実例となる実施形態の図である。 図13は、図11の中の線13−13に沿って得られた、図11のMTJスタックの断面図である。 図14は、図11の中の線14−14に沿って得られた、図11のMTJスタックの断面図である。 図15は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルを含むメモリデバイスの第4の実例となる実施形態の平面図である。 図16は、図15の中の線16−16に沿って得られた、図15のメモリデバイスの断面図である。 図17は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルを含むメモリデバイスの第5の実例となる実施形態の平面図である。 図18は、図17の中の線18−18に沿って得られた、図17のメモリデバイスの断面図である。 図19は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルを含むメモリデバイスの第6の実例となる実施形態の平面図である。 図20は、図19の中の線20−20に沿って得られた、図19のメモリデバイスの断面図である。 図21は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルを含むメモリデバイスの第7の実例となる実施形態の平面図である。 図22は、図21の中の線22−22に沿って得られた、図21のメモリデバイスの断面図である。 図23は、MTJセルがビット0状態に書き込まれている場合の多数の垂直磁区を備えた磁気トンネル接合(MTJ)スタックの第2の実例となる実施形態の平面図である。 図24は、書き込み0電流フロー方向を例証する磁気トンネル接合(MTJ)スタックの層の第2の実例となる実施形態の図である。 図25は、図23の中の線25−25に沿って得られた、図23のMTJスタックの断面図である。 図26は、図23の中の線26−26に沿って得られた、図23のMTJスタックの断面図である。 図27は、MTJスタックがビット1状態で書き込まれている場合の多数の垂直磁区を備えた磁気トンネル接合(MTJ)スタックの第2の実例となる実施形態の平面図である。 図28は、書き込み1電流フロー方向を例証する磁気トンネル接合(MTJ)ストラクチャの層の第2の実例となる実施形態の図である。 図29は、図27の中の線29−29に沿って得られた、図27のMTJスタックの断面図である。 図30は、図27の中で線30−30に沿って得られた、図27のMTJスタックの断面図である。 図31は、MTJセルからデータを読み出すおよびMTJセルにデータを書き込むための双方向スイッチにつながれた磁気トンネル接合(MTJ)セルの特定の実例となる実施形態の断面図を示す図である。 図32は、MTJセルからデータを読み出すおよびMTJセルにデータを書き込むための双方向スイッチにつながれたMTJセルの第2の実例となる実施形態の断面図を示す図である。 図33は、多数の垂直磁区を備え、MTJセルからデータを読み出すおよびMTJセルにデータを書き込むための2個のスイッチにつながれた磁気トンネル接合(MTJ)セルの断面図を示す図である。 図34は、多数の垂直磁区を備え、MTJセルからデータを読み出すおよびMTJセルにデータを書き込むための3個のスイッチにつながれた磁気トンネル接合(MTJ)セルの特定の実例となる実施形態の断面図を示す図である。 図35は、多数の垂直磁区を備え、MTJセルからデータを読み出すおよびMTJセルにデータを書き込むための3個のスイッチにつながれた磁気トンネル接合(MTJ)セルの第2の実例となる実施形態の断面図を示す図である。 図36は、多数の垂直磁区を備え、MTJセルからデータを読み出すおよびMTJセルにデータを書き込むための4個のスイッチにつながれた磁気トンネル接合(MTJ)セルの断面図を示す図である。 図37は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)デバイスを作る方法の特定の実例となる実施形態のフロー図である。 図38は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)デバイスを作る方法の第2の特定の実例となる実施形態のフロー図である。 図39は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)デバイスを作る方法の第3の特定の実例となる実施形態のフロー図である。 図40は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)デバイスを動作する方法の特定の実例となる実施形態のフロー図である。 図41は、磁気トンネル接合(MTJ)セルを含むメモリデバイスを含む通信デバイスのブロック図である。
詳細な説明
図1は、多数のデジタル値を格納するために使用することができる多数の垂直磁区を含む磁気トンネル接合(MTJ)セル100の特定の実例となる実施形態の斜視図である。MTJセル100は、実質的に長方形の形状に整えられた、固定磁性層102、トンネル接合層104および自由磁性層106を有する磁気トンネル接合(MTJ)スタックを含んでいる。第1のサイドウォール部分110、第2のサイドウォール部分112、第3のサイドウォール部分114およびボトムウォール部分116を有する電極膜は、電気的および物理的に固定磁性層102につながれる。センター電極108は、自由層106に電気的および物理的につながれる。第1のターミナルストラクチャ160は、センター電極108につながれる。第2のターミナルストラクチャ162は、第1のサイドウォール110につながれる。第3のターミナルストラクチャ164は、第2のサイドウォール112につながれる。第4のターミナルストラクチャ166は、第3のサイドウォール114につながれる。第5のターミナルストラクチャ168は、ボトムウォール116につながれる。MTJセル100は、トップおよびボトム電極間で1つ以上の追加層(示されない)をさらに含んでいてもよい。例えば、MTJセル100は、固定層102の磁界方向を固定するために反強磁性体(AFM)層(示されない)を含んでいてもよい。別の例として、MTJセル100は、MTJセルのパフォーマンスを向上させるために1つ以上の合成固定層あるいは合成自由層(示されない)、または、デュアルスピンフィルタMTJのオペレーション用のデュアルスピンフィルタ層をピンするために追加の反強磁性体(AFM)層(示されない)をさらに含んでいてもよい。さらに、特定の実施形態では、層102−106の順序は反転してもよい。
サイドウォール110、112および114の各々は、MTJセル100がU字形状の構成を有するように、上から見た時、実質的に長方形で整えられる。他の実施形態では、MTJセル100は、第6のターミナルストラクチャ(示されない)につながれた第4のサイドウォール(示されない)を含んでいてもよいし、上から見た時、長方形の形状を有してもよい。
特定の実施形態では、電圧は、センター電極108に加えられてもよい。また、電流は、センター電極108から、自由層106を通って、トンネル接合104を横切って、固定層102を通って流れてもよい。矢印120、130、140および150によって示されるように、電流は流れてもよい。第4のサイドウォール(示されない)が含まれている実施形態では、矢印160によって示されるように、電流は流れてもよい。
特定の実例となる実施形態では、自由層106は、多数の独立した磁区を運んでもよい。それらの個々は、データ値を表すために固定層102に関連した固定磁界に関する自由層106内の磁界の方向を適応させるために、書き込み電流によって独立して構成されてもよい。特に、固定層102の磁界の方向(配向性)および自由層106の磁界の方向が整列した場合、「0」のデータ値が表される。これに対して、自由層106の磁界の方向(方向)が、固定層102の磁界の方向と反対の場合、「1」のデータ値が表される。
特定の実施形態では、磁区は、大部分は一様または等方性の方向を有している磁界を運ぶ磁性材料の物理的な領域を表す。2つの磁区間のインターフェースは、ドメインウォールと呼ばれてもよい。固定層102は、多数の固定磁区および関連するドメインウォールを有してもよい。それらは、反強磁性体(AFM)層(示されない)によって「ピンドされる」(つまり、磁気アニーリングプロセスの間に外部磁界のアプリケーションによる製造中に固定される)。
特定の実施形態では、サイドウォールと実質的に平行な自由層106の垂直部分の各々は、別個の垂直磁区を含んでいる。各垂直磁区は、サイドウォールと実質的に平行またはボトムウォールに実質的に垂直な方向に垂直に方向付けられた独立した磁界を含んでいる。それは、ボトムウォール116に向かう(つまり、矢印150の方向で下方へ)磁界方向またはボトムウォール116から離れる(つまり、矢印150の方向と反対に上方へ)磁界方向を有する。サイドウォール110に隣接している自由層106に関連した垂直磁区の磁界の方向は、第1のデータ値を表してもよい。サイドウォール112に隣接している自由層106に関連した垂直磁区の磁界の方向は、第2のデータ値を表してもよい。サイドウォール114に隣接している自由層106に関連した垂直磁区の磁界の方向は、第3のデータ値を表してもよい。さらに、ボトムウォール116に隣接している自由層106に関連した水平磁区の磁界の方向は、第4のデータ値を表してもよい。
図2は、多数のデジタル値を格納するように構成された多数の垂直磁区を含む磁気トンネル接合(MTJ)セル200の断面図である。MTJセル200は、ボトム電極層202、磁気トンネル接合(MTJ)スタック204およびトップ電極膜206を含んでいる。MTJスタック204は、磁界を運ぶ自由磁性層208を含んでいる。それは、トップ電極206とボトム電極202との間に書き込み電流を適用することにより、プログラムされてもよい。MTJスタック204は、トンネル接合障壁層210および固定磁性層212をさらに含んでいる。
特定の実施形態では、固定層212は、固定層212によって運ばれる磁界の方向を固定するために反強磁性(AFM)層(示されない)によってピンドされるために、一般にアニールされる。トンネル障壁210は、酸化障壁層(例えばMgO、Alなど)または固定層212と自由層208の間のトンネル接合または障壁を提供するのに適した他の反磁性層でもよい。自由層208は、プログラム可能な(書き込み可能)磁区を運ぶ強磁性材料から形成される。それは、データ値(つまり、「1」または「0」データ値)を格納するために変更することができる。
特定の実施形態では、MTJスタック204の自由層208は、多数の独立した磁区を運ぶように構成されてもよい。例えば、第1のサイドウォール214の自由層208は、第1のデータ値に関連した第1の垂直磁区を含んでもよい。第2のサイドウォール216の自由層208は、第2のデータ値に関連した第2の垂直磁区を含んでもよい。ボトムウォール218の自由層208は、第3のデータ値に関連した水平磁区を含んでもよい。サイドウォール214および216、およびボトムウォール218の自由層内の磁界の特定の方向は、MTJセル200の長さ、幅および深さの寸法を制御することにより、部分的に制御されてもよい。特定の実施形態では、垂直磁区の磁界(例えば、サイドウォール214または216に沿った自由層208で)は、MTJセル200のウォールの長さに沿って、垂直方向(つまり、ボトムウォール218に向かって下方へまたはボトムウォール218から遠ざけて上方へ)に方向付けられる。
図3は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セル304を備えた基板302を含むメモリデバイス300の特定の実例となる実施形態の平面図である。MTJセル304は、実質的に長方形の形状で整えられた、第1のサイドウォール306、第2のサイドウォール308、第3のサイドウォール310および第4のサイドウォール312を含んでいる。デバイス300は、MTJセル304にアクセスするための第1のターミナル328および第2のターミナル332のような電気的なターミナルをさらに含んでいる。デバイス300は、MTJセル304の電極327につなぐための第3のターミナル322をさらに含んでいる。
サイドウォール306、308、310および312の各々は、固定層、トンネル障壁、自由層および反強磁性体(AFM)層を含んでもよい。特定の実施形態では、サイドウォール306、308、310および312の各々は、追加層を含んでもよい。固定層は、固定層によって運ばれる磁区の方向を固定するために、反強磁性層によってピンドされるために、一般にアニールされる。トンネル障壁は、酸化障壁層(つまり、MgO、Alなど)またはトンネル接合あるいは固定層と自由層との間の障壁を提供するように構成された他の反磁性層でもよい。自由層は、プログラム可能な(書き込み可能)磁区を運ぶ強磁性材料から形成される。それは、データ値(つまり、「1」または「0」データ値)を格納するために変更することができる。例えば、サイドウォール310は、第1の垂直磁区318を運ぶ。サイドウォール312は、第2の垂直磁区320を運ぶ。フィールド方向の記号(・)および(*)は、(それぞれ、ページからのおよびページへの)ドメインの磁界の可能な方向を示す。特定の実施形態では、第1のサイドウォール306および第2のサイドウォール308は、さらに垂直磁区を含んでいる。ターミナル322は、電極327につながれる。それは、サイドウォール306、308、310および312の個々の近くに伸びる(図4の中で描かれた)センターコンポーネント326を含んでいる。センターコンポーネント326は、サイドウォール306、308、310および312の各々に隣接している、第2の電極321からほぼ等しく間隔をあける。
図4は、図3の中の線4−4に沿って得られた、図3のメモリデバイスの断面図である。断面図400は、磁気トンネル接合(MTJ)セル304を含む基板302を示す。この図では、断面は、MTJセル304を通って縦に得られる。ターミナル322は、基板302の上面401(つまり、平面)から電極327へ伸びる。ターミナル328および332は、基板302の上面401から第2の電極321へ伸びる。電極327は、サイドウォール310および312の各々に近く、サイドウォール310および312、ならびにボトムウォール402の個々に沿ってボトム電極321からほぼ等しく間隔をあけるセンターコンポーネント326を含んでいる。MTJセル304は、磁気トンネル接合(MTJ)スタック406、キャッピング層408および410を含んでいる。MTJスタック406は、サイドウォール310および312を含んでいる。それは、格納されたデジタル値を表すユニークな垂直磁区を運ぶように構成される。MTJスタック406は、深さ(d)を有するトレンチ内に位置する。
電極321は、MTJセル304のボトムウォール402に沿って伸びて、サイドウォール310および312に沿って伸びる。MTJスタック406は、多数のユニークな垂直磁区を運ぶ。MTJスタック406のサイドウォール部分310は、磁界318を含んでいる磁区を運ぶ。それは、サイドウォール310および312の高さ(a)に沿って(つまり、ページの表面に沿って)伸びる。一般に、サイドウォール310または312の高さ(a)がサイドウォールの幅(c)より大きい場合、MTJスタック406のサイドウォール310または312によって運ばれた磁界318または320は、それぞれのサイドウォールに沿って垂直に方向付けられる。従って、断面図400では、磁界318は、サイドウォール310の高さ(a)に対応する方向にページの表面に沿って伸びる。磁界318の方向は、格納されたデータ値によって決定される。例えば、「1」値は、ボトムウォール402に向かって下方へ伸びる磁界318によって表されてもよい。一方、「0」値は、電極327に向かって上方に伸びる磁界318によって表されてもよい。
ボトムウォール402に最も近いMTJスタック406は、別のユニークな磁区404を運ぶ。それは、MTJセル304のボトムウォール402に沿って縦方向(つまりの図3中の方向(c)に沿っておよび図4のページに垂直)に伸びる。ボトムウォール402の長さ(c)がボトムウォール402の幅(b)より大きいので、磁区404は、長さ(c)の方向に方向付けられる。
特定の実施形態では、MTJセル304は、サイドウォール高さ(a)未満である幅(b)および(c)を含んでいる。それは、深さ(d)とほぼ等しい。ボトムウォール402には、幅(b)より大きい長さ(c)がある。従って、MTJセル304のボトムウォール402に沿った磁区404は、長さ(c)に沿って方向付けられる。また、サイドウォール310および312の磁区318および320は、サイドウォール310および312の長さに沿った垂直方向(つまり、図4の中で例証されたディメンション矢印(a)と平行な方向)で方向付けられる。
図5を参照して、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルを含むメモリデバイスの第2の特定の実例となる実施形態の断面図が描かれ一般に500で示される。図500は、MTJセル504がある基板502を含んでいる。ターミナル532および528は、ボトム電極513につながれる。ターミナル522は、基板502の上面501から伸びて、センターコンポーネント526を含んでいる電極527につながれる。センターコンポーネント526は、MTJスタック506のサイドウォール510および512に近く伸びる。センターコンポーネント526は、サイドウォール510および512からおよびボトムウォール515からほぼ等しく間隔をあけられる。MTJセル504は、キャッピング層517および519、ならびにMTJスタック506をさらに含んでいる。MTJスタック506は、少なくとも、固定層、トンネル障壁および自由層を含んでいる。それは、多数のユニークな磁区を運ぶ。特定の実施形態では、追加層(AFMまたは他の層)もトップ電極527およびボトム電極513の間に含まれていてもよい。
例えば、MTJスタック506は、サイドウォール510で第1のユニークな垂直磁区を運ぶ。それは、磁界518を含んでいる。MTJスタック506は、さらにサイドウォール512で第2のユニークな垂直磁区を運ぶ。それは、磁界520を含んでいる。MTJスタック506は、さらにボトムウォール515で水平磁区を運ぶ。それは、磁界524を含んでいる。多数のユニークな垂直磁区は、サイドウォール高さ(a)未満の((b)のような)サイドウォール幅で、サイドウォールの相対的な寸法によって可能になる。それは、トレンチ深さ(d)とほぼ等しい。磁界518、520および524の各々は、それぞれのフィールドのために示された2つのそれぞれの方向のうちの1つを有するようにプログラムされてもよい。例えば、垂直フィールド518および520は、上部の矢印によって示された方向または下部の矢印によって示された方向を有するように独立してプログラムされてもよい。同様に、水平フィールド524は、(「*」によって示された)ページの中への方向または(「・」によって示された)ページの外への方向を有するようにプログラムされてもよい。
図6を参照して、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルを含むメモリデバイスの第3の特定の実例となる実施形態の断面図が描かれ一般に600で示される。図600は、MTJセル604がある基板602を含んでいる。ターミナル632および628は、ボトム電極613につながれ、上面601から伸びる。ターミナル623は、ボトム電極613につながれ、ボトム電極613から下方へ伸びる。ターミナル622は、基板602の上面601から伸びて、センターコンポーネント626を含んでいる電極627につながれる。センターコンポーネント626は、MTJスタック606のサイドウォール610および612の近くに伸びる。センターコンポーネント626は、サイドウォール610および612からおよびボトムウォール615からほぼ等しく間隔をあけられる。MTJセル604は、キャッピング層617および619、ならびにMTJスタック606をさらに含んでいる。MTJスタック606は、固定層、トンネル障壁および自由層を含んでいる。それは、多数のユニークな磁区を運ぶ。MTJスタック606は、反強磁性層、他の層またはそれらの任意の組合せをさらに含んでもよい。
例えば、MTJスタック606は、サイドウォール610で第1のユニークな垂直磁区を運ぶ。それは、磁界618を含んでいる。MTJスタック606は、さらにサイドウォール612で第2のユニークな垂直磁区を運ぶ。それは、磁界620を含んでいる。MTJスタックは、さらにボトムウォール615で水平磁区を運ぶ。それは、磁界624を含んでいる。多数のユニークな垂直磁区は、サイドウォール高さ(a)未満の((b)のような)サイドウォール幅で、サイドウォールの相対的な寸法によって可能になる。それはトレンチ深さ(d)とほぼ等しい。磁界618、620および624の各々は、それぞれのフィールドのために示された2つのそれぞれの方向のうちの1つを有するようにプログラムされてもよい。例えば、垂直フィールド618および620は、上部の矢印によって示された方向または下部の矢印よって示された方向を有するように独立してプログラムされてもよい。同様に、水平フィールド624は、(「*」によって示された)ページの中への方向または(「・」によって示された)ページの外への方向を有するようにプログラムされてもよい。
特定の実施形態では、ボトム電極613につながれるターミナル628、632および623の1つ以上は、ボトムウォール615と同様に、サイドウォール610および612の個々の磁区によって格納された値を決定するために使用されてもよい。例えば、ターミナル622からターミナル628への電流フローは、サイドウォール610に関連した固定磁場に関する磁界618の方向に主として応答する。同様に、ターミナル622からターミナル632への電流フローは、サイドウォール612に関連した固定磁場に関する磁界620の方向に主として応答する。ターミナル622からターミナル623への電流フローは、ボトムウォール615に関連した固定磁場に関する磁界624の方向に主として応答する。
図7は、MTJセルがビット0状態に書き込まれている場合の多数の垂直磁区を備えた磁気トンネル接合(MTJ)スタックの特定の実例となる実施形態の平面図である。この例において、MTJスタック700は、ビット0状態に例証される。ここで、ビットの各々は、0の値を表す。MTJスタック700は、第1のサイドウォール702、第2のサイドウォール704、第3のサイドウォール706、第4のサイドウォール708およびボトムウォール710を含んでいる。サイドウォール702、704、706および708およびボトムウォール710の各々は、固定層、トンネル障壁および自由層を含んでいる。サイドウォール702、704、706および708の個々の自由層は、ユニークな垂直磁区を運ぶ。また、ボトムウォール710の自由層は、「1」または「0」値のようなデータ値を表すように構成されたユニークな磁区を運ぶ。第1のサイドウォール702は、垂直の第1の磁区712を運ぶ自由層を含んでいる。第2のサイドウォール704は、垂直の第2の磁区714を運ぶ自由層を含んでいる。第3のサイドウォール706は、垂直の第3の磁区716を運ぶ自由層を含んでいる。第4のサイドウォール708は、垂直の第4の磁区718を運ぶ自由層を含んでいる。ボトムウォール710は、水平の第5の磁区720を運ぶ自由層を含んでいる。
第1のサイドウォール702の第1の磁区712は、第1のドメイン障壁732によって、第2のサイドウォール704の第2の磁区714から分離される。同様に、第2のサイドウォール704の第2の磁区714は、第2のドメイン障壁734によって、第3のサイドウォール706の第3の磁区716から分離される。第3のサイドウォール706の第3の磁区716も、第3のドメイン障壁736によって、第4のサイドウォール708の第4の磁区718から分離される。第4のサイドウォール708の第4の磁区718は、第4のドメイン障壁738によって、第1のサイドウォール702の第1の磁区712から分離される。
一般に、第1のドメイン障壁732、第2のドメイン障壁734、第3のドメイン障壁736および第4のドメイン障壁738は、磁壁を表す。それは、磁区712、714、716および718のような磁区をそれぞれ分離するインターフェースである。そのようなドメイン障壁732、734、736および738は、異なる磁気モーメント間のトランジションを表す。特定の実施形態では、ドメイン障壁732、734、736および738は、磁気モーメントの変更を表してもよい。ここで、磁界は、0または180度の角偏位を受ける。
第1のサイドウォール702中の第1の磁区712に関連した磁界の方向(つまり、自由層内の磁界の方向)は、第1の書き込み電流722を使用して変更されてもよい。同様に、サイドウォール704の自由層によって運ばれた第2の磁区714に関連した磁界の方向は、第2の書き込み電流724を使用して変更されてもよい。第3のサイドウォール706の自由層によって運ばれた第3の磁区716に関連した磁界の方向は、第3の書き込み電流726を使用して変更されてもよい。第4のサイドウォール708の自由層によって運ばれた第4の磁区718に関連した磁界の方向は、第4の書き込み電流728を使用して変更されてもよい。ボトムウォール710の自由層によって運ばれた第5の磁区720に関連した磁界の方向は、第5の書き込み電流730を使用して変更されてもよい。
一般に、サイドウォール702、704、706および708の個々の固定層中の固定磁界に関連のある自由層によって運ばれた磁界の相対的な方向は、特にそのサイドウォールによって格納されたビット値を決定する。示された例では、固定層および自由層の磁気方向は、(図8の磁界814および816によって例証されるように)並行である。従って、書き込み電流722、724、726、728および730は、書き込み「0」電流を表してもよく、リセットまたは「0」状態でMTJスタック700を判別する。
図8は、書き込み0電流フロー方向を例証する、磁気トンネル接合(MTJ)スタック800の層の特定の実例となる実施形態の図である。MTJストラクチャ800は、トップ電極802、自由層804、磁気トンネル接合トンネル障壁806、固定層808およびボトム電極810を含んでいる。反強磁性(AF)層は、固定層808とボトム電極810との間に位置してもよい。一般に、トップ電極802およびボトム電極810は、電気的に電流を運ぶように構成された導電層である。固定層808は、固定層808の内の磁界816の方向を固定するために、AF層によってのように、ピンドされるためにアニールされた強磁性層である。自由層804は、書き込み電流によってプログラムされてもよい強磁性層である。MTJトンネル障壁または障壁層806は、酸化障壁層(つまりMgO、Alなど)または他の反磁性材料から形成されてもよい。自由層804内の磁界814の方向は、書き込み電流を使用して変更されてもよい。MTJスタック800は、合成固定層ストラクチャ、合成自由層(SyF)ストラクチャ、デュアルスピンフィルタ(DSF)ストラクチャまたはそれらの任意の組合せをさらに含んでもよい。
固定層808の固定磁界に関する自由層804中の磁界の方向は、特定のMTJセル800の自由層804で格納されたデータビットが「1」のビット値または「0」のビット値かどうかを示す。一般に814で示された、自由層804中の磁界の磁気方向は、書き込み電流812を使用して変更されてもよい。示されたように、書き込み電流は、トップ電極802から、自由層804を通って、磁気トンネル接合障壁806を横切り、固定層808を通って、ボトム電極810を通って流れる書き込み0電流を表す。
図9は、図7の中の線9−9に沿って得られた、図7のMTJスタックの断面図900である。MTJスタックは、第1のサイドウォール702、第3のサイドウォール706およびボトムウォール710を含んでいる。この例において、第1のサイドウォール702における自由層によって運ばれた第1の磁界の方向は、712で示されるように、第1のサイドウォール702に沿って垂直におよび矢印712に対応する方向に伸びる。第3のサイドウォール706の自由層によって運ばれた第3の磁界の方向は、716で示されるように、第3のサイドウォール706に沿って垂直におよび矢印716に対応する方向に伸びる。
MTJスタックは、第1のドメイン障壁(ウォール)934および第2のドメイン障壁936を含んでいる。特定の例では、第2のドメイン障壁936は、サイドウォール702とボトムウォール710との間のストラクチャのインターフェースに相当してもよい。第2のドメイン障壁936は、ボトムウォール710で第5の磁区720から第1のサイドウォール702の自由層の第1の磁区712を分離する。MTJスタックは、さらに第3のドメイン障壁938および第4のドメイン障壁940を含んでいる。第4のドメイン障壁940は、ボトムウォール710とサイドウォール706との間のストラクチャのインターフェースに相当してもよい。第4のドメイン障壁940は、ボトムウォール710に関連した自由層の磁界720からサイドウォール706の自由層の磁界716を分離する。
図9の中で例証された実施形態の中では、MTJスタックは、少なくとも3つのデータビットを格納するように構成されてもよい。第1のデータビットは、第1のサイドウォール702の自由層によって運ばれた第1の磁界712によって表されてもよい。第2のデータビットは、ボトムウォール710の自由層によって運ばれた第5の磁界720によって表されてもよい。第3のデータビットは、第3のサイドウォール706の自由層によって運ばれた第3の磁界716によって表されてもよい。書き込み電流722、726および730は、例えば、別のサイドウォールに関連した磁界またはボトムウォール710の配向性を変更せずに、選択されたサイドウォールの磁界の配向性を変更するために選択的に適用されてもよい。
図10は、図7の中の線10−10に沿って得られた、図7のMTJスタックの断面図1000である。MTJスタックは、MTJスタックのサイドウォール704および708を例証する。この特定の例では、MTJスタックは、磁区障壁1004および1006を含んでいる。磁区障壁(またはウォール)1006は、ボトムウォール710の自由層によって運ばれた磁区720から、サイドウォール708の自由層によって運ばれた磁区718を分離する。さらに、MTJスタックは、磁区障壁1008および1010を含んでいる。ドメイン障壁1010は、サイドウォール704とボトムウォール710との間のストラクチャのインターフェースに相当してもよい。ドメイン障壁1010は、ボトムウォール710の自由層によって運ばれた磁界720から、サイドウォール704の自由層によって運ばれた磁界714を分離してもよい。
特定の実例となる実施形態では、図7の中で例証されたドメイン障壁732、734、736および738、図9の中で例証されたドメイン障壁936および940、図10の中で例証されたドメイン障壁1006および1010は、MTJスタックに多数のデジタル値を格納することができる。特に、図7の中で例証したMTJスタックは、5つまでのデジタル値を格納するように構成されてもよい。それは、図7、9および10の中で例証された磁界712、714、716、718および720によって表されてもよい。磁界712、714、716、718および720によって表されるデジタル値は、32までの論理状態を表してもよい。
図11は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)スタック1100の平面図である。ここで、MTJスタックは、ビット1状態で書き込まれている。MTJスタック1100で格納されたビットの各々は、論理ハイまたは「1」値を有している。MTJスタック1100は、サイドウォール1102、1104、1106および1108、ならびにボトムウォール1110を含んでいる。サイドウォール1102、1104、1106および1108、ならびにボトムウォール1110の各々は、固定層、トンネル障壁および自由層を含んでいる。サイドウォール1102、1104、1106および1108、ならびにボトムウォール1110の各々は、ユニークな磁区を運ぶ。第1のサイドウォール1102は、垂直の第1の磁区1112を運ぶ自由層を含んでいる。第2のサイドウォール1104は、垂直の第2の磁区1114を運ぶ自由層を含んでいる。第3のサイドウォール1106は、垂直の第3の磁区1116を運ぶ自由層を含んでいる。第4のサイドウォール1108は、垂直の第4の磁区1118を運ぶ自由層を含んでいる。ボトムウォール1110は、水平の第5の磁区1120を運ぶ自由層を含んでいる。MTJスタック1100は、さらに合成固定層ストラクチャ、合成自由層(SyF)ストラクチャ、デュアルスピンフィルタ(DSF)ストラクチャまたはそれらの任意の組合せを含んでもよい。
第1のサイドウォール1102の第1の磁区1112は、第1のドメイン障壁1132によって、第2のサイドウォール1104の第2の磁区1114から分離される。同様に、第2のサイドウォール1104の第2の磁区1114は、第2のドメイン障壁1134によって、第3のサイドウォール1106の第3の磁区1116から分離される。第3のサイドウォール1106の第3の磁区1116は、第3のドメイン障壁1136によって、第4のサイドウォール1108の第4の磁区1118から分離される。第4のサイドウォール1108の第4の磁区1118は、第4のドメイン障壁1138によって、第1のサイドウォール1102の第1の磁区1112から分離される。
第1のサイドウォール1102の自由層における第1の磁区1112に関連した磁界の配向性の方向は、書き込み電流1122を使用して変更されてもよい。同様に、第2のサイドウォール1104で第2の磁区1114に関連した磁界の配向性の方向は、書き込み電流1124を使用して変更されてもよい。第3のサイドウォール1106で自由層によって運ばれた第3の磁区1116に関連した磁界の配向性の方向は、書き込み電流1126を使用して変更されてもよい。第4のサイドウォール1108で第4の磁区1118に関連した磁界の配向性の方向は、書き込み電流1128を使用して変更されてもよい。ボトムウォール1110で第5の磁区1120に関連した磁界の方向は、書き込み電流1130を使用して変更されてもよい。
一般に、サイドウォール1102、1104、1106および1108の個々の固定層の中の固定磁界の配向性の方向に関連のある自由層によって運ばれた、第1の磁区1112の磁界の相対的な方向は、特にそのサイドウォールによって格納されたビット値を決定する。示された例では、固定層および自由層の磁気方向は、反平行関係である。書き込み電流1122、1124、1126および1128の各々は、書き込み「1」電流を表してもよい。それは、サイドウォール1102、1104、1106および1108の個々で、「1」の値をそれぞれ表すために、垂直磁区1112、1114、1116、1118の磁界の方向を選択的に方向付けるために使用することができる。さらに、書き込み電流1130は、書き込み「1」電流を表してもよい。それは、ボトムウォール1110で水平の第5の磁区1120の磁界を選択的に方向付けるために使用することができる。
図12は、書き込み1電流フロー方向を例証する磁気トンネル接合(MTJ)ストラクチャの層の特定の実例となる実施形態の図である。MTJスタック1200は、トップ電極1202、自由層1204、磁気トンネル接合トンネル障壁1206、固定層1208およびボトム電極1210を含んでいる。反強磁性体(AF)層(示されない)は、固定層1208とボトム電極1210との間に位置してもよい。一般に、トップ電極1202およびボトム電極1210は、電気的に電流を運ぶように構成された導電層である。固定層1208は、固定層1208の内の磁界1216の方向を固定するために、反強磁性層によってピンドされるように、アニールされた強磁性層である。自由層1204は、さらに書き込み電流によってプログラムされてもよい強磁性層である。MTJトンネル障壁または障壁層1206は、酸化障壁層(つまり、MgO、Alなど)または他の反磁性材料から形成されてもよい。自由層1204内の磁界1214の方向は、書き込み電流1212を使用して変更されてもよい。
固定層1208の固定磁界1216に関する自由層1204によって運ばれた磁界1214の方向は、特定のMTJスタック1200に格納されたデータビットが「1」のビット値または「0」のビット値かどうかを示す。この例において、自由層1204内の磁界1214は、「1」のデータ値を表して、固定層1208の内の磁界1216の方向の反対である方向に方向付けられる。自由層1204中の磁界1214の方向は、書き込み電流1212を使用して変更されてもよい。示されたように、書き込み電流は、ボトム電極1210から、固定層1208を通って、磁気トンネル接合障壁1206を横切り、自由層1204を通って、トップ電極1202を通って流れる書き込み「1」流れを表す。
図13は、図11の中の線13−13に沿って得られた、図11のMTJスタック1100の断面図1300である。MTJスタック1100は、サイドウォール1102および1106、ならびにボトムウォール1110を含んでいる。この例において、1112で示されるように、第1のサイドウォール1102の自由層によって運ばれる磁界の方向は、図13の中で例証された矢印1112によって示されるように伸びる。図13の特定の断面図では、磁界1112は、ページに沿っておよびボトムウォール1110に向かう方向に伸びる。第3のサイドウォール1106の自由層によって運ばれた磁界1116は、ページに沿っておよびボトムウォール1110に向かう方向に伸びる。
MTJスタック1100は、第1のドメイン障壁1334および第2のドメイン障壁1336を含んでいる。特定の例では、第2のドメイン障壁1336は、第1のサイドウォール1102とボトムウォール1110との間のストラクチャのインターフェースに相当してもよい。第2のドメイン障壁1336は、ボトムウォール1110の第5の磁区1120から、第1のサイドウォール1102の自由層の第1の磁区1112を分離する。MTJスタック1100は、さらにドメイン障壁1338およびドメイン障壁1340を含んでいる。ドメイン障壁1340は、ボトムウォール1110と第3のサイドウォール1106との間のストラクチャのインターフェースに相当してもよい。ドメイン障壁1340は、ボトムウォール1110に関連した自由層の磁界1120から、サイドウォール1106の自由層の磁界1116を分離する。
図13の中で例証された実施形態では、MTJスタック1100は、少なくとも3つのデジタル値を格納するように構成されてもよい。データビットのような第1のデジタル値は、サイドウォール1102の自由層によって運ばれた磁界1112によって表されてもよい。第2のデジタル値は、ボトムウォール1110の自由層によって運ばれた磁界1120によって表されてもよい。第3のデジタル値は、サイドウォール1106の自由層によって運ばれた磁界1116によって表されてもよい。特定の例では、「1」値またはロジックハイ値を有しているデータビットは、書き込み電流1122、1126および1130によって垂直のサイドウォール1102および1106の磁区および水平のボトムウォール1110の磁区にそれぞれ書かれてもよい。書き込み電流1122、1126および1130は、別のサイドウォール(例えば、サイドウォール1106)に関連した磁界(例えば、磁界1116)の方向を変更することなく、そして、ボトムウォール1110の磁界1120の方向を変更することなく、選択されたサイドウォール(例えば、第1のサイドウォール1102)の磁界(例えば、磁界1112)の方向を選択的に変更するために適用されてもよい。同様に、磁界1120および1116の方向は、独立して変更されてもよい。
図14は、図11の中の線14−14に沿って得られた、図11のMTJスタック1100の断面図である。MTJスタック1100は、サイドウォール1108および1104を含んでいる。この特定の例では、MTJスタック1100は、磁区障壁1404および1406を含んでいる。磁区障壁(またはウォール)1406は、ボトムウォール1110の自由層によって運ばれた磁区1120から、サイドウォール1108の自由層によって運ばれた磁区1118を分離する。さらに、MTJスタック1100は、磁区障壁1408および1410を含んでいる。ドメイン障壁1410は、サイドウォール1104とボトムウォール1110との間のストラクチャのインターフェースに相当してもよい。ドメイン障壁1410は、ボトムウォール1110の自由層によって運ばれた磁界1120から、サイドウォール1104の自由層によって運ばれた磁界1114を分離する。書き込み電流1128、1130および1124は、磁界1118、1120および1114の方向をそれぞれ変更するために使用されてもよい。特定の実施形態では、書き込み電流1128、1130および1124は、サイドウォール1104またはボトムウォール1110の磁界(つまり、それぞれ、磁界1114および1120)に関連した磁化方向を変更することなく、選択されたサイドウォールに関連した磁界(例えば、サイドウォール1108の磁界1118)の磁化方向を選択的に変更するために独立して適用されてもよい。
図15は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルを含むメモリデバイスの第4の実例となる実施形態の平面図である。メモリデバイス1500は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セル1504を備えた基板1502を含んでいる。マスキング領域1550の下のサイドウォール材料は、MTJセル1504の第1のサイドウォール1506を削除するために削除された。MTJセル1504は、実質的にU字形状に整えられた、第2のサイドウォール1508、第3のサイドウォール1510および第4のサイドウォール1512を含んでいる。デバイス1500は、さらにMTJセル1504にアクセスするために、第1のターミナル1528、第2のターミナル1532および第3のターミナル1552のような電気的なターミナルを含んでいる。第4のターミナル1522は、MTJセル1504の電極1527につながれる。ターミナル1528、1532、1552および1522は、ワイヤ1560、1562、1564および1566にそれぞれつながれる。
サイドウォール1508、1510および1512の各々は、固定層、トンネル障壁および自由層を含んでいる。反強磁性(AF)層のような追加層は、含まれてもよい。固定層は、固定層によって運ばれる磁区の方向を固定するために、AF層によってピンドされるように、一般にアニールされる。トンネル障壁は、酸化障壁層(つまり、MgO、Alなど)またはトンネル接合あるいは固定層と自由層との間の障壁を提供するのに適した他の反磁性層でもよい。自由層は、プログラム可能な(書き込み可能)磁区を運ぶ強磁性材料から形成される。それは、データ値(つまり、「1」または「0」データ値)を格納するために変更することができる。サイドウォール1508は、ターミナル1552によってアクセス可能な垂直磁区1554を運ぶ。サイドウォール1510は、ターミナル1528によってアクセス可能な垂直磁区1518を運ぶ。サイドウォール1512は、ターミナル1532によってアクセス可能な垂直磁区1520を運ぶ。フィールド方向の記号(・)および(*)は、ドメインの磁界の可能な方向(それぞれ、ページからのおよびページの中への)を示す。ターミナル1522は、電極1527につながれる。それは、サイドウォール1508、1510および1512の個々の近くに伸びる(図16の中で描かれた)センターコンポーネント1526を含んでいる。
図16は、図15の中の線16−16に沿って得られた、図15のメモリデバイスの断面図である。断面図1600は、磁気トンネル接合(MTJ)セル1504を含む基板1502を示す。この図では、断面は、MTJセル1504を通って縦に得られる。電極1527は、サイドウォール1510および1512の各々に近く、サイドウォール1510および1512、ならびにボトムウォール1672の個々に沿ってボトム電極1670からほぼ等しく間隔をあけられたセンターコンポーネント1526を含んでいる。MTJセル1504は、磁気トンネル接合(MTJ)スタック1680、キャッピング層1682、1684および1686を含んでいる。MTJスタック1680は、サイドウォール1510および1512を含んでいる。それは、格納されたデジタル値を表すユニークな垂直磁区を運ぶように構成されている。MTJスタック1680は、深さ(d)を有するトレンチ内に位置する。
ボトム電極1670は、MTJセル1504のボトムウォール1672に沿って伸びて、サイドウォール1510および1512に沿って伸びる。MTJスタック1680は、サイドウォール1510、1512および1508の垂直の高さ(a)に沿った、多数のユニークな垂直磁区1518、1520および1554をそれぞれ運ぶ。特定の実施形態では、MTJセル1504は、サイドウォール高さ(a)未満である垂直寸法(b)および(c)を含んでいる。それは、トレンチ深さ(d)とほぼ等しい。
一般に、サイドウォール1508、1510または1512の高さ(a)がサイドウォールの幅(b)または(c)より大きい場合、サイドウォール内の磁界は、高さ(a)に沿って垂直に方向付けられた縦のサイドウォール方向に整列する。特定の実施形態の中では、第1のサイドウォール1506の削除により、MTJデバイス1500の垂直のサイドウォール中の磁界は、垂直に方向付けられる。
ボトムウォール1672に近いMTJスタック1680は、第2のユニークな磁区1674を運ぶ。それは、縦方向(つまり、図15の方向(c)に沿っておよび図16のページに垂直に)に伸びる。ボトムウォール1672の長さ(c)がボトムウォール1672の幅(b)より大きいので、磁区1674は、長さ(c)の方向に方向付けられる。
図17は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルを含むメモリデバイスの第5の実例となる実施形態の平面図である。メモリデバイス1700は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セル1704を備えた基板1702を含んでいる。マスキング領域1750の下のサイドウォール材料は、MTJセルの第1のサイドウォール1706を削除するために削除された。MTJセル1704は、実質的にU字形状に整えられた、第2のサイドウォール1708、第3のサイドウォール1710および第4のサイドウォール1712を含んでいる。デバイス1700は、さらにMTJセル1704にアクセスするために、第1のターミナル1728、第2のターミナル1732および第3のターミナル1752のような電気的なターミナルを含んでいる。デバイス1700は、さらにMTJセル1704の電極1727につなぐ第4のターミナル1722を含んでいる。ターミナル1728、1732および1752は、ボトムワイヤ1760、1762および1764にそれぞれつながれる。また、ターミナル1722は、トップワイヤ1766につながれる。
サイドウォール1708、1710および1712の各々は、固定層、トンネル障壁および自由層を含んでいる。固定層は、固定層によって運ばれる磁区の方向を固定するために、反強磁性膜層(示されない)によってピンドされるために、一般にアニールされる。トンネル障壁は、酸化障壁層(つまり、MgO、Alなど)またはトンネル接合あるいは固定層と自由層との間の障壁を提供するのに適した他の反磁性層でもよい。自由層は、プログラム可能な(書き込み可能)磁区を運ぶ強磁性材料から形成される。それは、データ値(つまり、「1」または「0」データ値)を格納するために変更することができる。サイドウォール1708は、ターミナル1752によってアクセス可能な垂直磁区1754を運ぶ。サイドウォール1710は、ターミナル1728によってアクセス可能な垂直磁区1718を運ぶ。サイドウォール1712は、ターミナル1732によってアクセス可能な垂直磁区1720を運ぶ。フィールド方向の記号(・)および(*)は、ドメインの磁界の可能な方向(それぞれ、ページからのおよびページの中への)を示す。ターミナル1722は、電極1727につながれる。それは、サイドウォール1708、1710および1712の個々の近くに伸びる(図の中で描かれた)センターコンポーネント1726を含んでいる。
図18は、図17の中の線18−18に沿って得られた、図17のメモリデバイスの断面図である。断面図1800は、磁気トンネル接合(MTJ)セル1704を含む基板1702を示す。この図では、断面は、MTJセル1704を通って縦に得られる。電極1727は、サイドウォール1710および1712の各々に近く、サイドウォール1710および1712、ならびにボトムウォール1872の個々に沿ってボトム電極1870からほぼ等しく間隔をあけられたセンターコンポーネント1726を含んでいる。MTJセル1704は、磁気トンネル接合(MTJ)スタック1880、キャッピング層1882、1884および1886を含んでいる。MTJスタック1880は、サイドウォール1710および1712を含んでいる。それは、格納されたデジタル値を表すユニークな垂直磁区を運ぶように構成されている。MTJスタック1880は、深さ(d)を有するトレンチ内に位置する。
ボトム電極1870は、MTJセル1704のボトムウォール1872に沿って伸びて、サイドウォール1710および1712に沿って伸びる。MTJスタック1880は、サイドウォール1710、1712および1708の垂直の高さ(a)に沿った、多数のユニークな垂直磁区1718、1720および1754をそれぞれ運ぶ。特定の実施形態では、MTJセル1704は、サイドウォール高さ(a)未満である垂直寸法(b)および(c)を含んでいる。それは、トレンチ深さ(d)とほぼ等しい。
一般に、サイドウォール1708、1710または1712の高さ(a)がサイドウォールの幅(b)または(c)より大きい場合、サイドウォール内の磁界は、高さ(a)に沿って垂直に方向付けられる。特定の実施形態では、第1のサイドウォール1706の削除により、MTJデバイス1700の垂直のサイドウォール中の磁界は、垂直に方向付けられる。
ボトムウォール1872に近いMTJスタック1880は、別のユニークな磁区1874を運ぶ。それは、縦方向(つまり、図17の方向(c)に沿っておよび図18のページに垂直に)に伸びる。ボトムウォール1872の長さ(c)がボトムウォール1872の幅(b)より大きいので、磁区1874は、長さ(c)の方向に方向付けられる。
図19は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルを含むメモリデバイスの第6の実例となる実施形態の平面図である。メモリデバイス1900は、多数の垂直磁区および水平磁区を有する磁気トンネル接合(MTJ)セル1904を備えた基板1902を含んでいる。マスキング領域1950の下のサイドウォール材料は、MTJセルの第1のサイドウォール1906を削除するために削除された。MTJセル1904は、実質的にU字形状に整えられた、第2のサイドウォール1908、第3のサイドウォール1910および第4のサイドウォール1912を含んでいる。デバイス1900は、さらにMTJセル1904にアクセスするために、(図20の中で描かれた)第1のターミナル1928、第2のターミナル1932、第3のターミナル1952および第4のターミナル2090のような、電気的なターミナルを含んでいる。デバイス1900は、さらにMTJセル1904の電極1927につなぐ第5のターミナル1922を含んでいる。ターミナル1928、1932、1952および1922は、トップワイヤ1960、1962、1964および1966にそれぞれつながれる。また、ターミナル2090は、ボトムワイヤ2092につながれる。
サイドウォール1908、1910および1912の各々は、固定層、トンネル障壁および自由層を含んでいる。固定層は、固定層によって運ばれる磁区の方向を固定するために、反強磁性膜層によってのように、ピンドされるために一般にアニールされる。トンネル障壁は、酸化障壁層(つまり、MgO、Alなど)またはトンネル接合あるいは固定層と自由層との間の障壁を提供するのに適した他の反磁性層でもよい。自由層は、プログラム可能な(書き込み可能)磁区を運ぶ強磁性材料から形成される。それは、データ値(つまり、「1」または「0」データ値)を格納するために変更することができる。サイドウォール1908は、ターミナル1952によってアクセス可能な垂直磁区1954を運ぶ。サイドウォール1910は、ターミナル1928によってアクセス可能な垂直磁区1918を運ぶ。サイドウォール1912は、ターミナル1932によってアクセス可能な垂直磁区1920を運ぶ。フィールド方向の記号(・)および(*)は、ドメインの磁界の可能な方向(それぞれ、ページからのおよびページの中への)を示す。ターミナル1922は、電極1927につながれる。それは、サイドウォール1908、1910および1912の個々の近くに伸びる(図20の中で描かれた)センターコンポーネント1926を含んでいる。
図20は、図19の中の線20−20に沿って得られた、図19のメモリデバイスの断面図である。断面図2000は、磁気トンネル接合(MTJ)セル1904を含む基板1902を示す。この図では、断面は、MTJセル1904を通って縦に得られる。電極1927は、サイドウォール1910および1912の各々に近く、サイドウォール1910および1912、ならびにボトムウォール2072の個々に沿ってボトム電極2070からほぼ等しく間隔をあけられたセンターコンポーネント1926を含んでいる。MTJセル1904は、磁気トンネル接合(MTJ)スタック2080、キャッピング層2082、2084および2086を含んでいる。MTJスタック2080は、サイドウォール1910および1912を含んでいる。それは、格納されたデジタル値を表すユニークな垂直磁区を運ぶように構成されている。MTJスタック2080は、深さ(d)を有するトレンチ内に位置する。
ボトム電極2070は、MTJセル1904のボトムウォール2072に沿って伸びて、サイドウォール1910および1912に沿って伸びる。MTJスタック2080は、サイドウォール1910、1912および1908の垂直の高さ(a)に沿って、多数のユニークな垂直磁区1918、1920および1954をそれぞれ運ぶ。特定の実施形態では、MTJセル1904は、サイドウォール高さ(a)未満である垂直寸法(b)および(c)を含んでいる。それは、トレンチ深さ(d)とほぼ等しい。
一般に、サイドウォール1908、1910または1912の高さ(a)がサイドウォールの幅(b)または(c)より大きい場合、サイドウォール内の磁界は、高さ(a)に沿って垂直に方向付けられる。特定の実施形態では、第1のサイドウォール1906を削除するので、MTJデバイス1900の垂直のサイドウォール中の磁界は、垂直に方向付けられる。
ボトムウォール2072に近いMTJスタック2080は、第2のユニークな磁区2074を運ぶ。それは、縦方向(つまり、図19の中の方向(c)に沿っておよび図20の中のページに垂直)に伸びる。ボトムウォール2072の長さ(c)がボトムウォール2072の幅(b)より大きいので、磁区2074は、長さ(c)の方向に方向付けられる。
MTJデバイス1904の磁区は、それぞれ独立してアクセス可能である。例えば、垂直磁区1918、1920および1954の各々は、対応ターミナル1928、1932および1952によってそれぞれアクセス可能である。さらに、水平磁区2074は、ボトムターミナル2090によってアクセス可能である。したがって、データ値は、独立して、磁区1918、1920、1954および2074の各々から読み出されるまたは各々に書き込まれてもよい。
図21は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルを含むメモリデバイスの第7の実例となる実施形態の平面図である。メモリデバイス2100は、多数の垂直磁区および水平磁区を有する磁気トンネル接合(MTJ)セル2104を備えた基板2102を含んでいる。マスキング領域2150の下の材料は、MTJセル2104の第1のサイドウォール2106を削除するために削除された。MTJセル2104は、実質的にU字形状に整えられた、第2のサイドウォール2108、第3のサイドウォール2110および第4のサイドウォール2112を含んでいる。デバイス2100は、MTJセル2104にアクセスするために、(図22の中で描かれた)第1のターミナル2290を含んでいる。デバイス2100は、さらにMTJセル2104の電極2127につなぐ第2のターミナル2122を含んでいる。ターミナル2122は、トップワイヤ2166につながれる。また、ターミナル2290は、ボトムワイヤ2292につながれる。
サイドウォール2108、2110および2112の各々は、固定層、トンネル障壁および自由層を含んでいる。固定層は、固定層によって運ばれる磁区の方向を固定するために一般にアニールされる。トンネル障壁は、酸化障壁層(つまり、MgO、Alなど)またはトンネル接合あるいは固定層と自由層との間の障壁を提供するのに適した他の反磁性層でもよい。自由層は、プログラム可能な(書き込み可能)磁区を運ぶ強磁性材料から形成される。それは、データ値(つまり、「1」または「0」データ値)を格納するために変更することができる。サイドウォール2108、2110および2112は、垂直磁区2154、2118および2120をそれぞれ運ぶ。フィールド方向の記号(・)および(*)は、ドメインの磁界の可能な方向(それぞれ、ページからのおよびページの中への)を示す。ターミナル2122は、電極2127につながれる。それは、サイドウォール2108、2110および2112の個々の近くに伸びる(図22の中で描かれた)センターコンポーネント2126を含んでいる。
図22は、図21の中の線22−22に沿って得られた、図21のメモリデバイスの断面図である。断面図2200は、磁気トンネル接合(MTJ)セル2104を含む基板2102を示す。この図では、断面は、MTJセル2104を通って縦に得られる。電極2127は、サイドウォール2110および2112の各々に近く、サイドウォール2110および2112、ならびにボトムウォール2272の個々に沿ってボトム電極2270からほぼ等しく間隔をあけられたセンターコンポーネント2126を含んでいる。MTJセル2104は、磁気トンネル接合(MTJ)スタック2280、キャッピング層2282、2284および2286を含んでいる。MTJスタック2280は、深さ(d)を有するトレンチ内に位置する。
ボトム電極2270は、MTJセル2104のボトムウォール2272に沿って伸びて、サイドウォール2110および2112に沿って伸びる。MTJスタック2280は、サイドウォール2110、2112および2108の垂直の高さ(a)に沿った、多数のユニークな垂直磁区2118、2120および2154をそれぞれ運ぶ。特定の実施形態では、MTJセル2104は、サイドウォール高さ(a)未満である垂直寸法(b)および(c)を含んでいる。それは、トレンチ深さ(d)とほぼ等しい。
一般に、サイドウォール2108、2110または2112の高さ(a)がサイドウォールの幅(b)または(c)より大きい場合、サイドウォール内の磁界は、高さ(a)に沿って垂直に方向付けられる。特定の実施形態では、第1のサイドウォール2106を削除するため、MTJデバイス2100の垂直のサイドウォール中の磁界は、垂直に方向付けられる。
ボトムウォール2272に近いMTJスタック2280は、第2のユニークな磁区2274を運ぶ。それは、縦方向(つまり、図21の方向(c)に沿っておよび図22のページに垂直に)に伸びる。ボトムウォール2272の長さ(c)がボトムウォール2272の幅(b)より大きいので、磁区2274は、長さ(c)の方向に方向付けられる。
図23は、MTJセルがビット0状態に書き込まれている場合の多数の垂直磁区を備えた磁気トンネル接合(MTJ)スタックの第2の実例となる実施形態の平面図である。この例において、MTJスタック2300は、ビット0状態に例証される。ここで、ビットの各々は、0の値を表す。MTJスタック2300は、(図25の中で描かれた)第1のサイドウォール2302、第2のサイドウォール2306、第3のサイドウォール2308およびボトムウォール2558を含んでいる。第3のサイドウォール2308に対向するサイドウォールは、U字形状のストラクチャを形成するために削除された。サイドウォール2302、2306、2308およびボトムウォール2558の各々は、1つ以上の追加層に加えて、固定層、トンネル障壁、自由層および反強磁性膜(AF)層を含んでもよい。自由層、サイドウォール2302、2306および2308の個々は、ユニークな垂直磁区を運ぶ。また、ボトムウォール2558の自由層は、「1」または「0」値のようなデータ値を表すように構成されたユニークな磁区を運ぶ。第1のサイドウォール2302は、垂直の第1の磁区2312を運ぶ自由層を含んでいる。第2のサイドウォール2306は、垂直の第2の磁区2316を運ぶ自由層を含んでいる。第3のサイドウォール2308は、垂直の第3の磁区2318を運ぶ自由層を含んでいる。ボトムウォール2558は、水平の第4の磁区2320を運ぶ自由層を含んでいる。
第1のサイドウォール2302の第1の磁区2312は、第1のドメイン障壁2338によって第3のサイドウォール2308の第3の磁区2318から分離される。第2のサイドウォール2306の第2の磁区2316も、第2のドメイン障壁2336によって第3のサイドウォール2308の第3の磁区2318から分離される。一般に、ドメイン障壁2336および2338は、磁壁を表す。それは、磁区2312、2316および2318のような磁区を分離するインターフェースである。そのようなドメイン障壁2336および2338は、異なる磁気モーメント間のトランジションを表す。特定の実施形態では、ドメイン障壁2336および2338は、磁界は、磁気モーメントの変更を表してもよい。ここで、磁界は、0または180度の角偏位を受ける。
第1のサイドウォール2302の第1の磁区2312に関連した磁界の方向(つまり、自由層内の磁界の方向)は、第1の書き込み電流2322を使用して変更されてもよい。第2のサイドウォール2306の自由層によって運ばれる第2の磁区2316に関連した磁界の方向は、第2の書き込み電流2326を使用して変更されてもよい。第3のサイドウォール2308の自由層によって運ばれた第3の磁区2318に関連した磁界の方向は、第3の書き込み電流2328を使用して変更されてもよい。ボトムウォール2558の自由層によって運ばれた第4の磁区2320に関連した磁界の方向は、第4の書き込み電流2330を使用して変更されてもよい。
一般に、(図25で描かれた)サイドウォール2302、2306、2308、およびボトムウォール2558の個々の固定層の中の固定磁界に関連のある自由層によって運ばれた磁界の相対的な方向は、特にそのサイドウォールによって格納されたビット値を決定する。示された例では、(図24の中の磁界2414および2416によって例証されるように、固定層および自由層の磁気方向は、平行である。従って、書き込み電流2322、2326、2328および2330は、書き込み「0」電流を表してもよく、リセットまたは「0」状態でMTJスタック2300を判別する。
図24は、書き込み0電流フロー方向を例証する、磁気トンネル接合(MTJ)スタック2400の層の第2の実例となる実施形態の図である。MTJストラクチャ2400は、トップ電極2402、自由層2404、磁気トンネル接合トンネル障壁2406、固定層2408およびボトム電極2410を含んでいる。MTJスタック2400は、さらに固定層2408とボトム電極2410との間に反強磁性体(AF)層(示されない)を含んでもよい。一般に、トップ電極2402およびボトム電極2410は、電気的に電流を運ぶように構成された導電層である。固定層2408は、固定層2408の内の磁界2416の方向を固定するために、反強磁性体(AF)層によってピンドされるように、アニールされた強磁性層である。自由層2404は、書き込み電流によってプログラムすることができる強磁性層である。MTJトンネル障壁または障壁層2406は、酸化障壁層(つまり、MgO、Alなど)または他の反磁性材料から形成されてもよい。自由層2404内の磁界2414の方向は、書き込み電流を使用して変更されてもよい。特定の実施形態では、MTJスタック2400は、さらに合成固定層ストラクチャ、合成自由層(SyF)ストラクチャ、デュアルスピンフィルタ(DSF)ストラクチャまたはそれらの任意の組合せを含むことができる。
固定層2408の固定磁界に関する自由層2404中の磁界の方向は、特定のMTJストラクチャ2400の自由層2404で格納されたデータビットが「1」のビット値または「0」のビット値かどうかを示す。2414で一般に示された自由層2404中の磁界の磁気方向は、書き込み電流2412を使用して変更されてもよい。示されたように、書き込み電流は、トップ電極2402から、自由層2404を通って、磁気トンネル接合障壁2406を横切り、固定層2408を通って、ボトム電極2410を通って流れる書き込み0流れを表す。
図25は、図23の中の線25−25に沿って得られた、図23のMTJスタックの断面図2500である。MTJスタックは、第1のサイドウォール2302、第2のサイドウォール2306およびボトムウォール2558を含んでいる。この例において、第1のサイドウォール2302の自由層によって運ばれた第1の磁界の方向は、2312で示されるように、第1のサイドウォール2302に沿って垂直におよび矢印2312に対応する方向に伸びる。第2のサイドウォール2306の自由層によって運ばれた第2の磁界の方向は、2316で示されるように、第2のサイドウォール2306に沿って垂直におよび矢印2316に対応する方向に伸びる。
MTJスタックは、第1のドメイン障壁(ウォール)2554および第2のドメイン障壁2550を含んでいる。特定の例では、第2のドメイン障壁2550は、サイドウォール2302とボトムウォール2558との間のストラクチャのインターフェースに相当してもよい。第2のドメイン障壁2550は、ボトムウォール2558で第4の磁区2320から第1のサイドウォール2302の自由層の第1の磁区2312を分離する。MTJスタックは、さらに第3のドメイン障壁2556および第4のドメイン障壁2552を含んでいる。第4のドメイン障壁2552は、ボトムウォール2558とサイドウォール2306との間のストラクチャのインターフェースに相当してもよい。第4のドメイン障壁2552は、ボトムウォール2558に関連した自由層の磁界2320からサイドウォール2306の自由層の磁界2316を分離する。
図25の中で例証された実施形態では、MTJスタックは、少なくとも3つのデータビットを格納するように構成されてもよい。第1のデータビットは、第1のサイドウォール2302の自由層によって運ばれた第1の磁界2312によって表されてもよい。第2のデータビットは、ボトムウォール2558の自由層によって運ばれた第4の磁界2320によって表されてもよい。第3のデータビットは、第2のサイドウォール2306の自由層によって運ばれた第2の磁界2316によって表されてもよい。書き込み電流2322、2326および2330は、例えば、別のサイドウォールに関連した磁界またはボトムウォール2558の方向を変更することなく、選択されたサイドウォールの磁界の方向を選択的に変更するために適用されてもよい。
図26は、図23の中の線26−26に沿って得られた、図23のMTJスタックの断面図2600である。この特定の例では、MTJスタックは、磁区障壁2660および2662を含んでいる。磁区障壁(またはウォール)2662は、ボトムウォール2558の自由層によって運ばれた磁区2320から、サイドウォール2308の自由層によって運ばれた磁区2318を分離する。
特定の実例となる実施形態では、図23の中で例証されたドメイン障壁2336および2338、図25の中で例証されたドメイン障壁2550および2552、および図26の中で例証されたドメイン障壁2662は、MTJスタックが多数のデジタル値を格納することを可能にする。特に、図23の中で例証したMTJスタックは、4つまでのデジタル値を格納するように構成されてもよい。それは、図23、25および26の中で例証されるように、磁界2312、2316、2318および2320によって表されてもよい。4つのデジタル値は、16までの論理状態を表してもよい。
図27は、MTJセルがビット1状態で書き込まれている場合の多数の垂直磁区を備えた磁気トンネル接合(MTJ)スタックの第2の実例となる実施形態の平面図である。この例において、MTJスタック2700は、ビット1状態で例証される。ここで、ビットの各々は、論理的な1値を表す。MTJスタック2700は、(図29の中で描かれた)第1のサイドウォール2702、第2のサイドウォール2706、第3のサイドウォール2708およびボトムウォール2958を含んでいる。第3のサイドウォール2708に対向するサイドウォールは、U字形状のストラクチャを形成するために削除された。サイドウォール2702、2706、2708およびボトムウォール2958の各々は、固定層、トンネル障壁および自由層を含んでいる。自由層、サイドウォール2702、2706および2708の個々は、ユニークな垂直磁区を運ぶ。また、ボトムウォール2958の自由層は、「1」または「0」値のようなデータ値を表すように構成されたユニークな磁区を運ぶ。第1のサイドウォール2702は、垂直の第1の磁区2712を運ぶ自由層を含んでいる。第2のサイドウォール2706は、垂直の第2の磁区2716を運ぶ自由層を含んでいる。第3のサイドウォール2708は、垂直の第3の磁区2718を運ぶ自由層を含んでいる。ボトムウォール2958は、水平の第4の磁区2720を運ぶ自由層を含んでいる。
第1のサイドウォール2702の第1の磁区2712は、第1のドメイン障壁2738によって第3のサイドウォール2708の第3の磁区2718から分離される。第2のサイドウォール2706の第2の磁区2716も、第2のドメイン障壁2736によって第3のサイドウォール2708の第3の磁区2718から分離される。一般に、ドメイン障壁2736および2738は、磁壁を表す。それは、磁区2712、2716および2718のような磁区を分離するインターフェースである。そのようなドメイン障壁2736および2738は、異なる磁気モーメント間のトランジションを表す。特定の実施形態では、ドメイン障壁2736および2738は、磁界が磁気モーメントの変更を表してもよい。ここで、磁界は、0または180度の角偏位を受ける。
第1のサイドウォール2702中の第1の磁区2712に関連した磁界の方向(つまり、自由層内の磁界の方向)は、第1の書き込み電流2722を使用して変更されてもよい。第2のサイドウォール2706の自由層によって運ばれる第2の磁区2716に関連した磁界の方向は、第2の書き込み電流2726を使用して変更されてもよい。第3のサイドウォール2708の自由層によって運ばれた第3の磁区2718に関連した磁界の方向は、第3の書き込み電流2728を使用して変更されてもよい。ボトムウォール2958の自由層によって運ばれた第4の磁区2720に関連した磁界の方向は、第4の書き込み電流2730を使用して変更されてもよい。
一般に、サイドウォール2702、2706および2708の個々の固定層の中の固定磁界に関連のある自由層によって運ばれた磁界の相対的な方向は、特にそのサイドウォールによって格納されたビット値を決定する。示された例では、固定層および自由層の磁気方向は、(図28の中の磁界2814および2816によって例証されるように)反平行である。従って、書き込み電流2722、2726、2728および2730は、書き込み「1」電流を表してもよく、「1」状態でMTJスタック2700を判別する。
図28は、書き込み1電流フロー方向を例証する、磁気トンネル接合(MTJ)スタック2800の層の第2の実例となる実施形態の図である。MTJストラクチャ2800は、トップ電極2802、自由層2804、磁気トンネル接合トンネル障壁2806、固定層2808およびボトム電極2810を含んでいる。MTJスタック2800は、さらに反強磁性(AF)層(示されない)を含んでもよい。一般に、トップ電極2802およびボトム電極2810は、電気的に電流を運ぶように構成された導電層である。固定層2808は、固定層2808の内の磁界2816の方向を固定するために、反強磁性層によってピンドされるように、アニールされた強磁性層である。自由層2804は、書き込み電流によってプログラムすることができる強磁性層である。MTJトンネル障壁または障壁層2806は、酸化障壁層(つまり、MgO、Alなど)または他の反磁性材料から形成されてもよい。自由層2804内の磁界2814の方向、書き込み電流を使用して変更されてもよい。
固定層2808の固定磁界に関する自由層2804中の磁界の方向は、特定のMTJセル2800の自由層2804で格納されたデータビットが「1」のビット値または「0」のビット値かどうかを示す。2814で一般に示された自由層2804中の磁界の磁気方向は、書き込み電流2812を使用して変更されてもよい。示されたように、書き込み電流は、ボトム電極2810から、固定層2808を通って、磁気トンネル接合障壁2806を横切り、自由層2804を通って、トップ電極2802を通って流れる書き込み「1」流れを表す。
図29は、図27の中の線29−29に沿って得られた、図27のMTJスタックの断面図2900である。MTJスタックは、第1のサイドウォール2702、第2のサイドウォール2706およびボトムウォール2958を含んでいる。この例において、第1のサイドウォール2702の自由層によって運ばれた第1の磁界の方向は、2712で示されるように、第1のサイドウォール2702に沿って垂直におよび矢印2712に対応する方向に伸びる。第2のサイドウォール2706の自由層によって運ばれた第2の磁界の方向は、2716で示されるように、第2のサイドウォール2706に沿って垂直におよび矢印2716に対応する方向に伸びる。
MTJスタックは、第1のドメイン障壁(ウォール)2954および第2のドメイン障壁2950を含んでいる。特定の例では、第2のドメイン障壁2950は、サイドウォール2702とボトムウォール2958との間のストラクチャのインターフェースに相当してもよい。第2のドメイン障壁2950は、ボトムウォール2958で第4の磁区2720から第1のサイドウォール2702の自由層の第1の磁区2712を分離する。MTJスタックは、さらに第3のドメイン障壁2956および第4のドメイン障壁2952を含んでいる。第4のドメイン障壁2952は、ボトムウォール2958とサイドウォール2706との間のストラクチャのインターフェースに相当してもよい。第4のドメイン障壁2952は、ボトムウォール2958に関連した自由層の磁界2720からサイドウォール2706の自由層の磁界2716を分離する。
図20の中で例証された実施形態では、MTJスタックは、8つまでの論理状態を表す少なくとも3つのデータビットを格納するように構成されてもよい。第1のデータビットは、第1のサイドウォール2702の自由層によって運ばれた第1の磁界2712によって表されてもよい。第2のデータビットは、ボトムウォール2958の自由層によって運ばれた第4の磁界2720によって表されてもよい。第3のデータビットは、第2のサイドウォール2706の自由層によって運ばれた第2の磁界2716によって表されてもよい。書き込み電流2722、2726および2730は、例えば、第2のサイドウォールに関連した磁界またはボトムウォール2958の方向を変更せずに、選択されたサイドウォールの磁界の方向を選択的に変更するために適用されてもよい。
図30は、図27の中の線30−30に沿って得られた、図27のMTJスタックの断面図3000である。この特定の例では、MTJスタックは、磁区障壁3060および3062を含んでいる。磁区障壁(またはウォール)3062は、ボトムウォール2958の自由層によって運ばれた磁区2720から、サイドウォール2708の自由層によって運ばれた磁区2718を分離する。
特定の実例となる実施形態では、図27の中で例証されたドメイン障壁2736および2738、図29の中で例証されたドメイン障壁2950および2952、および図30の中で例証されたドメイン障壁3062は、MTJスタックが多数のデジタル値を格納することを可能にする。特に、図27の中で例証したMTJスタックは、4つまでのデジタル値を格納するように構成されてもよい。それは、図27、29および30の中で例証された、磁界2712、2716、2718および2720によって表されてもよい。4つのデジタル値は、16までの論理状態を表してもよい。
図31は、MTJセルからデータを読み出すおよびMTJセルにデータを書き込むための双方向スイッチにつながれたMTJセルの特定の実例となる実施形態の断面図を示す図である。MTJセル3100は、ビット線3108のようなビット線、およびワード線3110のようなワード線を含むメモリアレイの中で利用されてもよい。MTJセル3100は、センター電極3102、磁気トンネル接合スタック3104およびボトム電極3106を含んでいる。MTJスタック3104は、固定層、磁気トンネル障壁、およびプログラム可能な磁区を運ぶ自由層を含んでいる。その方向は、MTJセル3100に書き込み電流を適用することによって変更されてもよい。反強磁性層のような追加層も含まれていてもよい。MTJスタック3104は、少なくとも1つの垂直のサイドウォール3130または3132、および水平のボトムウォール3134を含んでいる。ビット線3108は、センター電極3102につながれる。ワード線3110は、線3112によって例証された、ターミナルストラクチャによってボトム電極3106につながれ、ボトムウォール3134に近いボトム電極3106につながれるスイッチ3116の制御ターミナルにつながれる。特定の実施形態では、ターミナルストラクチャは、ビア、コンタクト、ボンドパッド、MTJデバイス3100につながれた1つ以上の他の導電性ストラクチャ、またはそれらの任意の組合せを含んでもよい。
特定の実施形態では、スイッチ3116は、金属酸化半導体電界効果トランジスタ(MOSFET)、トランジスタまたは他のスイッチング回路コンポーネントでもよい。別の実施形態では、スイッチ3116は、MTJセル3100へおよびMTJセル3100から電流フローを許可する双方向スイッチになりえる。スイッチ3116は、線3112につながれた第1のターミナル、ワード線3110につながれた制御ターミナル、およびソース線(SL)につながれた第2のターミナルを含んでいる。それは、電源につながれてもよい。
特定の実例となる実施形態では、信号は、スイッチ3116を活性化するために、ビット線3108およびワード線3110に適用されてもよい。スイッチ3116を活性化した後に、データは、MTJセル3100を通る電流フローに基づいて、MTJセル3100から読み出されてもよい。例えば、固定電圧は、ビット線3108に適用されてもよい。また、電圧は、スイッチ3116を活性化するために、ワード線3110に適用されてもよい。MTJスタック3104の自由層で格納されたビット値は、例えば、ビット線3108またはソース線3118で測定された電流フローに基づいて決定されてもよい。スイッチ3116がボトムウォール3134に近いボトム電極3106につながれるので、読み出し電流は、ボトムウォール3134を通る電流によって主として決定されてもよい。特に、このインスタンスでは、MTJセル3100は、シングルビット値を格納してもよい。MTJセル3100は、磁気ランダムアクセスメモリ(MRAM)、N−ウェイキャッシュ、不揮発性メモリデバイス、他のメモリデバイスまたはそれらの任意の組合せのような、メモリアレイ内のメモリセルでもよい。
図32は、MTJセルからデータを読み出すおよびMTJセルにデータを書き込むための双方向スイッチにつながれたMTJセルの第2の実例となる実施形態の断面図を示す図である。MTJセル3200は、ビット線3208のようなビット線、およびワード線3210のようなワード線を含むメモリアレイ中で利用されてもよい。MTJセル3200は、センター電極3202、磁気トンネル接合スタック3204およびボトム電極3206を含んでいる。MTJスタック3204は、固定層、磁気トンネル障壁、およびプログラム可能な磁区を運ぶ自由層を含んでいる。その方向は、MTJセル3200に書き込み電流を適用することによって変更されてもよい。追加層も含まれていてもよい。MTJスタック3204は、少なくとも2つの垂直のサイドウォール3230および3232、ならびに1つの水平のボトムウォール3234を含んでいる。ビット線3208は、センター電極3202につながれる。ワード線3210は、線3212および3214によって例証された、2つのターミナルストラクチャによってボトム電極3206につながれ、垂直サイドウォール3230および3232に近いボトム電極3206につながれるスイッチ3216の制御ターミナルにつながれる。特定の実施形態では、ターミナルストラクチャは、ビア、コンタクト、ボンドパッド、MTJデバイス3200につながれた1つ以上の他の導電性ストラクチャ、またはそれらの任意の組合せをそれぞれ含めてもよい。
特定の実施形態では、スイッチ3216は、金属酸化半導体電界効果トランジスタ(MOSFET)、トランジスタまたは他のスイッチング回路コンポーネントでもよい。別の実施形態では、スイッチ3216は、MTJセル3200へおよびMTJセル3200から電流フローを許可する双方向スイッチになりえる。スイッチ3216は、線3212および3214につながれた第1のターミナル、ワード線3210につながれた制御ターミナル、およびソース線(SL)につながれた第2のターミナルを含んでいる。それは、電源につながれてもよい。
特定の実例となる実施形態では、信号は、スイッチ3216を活性化するために、ビット線3208およびワード線3210に適用されてもよい。スイッチ3216を活性化した後に、データは、MTJセル3200を通る電流フローに基づいて、MTJセル3200から読み出されてもよい。例えば、固定電圧は、ビット線3208に適用されてもよい。また、電圧は、スイッチ3216を活性化するために、ワード線3210に適用されてもよい。MTJスタック3204の自由層で格納されたビット値は、例えば、ビット線3208またはソース線で測定された電流フローに基づいて決定されてもよい。スイッチ3216がサイドウォール3230および3232に近いボトム電極3206につながれるので、読み出し電流は、サイドウォール3230および3232を通る電流によって主として決定されてもよい。特に、このインスタンスでは、MTJセル3200は、シングルビット値を格納してもよい。MTJセル3200は、磁気ランダムアクセスメモリ(MRAM)、N−ウェイキャッシュ、不揮発性メモリデバイス、他のメモリデバイスまたはそれらの任意の組合せのような、メモリアレイ内のメモリセルでもよい。
図33は、MTJセルからデータを読み出すおよびMTJセルにデータを書き込むための2個のスイッチにつながれた、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルの断面図を示す図である。MTJセル3300は、センター電極3302、MTJストラクチャ3304およびボトム電極3306を含んでいる。MTJストラクチャ3304は、固定磁性層、磁気トンネル接合障壁層および自由磁性層を含んでいる。追加層も含まれていてもよい。自由磁性層は、データ値を格納するために、書き込み電流を使用して変更することができる磁界を運ぶ。MTJセル3300は、磁気ランダムアクセスメモリ(MRAM)、N−ウェイキャッシュ、不揮発性メモリデバイス、他のメモリデバイスまたはそれらの任意の組合せのような、メモリアレイ内のメモリセルでもよい。
ビット線3308は、センター電極3302につながれてもよい。ワード線3310は、第1のトランジスタ3314および第2のトランジスタ3320の制御ターミナルにつながれてもよい。第1のトランジスタ3314は、線3312として描かれた第1のターミナルストラクチャによってボトム電極3306につながれた第1のターミナル、および第1のソース線(SL1)につながれた第2のターミナル3316を含んでいる。それは、第1の電源につながれてもよい。第2のトランジスタ3320は、線3318として描かれた第2のターミナルストラクチャによってボトム電極3306につながれた第1のターミナルを含んでおり、第2のソース線(SL2)につながれた第2のターミナル3322を含んでいる。それは、第2の電源につながれてもよい。
特定の例では、トランジスタ3314は、ビット線3308から、センター電極3302、MTJストラクチャ3304、ボトム電極3306、線3312およびトランジスタ3314を通って、第2のターミナル3316へ、電流通路3324を供給するために、ワード線3310によって活性化されてもよい。電流通路3324による電流フローは、サイドウォール3330に関連した磁区で「1」値または「0」値が格納されることを示す。同様に、トランジスタ3320を通って線3318によって提供される電流通路は、MTJセル3300のサイドウォール3340に隣接している磁区によって格納されたデータにアクセスするために使われてもよい。
一般に、MTJセル3300のような1つのMTJセルに多数のデータ値を格納するために多数の磁区を利用するために、スイッチ3314および3320のようなスイッチは、垂直のサイドウォール3330および3340、ならびに水平のボトムウォール3350に関連したユニークな磁区にアクセスするために利用されてもよい。MTJセル3300の利点は、多数のデジタル値が単一セル内に格納されることを可能にするために、多数の垂直磁区が形成されてもよいということである。それによって、記憶密度を増加させる。多数の垂直磁区の各々は、MTJセル3300へまたはMTJセル3300から電流方向を変更することによって修正することができるそれぞれの磁界配向性(方向)を含んでいる。特定の例では、MTJセル3300の磁界の各々は、他の磁区の磁気配向性を変更せずに、独立して変更されてもよい。
特定の実施形態中で、ソース線3316およびソース線3322が分離されるので、サイドウォール3340の磁界を変更せずに、サイドウォール3330をプログラムすることは可能である。ビット線3308およびワード線3310は、独立したビット値を格納するために、サイドウォール3330および3340で、磁区の1または両方の方向を別々に変更するために、ソース線3316および3320と共に利用されてもよい。
図34は、MTJセルからデータを読み出すおよびMTJセルにデータを書き込むための3個のスイッチにつながれた、多数の垂直磁区を備えたMTJセルの断面図を示す図である。MTJセル3400は、センター電極3402、MTJストラクチャ3404およびボトム電極3406を含んでいる。MTJストラクチャ3404は、固定磁性層、磁気トンネル接合障壁層および自由磁性層を含んでいる。自由磁性層は、データ値を格納するために、書き込み電流を使用して変更することができる磁界を運ぶ。MTJセル3400は、磁気ランダムアクセスメモリ(MRAM)、N−ウェイキャッシュ、不揮発性メモリデバイス、他のメモリデバイスまたはそれらの任意の組合せのような、メモリアレイ内のメモリセルでもよい。
ビット線3408は、センター電極3402につながれてもよい。ワード線3410は、第1のトランジスタ3414、第2のトランジスタ3420および第3のトランジスタ3460の制御ターミナルにつながれてもよい。第1のトランジスタ3414は、線3412として描かれた第1のターミナルストラクチャによってボトム電極3406につながれた第1のターミナル、および第1のソース線(SL1)につながれた第2のターミナル3416を含んでいる。それは、第1の電源につながれてもよい。第2のトランジスタ3420は、線3418として描かれた第2のターミナルストラクチャによってボトム電極3406につながれた第1のターミナルを含んでおり、第2のソース線(SL2)につながれた第2のターミナル3422を含んでいる。それは、第2の電源につながれてもよい。第3のトランジスタ3460は、線3462として描かれた第3のターミナルストラクチャによってボトム電極3406につながれた第1のターミナルを含んでおり、第3のソース線(SL3)につながれた第2のターミナル3464を含んでいる。それは、第3の電源につながれてもよい。
特定の例では、トランジスタ3414は、ビット線3408から、センター電極3402、MTJストラクチャ3404、ボトム電極3406、線3412およびトランジスタ3414を通って、第2のターミナル3416へ、電流通路3424を供給するために、ワード線3410によって活性化されてもよい。電流通路3424経由の電流フローは、サイドウォール3430に関連した垂直磁区で「1」値または「0」値が格納されることを示す。同様に、トランジスタ3420を通る線3418によって提供される電流通路は、MTJセル3400のサイドウォール3440に隣接している垂直磁区によって格納されたデータにアクセスするために使われてもよい。同様に、トランジスタ3460を通る線3462によって提供される電流通路は、ボトムウォール3450に隣接している水平磁区によって格納されたデータにアクセスするために使われてもよい。
一般に、MTJセル3400のような1つのMTJセルに多数のデータ値を格納するために多数の磁区を使用するために、スイッチ3414のようなスイッチ、3420および3460は、垂直のサイドウォール3430および3440、ならびに水平のボトムウォール3450に関連したユニークな磁区にアクセスするために使用されてもよい。MTJセル3400の利点は、マルチビットが単一セル内に格納されることを可能にするために、多数の垂直磁区が形成されてもよいということである。それによって、記憶密度を増加させる。多数の垂直磁区の各々は、MTJセル3400へまたはMTJセル3400から電流方向を変更することにより修正することができるそれぞれの磁界配向性(方向)を含んでいる。特定の例では、MTJセル3400の磁界の各々は、他の磁区の磁気配向性を変更せずに、独立して変更されてもよい。
図35は、MTJセルからデータを読み出すおよびMTJセルにデータを書き込むための3個のスイッチにつながれた、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルの第2の実例となる実施形態の断面図を示す図である。MTJセル3500は、センター電極3502、MTJストラクチャ3504およびボトム電極3506を含んでいる。MTJストラクチャ3504は、固定磁性層、磁気トンネル接合障壁層および自由磁性層を含んでいる。自由磁性層は、データ値を格納するために、書き込み電流を使用して変更することができる磁界を運ぶ。MTJセル3500は、磁気ランダムアクセスメモリ(MRAM)、N−ウェイキャッシュ、不揮発性メモリデバイス、他のメモリデバイスまたはそれらの任意の組合せのような、メモリアレイ内のメモリセルでもよい。
ビット線3508は、センター電極3502につながれてもよい。ワード線3510は、第1のトランジスタ3514、第2のトランジスタ3520および第3のトランジスタ3560の制御ターミナルにつながれてもよい。第1のトランジスタ3514は、第1のサイドウォール3530に近く、線3512として描かれ、第1のターミナルストラクチャによってボトム電極3506につながれた第1のターミナルを含んでいる。第1のトランジスタ3514は、第1のソース線(SL1)につながれた第2のターミナル3516を含んでいる。それは、第1の電源につながれてもよい。第2のトランジスタ3520は、第2のサイドウォール3540に近く、線3518として描かれ、第2のターミナルストラクチャによってボトム電極3506につながれた第1のターミナルを含んでいる。第2のトランジスタ3520は、第2のソース線(SL2)につながれた第2のターミナル3522を含んでいる。それは、第2の電源につながれてもよい。第3のトランジスタ3560は、(センター電極3502の後ろに位置し、破線として示された)第3のサイドウォール3550に近く、線3562として描かれ、第3のターミナルストラクチャによってボトム電極3506につながれた第1のターミナルを含んでいる。第3のトランジスタ3560は、第3のソース線(SL3)につながれた第2のターミナル3564を含んでいる。それは、第3の電源につながれてもよい。
特定の例では、トランジスタ3514は、ビット線3508から第2のターミナル3516に、センター電極3502、MTJストラクチャ3504、ボトム電極3506、線3512およびトランジスタ3514を通る電流通路を供給するために、ワード線3510によって活性化されてもよい。トランジスタ3514による電流フローは、サイドウォール3530に関連した垂直磁区で「1」値または「0」値が格納されることを示してもよい。同様に、トランジスタ3520を通る線3518によって提供される電流通路は、MTJセル3500のサイドウォール3540に隣接している垂直磁区によって格納されたデータにアクセスするために使われてもよい。同様に、トランジスタ3560を通る線3562によって提供される電流通路は、第3のサイドウォール3550に隣接している垂直磁区によって格納されたデータにアクセスするために使われてもよい。
一般に、MTJセル3500のような1つのMTJセルに多数のデータ値を格納するために多数の磁区を使用するために、スイッチ3514のようなスイッチ、3520および3560は、垂直のサイドウォール3530、3540および3550に関連したユニークな磁区にアクセスするために使用されてもよい。MTJセル3500の利点は、マルチビットが単一セル内に格納されることを可能にするために、多数の垂直磁区が形成されてもよいということである。それによって、記憶密度を増加させる。多数の垂直磁区の各々は、MTJセル3500へまたはMTJセル3500から電流方向を変更することにより修正することができるそれぞれの磁界配向性(方向)を含んでいる。特定の例では、MTJセル3500の磁界の各々は、他の磁区の磁気配向性を変更せずに、独立して変更されてもよい。
図36は、MTJセルからデータを読み出すおよびMTJセルにデータを書き込むための4個のスイッチにつながれた、多数の垂直磁区を備えた磁気トンネル接合(MTJ)セルの断面図を示す図である。MTJセル3600は、センター電極3602、MTJストラクチャ3604およびボトム電極3606を含んでいる。MTJストラクチャ3604は、固定磁性層、磁気トンネル接合障壁層および自由磁性層を含んでいる。MTJストラクチャ3604は、さらに反強磁性体(AF)層、他の追加層またはそれらの任意の組合せを含んでもよい。自由磁性層は、データ値を格納するために、書き込み電流を使用して変更することができる磁界を運ぶ。MTJセル3600は、磁気ランダムアクセスメモリ(MRAM)、N−ウェイキャッシュ、不揮発性メモリデバイス、他のメモリデバイスまたはそれらの任意の組合せのような、メモリアレイ内のメモリセルでもよい。
ビット線3608は、センター電極3602につながれてもよい。ワード線3610は、第1のトランジスタ3614、第2のトランジスタ3620、第3のトランジスタ3660および第4のトランジスタ3692の制御ターミナルにつながれてもよい。第1のトランジスタ3614は、第1のサイドウォール3630に近い、線3612として描かれ、第1のターミナルストラクチャによってボトム電極3606につながれた第1のターミナルを含んでいる。第1のトランジスタ3614は、第1のソース線(SL1)につながれた第2のターミナル3616を含んでいる。それは、第1の電源につながれてもよい。第2のトランジスタ3620は、第2のサイドウォール3640に近く、線3618として描かれ、第2のターミナルストラクチャによってボトム電極3606につながれた第1のターミナルを含んでいる。第2のトランジスタ3620は、第2のソース線(SL2)につながれた第2のターミナル3622を含んでいる。それは、第2の電源につながれてもよい。第3のトランジスタ3660は、(センター電極3602の後ろに位置し、破線として示された)第3のサイドウォール3650に近く、線3662として描かれ、第3のターミナルストラクチャによってボトム電極3606につながれた第1のターミナルを含んでいる。第3のトランジスタ3660は、第3のソース線(SL3)につながれた第2のターミナル3664を含んでいる。それは、第3の電源につながれてもよい。第4のトランジスタ3692は、ボトムウォール3690に近く、線3694として描かれ、第4のターミナルストラクチャによってボトム電極3606につながれた第1のターミナルを含んでいる。第4のトランジスタ3692は、第4のソース線(SL4)につながれた第2のターミナル3696を含んでいる。それは、第4の電源につながれてもよい。
特定の例では、トランジスタ3614は、ビット線3608から第2のターミナル3616に、センター電極3602、MTJストラクチャ3604、ボトム電極3606、線3612およびトランジスタ3614を通る電流通路を供給するために、ワード線3610によって活性化されてもよい。トランジスタ3614による電流フローは、サイドウォール3630に関連した垂直磁区で「1」値または「0」値が格納されることを示してもよい。同様に、トランジスタ3620を通る線3618によって提供される電流通路は、MTJセル3600のサイドウォール3640に隣接している垂直磁区によって格納されたデータにアクセスするために使われてもよい。同様に、トランジスタ3660を通る線3662によって提供される電流通路は、第3のサイドウォール3650に隣接している垂直磁区によって格納されたデータにアクセスするために使われてもよい。さらに、トランジスタ3692を通る線3694によって提供される電流通路は、ボトムウォール3690に隣接している水平磁区によって格納されたデータにアクセスするために使われてもよい。
一般に、MTJセル3600のような1つのMTJセルに多数のデータ値を格納するために多数の磁区を使用するために、スイッチ3614のようなスイッチ、3620、3660および3692は、垂直のサイドウォール3630、3640、3650および水平のボトムウォール3690に関連したユニークな磁区にアクセスするために使用されてもよい。MTJセル3600の利点は、マルチビットが単一セル内に格納されることを可能にするために、多数の垂直磁区が形成されてもよいということである。それによって、記憶密度を増加させる。多数の垂直磁区および水平磁区の各々は、MTJセル3600へまたはMTJセルから電流方向を変更することにより修正することができるそれぞれの磁界配向性(方向)を含んでいる。特定の例では、MTJセル3600の磁界の各々は、他の磁区の磁気配向性を変更せずに、独立して変更されてもよい。
図37は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)デバイスを作る方法の特定の実例となる実施形態のフロー図である。特定の実施形態では、方法は、図4あるいは図5に例証されたような、MTJデバイスの製造に使用されてもよい。一般に、MTJストラクチャの形成のためのトレンチの深さは、しっかりとコントロールされる。MTJ膜の堆積がなされる。トップ電極厚さは、継ぎ目のなく、狭いターンギャップを形成するようにコントロールされる。磁気アニールプロセスは、ボトムおよび固定磁界方向を備えた垂直磁区を初期化するために、水平寸法および垂直方向に沿った二次元に適用される。深さが幅および長さより大きいような、セルの形状およびセルの深さをコントロールすることによって、MTJセル内の磁界の方向は、コントロールされてもよい。特定の例では、幅および長さに対する深さの大きなアスペクト比は、ボトムMTJおよびサイドウォールMTJ磁区をより等方性にすることができる。特定の実施形態では、MTJスタックストラクチャは、ディープトレンチによって定義される。また、クリティカルまたは高価かもしれないMTJフォトおよびエッチングプロセスは、回避されてもよい。トレンチフォトおよびエッチングプロセスは、MTJフォトおよびエッチングプロセスより容易にコントロールされ、より低コストおよび改善されたパフォーマンスになる。
3702で、ディープトレンチは、半導体基板内に形成される。特定の実施形態では、MTJデバイスが少なくとも1つの垂直磁区を持つように、トレンチ深さは、トレンチ長さおよび幅より大きい。3704に移って、キャップ膜層が、堆積される。3706に続いて、ボトム電極は、ディープトレンチ内に堆積される。3708に進んで、多数の磁気トンネル接合(MTJ)膜層は、磁性膜層およびトンネル障壁層を含めて堆積される。
3710に移って、トップ電極が、堆積される。3712に移って、MTJハードマスクが、堆積される。3714に続いて、磁気アニールは、水平のX方向および垂直のY方向に行われる。3716に進んで、基板は、パターン化され、ボトム電極で止まる深さまでエッチングされる。フォトレジスト(PR)剥離および洗浄プロセスが行われる。3718に進み、ボトム電極フォト/エッチングプロセスは、PR剥離プロセスの実行とともに行われる。3720に移って、キャップ膜層が、堆積される。
3722に続いて、層間絶縁層が、堆積される。3724に進んで、化学的機械研磨(CMP)オペレーションは、行われる。3726に移り、ビアフォト/エッチング/充填および研磨が、行われる。
図38は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)デバイスを作る方法の第2の特定の実例となる実施形態のフロー図である。特定の実施形態では、方法は、図6の中で例証されたような、MTJデバイスの製造に使用されてもよい。
3802で、キャップ膜層が、堆積される。3804に移って、ボトムビアフォト/エッチング/充填および化学的機械研磨(CMP)プロセスが、行われる。3806に続いて、層間絶縁(ILD)層が、堆積される。また、CMPプロセスが、行われる。
3808で、ディープトレンチは、半導体基板内に形成される。特定の実施形態では、MTJデバイスが少なくとも1つの垂直磁区を持つように、トレンチ深さは、トレンチ長さおよび幅より大きい。3810に続いて、ボトム電極は、ディープトレンチ内に堆積される。3812に進んで、多数の磁気トンネル接合(MTJ)膜層は、磁性膜層およびトンネル障壁層を含めて堆積される。
3814に移って、トップ電極が、堆積される。3816に移って、MTJハードマスクが、堆積される。3818に続いて、磁気アニールは、水平のX方向および垂直のY方向に行われる。3820に進んで、基板は、パターン化され、ボトム電極で止まる深さでエッチングされる。3822に移って、ボトム電極フォト/エッチングプロセスは、行われる。図31の中で例証されたMTJデバイスの製造のような、特定の実施形態では、MTJデバイスおよびボトム電極用のフォトおよびエッチングプロセスは、組み合わせられてもよい。
3824に移って、キャップ膜層が、堆積される。3826に進んで、層間絶縁層が、堆積される。3828に移って、化学的機械研磨(CMP)オペレーションが、行われる。3830まで移って、ビアフォト/エッチング/充填および研磨オペレーションが、行われる。
図39は、多数の垂直磁区を備えた磁気トンネル接合(MTJ)デバイスを作る方法の第3の特定の実例となる実施形態のフロー図である。特定の実施形態では、方法は、図15−22の中で例証されたような、MTJデバイスの製造に使用されてもよい。
3902で、ボトム金属ワイヤが堆積され、パターニングが行われる。ダマシンプロセスが使用される場合、ボトム金属およびビアプロセスは、組み合わせられてもよい。3904に移って、層間絶縁(IDL)層が、堆積される。化学的機械研磨(CMP)が、行われる。また、キャップ膜が、堆積される。3906まで進み、図19−22の中で描かれたような、MTJデバイスがボトムビア接続を含むかどうかについて、決定がなされる。3908に続いて、MTJデバイスがボトムビア接続を含んでいる場合に、ボトムビアは、開口され、充填され、ビアCMPが行われる。MTJデバイスがボトムビア接続を含んでいない場合、方法は3910に移り、層間絶縁膜が堆積され、キャップ膜が堆積される。3912まで進み、図17−18中で描かれたような、MTJデバイスがサイドウォールボトムビア接続を含むかどうかについて、決定がなされる。3914に続いて、MTJデバイスがサイドウォールボトムビア接続を含んでいる場合、サイドウォールボトムビアは、開口され、充填され、ビアCMPが行われる。MTJデバイスがサイドウォールボトムビア接続を含んでいない場合、方法は3916に進む。
3916に移って、MTJトレンチは、パターン化され、キャップ層までエッチングされ、剥離され、洗浄される。3918に続いて、ボトム電極が、堆積される。MTJ膜が、堆積される。また、トップ電極が、堆積される。3920に進んで、MTJハードマスクが、堆積される。フォト/エッチングプロセスは、ボトム電極で止まるまで行われる。フォトレジストが剥離され、洗浄される。3922まで進み、フォトレジスト剥離および洗浄とともに、ボトム電極のフォト/エッチングプロセスは、行われる。
3924に移って、MTJサイドウォールマスクフォト/エッチングプロセスは、1つのサイドウォールを削除するために行われる。フォトレジスト剥離され、洗浄される。3926に続いて、キャップ膜層が、堆積される。3928に進んで、層間絶縁体膜が、堆積される。また、CMPが、行われる。3930に進み、トップビア開口/エッチングおよび洗浄プロセスが、行われる。ビアCMPが、行われる。3932に移って、トップ金属ワイヤは、堆積され、パターン化される。ダマシンプロセスがある場合、3930のビアプロセスおよび3932の金属プロセスは、組み合わせることができる。
図40は、多数の垂直磁区を備えたMTJデバイスを動作する方法の特定の実例となる実施形態のフロー図である。4002で、方法は、複数のサイドウォールを含む磁気トンネル接合ストラクチャのセンター電極につながれたビット線を選択的に活性化することを含んでいる。ここで、複数のサイドウォールの各々は、ユニークな垂直磁区を運ぶために自由層を含んでいる。4004に続いて、1以上の双方向スイッチは、MTJストラクチャを通る電流フローを許可するために選択的に活性化される。ここで、1以上の双方向スイッチは、複数のサイドウォールのそれぞれのサイドウォールにつながれ、電源につながれる。4006まで移り、読み出し動作の間、ユニークな垂直磁区の各々に関連したデータ値は、電流通路に関連した抵抗に基づいて決定される。4008まで進み、書き込み動作の間、MTJストラクチャを通る電流方向は、選択磁区の自由層内の磁気補正を選択的にコントロールするために、1以上のスイッチの各々によってコントロールされる。ここで、磁気方向は、データ値と関係がある。方法は、4010で終了する。
図41は、多数の磁気トンネル接合(MTJ)セルを含むメモリデバイスを含む通信デバイス4100のブロック図である。通信デバイス4100は、MTJセルのメモリアレイ4132、およびMTJセルのキャッシュメモリ4164を含んでいる。それは、デジタル信号プロセッサ(DSP)4110のようなプロセッサにつながれる。通信デバイス4100は、さらにDSP4110につながれる磁気ランダムアクセスメモリ(MRAM)デバイス4164を含んでいる。特定の例では、MTJセルのメモリアレイ4132、MTJセルのキャッシュメモリデバイス4164、および多数のMTJセルを含むMRAMデバイス4166は、図1−21に関して記述されるような、多数の独立したデジタル値を格納するように構成される。ここで、各MTJセルは、少なくとも1つの垂直のドメインを含む。
図41は、さらにデジタル信号プロセッサ4110およびディスプレイ4128につながれるディスプレイコントローラ4126を示す。コーダ/デコーダ(CODEC)4134もデジタル信号プロセッサ4110につなぐことができる。スピーカ4136およびマイクロホン4138は、CODEC4134につなぐことができる。
図41は、ワイヤレスコントローラ4140をデジタル信号プロセッサ4110およびワイヤレスアンテナ4142につなぐことができることをさらに示す。特定の実施形態では、入力デバイス4130および電源4144は、オンチップ・システム4122につながれる。さらに、図41の中で例証されるように、特定の実施形態では、ディスプレイ4128、入力デバイス4130、スピーカ4136、マイクロホン4138、ワイヤレスアンテナ4142および電源4144は、オンチップ・システム4122の外部にある。しかしながら、各々は、インターフェースまたはコントローラのようなオンチップ・システム4122のコンポーネントにつなぐことができる。
当業者は、電子ハードウェア、コンピュータソフトウェアまたは両方のコンビネーションとして、ここに開示された実施形態に関して記述された、様々な実例となる論理ブロック、コンフィギュレーション、モジュール、回路、およびアルゴリズムステップがインプリメントされてもよいことをさらに認識するだろう。明白にハードウェアとソフトウェアのこの互換性を例証するために、様々な実例となるコンポーネント、ブロック、コンフィギュレーション、モジュール、回路およびステップは、それらの機能性の点から一般に上記であると説明された。総合体系に課された特定のアプリケーションおよび設計制約に依存したハードウェアまたはソフトウェアとして、そのような機能であろうとなかろうとインプリメントされる。熟練した職人は、各特定のアプリケーションの方法を変える際に記述された機能をインプリメントしてもよい。しかし、そのようなインプリメンテーション決定は、本開示の範囲から逸脱するとは解釈されるべきでない。
ここに開示された実施形態に関して記述された方法またはアルゴリズムのステップは、プロセッサによって実行されたハードウェア、ソフトウェアモジュール、または2つのコンビネーションで直接具体化されてもよい。ソフトウェアモジュールは、RAMメモリ、MRAMメモリ、フラッシュメモリ、ROMメモリ、PROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルディスク、CD−ROMまたは技術中で既知の記憶メディアの他の形式で存在してもよい。典型的な記憶メディアは、プロセッサにつながれる。そのようなプロセッサは、記憶メディアから情報を読み出し、そして、情報を書き込むことができる。代案では、記憶メディアは、プロセッサに不可欠かもしれない。プロセッサと記憶メディアは、ASICに存在してもよい。ASICは、コンピュータデバイスまたはユーザ端末に存在してもよい。代案では、プロセッサと記憶メディアは、コンピュータデバイスまたはユーザ端末中の個別部品として存在してもよい。
開示された実施形態の前の記述は、開示された実施形態をどんな当業者も作るか使用することを可能にするために提供される。これらの実施形態の様々な変更は、当業者に容易に明白になる。また、ここに定義された一般的な法則は、開示の精神または範囲から外れずに、他の実施形態に適用されてもよい。したがって、本開示は、ここに開示された実施形態に限定されたようには意図されず、次の請求項によって定義されるような法則と新しい特徴と一致して、可能な限り広い範囲を与えられることになっている。

Claims (24)

  1. 磁気トンネル接合(MTJ)ストラクチャは、多数の垂直サイドウォールを具備するMTJセルを具備する、
    前記多数の垂直サイドウォールの各々は、ユニークな垂直磁区を定義する、
    前記ユニークな垂直磁区の各々は、デジタル値を格納するように構成される。
  2. 第1の前記垂直サイドウォールは、前記第1の前記垂直サイドウォールの高さ未満である距離によって、第2の前記垂直サイドウォールから分離される、請求項1のMTJストラクチャ。
  3. 前記MTJセルは、前記多数の垂直サイドウォール間に垂直に伸びるセンター電極をさらに具備する、請求項1のMTJストラクチャ。
  4. 前記センター電極の厚さは、前記多数の垂直サイドウォールの2つの対向するサイドウォールの幅を引いた前記MTJセルの幅間の差のおよそ半分である、請求項3のMTJストラクチャ。
  5. 前記MTJセルは、第1の磁区を有する第1の垂直サイドウォールと、第2の磁区を有する第2の垂直のサイドウォールと、第3の磁区を有する第3の垂直のサイドウォールとを具備する、請求項1のMTJストラクチャ。
  6. 前記MTJセルは、前記多数の垂直サイドウォールにつながれたボトムウォールをさらに具備する、前記ボトムウォールは、第4の磁区を有する、請求項5のMTJストラクチャ。
  7. 4つのターミナルストラクチャをさらに具備する、
    前記4つのターミナルストラクチャのうちの3つは、前記垂直サイドウォールにつながれ、前記4つのターミナルストラクチャの4分の1は、前記ボトムウォールにつながれる、請求項6のMTJストラクチャ、
  8. 前記MTJセルは、U字形状である、請求項1のMTJストラクチャ。
  9. 前記MTJセルは、実質的に長方形の形状の4つの垂直サイドウォールを具備する、請求項1のMTJストラクチャ。
  10. 前記MTJセルは、前記4つの垂直サイドウォールにつながれたボトムウォールをさらに具備する、請求項9のMTJストラクチャ。
  11. 前記MTJストラクチャは、6つのターミナルストラクチャをさらに具備する、請求項10のMTJストラクチャ。
  12. 多数のデジタル値を格納するように構成された1つの磁気トンネル接合(MTJ)セルと、前記多数のデジタル値の少なくとも1つは、垂直磁界を使用して格納される、
    前記MTJセルにつながれた多数のターミナルと、
    を具備するデバイス。
  13. 第1の前記多数のターミナルにつながれたトランジスタをさらに具備する、
    前記トランジスタは、データ書き込み線および第1のソース線にさらにつながれる、請求項12のデバイス。
  14. 第2の前記多数のターミナルにつながれた第2のトランジスタをさらに具備する、
    前記第2のトランジスタは、前記データ書き込み線につながれ、第2のソース線につながれる、請求項13のデバイス。
  15. 第3の前記多数のターミナルにつながれた第3のトランジスタをさらに具備する、
    前記第3のトランジスタは、前記データ書き込み線につながれ、第3のソース線につながれる、請求項14のデバイス。
  16. 前記第1の前記多数のターミナルは、前記MTJセルの第1のサイドウォールにつながれる、前記第2の前記多数のターミナルは、前記MTJセルの第2のサイドウォールにつながれる、前記第3の前記多数のターミナルは、前記MTJセルのボトムウォールにつながれる、請求項15のデバイス。
  17. ビット線につながれた第4の前記多数のターミナルをさらに具備する、請求項16のデバイス。
  18. デバイスを作る方法は、
    基板内にディープトレンチを作成するために、ディープトレンチフォトおよびエッチングプロセスを行うことと、
    前記ディープトレンチ内にボトム電極を堆積することと、
    固定層、トンネル障壁、および自由層を含む磁気トンネル接合(MTJ)ストラクチャを形成するために層を堆積することと、前記MTJストラクチャの少なくとも第1の部分は前記ボトム電極につながれる、
    前記MTJストラクチャの少なくとも第2の部分上にトップ電極を堆積することと、
    水平方向および垂直方向に前記MTJストラクチャ上に磁気アニールプロセスを行うことと、前記水平方向は、前記基板の面と実質的に平行である、前記垂直方向は、前記基板の前記面に実質的に垂直である、
    を具備し、
    前記自由層の第1の部分は、前記垂直方向に第1の磁区を有している、前記自由層の第2の部分は、前記水平方向に第2の磁区を有している。
  19. 層間絶縁体(ILD)の堆積を行うことと、化学的機械研磨(CMP)プロセスを行うことと、をさらに具備する、請求項18の方法。
  20. 前記MTJにつながれたビア上で、フォトレジスト、エッチング、充填およびCMPプロセスを行うことをさらに具備する、請求項19の方法。
  21. 前記MTJストラクチャは、前記垂直方向に第1のサイドウォールおよび前記垂直方向に第2のサイドウォールを含んでいる、請求項18の方法。
  22. キャップ膜層を堆積することと、
    ボトムビアのエッチング、充填および研磨プロセスを行うことと、
    層間絶縁層を堆積することと、
    をさらに具備する、請求項21の方法。
  23. 前記MTJストラクチャは、U字形状を有する、請求項18の方法。
  24. 前記トレンチは、前記MTJストラクチャのサイドウォールの高さより大きな深さを有している、前記サイドウォールの前記高さは、前記トレンチの長さより大きくおよび前記トレンチの幅より大きい、請求項18の方法。
JP2011501882A 2008-03-25 2009-03-09 多数の垂直磁区を含む磁気トンネル接合セル Active JP5607023B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/054,536 2008-03-25
US12/054,536 US7885105B2 (en) 2008-03-25 2008-03-25 Magnetic tunnel junction cell including multiple vertical magnetic domains
PCT/US2009/036537 WO2009120487A1 (en) 2008-03-25 2009-03-09 Magnetic tunnel junction cell including multiple vertical magnetic domains

Publications (2)

Publication Number Publication Date
JP2011517065A true JP2011517065A (ja) 2011-05-26
JP5607023B2 JP5607023B2 (ja) 2014-10-15

Family

ID=40626734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011501882A Active JP5607023B2 (ja) 2008-03-25 2009-03-09 多数の垂直磁区を含む磁気トンネル接合セル

Country Status (7)

Country Link
US (2) US7885105B2 (ja)
EP (1) EP2266136B1 (ja)
JP (1) JP5607023B2 (ja)
KR (1) KR101212741B1 (ja)
CN (2) CN102017128B (ja)
TW (1) TWI388075B (ja)
WO (1) WO2009120487A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142418A (ja) * 2010-12-28 2012-07-26 Fujitsu Semiconductor Ltd 磁気デバイスおよびその製造方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8634231B2 (en) 2009-08-24 2014-01-21 Qualcomm Incorporated Magnetic tunnel junction structure
US7817463B2 (en) * 2008-06-30 2010-10-19 Qualcomm Incorporated System and method to fabricate magnetic random access memory
US8650355B2 (en) * 2008-10-15 2014-02-11 Seagate Technology Llc Non-volatile resistive sense memory on-chip cache
US8446243B2 (en) * 2008-10-31 2013-05-21 Infineon Technologies Austria Ag Method of constructing inductors and transformers
US8363460B2 (en) * 2010-04-07 2013-01-29 Avalanche Technology, Inc. Method and apparatus for programming a magnetic tunnel junction (MTJ)
US20110169488A1 (en) * 2010-01-08 2011-07-14 Everspin Technologies, Inc. Method and structure for testing and calibrating magnetic field sensing device
US9385308B2 (en) * 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
US8513771B2 (en) 2010-06-07 2013-08-20 Infineon Technologies Ag Semiconductor package with integrated inductor
US8674465B2 (en) * 2010-08-05 2014-03-18 Qualcomm Incorporated MRAM device and integration techniques compatible with logic integration
US8446757B2 (en) * 2010-08-18 2013-05-21 International Business Machines Corporation Spin-torque transfer magneto-resistive memory architecture
US8422287B2 (en) * 2010-09-09 2013-04-16 Magic Technologies, Inc. Pulse field assisted spin momentum transfer MRAM design
US8514615B2 (en) * 2010-09-30 2013-08-20 Everspin Technologies, Inc. Structures and methods for a field-reset spin-torque MRAM
US8711612B1 (en) 2010-12-03 2014-04-29 Magsil Corporation Memory circuit and method of forming the same using reduced mask steps
US9082956B2 (en) * 2011-04-04 2015-07-14 Micron Technology, Inc. Confined cell structures and methods of forming confined cell structures
US9236561B2 (en) 2011-09-12 2016-01-12 Samsung Electronics Co., Ltd. Method and system for providing multiple self-aligned logic cells in a single stack
CN103066198B (zh) 2011-10-19 2015-06-03 中芯国际集成电路制造(北京)有限公司 一种新型的磁隧穿结器件及其制造方法
CN103165454B (zh) 2011-12-12 2016-08-17 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US20130187247A1 (en) * 2012-01-23 2013-07-25 Qualcomm Incorporated Multi-bit magnetic tunnel junction memory and method of forming same
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9196334B2 (en) 2012-04-19 2015-11-24 Qualcomm Incorporated Hierarchical memory magnetoresistive random-access memory (MRAM) architecture
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9368232B2 (en) 2013-03-07 2016-06-14 Qualcomm Incorporated Magnetic automatic test equipment (ATE) memory tester device and method employing temperature control
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
KR102022873B1 (ko) 2013-03-12 2019-11-04 삼성전자 주식회사 비휘발성 메모리 소자 및 이의 제조 방법
CN104122513A (zh) * 2013-04-24 2014-10-29 上海矽睿科技有限公司 高密度磁传感装置及其磁感应方法、制备工艺
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
CN103359683B (zh) * 2013-07-10 2016-01-20 华中科技大学 一种mtj纳米柱阵列的制备方法
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9461094B2 (en) * 2014-07-17 2016-10-04 Qualcomm Incorporated Switching film structure for magnetic random access memory (MRAM) cell
KR102297275B1 (ko) 2014-09-26 2021-09-03 인텔 코포레이션 Psttm mtj 구성에서 자기 확산 배리어들 및 필터
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9673388B2 (en) * 2014-10-20 2017-06-06 Globalfoundries Singapore Pte. Ltd. Integrated circuit structures with spin torque transfer magnetic random access memory and methods for fabricating the same
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
CN104795489A (zh) * 2015-04-20 2015-07-22 北京航空航天大学 一种新型的四端磁存储器件
US10636960B2 (en) * 2015-09-25 2020-04-28 Intel Corporation Strained perpendicular magnetic tunnel junction devices
CN106558333B (zh) * 2015-09-29 2018-11-09 中国科学院物理研究所 包括环形磁性隧道结的自旋转移力矩磁随机存取存储器
US9905751B2 (en) * 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
US9614003B1 (en) * 2015-10-21 2017-04-04 Globalfoundries Inc. Method of forming a memory device structure and memory device structure
US9972771B2 (en) * 2016-03-24 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM devices and methods of forming the same
US10269556B2 (en) * 2017-07-14 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for cleaning semiconductor device structure with gas flow
US10325639B2 (en) * 2017-11-20 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production
US10411184B1 (en) 2018-03-02 2019-09-10 Samsung Electronics Co., Ltd. Vertical spin orbit torque devices
CN109243511B (zh) * 2018-09-12 2021-08-20 山东大学 一种控制自由层畴结构在磁性隧道结中实现十态数据存储的方法
US11049537B2 (en) 2019-07-29 2021-06-29 Applied Materials, Inc. Additive patterning of semiconductor film stacks
CN111725394B (zh) * 2019-09-06 2022-11-11 中国科学院上海微系统与信息技术研究所 一种磁性存储单元的加工方法、磁性随机存储器及设备
US11211553B2 (en) * 2019-09-17 2021-12-28 Everspin Technologies, Inc. Magnetoresistive devices and methods of fabricating such devices
US11723283B2 (en) * 2020-05-11 2023-08-08 Applied Materials, Inc. Spin-orbit torque MRAM structure and manufacture thereof
US20220406992A1 (en) * 2021-06-17 2022-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Memory Device And Method Of Forming The Same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319663A (ja) * 2001-04-20 2002-10-31 Toshiba Corp 半導体記憶装置及びその製造方法
JP2007157823A (ja) * 2005-12-01 2007-06-21 Renesas Technology Corp 磁気記憶装置
JP2011512030A (ja) * 2008-02-01 2011-04-14 クゥアルコム・インコーポレイテッド 複数の磁区を含む磁気トンネル接合セル
JP2011515837A (ja) * 2008-03-07 2011-05-19 クゥアルコム・インコーポレイテッド 磁気トンネル接合デバイスを形成する方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072718A (en) 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
US6621730B1 (en) 2002-08-27 2003-09-16 Motorola, Inc. Magnetic random access memory having a vertical write line
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7109539B2 (en) 2004-03-09 2006-09-19 International Business Machines Corporation Multiple-bit magnetic random access memory cell employing adiabatic switching
US7072208B2 (en) * 2004-07-28 2006-07-04 Headway Technologies, Inc. Vortex magnetic random access memory
US7221584B2 (en) * 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
US7319262B2 (en) * 2004-08-13 2008-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM over sloped pillar
US7705340B2 (en) 2004-10-05 2010-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Inflected magnetoresistive structures and memory cells having inflected magnetoresistive structures
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
CN100477316C (zh) * 2006-04-11 2009-04-08 中国科学院物理研究所 基于环状闭合型磁性多层膜的磁逻辑元件
US8070144B2 (en) 2006-08-31 2011-12-06 Honda Motor Co., Ltd. Assembly guide for vehicle spring and method
US7804668B2 (en) * 2006-11-16 2010-09-28 Headway Technologies, Inc. Enhanced hard bias in thin film magnetoresistive sensors with perpendicular easy axis growth of hard bias and strong shield-hard bias coupling
US7579197B1 (en) * 2008-03-04 2009-08-25 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319663A (ja) * 2001-04-20 2002-10-31 Toshiba Corp 半導体記憶装置及びその製造方法
JP2007157823A (ja) * 2005-12-01 2007-06-21 Renesas Technology Corp 磁気記憶装置
JP2011512030A (ja) * 2008-02-01 2011-04-14 クゥアルコム・インコーポレイテッド 複数の磁区を含む磁気トンネル接合セル
JP2011515837A (ja) * 2008-03-07 2011-05-19 クゥアルコム・インコーポレイテッド 磁気トンネル接合デバイスを形成する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142418A (ja) * 2010-12-28 2012-07-26 Fujitsu Semiconductor Ltd 磁気デバイスおよびその製造方法

Also Published As

Publication number Publication date
KR101212741B1 (ko) 2012-12-14
US20110090732A1 (en) 2011-04-21
US20090243009A1 (en) 2009-10-01
KR20100125449A (ko) 2010-11-30
WO2009120487A1 (en) 2009-10-01
JP5607023B2 (ja) 2014-10-15
US7995383B2 (en) 2011-08-09
US7885105B2 (en) 2011-02-08
EP2266136A1 (en) 2010-12-29
CN103594424B (zh) 2016-06-01
EP2266136B1 (en) 2019-01-16
CN102017128A (zh) 2011-04-13
CN102017128B (zh) 2013-12-25
TWI388075B (zh) 2013-03-01
CN103594424A (zh) 2014-02-19
TW200952226A (en) 2009-12-16

Similar Documents

Publication Publication Date Title
JP5607023B2 (ja) 多数の垂直磁区を含む磁気トンネル接合セル
US7781231B2 (en) Method of forming a magnetic tunnel junction device
JP5450460B2 (ja) 磁気トンネル接合ストラクチャを形成する方法
KR101187831B1 (ko) 다수의 자구들을 갖는 자기 턴넬 접합 셀
KR20060011673A (ko) 자화집속층을 갖는 디지트라인 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130415

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130422

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130515

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140519

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140827

R150 Certificate of patent or registration of utility model

Ref document number: 5607023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250