CN102017128A - 包括多个垂直磁畴的磁性隧道结单元 - Google Patents

包括多个垂直磁畴的磁性隧道结单元 Download PDF

Info

Publication number
CN102017128A
CN102017128A CN2009801163573A CN200980116357A CN102017128A CN 102017128 A CN102017128 A CN 102017128A CN 2009801163573 A CN2009801163573 A CN 2009801163573A CN 200980116357 A CN200980116357 A CN 200980116357A CN 102017128 A CN102017128 A CN 102017128A
Authority
CN
China
Prior art keywords
mtj
sidewall
magnetic domain
magnetic
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801163573A
Other languages
English (en)
Other versions
CN102017128B (zh
Inventor
李霞
升·H·康
朱晓春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Priority to CN201310594047.0A priority Critical patent/CN103594424B/zh
Publication of CN102017128A publication Critical patent/CN102017128A/zh
Application granted granted Critical
Publication of CN102017128B publication Critical patent/CN102017128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明揭示一种包括多个垂直磁畴的磁性隧道结单元。所述MTJ单元包括多个垂直侧壁。所述多个垂直侧壁中的每一者界定一独特垂直磁畴。所述独特垂直磁畴中的每一者适于存储一数字值。在一实施例中，所述MTJ单元包含位于电极层(110、112、114、116)与中心电极(108)之间的固定磁性层(102)、隧道结层(104)及自由磁性层(106)。

Description

包括多个垂直磁畴的磁性隧道结单元
技术领域
本发明大体来说涉及一种包括多个垂直磁畴的磁性隧道结单元。
背景技术
一般来说，便携型计算装置及无线通信装置的普遍采用增加了对高密度且低功率的非易失性存储器的需求。由于加工技术已得到改善，所以有可能制造基于磁性隧道结(MTJ)装置的磁阻式随机存取存储器(MRAM)。传统的自旋力矩隧道(STT)结装置通常形成为扁平堆叠结构。所述装置通常具有具单个磁畴的二维磁性隧道结(MTJ)单元。MTJ单元通常包括固定磁性层、势垒层(即，隧穿氧化物势垒层，MgO、Al2O3等)及自由磁性层，其中由在自由磁性层及反铁磁性薄膜(AF)层中引发的磁场来表示位值。通常，MTJ装置还可包括额外层。自由层的磁场相对于固定磁性层所载运的固定磁场的方向的方向确定位值。
常规上，为了使用MTJ装置改善数据密度，一种技术包括减小MTJ装置的大小以将更多MTJ装置放入较小面积中。然而，MTJ装置的大小受制造技术的临界尺寸(CD)限制。另一技术包括在单个MTJ装置中形成多个MTJ结构。举例来说，在一例子中，形成包括第一固定层、第一隧道势垒及第一自由层的第一MTJ结构。在所述第一MTJ结构上形成电介质材料层，且在所述电介质材料层之上形成第二MTJ结构。此结构增加X-Y方向上的存储密度，同时增加Z方向上的存储器阵列的大小。遗憾的是，所述结构每单元仅存储一个位，因此X-Y方向上的数据密度是以Z方向上的面积为代价而增加，且可能会使MTJ制造成本倍增。此外，所述结构增加了线迹布线复杂性。因此，需要一种经改善的存储器装置，其具有较大存储密度但不增加MTJ单元中的每一者的电路面积且可随着加工技术缩放。
发明内容
在一实施例中，揭示一种磁性隧道结(MTJ)结构。所述MTJ结构包括MTJ单元。所述MTJ单元包括多个垂直侧壁。所述多个垂直侧壁中的每一者界定一独特垂直磁畴。所述独特垂直磁畴中的每一者适于存储一数字值。
在另一实施例中，揭示一种装置，其包括适于存储多个数字值的单个磁性隧道结(MTJ)单元。所述多个数字值中的至少一者是使用垂直磁场来存储。所述装置还包括耦合到所述MTJ单元的多个端子。
在另一实施例中，揭示一种制造一装置的方法。所述方法包括执行深沟槽光刻及蚀刻工艺以在例如氧化物层间电介质衬底的衬底中产生深沟槽。所述方法包括将底部电极沉积到所述深沟槽中。所述方法包括沉积层以形成包括固定层、隧道势垒及自由层的磁性隧道结(MTJ)结构。可包括例如反铁磁性薄膜(AF)层的额外层。所述MTJ结构的至少第一部分耦合到底部电极。所述方法还包括将顶部电极沉积到所述MTJ结构的至少第二部分上。所述方法进一步包括在水平方向上及在垂直方向上对所述MTJ结构执行磁性退火工艺。所述水平方向大体上平行于所述衬底的平面，且所述垂直方向大体上垂直于所述衬底的所述平面。所述自由层的第一部分具有在所述垂直方向上的第一磁畴，且所述自由层的第二部分具有在所述水平方向上的第二磁畴。
提供由包括多个垂直磁畴的磁性隧道结(MTJ)装置的实施例提供的一个特定优点，其在于多个数字值可存储于单个MTJ单元处。举例来说，单个MTJ单元可经配置以存储多达四个或四个以上位。具有四个位的MTJ可在每一MTJ单元中存储多达十六个逻辑状态。
提供另一特定优点，其在于多位MTJ单元可随着工艺技术缩放，从而甚至在MTJ单元大小减小时也允许每一MTJ单元存储多个位。
提供又一特定优点，其在于MTJ单元可包括多个独立磁畴以存储数字值。在一特定实施例中，MTJ单元可包括多个侧壁(从衬底的平坦表面垂直地延伸)，其中所述多个侧壁中的每一者载运一独特垂直磁畴以存储一数据位。另外，MTJ单元可包括底壁，其包括水平磁畴以存储另一数据位。举例来说，在各种实施例中，MTJ单元可包括在各种定向上的三个侧壁、在面对面定向上或相结合的两个侧壁或单个侧壁。
提供再一特定优点，其在于垂直磁畴实现在装置占据面积减小的同时MTJ单元密度增加。
提供再一特定优点，其在于MTJ单元可包括可以在不改变存储于MTJ单元内的其它磁畴处的数据的情况下写入或读取的多个独立磁畴。
本发明的其它方面、优点及特征将在查看包括以下部分的整个申请案之后变得显而易见：“附图说明”、“具体实施方式”及“权利要求书”。
附图说明
图1为可用以存储多个数字位的包括多个垂直磁畴的磁性隧道结(MTJ)单元的特定说明性实施例的透视图；
图2为适于存储多个数字位的包括多个垂直磁畴的磁性隧道结单元的横截面图；
图3为包括具有多个垂直磁畴的磁性隧道结(MTJ)单元的存储器装置的特定说明性实施例的俯视图；
图4为沿着图3中的线4-4截取的图3的存储器装置的横截面图；
图5为包括具有多个垂直磁畴的磁性隧道结(MTJ)单元的存储器装置的第二特定说明性实施例的横截面图；
图6为包括具有多个垂直磁畴的磁性隧道结(MTJ)单元的存储器装置的第三特定说明性实施例的横截面图；
图7为具有多个垂直磁畴的磁性隧道结(MTJ)堆叠的特定说明性实施例的俯视图，其中MTJ单元是在位零状态下被写入；
图8为磁性隧道结(MTJ)堆叠的层的特定说明性实施例的图，其说明写入零电流流向；
图9为沿着图7中的线9-9截取的图7的MTJ堆叠的横截面图；
图10为沿着图7中的线10-10截取的图7的MTJ堆叠的横截面图；
图11为具有多个垂直磁畴的磁性隧道结(MTJ)堆叠的俯视图，其中MTJ堆叠是在位一状态下被写入；
图12为磁性隧道结(MTJ)结构的层的特定说明性实施例的图，其说明写入一电流流向；
图13为沿着图11中的线13-13截取的图11的MTJ堆叠的横截面图；
图14为沿着图11中的线14-14截取的图11的MTJ堆叠的横截面图；
图15为包括具有多个垂直磁畴的磁性隧道结(MTJ)单元的存储器装置的第四说明性实施例的俯视图；
图16为沿着图15中的线16-16截取的图15的存储器装置的横截面图；
图17为包括具有多个垂直磁畴的磁性隧道结(MTJ)单元的存储器装置的第五说明性实施例的俯视图；
图18为沿着图17中的线18-18截取的图17的存储器装置的横截面图；
图19为包括具有多个垂直磁畴的磁性隧道结(MTJ)单元的存储器装置的第六说明性实施例的俯视图；
图20为沿着图19中的线20-20截取的图19的存储器装置的横截面图；
图21为包括具有多个垂直磁畴的磁性隧道结(MTJ)单元的存储器装置的第七说明性实施例的俯视图；
图22为沿着图21中的线22-22截取的图21的存储器装置的横截面图；
图23为具有多个垂直磁畴的磁性隧道结(MTJ)堆叠的第二说明性实施例的俯视图，其中MTJ单元是在位零状态下被写入；
图24为磁性隧道结(MTJ)堆叠的层的第二说明性实施例的图，其说明写入零电流流向；
图25为沿着图23中的线25-25截取的图23的MTJ堆叠的横截面图；
图26为沿着图23中的线26-26截取的图23的MTJ堆叠的横截面图；
图27为具有多个垂直磁畴的磁性隧道结(MTJ)堆叠的第二说明性实施例的俯视图，其中MTJ堆叠是在位一状态下被写入；
图28为磁性隧道结(MTJ)结构的层的第二说明性实施例的图，其说明写入一电流流向；
图29为沿着图27中的线29-29截取的图27的MTJ堆叠的横截面图；
图30为沿着图27中的线30-30截取的图27的MTJ堆叠的横截面图；
图31为展示磁性隧道结(MTJ)单元的特定说明性实施例的横截面图的图，所述磁性隧道结(MTJ)单元耦合到双向开关以从MTJ单元读取数据及将数据写入到MTJ单元；
图32为展示MTJ单元的第二说明性实施例的横截面图的图，所述MTJ单元耦合到双向开关以从MTJ单元读取数据及将数据写入到MTJ单元；
图33为展示磁性隧道结(MTJ)单元的横截面图的图，所述磁性隧道结(MTJ)单元具有多个垂直磁畴且耦合到两个开关以从MTJ单元读取数据及将数据写入到MTJ单元；
图34为展示磁性隧道结(MTJ)单元的特定说明性实施例的横截面图的图，所述磁性隧道结(MTJ)单元具有多个垂直磁畴且耦合到三个开关以从MTJ单元读取数据及将数据写入到MTJ单元；
图35为展示磁性隧道结(MTJ)单元的第二说明性实施例的横截面图的图，所述磁性隧道结(MTJ)单元具有多个垂直磁畴且耦合到三个开关以从MTJ单元读取数据及将数据写入到MTJ单元；
图36为展示磁性隧道结(MTJ)单元的横截面图的图，所述磁性隧道结(MTJ)单元具有多个垂直磁畴且耦合到四个开关以从MTJ单元读取数据及将数据写入到MTJ单元；
图37为制造具有多个垂直磁畴的磁性隧道结(MTJ)装置的方法的特定说明性实施例的流程图；
图38为制造具有多个垂直磁畴的磁性隧道结(MTJ)装置的方法的第二特定说明性实施例的流程图；
图39为制造具有多个垂直磁畴的磁性隧道结(MTJ)装置的方法的第三特定说明性实施例的流程图；
图40为操作具有多个垂直磁畴的磁性隧道结(MTJ)装置的方法的特定说明性实施例的流程图；及
图41为包括存储器装置的通信装置的框图，所述存储器装置包括磁性隧道结(MTJ)单元。
具体实施方式
图1为可用以存储多个数字值的包括多个垂直磁畴的磁性隧道结(MTJ)单元100的特定说明性实施例的透视图。MTJ单元100包括一磁性隧道结(MTJ)堆叠，其具有布置成大体上矩形形状的固定磁性层102、隧道结层104及自由磁性层106。一具有第一侧壁部分110、第二侧壁部分112、第三侧壁部分114及底壁部分116的电极层电且物理地耦合到固定磁性层102。中心电极108电且物理地耦合到自由层106。第一端子结构160耦合到中心电极108。第二端子结构162耦合到第一侧壁110。第三端子结构164耦合到第二侧壁112。第四端子结构166耦合到第三侧壁114。第五端子结构168耦合到底壁116。MTJ单元100还可包括在顶部电极与底部电极之间的一个或一个以上额外层(未图示)。举例来说，MTJ单元100可包括反铁磁性(AFM)层(未图示)以卡住固定层102的磁场方向。作为另一实例，MTJ单元100还可包括一个或一个以上合成固定层或合成自由层(未图示)以增强MTJ单元性能，或包括额外反铁磁性(AFM)层(未图示)以卡住用于双自旋过滤MTJ操作的双自旋过滤层。另外，在一特定实施例中，层102到106的次序可颠倒。
侧壁110、112及114中的每一者为大体上矩形的且经布置而使得在自上往下看时MTJ单元100具有U形配置。在一替代实施例中，MTJ单元100可包括耦合到第六端子结构(未图示)的第四侧壁(未图示)且在自上往下看时可具有矩形配置。
在一特定实施例中，可将电压施加到中心电极108且电流可从中心电极108流动穿过自由层106、跨越隧道结104且穿过固定层102。电流可如箭头120、130、140及150所指示地流动。在一包括第四侧壁(未图示)的实施例中，电流也可如箭头160所指示地流动。
在一特定说明性实施例中，自由层106可载运多个独立磁畴，所述磁畴中的每一者可通过一写入电流独立配置以相对于与固定层102相关联的固定磁场定向自由层106内的磁场的方向以表示一数据值。确切地说，当固定层102的磁场的方向(定向)与自由层106的磁场的方向对准时，表示数据值“0”。与之相反，当自由层106的磁场的方向(定向)与固定层102的磁场的方向相反时，表示数据值“1”。
在一特定实施例中，磁畴表示磁性材料的一物理区域，其载运具有在很大程度上均质或各向同性的定向的磁场。两个磁畴之间的界面可称为畴壁。固定层102可具有多个固定磁畴及通过一反铁磁性(AFM)层(未图示)“卡住”(即，通过在磁性退火期间施加外部磁场而在制造期间固定)的相关联畴壁。
在一特定实施例中，自由层106的大体上平行于侧壁的垂直部分中的每一者包括一独特的垂直磁畴。每一垂直磁畴包括一独立磁场，其定向在大体上平行于侧壁或大体上垂直于底壁的垂直方向上，且具有朝着底壁116(即，向下，在箭头150的方向上)或离开底壁116(即，向上，与箭头150的方向相反)的场方向。与自由层106相关联的邻近于侧壁110的垂直磁畴的磁场方向可表示第一数据值。与自由层106相关联的邻近于侧壁112的垂直磁畴的磁场方向可表示第二数据值。与自由层106相关联的邻近于侧壁114的垂直磁畴的磁场方向可表示第三数据值。另外，与自由层106相关联的邻近于底壁116的水平磁畴的磁场方向可表示第四数据值。
图2为适于存储多个数字值的包括多个垂直磁畴的磁性隧道结(MTJ)单元200的横截面图。MTJ单元200包括底部电极层202、磁性隧道结(MTJ)堆叠204及顶部电极层206。MTJ堆叠204包括载运磁场的自由磁性层208，其可通过在顶部电极206与底部电极202之间施加写入电流而被编程。MTJ堆叠204还包括隧道结势垒层210及固定磁性层212。
在一特定实施例中，通常将固定层212退火以通过一反铁磁性(AFM)层(未图示)来卡住固定层212以固定由固定层212载运的磁场的方向。隧道势垒210可为氧化物势垒层(例如，MgO、Al2O3等)或其它抗磁性层，其适于在固定层212与自由层208之间提供一隧道结或势垒。自由层208是由载运可编程(可写入)磁畴的铁磁性材料形成，可更改所述磁畴以存储数据值(即，“1”或“0”数据值)。
在一特定实施例中，MTJ堆叠204的自由层208可适于载运多个独立磁畴。举例来说，第一侧壁214处的自由层208可包括与第一数据值相关联的第一垂直磁畴。第二侧壁216处的自由层208可包括与第二数据值相关联的第二垂直磁畴。底壁218处的自由层208可包括与第三数据值相关联的水平磁畴。可部分地通过控制MTJ单元200的长度、宽度及深度尺寸来控制侧壁214及216处及底壁218处的自由层内的磁场的特定定向。在一特定实施例中，垂直磁畴中的磁场(例如，沿着侧壁214或216处于自由层208处)沿着MTJ单元200的壁的长度定向于垂直方向上(即，朝着底壁218向下，或离开底壁218向上)。
图3为包括衬底302的存储器装置300的特定说明性实施例的俯视图，所述衬底具有一具有多个垂直磁畴的磁性隧道结(MTJ)单元304。MTJ单元304包括布置成大体上矩形形状的第一侧壁306、第二侧壁308、第三侧壁310及第四侧壁312。装置300还包括电端子(例如第一端子328及第二端子332)以存取MTJ单元304。装置300还包括一用以耦合到MTJ单元304的电极327的第三端子322。
侧壁306、308、310及312中的每一者可包括固定层、隧道势垒及自由层及反铁磁性(AFM)层。在一特定实施例中，侧壁306、308、310及312中的每一者可包括额外层。通常将所述固定层退火以通过反铁磁性层来卡住所述固定层以固定所述固定层所载运的磁畴的方向。隧道势垒可为氧化物势垒层(即，MgO、Al2O3等)或其它抗磁性层，其适于在固定层与自由层之间提供隧道结或势垒。自由层是由一载运可编程(可写入)磁畴的铁磁性材料形成，可更改所述磁畴以存储一数据值(即，“1”或“0”数据值)。举例来说，侧壁310载运第一垂直磁畴318。侧壁312载运第二垂直磁畴320。场方向符号(.)及(*)指示磁畴中的磁场的可能方向(分别为离开页面及进入页面)。在一特定实施例中，第一侧壁306及第二侧壁308还包括垂直磁畴。端子322耦合到电极327，所述电极327包括一接近于侧壁306、308、310及312中的每一者延伸的中心组件326(于图4中描绘)。中心组件326与邻近于侧壁306、308、310及312中的每一者的第二电极321近似相等地分隔。
图4为沿着图3的线4-4截取的图3的存储器装置的横截面图。横截面图400展示包括磁性隧道结(MTJ)单元304的衬底302。在此视图中，横截面是穿过MTJ单元304沿着长度方向截取。端子322从衬底302的顶部表面401(即，平坦表面)延伸到电极327。端子328及332从衬底302的顶部表面401延伸到第二电极321。电极327包括中心组件326，其接近于侧壁310及312中的每一者且沿着侧壁310及312及底壁402中的每一者与底部电极321近似相等地分隔。MTJ单元304包括磁性隧道结(MTJ)堆叠406及顶盖层408及410。MTJ堆叠406包括适于载运表示所存储的数字值的独特垂直磁畴的侧壁310及312。MTJ堆叠406位于具有深度(d)的沟槽中。
电极321沿着MTJ单元304的底壁402延伸且还沿着侧壁310及312延伸。MTJ堆叠406载运多个独特垂直磁畴。MTJ堆叠406的侧壁部分310载运一包括磁场318的磁畴，所述磁场318沿着侧壁310及312的高度(a)(即，沿着页面的表面)延伸。一般来说，如果侧壁310或312的高度(a)大于侧壁的宽度(c)，则MTJ堆叠406的侧壁310或312载运的磁场318或320沿着相应侧壁垂直地定向。因此，在横截面图400中，磁场318在对应于侧壁310的高度(a)的方向上沿着页面的表面延伸。磁场318的方向由所存储的数据值来确定。举例来说，“1”值可用朝着底壁402向下延伸的磁场318来表示，而“0”值可用朝着电极327向上延伸的磁场318来表示。
接近于底壁402的MTJ堆叠406载运另一独特磁畴404，所述磁畴沿着MTJ单元304的底壁402在纵向方向上延伸(即，沿着图3中的方向(c)且垂直于图4中的页面)。由于底壁402的长度(c)大于底壁402的宽度(b)，所以磁畴404定向于长度(c)的方向上。
在一特定实施例中，MTJ单元304包括小于侧壁高度(a)的宽度(b)及(c)，侧壁高度(a)近似等于深度(d)。底壁402具有大于宽度(b)的长度(c)。因此，沿着MTJ单元304的底壁402的磁畴404沿着长度(c)定向，且侧壁310及312处的磁畴318及320沿着侧壁310及312的长度定向于垂直方向上(即，定向于一平行于图4中所说明的维度箭头(a)的方向上)。
参看图5，描绘了包括具有多个垂直磁畴的磁性隧道结(MTJ)单元的存储器装置的第二特定说明性实施例的横截面图且大体以500指示所述视图。视图500包括一具有MTJ单元504的衬底502。端子532及528耦合到底部电极513。端子522从衬底502的顶部表面501延伸且耦合到一包括中心组件526的电极527。中心组件526接近于MTJ堆叠506的侧壁510及512而延伸。中心组件526与侧壁510及512及与底壁515近似相等地分开。MTJ单元504还包括顶盖层517及519及MTJ堆叠506。MTJ堆叠506包括至少固定层、隧道势垒及载运多个独特磁畴的自由层。在一特定实施例中，顶部电极527与底部电极513之间还可包括额外层(AFM层或其它层)。
举例来说，MTJ堆叠506于侧壁510处载运第一独特垂直磁畴，其包括磁场518。MTJ堆叠506还于侧壁512处载运第二独特垂直磁畴，其包括磁场520。MTJ堆叠506还于底壁515处载运水平磁畴，其包括磁场524。所述多个独特垂直磁畴通过侧壁的相对尺寸赋能，其中侧壁宽度(例如(b))小于近似等于沟槽深度(d)的侧壁高度(a)。磁场518、520及524中的每一者可经编程以具有针对相应场指示的两个相应方向中的一者。举例来说，垂直场518及520可经独立编程而具有由上部箭头指示的方向或由底部箭头指示的方向。类似地，水平场524可经编程而具有进入页面(由“*”指示)或离开页面(由“.”指示)的方向。
参看图6，描绘了包括具有多个垂直磁畴的磁性隧道结(MTJ)单元的存储器装置的第三特定说明性实施例的横截面图且通常以600指示所述视图。视图600包括一具有MTJ单元604的衬底602。端子632及628耦合到底部电极613且从顶部表面601延伸。端子623耦合到底部电极613且从底部电极613向下延伸。端子622从衬底602的顶部表面601延伸且耦合到一包括中心组件626的电极627。中心组件626接近于MTJ堆叠606的侧壁610及612延伸。中心组件626与侧壁610及612及与底壁615近似相等地隔开。MTJ单元604还包括顶盖层617及619及MTJ堆叠606。MTJ堆叠606包括固定层、隧道势垒及载运多个独特磁畴的自由层。MTJ堆叠606还可包括反铁磁性层、其它层或其任何组合。
举例来说，MTJ堆叠606于侧壁610处载运第一独特垂直磁畴，其包括磁场618。MTJ堆叠606还于侧壁612处载运第二独特垂直磁畴，其包括磁场620。所述MTJ堆叠还于底壁615处载运水平磁畴，其包括磁场624。所述多个独特垂直磁畴通过侧壁的相对尺寸赋能，其中侧壁宽度(例如(b))小于近似等于沟槽深度(d)的侧壁高度(a)。磁场618、620及624中的每一者可经编程以具有针对相应场指示的两个相应方向中的一者。举例来说，垂直场618及620可经独立编程以具有由上部箭头指示的方向或由底部箭头指示的方向。类似地，水平场624可经编程而具有进入页面(由“*”指示)或离开页面(由“.”指示)的方向。
在一特定实施例中，耦合到底部电极613的端子628、632及623中的一者或一者以上可用以确定经由侧壁610及612以及底壁615中的每一者处的磁畴所存储的值。举例来说，从端子622流到端子628的电流主要响应于磁场618相对于与侧壁610相关联的固定场的方向。同样，从端子622流到端子632的电流主要响应于磁场620相对于与侧壁612相关联的固定场的方向。从端子622流到端子623的电流主要响应于磁场624相对于与底壁615相关联的固定场的方向。
图7为具有多个垂直磁畴的磁性隧道结(MTJ)堆叠的特定说明性实施例的俯视图，其中MTJ单元是在位零状态下被写入。在此实例中，说明处于位零状态下的MTJ堆叠700，其中所述位中的每一者表示零值。MTJ堆叠700包括第一侧壁702、第二侧壁704、第三侧壁706、第四侧壁708及底壁710。侧壁702、704、706及708及底壁710中的每一者包括固定层、隧道势垒及自由层。侧壁702、704、706及708中的每一者的自由层载运独特垂直磁畴，且底壁710的自由层载运经配置以表示一数据值(例如“1”或“0”值)的独特磁畴。第一侧壁702包括一载运垂直第一磁畴712的自由层。第二侧壁704包括一载运垂直第二磁畴714的自由层。第三侧壁706包括一载运垂直第三磁畴716的自由层。第四侧壁708包括一载运垂直第四磁畴718的自由层。底壁710包括一载运水平第五磁畴720的自由层。
第一侧壁702的第一磁畴712通过第一磁畴势垒732而与第二侧壁704的第二磁畴714分离。类似地，第二侧壁704的第二磁畴714通过第二磁畴势垒734而与第三侧壁706的第三磁畴716分离。第三侧壁706的第三磁畴716还通过第三磁畴势垒736而与第四侧壁708的第四磁畴718分离。第四侧壁708的第四磁畴718通过第四磁畴势垒738而与第一侧壁702的第一磁畴712分离。
一般来说，第一磁畴势垒732、第二磁畴势垒734、第三磁畴势垒736及第四磁畴势垒738分别表示畴壁，其为分离磁畴(例如磁畴712、714、716及718)的界面。所述磁畴势垒732、734、736及738表示不同磁矩之间的转变。在一特定实施例中，磁畴势垒732、734、736及738可表示在磁场经受0或180度的角位移的情况下的磁矩的变化。
可使用第一写入电流722更改与第一侧壁702中的第一磁畴712相关联的磁场的方向(即，自由层内的磁场的方向)。类似地，可使用第二写入电流724更改与由侧壁704的自由层载运的第二磁畴714相关联的磁场的方向。可使用第三写入电流726更改与由第三侧壁706中的自由层载运的第三磁畴716相关联的磁场的方向。可使用第四写入电流728更改与由第四侧壁708的自由层载运的第四磁畴718相关联的磁场的方向。可使用第五写入电流730更改与由底壁710的自由层载运的第五磁畴720相关联的磁场的方向。
一般来说，由自由层载运的磁场相对于侧壁702、704、706及708中的每一者的固定层中的固定磁场的相对方向确定由所述特定侧壁存储的位值。在所展示的实例中，固定层及自由层磁方向是平行的(如图8中的磁场814及816所说明)。因此，写入电流722、724、726、728及730可表示写入“0”电流，从而使MTJ堆叠700处于复位或“0”状态下。
图8为磁性隧道结(MTJ)堆叠800的层的特定说明性实施例的图，其说明写入零电流流向。MTJ结构800包括顶部电极802、自由层804、磁性隧道结隧道势垒806、固定层808及底部电极810。一反铁磁性(AF)层可位于固定层808与底部电极810之间。一般来说，顶部电极802及底部电极810为适于载运电流的导电层。固定层808为铁磁性层，其已退火以例如通过AF层来卡住，以使固定层808内的磁场816的方向固定。自由层804为一可通过写入电流编程的铁磁性层。MTJ隧道势垒或势垒层806可由氧化物势垒层(即，MgO、Al2O3等)或其它抗磁性材料形成。可使用所述写入电流改变自由层804内的磁场814的方向。MTJ堆叠800还可包括合成固定层结构、合成自由层(SyF)结构、双自旋过滤(DSF)结构或其任何组合。
自由层804中的磁场相对于固定层808的固定磁场的方向指示存储于特定MTJ单元800的自由层804处的数据位是“1”的位值还是“0”的位值。可使用写入电流812改变自由层804中的磁场的磁方向(大体指示于814处)。如图所示，所述写入电流表示一从顶部电极802流动穿过自由层804、跨越磁性隧道结势垒806、穿过固定层808且穿过底部电极810的写入0电流。
图9为沿着图7中的线9-9截取的图7的MTJ堆叠的横截面图900。所述MTJ堆叠包括第一侧壁702、第三侧壁706及底壁710。在此实例中，第一侧壁702中的自由层所载运的第一磁场的方向(如712处所指示)沿着第一侧壁702垂直地延伸且在对应于箭头712的方向上延伸。第三侧壁706的自由层所载运的第三磁场的方向(如716处所指示)沿着第三侧壁706垂直地延伸且在对应于箭头716的方向上延伸。
所述MTJ堆叠包括第一磁畴势垒(壁)934及第二磁畴势垒936。在一特定实例中，第二磁畴势垒936可对应于在侧壁702与底壁710之间的结构性界面。第二磁畴势垒936将第一侧壁702的自由层的第一磁畴712与底壁710处的第五磁畴720隔离。所述MTJ堆叠还包括第三磁畴势垒938及第四磁畴势垒940。第四磁畴势垒940可对应于在底壁710与侧壁706之间的结构性界面。第四磁畴势垒940将侧壁706的自由层的磁场716与关联于底壁710的自由层的磁场720隔离。
在图9中所说明的实施例中，所述MTJ堆叠可适于存储至少三个数据位。第一数据位可用第一侧壁702的自由层所载运的第一磁场712来表示。第二数据位可用底壁710的自由层所载运的第五磁场720来表示。第三数据位可用第三侧壁706的自由层所载运的第三磁场716来表示。举例来说，可施加写入电流722、726及730以选择性地更改选定侧壁的磁场的定向，而不更改与另一侧壁相关联的磁场或底壁710的磁场的定向。
图10为沿着图7中的线10-10截取的图7的MTJ堆叠的横截面图1000。所述MTJ堆叠说明所述MTJ堆叠的侧壁704及708。在此特定实例中，所述MTJ堆叠包括磁畴势垒1004及1006。磁畴势垒(或壁)1006将侧壁708的自由层所载运的磁畴718与底壁710的自由层所载运的磁畴720隔离。另外，所述MTJ堆叠包括磁畴势垒1008及1010。磁畴势垒1010可对应于在侧壁704与底壁710之间的结构性界面。磁畴势垒1010可将侧壁704的自由层所载运的磁场714与底壁710的自由层所载运的磁场720隔离。
在一特定说明性实施例中，图7中所说明的磁畴势垒732、734、736及738、图9中所说明的磁畴势垒936及940及图10中所说明的磁畴势垒1006及1010使所述MTJ堆叠能够存储多个数字值。确切地说，图7中所说明的MTJ堆叠可适于存储多达五个数字值，所述数字值可用图7、图9及图10中所说明的磁场712、714、716、718及720来表示。磁场712、714、716、718及720所表示的数字值可表示多达三十二个逻辑状态。
图11为具有多个垂直磁畴的磁性隧道结(MTJ)堆叠1100的俯视图，其中所述MTJ堆叠是在位一状态下被写入，其中MTJ堆叠1100处所存储的位中的每一者具有逻辑高或“1”值。MTJ堆叠1100包括侧壁1102、1104、1106、1108及底壁1110。侧壁1102、1104、1106及1108及底壁1110中的每一者包括固定层、隧道势垒及自由层。侧壁1102、1104、1106及1108及底壁1110中的每一者载运一独特磁畴。第一侧壁1102包括一载运垂直第一磁畴1112的自由层。第二侧壁1104包括一载运垂直第二磁畴1114的自由层。第三侧壁1106包括一载运垂直第三磁畴1116的自由层。第四侧壁1108包括一载运垂直第四磁畴1118的自由层。底壁1110包括一载运水平第五磁畴1120的自由层。MTJ堆叠1100还可包括合成固定层结构、合成自由层(SyF)结构、双自旋过滤(DSF)结构或其任何组合。
第一侧壁1102的第一磁畴1112通过第一磁畴势垒1132而与第二侧壁1104的第二磁畴1114分离。类似地，第二侧壁1104的第二磁畴1114通过第二磁畴势垒1134而与第三侧壁1106的第三磁畴1116分离。第三侧壁1106的第三磁畴1116通过第三磁畴势垒1136而与第四侧壁1108的第四磁畴1118分离。第四侧壁1108的第四磁畴1118通过第四磁畴势垒1138而与第一侧壁1102的第一磁畴1112分离。
可使用写入电流1122更改与第一侧壁1102的自由层处的第一磁畴1112相关联的磁场的定向的方向。类似地，可使用写入电流1124更改与第二侧壁1104中的第二磁畴1114相关联的磁场的定向的方向。可使用写入电流1126更改与由第三侧壁1106中的自由层载运的第三磁畴1116相关联的磁场的定向的方向。可使用写入电流1128更改与第四侧壁1108中的第四磁畴1118相关联的磁场的定向的方向。可使用写入电流1130更改与底壁1110中的第五磁畴1120相关联的磁场的方向。
一般来说，由自由层载运的第一磁畴1112的磁场相对于侧壁1102、1104、1106及1108中的每一者的固定层中的固定磁场的定向的方向的相对方向确定由所述特定侧壁存储的位值。在所展示的实例中，固定层磁方向及自由层磁方向为反向平行的关系。写入电流1122、1124、1126及1128中的每一者可表示写入“1”电流，其可用以选择性地定向垂直磁畴1112、1114、1116、1118的磁场的方向，以分别表示侧壁1102、1104、1106及1108中的每一者处的“1”的值。另外，写入电流1130可表示写入“1”电流，其可用以选择性地定向底壁1110处的水平第五磁畴1120的磁场。
图12为磁性隧道结(MTJ)结构的层的特定说明性实施例的图，其说明写入一电流流向。MTJ堆叠1200包括顶部电极1202、自由层1204、磁性隧道结隧道势垒1206、固定层1208及底部电极1210。反铁磁性(AF)层(未图示)可位于固定层1208与底部电极1210之间。一般来说，顶部电极1202及底部电极1210为适于载运电流的导电层。固定层1208为铁磁性层，其已退火，例如将通过反铁磁性层来卡住，以使固定层1208内的磁场1216的方向固定。自由层1204还为一可通过写入电流编程的铁磁性层。MTJ隧道势垒或势垒层1206可由氧化物势垒层(即，MgO、Al2O3等)或其它抗磁性材料形成。可使用写入电流1212改变自由层1204内的磁场1214的方向。
自由层1204所载运的磁场1214相对于固定层1208的固定磁场1216的方向指示存储于特定MTJ堆叠1200中的数据位是“1”的位值还是“0”的位值。在此实例中，自由层1204内的磁场1214定向于一与固定层1208内的磁场1216的方向相反的方向上，此表示“1”的数据值。可使用写入电流1212改变自由层1204中的磁场1214的方向。如图所示，所述写入电流表示从底部电极1210流动穿过固定层1208、跨越磁性隧道结势垒1206、穿过自由层1204且穿过顶部电极1202的写入“1”电流。
图13为沿着图11中的线13-13截取的图11的MTJ堆叠1100的横截面图1300。MTJ堆叠1100包括侧壁1102及1106及底壁1110。在此实例中，第一侧壁1102中的自由层所载运的磁场的方向(如1112处所指示)如图13中所说明的箭头1112所指示地延伸。在图13的特定横截面图中，磁场1112沿着页面且在朝着底壁1110的方向上延伸。第三侧壁1106的自由层所载运的磁场1116沿着页面且在朝着底壁1110的方向上延伸。
MTJ堆叠1100包括第一磁畴势垒1334及第二磁畴势垒1336。在一特定实例中，第二磁畴势垒1336可对应于在第一侧壁1102与底壁1110之间的结构性界面。第二磁畴势垒1336将第一侧壁1102的自由层的第一磁畴1112与底壁1110的第五磁畴1120隔离。MTJ堆叠1100还包括磁畴势垒1338及磁畴势垒1340。磁畴势垒1340可对应于在底壁1110与第三侧壁1106之间的结构性界面。磁畴势垒1340将侧壁1106的自由层的磁场1116与关联于底壁1110的自由层的磁场1120隔离。
在图13中所说明的实施例中，MTJ堆叠1100可经配置以存储至少三个数字值。第一数字值(例如一数据位)可用侧壁1102的自由层所载运的磁场1112来表示。第二数字值可用底壁1110的自由层所载运的磁场1120来表示。第三数字值可用侧壁1106的自由层所载运的磁场1116来表示。在一特定实例中，可分别经由写入电流1122、1126及1130将一具有“1”值或逻辑高值的数据位写入到垂直侧壁1102及1106的磁畴及水平底壁1110的磁畴。可施加写入电流1122、1126及1130以选择性地更改选定侧壁(例如，第一侧壁1102)的磁场(例如，磁场1112)的定向，而不更改与另一侧壁(例如，侧壁1106)相关联的磁场(例如，磁场1116)的定向且不更改底壁1110的磁场1120的定向。类似地，可独立更改磁场1120及1116的定向。
图14为沿着图11中的线14-14截取的图11的MTJ堆叠1100的横截面图。MTJ堆叠1100包括侧壁1108及1104。在此特定实例中，MTJ堆叠1100包括磁畴势垒1404及1406。磁畴势垒(或壁)1406将侧壁1108的自由层所载运的磁畴1118与底壁1110的自由层所载运的磁畴1120隔离。另外，MTJ堆叠1100包括磁畴势垒1408及1410。磁畴势垒1410可对应于在侧壁1104与底壁1110之间的结构性界面。磁畴势垒1410将侧壁1104的自由层所载运的磁场1114与底壁1110的自由层所载运的磁场1120隔离。写入电流1128、1130及1124可分别用以更改磁场1118、1120及1114的定向。在一特定实施例中，可独立施加写入电流1128、1130及1124以选择性地更改与选定侧壁相关联的磁场(例如，侧壁1108的磁场1118)的磁定向，而不更改与侧壁1104或底壁1110的磁场(即，分别为磁场1114及1120)相关联的磁定向。
图15为包括具有多个垂直磁畴的磁性隧道结(MTJ)单元的存储器装置的第四说明性实施例的俯视图。存储器装置1500包括衬底1502，其具有一具有多个垂直磁畴的磁性隧道结(MTJ)单元1504。已将在掩模区域1550之下的侧壁材料移除以移除MTJ单元1504的第一侧壁1506。MTJ单元1504包括布置成大体上U形形状的第二侧壁1508、第三侧壁1510及第四侧壁1512。装置1500还包括电端子(例如，第一端子1528、第二端子1532及第三端子1552)以存取MTJ单元1504。第四端子1522耦合到MTJ单元1504的电极1527。端子1528、1532、1552及1522分别耦合到线1560、1562、1564及1566。
侧壁1508、1510及1512中的每一者包括固定层、隧道势垒及自由层。可包括例如反铁磁性(AF)层的额外层。通常将所述固定层退火，(例如)以通过AF层来卡住，以固定所述固定层所载运的磁畴的方向。所述隧道势垒可为氧化物势垒层(即，MgO、Al2O3等)或其它抗磁性层，其适于在所述固定层与所述自由层之间提供隧道结或势垒。所述自由层是由载运可编程(可写入)磁畴的铁磁性材料形成，所述磁畴可更改以存储数据值(即，“1”或“0”数据值)。侧壁1508载运经由端子1552可存取的垂直磁畴1554。侧壁1510载运经由端子1528可存取的垂直磁畴1518。侧壁1512载运经由端子1532可存取的垂直磁畴1520。场方向符号(.)及(*)指示磁畴中的磁场的可能方向(分别为离开页面及进入页面)。端子1522耦合到电极1527，所述电极1527包括接近于侧壁1508、1510及1512中的每一者而延伸的中心组件1526(于图16中描绘)。
图16为沿着图15中的线16-16截取的图15的存储器装置的横截面图。横截面图1600展示包括磁性隧道结(MTJ)单元1504的衬底1502。在此视图中，横截面是穿过MTJ单元1504沿着长度方向截取。电极1527包括中心组件1526，所述中心组件1526接近于侧壁1510及1512中的每一者且沿着侧壁1510及1512及底壁1672中的每一者与底部电极1670近似相等地分隔。MTJ单元1504包括磁性隧道结(MTJ)堆叠1680及顶盖层1682、1684及1686。MTJ堆叠1680包括侧壁1510及1512，所述侧壁适于载运表示所存储的数字值的独特垂直磁畴。MTJ堆叠1680位于具有深度(d)的沟槽中。
底部电极1670沿着MTJ单元1504的底壁1672延伸且还沿着侧壁1510及1512延伸。MTJ堆叠1680载运分别沿着侧壁1510、1512及1508的垂直高度(a)的多个独特垂直磁畴1518、1520及1554。在一特定实施例中，MTJ单元1504包括小于侧壁高度(a)的横向尺寸(b)及(c)，侧壁高度(a)近似等于沟槽深度(d)。
一般来说，当侧壁1508、1510或1512的高度(a)大于侧壁的宽度(b)或(c)时，侧壁内的磁场对准于一沿着高度(a)垂直定向的纵向侧壁方向。在一特定实施例中，通过移除第一侧壁1506，MTJ装置1500，其中垂直侧壁中的磁场垂直地定向。
接近于底壁1672的MTJ堆叠1680载运另一独特磁畴1674，所述磁畴在一纵向方向上延伸(即，沿着图15中的方向(c)且垂直于图16中的页面)。因为底壁1672的长度(c)大于底壁1672的宽度(b)，所以磁畴1674定向于长度(c)的方向上。
图17为包括具有多个垂直磁畴的磁性隧道结(MTJ)单元的存储器装置的第五说明性实施例的俯视图。存储器装置1700包括衬底1702，其具有一具有多个垂直磁畴的磁性隧道结(MTJ)单元1704。已将在掩模区域1750之下的侧壁材料移除以移除所述MTJ单元的第一侧壁1706。MTJ单元1704包括布置成大体上U形形状的第二侧壁1708、第三侧壁1710及第四侧壁1712。装置1700还包括电端子(例如，第一端子1728、第二端子1732及第三端子1752)以存取MTJ单元1704。装置1700还包括第四端子1722以耦合到MTJ单元1704的电极1727。端子1728、1732及1752分别耦合到底部线1760、1762及1764，且端子1722耦合到顶部线1766。
侧壁1708、1710及1712中的每一者包括固定层、隧道势垒及自由层。通常将所述固定层退火以通过反铁磁性薄膜层(未图示)来卡住以固定所述固定层所载运的磁畴的方向。所述隧道势垒可为氧化物势垒层(即，MgO、Al2O3等)或其它抗磁性层，其适于在所述固定层与所述自由层之间提供隧道结或势垒。所述自由层是由一载运可编程(可写入)磁畴的铁磁性材料形成，所述磁畴可更改以存储一数据值(即，“1”或“0”数据值)。侧壁1708载运一经由端子1752可存取的垂直磁畴1754。侧壁1710载运一经由端子1728可存取的垂直磁畴1718。侧壁1712载运一经由端子1732可存取的垂直磁畴1720。场方向符号(.)及(*)指示磁畴中的磁场的可能方向(分别为离开页面及进入页面)。端子1722耦合到电极1727，所述电极包括一接近于侧壁1708、1710及1712中的每一者而延伸的中心组件1726(于图18中描绘)。
图18为沿着图17中的线18-18截取的图17的存储器装置的横截面图。横截面图1800展示包括磁性隧道结(MTJ)单元1704的衬底1702。在此视图中，横截面是穿过MTJ单元1704沿着长度方向截取。电极1727包括中心组件1726，其接近于侧壁1710及1712中的每一者且沿着侧壁1710及1712及底壁1872中的每一者与一底部电极1870近似相等地分隔。MTJ单元1704包括磁性隧道结(MTJ)堆叠1880及顶盖层1882、1884及1886。MTJ堆叠1880包括适于载运表示所存储的数字值的独特垂直磁畴的侧壁1710及1712。MTJ堆叠1880位于一具有深度(d)的沟槽中。
底部电极1870沿着MTJ单元1704的底壁1872延伸且还沿着侧壁1710及1712延伸。MTJ堆叠1880载运分别沿着侧壁1710、1712及1708的垂直高度(a)的多个独特垂直磁畴1718、1720及1754。在一特定实施例中，MTJ单元1704包括小于侧壁高度(a)的横向尺寸(b)及(c)，侧壁高度(a)近似等于沟槽深度(d)。
一般来说，当侧壁1708、1710或1712的高度(a)大于侧壁的宽度(b)或(c)时，侧壁内的磁场沿着高度(a)垂直地定向。在一特定实施例中，通过移除第一侧壁1706，MTJ装置1700，其中垂直侧壁中的磁场垂直地定向。
接近于底壁1872的MTJ堆叠1880载运另一独特磁畴1874，所述磁畴在纵向方向上延伸(即，沿着图17中的方向(c)且垂直于图18中的页面)。因为底壁1872的长度(c)大于底壁1872的宽度(b)，所以磁畴1874定向于长度(c)的方向上。
图19为包括具有多个垂直磁畴的磁性隧道结(MTJ)单元的存储器装置的第六说明性实施例的俯视图。存储器装置1900包括一衬底1902，其具有一具有多个垂直磁畴及一水平磁畴的磁性隧道结(MTJ)单元1904。已将在掩模区域1950之下的侧壁材料移除以移除所述MTJ单元的第一侧壁1906。MTJ单元1904包括布置成一大体上U形形状的第二侧壁1908、第三侧壁1910及第四侧壁1912。装置1900还包括电端子(例如，第一端子1928、第二端子1932、第三端子1952及第四端子2090(于图20中描绘))以存取MTJ单元1904。装置1900还包括第五端子1922以耦合到MTJ单元1904的电极1927。端子1928、1932、1952及1922分别耦合到顶部线1960、1962、1964及1966，且端子2090耦合到底部线2092。
侧壁1908、1910及1912中的每一者包括固定层、隧道势垒及自由层。通常将所述固定层退火以(例如)通过一反铁磁性薄膜层来卡住，以固定所述固定层所载运的磁畴的方向。所述隧道势垒可为氧化物势垒层(即，MgO、Al2O3等)或其它抗磁性层，其适于在所述固定层与所述自由层之间提供隧道结或势垒。所述自由层是由一载运可编程(可写入)磁畴的铁磁性材料形成，所述磁畴可更改以存储一数据值(即，“1”或“0”数据值)。侧壁1908载运一经由端子1952可存取的垂直磁畴1954。侧壁1910载运一经由端子1928可存取的垂直磁畴1918。侧壁1912载运一经由端子1932可存取的垂直磁畴1920。场方向符号(.)及(*)指示磁畴中的磁场的可能方向(分别为离开页面及进入页面)。端子1922耦合到电极1927，所述电极包括一接近于侧壁1908、1910及1912中的每一者而延伸的中心组件1926(于图20中描绘)。
图20为沿着图19中的线20-20截取的图19的存储器装置的横截面图。横截面图2000展示包括磁性隧道结(MTJ)单元1904的衬底1902。在此视图中，横截面是穿过MTJ单元1904沿着长度方向截取。电极1927包括中心组件1926，其接近于侧壁1910及1912中的每一者且沿着侧壁1910及1912及底壁2072中的每一者与一底部电极2070近似相等地分隔。MTJ单元1904包括磁性隧道结(MTJ)堆叠2080及顶盖层2082、2084及2086。MTJ堆叠2080包括侧壁1910及1912，所述侧壁适于载运表示所存储的数字值的独特垂直磁畴。MTJ堆叠2080位于一具有深度(d)的沟槽中。
底部电极2070沿着MTJ单元1904的底壁2072延伸且还沿着侧壁1910及1912延伸。MTJ堆叠2080载运分别沿着侧壁1910、1912及1908的垂直高度(a)的多个独特垂直磁畴1918、1920及1954。在一特定实施例中，MTJ单元1904包括小于侧壁高度(a)的横向尺寸(b)及(c)，侧壁高度(a)近似等于沟槽深度(d)。
一般来说，当侧壁1908、1910或1912的高度(a)大于侧壁的宽度(b)或(c)时，侧壁内的磁场沿着高度(a)垂直地定向。在一特定实施例中，由于第一侧壁1906被移除，MTJ装置1900的垂直侧壁中的磁场垂直地定向。
接近于底壁2072的MTJ堆叠2080载运另一独特磁畴2074，所述磁畴在一纵向方向上延伸(即，沿着图19中的方向(c)且垂直于图20中的页面)。因为底壁2072的长度(c)大于底壁2072的宽度(b)，所以磁畴2074定向于长度(c)的方向上。
可独立存取MTJ装置1904的每一磁畴。举例来说，垂直磁畴1918、1920及1954中的每一者分别可经由对应端子1928、1932及1952来存取。水平磁畴2074还可经由底部端子2090来存取。因此，可独立地从磁畴1918、1920、1954及2074中的每一者读取数据值或将数据值写入到磁畴1918、1920、1954及2074中的每一者。
图21为包括具有多个垂直磁畴的磁性隧道结(MTJ)单元的存储器装置的第七说明性实施例的俯视图。存储器装置2100包括衬底2102，其具有一具有多个垂直磁畴及一水平磁畴的磁性隧道结(MTJ)单元2104。已将在掩模区域2150之下的材料移除以移除MTJ单元2104的第一侧壁2106。MTJ单元2104包括布置成大体上U形形状的第二侧壁2108、第三侧壁2110及第四侧壁2112。装置2100包括第一端子2290(于图22中描绘)以存取MTJ单元2104。装置2100还包括第二端子2122以耦合到MTJ单元2104的电极2127。端子2122耦合到顶部线2166，且端子2290耦合到底部线2292。
侧壁2108、2110及2112中的每一者包括固定层、隧道势垒及自由层。通常将所述固定层退火以固定所述固定层所载运的磁畴的方向。所述隧道势垒可为氧化物势垒层(即，MgO、Al2O3等)或其它抗磁性层，其适于在所述固定层与所述自由层之间提供隧道结或势垒。所述自由层是由载运可编程(可写入)磁畴的铁磁性材料形成，所述磁畴可被更改以存储一数据值(即，“1”或“0”数据值)。侧壁2108、2110及2112分别载运垂直磁畴2154、2118及2120。场方向符号(.)及(*)指示磁畴中的磁场的可能方向(分别为离开页面及进入页面)。端子2122耦合到电极2127，所述电极包括一接近于侧壁2108、2110及2112中的每一者而延伸的中心组件2126(于图22中描绘)。
图22为沿着图21中的线22-22截取的图21的存储器装置的横截面图。横截面图2200展示包括磁性隧道结(MTJ)单元2104的衬底2102。在此视图中，横截面是穿过MTJ单元2104沿着长度方向截取。电极2127包括中心组件2126，其接近于侧壁2110及2112中的每一者且沿着侧壁2110及2112及底壁2272中的每一者与底部电极2270近似相等地分隔。MTJ单元2104包括磁性隧道结(MTJ)堆叠2280及顶盖层2282、2284及2286。MTJ堆叠2280位于一具有深度(d)的沟槽中。
底部电极2270沿着MTJ单元2104的底壁2272延伸且还沿着侧壁2110及2112延伸。MTJ堆叠2280载运分别沿着侧壁2110、2112及2108的垂直高度(a)的多个独特垂直磁畴2118、2120及2154。在一特定实施例中，MTJ单元2104包括小于侧壁高度(a)的横向尺寸(b)及(c)，侧壁高度(a)近似等于沟槽深度(d)。
一般来说，当侧壁2108、2110或2112的高度(a)大于侧壁的宽度(b)或(c)时，侧壁内的磁场已沿着高度(a)垂直地定向。在一特定实施例中，由于第一侧壁2106被移除，MTJ装置2100的垂直侧壁中的磁场垂直地定向。
接近于底壁2272的MTJ堆叠2280载运另一独特磁畴2274，所述磁畴在纵向方向上延伸(即，沿着图21中的方向(c)且垂直于图22中的页面)。因为底壁2272的长度(c)大于底壁2272的宽度(b)，所以磁畴2274定向于长度(c)的方向上。
图23为具有多个垂直磁畴的磁性隧道结(MTJ)堆叠的第二说明性实施例的俯视图，其中MTJ单元是在位零状态下被写入。在此实例中，说明处于位零状态下的MTJ堆叠2300，其中所述位中的每一者表示零值。MTJ堆叠2300包括第一侧壁2302、第二侧壁2306、第三侧壁2308及底壁2558(于图25中描绘)。已将与第三侧壁2308相对的侧壁移除以形成一U形结构。除了一个或一个以上额外层以外，侧壁2302、2306及2308及底壁2558中的每一者可包括固定层、隧道势垒、自由层及反铁磁性薄膜(AF)层。侧壁2302、2306及2308中的每一者的自由层载运独特垂直磁畴，且底壁2558的自由层载运一经配置以表示一数据值(例如，“1”或“0”值)的独特磁畴。第一侧壁2302包括一载运垂直第一磁畴2312的自由层。第二侧壁2306包括一载运垂直第二磁畴2316的自由层。第三侧壁2308包括一载运垂直第三磁畴2318的自由层。底壁2558包括一载运水平第四磁畴2320的自由层。
第一侧壁2302的第一磁畴2312通过第一磁畴势垒2338而与第三侧壁2308的第三磁畴2318分离。第二侧壁2306的第二磁畴2316也通过第二磁畴势垒2326而与第三侧壁2308的第三磁畴2318分离。一般来说，磁畴势垒2336及2338表示畴壁，其为分开例如磁畴2312、2316及2318的磁畴的界面。所述磁畴势垒2336及2338表示不同磁矩之间的转变。在一特定实施例中，磁畴势垒2336及2338可表示在磁场经受0或180度的角位移的情况下的磁矩的变化。
可使用第一写入电流2322更改与第一侧壁2302中的第一磁畴2312相关联的磁场的方向(即，自由层内的磁场的方向)。可使用第二写入电流2326更改与由第二侧壁2306中的自由层载运的第二磁畴2316相关联的磁场的方向。可使用第三写入电流2328更改与由第三侧壁2308的自由层载运的第三磁畴2318相关联的磁场的方向。可使用第四写入电流2330更改与由底壁2558的自由层载运的第四磁畴2320相关联的磁场的方向。
一般来说，由自由层载运的磁场相对于侧壁2302、2306、2308及底壁2558(于图25中描绘)中的每一者的固定层中的固定磁场的相对方向确定由所述特定侧壁存储的位值。在所展示的实例中，所述固定层及自由层磁方向是平行的(如图24中的磁场2414及2416所说明)。因此，写入电流2322、2326、2328及2330可表示写入“0”电流，从而使MTJ堆叠2300处于复位或“0”状态下。
图24为磁性隧道结(MTJ)堆叠2400的层的第二说明性实施例的图，其说明写入零电流流向。MTJ结构2400包括顶部电极2402、自由层2404、磁性隧道结隧道势垒2406、固定层2408及底部电极2410。MTJ堆叠2400还可包括在固定层2408与底部电极2410之间的反铁磁性(AF)层(未图示)。一般来说，顶部电极2402及底部电极2410为适于载运电流的导电层。固定层2408为铁磁性层，其已退火以(例如)通过反铁磁性(AF)层来卡住，以固定所述固定层2408内的磁场2416的方向。自由层2404为可经由写入电流编程的铁磁性层。MTJ隧道势垒或势垒层2406可由氧化物势垒层(即，MgO、Al2O3等)或其它抗磁性材料形成。可使用写入电流改变自由层2404内的磁场2414的方向。在一特定实施例中，MTJ堆叠2400还可包括合成固定层结构、合成自由层(SyF)结构、双自旋过滤(DSF)结构或其任何组合。
自由层2404中的磁场相对于固定层2408的固定磁场的方向指示了存储于特定MTJ结构2400的自由层2404处的数据位是“1”的位值还是“0”的位值。可使用写入电流2412改变自由层2404中的磁场的磁方向(大体指示于2414处)。如图所示，所述写入电流表示从顶部电极2402流动穿过自由层2404、跨越磁性隧道结势垒2406、穿过固定层2408且穿过底部电极2410的写入0电流。
图25为沿着图23中的线25-25截取的图23的MTJ堆叠的横截面图2500。所述MTJ堆叠包括第一侧壁2302、第二侧壁2306及底壁2558。在此实例中，第一侧壁2302中的自由层所载运的第一磁场的方向(如2312处所指示)沿着第一侧壁2302垂直地延伸且在对应于箭头2312的方向上延伸。第二侧壁2306的自由层所载运的第二磁场的方向(如2316处所指示)沿着第二侧壁2306垂直地延伸且在对应于箭头2316的方向上延伸。
所述MTJ堆叠包括第一磁畴势垒(壁)2554及第二磁畴势垒2550。在一特定实例中，第二磁畴势垒2550可对应于在侧壁2302与底壁2558之间的结构性界面。第二磁畴势垒2550将第一侧壁2302的自由层的第一磁畴2312与底壁2558处的第四磁畴2320隔离。所述MTJ堆叠还包括第三磁畴势垒2556及第四磁畴势垒2552。第四磁畴势垒2552可对应于在底壁2558与侧壁2306之间的结构性界面。第四磁畴势垒2552将侧壁2306的自由层的磁场2316与关联于底壁2558的自由层的磁场2320隔离。
在图25中所说明的实施例中，所述MTJ堆叠可适于存储至少三个数据位。第一数据位可用第一侧壁2302的自由层所载运的第一磁场2312来表示。第二数据位可用底壁2558的自由层所载运的第四磁场2320来表示。第三数据位可用第二侧壁2306的自由层所载运的第二磁场2316来表示。举例来说，可施加写入电流2322、2326及2330以选择性地更改选定侧壁的磁场的定向，而不更改与另一侧壁相关联的磁场或底壁2558的磁场的定向。
图26为沿着图23中的线26-26截取的图23的MTJ堆叠的横截面图2600。在此特定实例中，所述MTJ堆叠包括磁畴势垒2660及2662。磁畴势垒(或壁)2662将侧壁2308的自由层所载运的磁畴2318与底壁2558的自由层所载运的磁畴2320隔离。
在一特定说明性实施例中，图23中所说明的磁畴势垒2336及2338、图25中所说明的磁畴势垒2550及2552及图26中所说明的磁畴势垒2662允许所述MTJ堆叠存储多个数字值。确切地说，图23中所说明的MTJ堆叠可适于存储多达四个数字值，所述数字值可用图23、图25及图26中所说明的磁场2312、2316、2318及2320来表示。所述四个数字值可表示多达十六个逻辑状态。
图27为具有多个垂直磁畴的磁性隧道结(MTJ)堆叠的第二说明性实施例的俯视图，其中MTJ单元是在位一状态下被写入。在此实例中，说明处于位一状态下的MTJ堆叠2700，其中所述位中的每一者表示逻辑一值。MTJ堆叠2700包括第一侧壁2702、第二侧壁2706、第三侧壁2708及底壁2958(于图29中描绘)。已将与第三侧壁2708相对的侧壁移除以形成U形结构。侧壁2702、2706及2708及底壁2958中的每一者包括固定层、隧道势垒及自由层。侧壁2702、2706及2708中的每一者的自由层载运独特垂直磁畴，且底壁2958的自由层载运一经配置以表示一数据值(例如，“1”或“0”值)的独特磁畴。第一侧壁2702包括一载运垂直第一磁畴2712的自由层。第二侧壁2706包括一载运垂直第二磁畴2716的自由层。第三侧壁2708包括一载运垂直第三磁畴2718的自由层。底壁2958包括一载运水平第四磁畴2720的自由层。
第一侧壁2702的第一磁畴2712通过第一磁畴势垒2738而与第三侧壁2708的第三磁畴2718分离。第二侧壁2706的第二磁畴2716也通过第二磁畴势垒2736而与第三侧壁2708的第三磁畴2718分离。一般来说，磁畴势垒2736及2738表示畴壁，其为分开例如磁畴2712、2716及2718的磁畴的界面。所述磁畴势垒2736及2738表示不同磁矩之间的转变。在一特定实施例中，磁畴势垒2736及2738可表示在磁场经受0或180度的角位移的情况下的磁矩的变化。
可使用第一写入电流2722更改与第一侧壁2702中的第一磁畴2712相关联的磁场的方向(即，自由层内的磁场的方向)。可使用第二写入电流2726更改与由第二侧壁2706中的自由层载运的第二磁畴2716相关联的磁场的方向。可使用第三写入电流2728更改与由第三侧壁2708的自由层载运的第三磁畴2718相关联的磁场的方向。可使用第四写入电流2730更改与由底壁2958的自由层载运的第四磁畴2720相关联的磁场的方向。
一般来说，由自由层载运的磁场相对于侧壁2702、2706及2708中的每一者的固定层中的固定磁场的相对方向确定由所述特定侧壁存储的位值。在所展示的实例中，固定层及自由层磁方向是反向平行的(如图28中的磁场2814及2816所说明)。因此，写入电流2722、2726、2728及2730可表示写入“1”电流，从而使MTJ堆叠2700处于“1”状态下。
图28为磁性隧道结(MTJ)堆叠2800的层的第二说明性实施例的图，其说明写入一电流流向。MTJ结构2800包括顶部电极2802、自由层2804、磁性隧道结隧道势垒2806、固定层2808及底部电极2810。MTJ堆叠2800还可包括一反铁磁性(AF)层(未图示)。一般来说，顶部电极2802及底部电极28l0为适于载运一电流的导电层。固定层2808为一铁磁性层，其已退火，(例如)通过反铁磁性层来卡住，以固定所述固定层2808内的磁场2816的方向。自由层2804为可通过写入电流编程的铁磁性层。MTJ隧道势垒或势垒层2806可由氧化物势垒层(即，MgO、Al2O3等)或其它抗磁性材料形成。可使用写入电流改变自由层2804内的磁场2814的方向。
自由层2804中的磁场相对于固定层2808的固定磁场的方向指示存储于特定MTJ单元2800的自由层2804处的数据位是“1”的位值还是“0”的位值。可使用写入电流2812改变自由层2804中的磁场的磁方向(大体指示于2814处)。如图所示，所述写入电流表示一从底部电极2810流动穿过自由固定层2808、跨越磁性隧道结势垒2806、穿过自由层2804且穿过顶部电极2802的写入“1”电流。
图29为沿着图27中的线29-29截取的图27的MTJ堆叠的横截面图2900。所述MTJ堆叠包括第一侧壁2702、第二侧壁2706及底壁2958。在此实例中，第一侧壁2702中的自由层所载运的第一磁场的方向(如2712处所指示)沿着第一侧壁2702垂直地延伸且在对应于箭头2712的方向上延伸。第二侧壁2706的自由层所载运的第二磁场的方向(如2716处所指示)沿着第二侧壁2706垂直地延伸且在对应于箭头2716的方向上延伸。
所述MTJ堆叠包括第一磁畴势垒(壁)2954及第二磁畴势垒2950。在一特定实例中，第二磁畴势垒2950可对应于在侧壁2702与底壁2958之间的结构性界面。第二磁畴势垒2950将第一侧壁2702的自由层的第一磁畴2712与底壁2958处的第四磁畴2720隔离。所述MTJ堆叠还包括第三磁畴势垒2956及第四磁畴势垒2952。第四磁畴势垒2952可对应于在底壁2958与侧壁2706之间的结构性界面。第四磁畴势垒2952将侧壁2706的自由层的磁场2716与关联于底壁2958的自由层的磁场2720隔离。
在图29中所说明的实施例中，所述MTJ堆叠可适于存储至少三个数据位，所述数据位可表示多达八个逻辑状态。第一数据位可用第一侧壁2702的自由层所载运的第一磁场2712来表示。第二数据位可用底壁2958的自由层所载运的第四磁场2720来表示。第三数据位可用第二侧壁2706的自由层所载运的第二磁场2716来表示。举例来说，可施加写入电流2722、2726及2730以选择性地更改选定侧壁的磁场的定向，而不更改与另一侧壁相关联的磁场或底壁2958的磁场的定向。
图30为沿着图27中的线30-30截取的图27的MTJ堆叠的横截面图3000。在此特定实例中，所述MTJ堆叠包括磁畴势垒3060及3062。磁畴势垒(或壁)3062将侧壁2708的自由层所载运的磁畴2718与底壁2958的自由层所载运的磁畴2720隔离。
在一特定说明性实施例中，图27中所说明的磁畴势垒2736及2738、图29中所说明的磁畴势垒2950及2952及图30中所说明的磁畴势垒3062允许所述MTJ堆叠存储多个数字值。确切地说，图27中所说明的MTJ堆叠可适于存储多达四个数字值，所述数字值可用图27、图29及图30中所说明的磁场2712、2716、2718及2720来表示。所述四个数字值可表示多达十六个逻辑状态。
图31为展示耦合到双向开关以从MTJ单元读取数据及将数据写入到MTJ单元的MTJ单元的特定说明性实施例的横截面图的图。MTJ单元3100可用于一包括位线(例如位线3108)及字线(例如字线3110)的存储器阵列中。MTJ单元3100包括中心电极3102、磁性隧道结堆叠3104及底部电极3106。MTJ堆叠3104包括固定层、磁性隧道势垒及载运可编程磁畴的自由层，所述可编程磁畴的定向可通过将写入电流施加到MTJ单元3100来更改。还可包括例如反铁磁性层的额外层。MTJ堆叠3104包括至少一个垂直侧壁3130或3132及一水平底壁3134。位线3108耦合到中心电极3102。字线3110耦合到开关3116的控制端子，所述开关3116经由一通过线3112说明的端子结构耦合到底部电极3106，所述线3112耦合到接近于底壁3134的底部电极3106。在一特定实施例中，所述端子结构可包括通孔、触点、接合衬垫、耦合到MTJ装置3100的一个或一个以上其它导电结构或其任何组合。
在一特定实施例中，开关3116可为金属氧化物半导体场效晶体管(MOSFET)、晶体管或其它开关电路组件。在另一实施例中，开关3116可为一双向开关以允许电流流进及流出MTJ单元3100。开关3116包括耦合到线3112的第一端子、耦合到字线3110的控制端子及耦合到一可耦合到电源的源极线(SL)的第二端子。
在一特定说明性实施例中，可将一信号施加到位线3108及字线3110以启动开关3116。在启动开关3116之后，可基于一流经MTJ单元3100的电流从MTJ单元3100读取数据。举例来说，可将一固定电压施加到位线3108，且可将一电压施加到字线3110以启动开关3116。可基于一(例如)在位线3108处或在源极线3118处测量的电流来确定存储于MTJ堆叠3104的自由层处的位值。因为开关3116耦合到接近于底壁3134的底部电极3106，所以可主要通过流经底壁3134的电流来确定读取电流。在此特定例子中，MTJ单元3100可存储单个位值。MTJ单元3100可为存储器阵列内的一存储器单元，所述存储器阵列例如是磁阻式随机存取存储器(MRAM)、N路(N-way)高速缓存、非易失性存储装置、其它存储器装置或其任何组合。
图32为展示MTJ单元的第二说明性实施例的横截面图的图，所述MTJ单元耦合到双向开关以从MTJ单元读取数据及将数据写入到MTJ单元。MTJ单元3200可用于包括位线(例如位线3208)及字线(例如字线3210)的存储器阵列中。MTJ单元3200包括中心电极3202、磁性隧道结堆叠3204及底部电极3206。MTJ堆叠3204包括固定层、磁性隧道势垒及载运可编程磁畴的自由层，所述可编程磁畴的定向可通过将写入电流施加到MTJ单元3200来更改。还可包括额外层。MTJ堆叠3204包括至少两个垂直侧壁3230及3232及一水平底壁3234。位线3208耦合到中心电极3202。字线3210耦合到开关3216的控制端子，所述开关3216经由通过线3212及3214说明的两个端子结构耦合到底部电极3206，所述线耦合到接近于垂直侧壁3230及3232的底部电极3206。在一特定实施例中，每一端子结构可包括通孔、触点、接合衬垫、耦合到MTJ装置3200的一个或一个以上其它导电结构或其任何组合。
在一特定实施例中，开关3216可为金属氧化物半导体场效晶体管(MOSFET)、晶体管或其它开关电路组件。在另一实施例中，开关3216可为双向开关以允许电流流进及流出MTJ单元3200。开关3216包括耦合到线3212及3214的第一端子、耦合到字线3210的控制端子及耦合到一可耦合到电源的源极线(SL)的第二端子。
在一特定说明性实施例中，可将一信号施加到位线3208及字线3210以启动开关3216。在启动开关3216之后，可基于一流经MTJ单元3200的电流从MTJ单元3200读取数据。举例来说，可将一固定电压施加到位线3208且可将一电压施加到字线3210以启动开关3216。可基于(例如)在位线3208处或在源极线处测量的电流来确定存储于MTJ堆叠3204的自由层处的位值。因为开关3216耦合到接近于侧壁3230及3232的底部电极3206，所以可主要通过流经侧壁3230及3232的电流来确定读取电流。在此特定例子中，MTJ单元3200可存储单个位值。MTJ单元3200可为存储器阵列内的一存储器单元，所述存储器阵列例如是磁阻式随机存取存储器(MRAM)、N路高速缓存、非易失性存储装置、其它存储器装置或其任何组合。
图33为展示磁性隧道结(MTJ)单元的横截面图的图，所述磁性隧道结(MTJ)单元具有多个垂直磁畴且耦合到两个开关以从MTJ单元读取数据及将数据写入到MTJ单元。MTJ单元3300包括中心电极3302、MTJ结构3304及底部电极3306。MTJ结构3304包括固定磁性层、磁性隧道结势垒层及自由磁性层。还可包括额外层。所述自由磁性层载运一可使用写入电流改变以存储一数据值的磁场。MTJ单元3300可为存储器阵列内的一存储器单元，例如磁阻式随机存取存储器(MRAM)、N路高速缓存、非易失性存储装置、其它存储器装置或其任何组合。
位线3308可耦合到中心电极3302。字线3310可耦合到第一晶体管3314及第二晶体管3320的控制端子。第一晶体管3314包括一经由如线3312所描绘的第一端子结构耦合到底部电极3306的第一端子，及一耦合到一可耦合到第一电源的第一源极线(SL1)的第二端子3316。第二晶体管3320包括一经由如线3318所描绘的第二端子结构耦合到底部电极3306的第一端子，且包括一耦合到一可耦合到第二电源的第二源极线(SL2)的第二端子3322。
在一特定实例中，晶体管3314可通过字线3310启动以提供从位线3308穿过中心电极3302、MTJ结构3304、底部电极3306、线3312及晶体管3314到第二端子3316的电流路径3324。流经电流路径3324的电流指示存储于与侧壁3330相关联的磁畴处的“1”值或“0”值。类似地，经由线3318穿过晶体管3320提供的电流路径可用以存取经由一邻近于MTJ单元3300的侧壁3340的磁畴存储的数据。
一般来说，为了利用多个磁畴将多个数据值存储于单个MTJ单元(例如MTJ单元3300)中，可利用开关(例如开关3314及3320)来存取与垂直侧壁3330及3340及水平底壁3350相关联的独特磁畴。MTJ单元3300的一优点为可形成多个垂直磁畴以允许多个数字值存储于单个单元内，借此增加存储密度。所述多个垂直磁畴中的每一者包括一相应磁场定向(方向)，其可通过更改进入或离开MTJ单元3300的电流方向来修改。在一特定实例中，可独立改变MTJ单元3300的磁场中的每一者，而不改变其它磁畴的磁定向。
在一特定实施例中，因为源极线3316及源极线3322被分离，所以可对侧壁3330进行编程而不改变侧壁3340的磁场。可结合源极线3316及3320来利用位线3308及字线3310以分别改变侧壁3330及3340处的磁畴中的一者或两者的方向以存储独立位值。
图34为展示MTJ单元的横截面图的图，所述MTJ单元具有多个垂直磁畴且耦合到三个开关以从MTJ单元读取数据及将数据写入到MTJ单元。MTJ单元3400包括中心电极3402、MTJ结构3404及底部电极3406。MTJ结构3404包括固定磁性层、磁性隧道结势垒层及自由磁性层。所述自由磁性层载运一可使用写入电流改变以存储数据值的磁场。MTJ单元3400可为存储器阵列内的存储器单元，所述存储器单元例如是磁阻式随机存取存储器(MRAM)、N路高速缓存、非易失性存储装置、其它存储器装置或其任何组合。
位线3408可耦合到中心电极3402。字线3410可耦合到第一晶体管3414、第二晶体管3420及第三晶体管3460的控制端子。第一晶体管3414包括经由如线3412所描绘的第一端子结构耦合到底部电极3406的第一端子，及耦合到一可耦合到第一电源的第一源极线(SL1)的第二端子3416。第二晶体管3420包括经由如线3418所描绘的第二端子结构耦合到底部电极3406的第一端子，及耦合到一可耦合到第二电源的第二源极线(SL2)的第二端子3422。第三晶体管3460包括经由如线3462所描绘的第三端子结构耦合到底部电极3406的第一端子及耦合到一可耦合到第三电源的第三源极线(SL3)的第二端子3464。
在一特定实例中，晶体管3414可通过字线3410启动以提供一从位线3408穿过中心电极3402、MTJ结构3404、底部电极3406、线3412及晶体管3414到第二端子3416的电流路径3424。流经电流路径3424的电流指示存储于与侧壁3430相关联的垂直磁畴处的“1”值或“0”值。类似地，一经由线3418穿过晶体管3420提供的电流路径可用以存取经由一邻近于MTJ单元3400的侧壁3440的垂直磁畴存储的数据。同样，经由线3462穿过晶体管3460提供的电流路径可用以存取经由一邻近于底壁3450的水平磁畴存储的数据。
一般来说，为了使用多个磁畴将多个数据值存储于单个MTJ单元(例如MTJ单元3400)中，可使用开关(例如开关3414、3420及3460)来存取与垂直侧壁3430及3440及水平底壁3450相关联的独特磁畴。MTJ单元3400的一优点为可形成多个垂直磁畴以允许多个位存储于单个单元内，借此增加存储密度。所述多个垂直磁畴中的每一者包括一相应磁场定向(方向)，其可通过更改进入或离开MTJ单元3400的电流方向来修改。在一特定实例中，可独立改变MTJ单元3400的磁场中的每一者，而不改变其它磁畴的磁定向。
图35为展示磁性隧道结(MTJ)单元的第二说明性实施例的横截面图的图，所述MTJ单元具有多个垂直磁畴且耦合到三个开关以从MTJ单元读取数据及将数据写入到MTJ单元。MTJ单元3500包括中心电极3502、MTJ结构3504及底部电极3506。MTJ结构3504包括固定磁性层、磁性隧道结势垒层及自由磁性层。所述自由磁性层载运一可使用写入电流改变以存储一数据值的磁场。MTJ单元3500可为存储器阵列内的一存储器单元，所述存储器阵列例如是磁阻式随机存取存储器(MRAM)、N路高速缓存、非易失性存储装置、其它存储器装置或其任何组合。
位线3508可耦合到中心电极3502。字线3510可耦合到第一晶体管3514、第二晶体管3520及第三晶体管3560的控制端子。第一晶体管3514包括一经由接近于第一侧壁3530且如线3512所描绘的第一端子结构耦合到底部电极3506的第一端子。第一晶体管3514包括耦合到一可耦合到第一电源的第一源极线(SL1)的第二端子3516。第二晶体管3520包括一经由接近于第二侧壁3540且如线3518所描绘的第二端子结构耦合到底部电极3506的第一端子。第二晶体管3520包括耦合到一可耦合到第二电源的第二源极线(SL2)的第二端子3522。第三晶体管3560包括一经由接近于第三侧壁3550(位于中心电极3502之后且如虚线所指示)且如线3562所描绘的第三端子结构耦合到底部电极3506的第一端子。第三晶体管3560包括耦合到一可耦合到第三电源的第三源极线(SL3)的第二端子3564。
在一特定实例中，晶体管3514可通过字线3510启动以提供一从位线3508穿过中心电极3502、MTJ结构3504、底部电极3506、线3512及晶体管3514到第二端子3516的电流路径。流经晶体管3514的电流可指示存储于与侧壁3530相关联的垂直磁畴处的“1”值或“0”值。类似地，一经由线3518穿过晶体管3520提供的电流路径可用以存取经由一邻近于MTJ单元3500的侧壁3540的垂直磁畴存储的数据。同样，经由线3562穿过晶体管3560提供的电流路径可用以存取经由一邻近于第三侧壁3550的垂直磁畴存储的数据。
一般来说，为了使用多个磁畴将多个数据值存储于单个MTJ单元(例如MTJ单元3500)中，可使用开关(例如开关3514、3520及3560)来存取与垂直侧壁3530、3540及3550相关联的独特磁畴。MTJ单元3500的一优点为可形成多个垂直磁畴以允许多个位存储于单个单元内，借此增加存储密度。所述多个垂直磁畴中的每一者包括一相应磁场定向(方向)，其可通过更改进入或流出MTJ单元3500的电流方向来修改。在一特定实例中，可独立改变MTJ单元3500的磁场中的每一者，而不改变其它磁畴的磁定向。
图36为展示磁性隧道结(MTJ)单元的横截面图的图，所述MTJ单元具有多个垂直磁畴且耦合到四个开关以从MTJ单元读取数据及将数据写入到MTJ单元。MTJ单元3600包括中心电极3602、MTJ结构3604及底部电极3606。MTJ结构3604包括固定磁性层、磁性隧道结势垒层及自由磁性层。MTJ结构3604还可包括反铁磁性(AF)层、其它额外层或其任何组合。所述自由磁性层载运可使用写入电流改变以存储一数据值的磁场。MTJ单元3600可为存储器阵列内的一存储器单元，所述存储器阵列例如是磁阻式随机存取存储器(MRAM)、N路高速缓存、非易失性存储装置、其它存储器装置或其任何组合。
位线3608可耦合到中心电极3602。字线3610可耦合到第一晶体管3614、第二晶体管3620、第三晶体管3660及第四晶体管3692的控制端子。第一晶体管3614包括一经由接近于第一侧壁3630且如线3612所描绘的第一端子结构耦合到底部电极3606的第一端子。第一晶体管3614包括耦合到一可耦合到第一电源的第一源极线(SL1)的第二端子3616。第二晶体管3620包括一经由接近于第二侧壁3640且如线3618所描绘的第二端子结构耦合到底部电极3606的第一端子。第二晶体管3620包括耦合到一可耦合到第二电源的第二源极线(SL2)的第二端子3622。第三晶体管3660包括一经由接近于第三侧壁3650(位于中心电极3602之后且如虚线所指示)且如线3662所描绘的第三端子结构耦合到底部电极3606的第一端子。第三晶体管3660包括耦合到一可耦合到第三电源的第三源极线(SL3)的第二端子3664。第四晶体管3692包括一经由接近于底壁3690且如线3694所描绘的第四端子结构耦合到底部电极3606的第一端子。第四晶体管3692包括耦合到一可耦合到第四电源的第四源极线(SL4)的第二端子3696。
在一特定实例中，晶体管3614可通过字线3610启动以提供一从位线3608穿过中心电极3602、MTJ结构3604、底部电极3606、线3612及晶体管3614到第二端子3616的电流路径。流经晶体管3614的电流可指示存储于与侧壁3630相关联的垂直磁畴处的“1”值或“0”值。类似地，一经由线3618穿过晶体管3620提供的电流路径可用以存取经由邻近于MTJ单元3600的侧壁3640的垂直磁畴存储的数据。同样，经由线3662穿过晶体管3660提供的电流路径可用以存取经由一邻近于第三侧壁3650的垂直磁畴存储的数据。另外，经由线3694穿过晶体管3692提供的电流路径可用以存取经由邻近于底壁3690的水平磁畴存储的数据。
一般来说，为了使用多个磁畴将多个数据值存储于单个MTJ单元(例如MTJ单元3600)中，可使用开关(例如开关3614、3620、3660及3692)来存取与垂直侧壁3630、3640及3650及水平底壁3690相关联的独特磁畴。MTJ单元3600的一优点为可形成多个垂直磁畴以允许多个位存储于单个单元内，借此增加存储密度。所述多个垂直磁畴及所述水平磁畴中的每一者包括一相应磁场定向(方向)，其可通过更改进入或流出MTJ单元3600的电流方向来修改。在一特定实例中，可独立改变MTJ单元3600的磁场中的每一者，而不改变其它磁畴的磁定向。
图37为制造具有多个垂直磁畴的磁性隧道结(MTJ)装置的方法的特定说明性实施例的流程图。在一特定实施例中，可在例如图4或图5中所说明的MTJ装置的制造期间使用所述方法。一般来说，用于形成MTJ结构的沟槽的深度受到严格控制。进行MTJ薄膜沉积且控制顶部电极厚度以形成无接缝的窄转向间隙。在沿着水平维度及垂直方向的两个维度上应用磁性退火工艺以将底部磁畴及垂直磁畴初始化为具有固定磁场方向。通过控制单元的形状及单元的深度以使得深度大于宽度及长度，可控制MTJ单元内的磁场的方向。在一特定实例中，深度与宽度及长度的大纵横比可使底部MTJ磁畴及侧壁MTJ磁畴更具各向同性。在一特定实施例中，MTJ堆叠结构是通过一深沟槽界定，且可避免可能苛刻或昂贵的MTJ光刻及蚀刻工艺。所述沟槽光刻及蚀刻工艺可比MTJ光刻及蚀刻工艺更容易控制，从而使得成本较低且性能得到改善。
在3702处，在半导体衬底中形成深沟槽。在一特定实施例中，沟槽深度大于沟槽长度及宽度，因此MTJ装置将具有至少一个垂直磁畴。移动到3704，沉积一顶盖薄膜层。继续到3706，在所述深沟槽内沉积一底部电极。前进到3708，沉积多个包括磁性薄膜层及隧道势垒层的磁性隧道结(MTJ)薄膜层。
进行到3710，沉积顶部电极。移动到3712，沉积MTJ硬掩模。继续到3714，在水平X方向上且在垂直Y方向上执行磁性退火。前进到3716，以一深度图案化且蚀刻所述衬底以停止于所述底部电极处，且执行光致抗蚀剂(PR)剥除及清洗工艺。进行到3718，执行底部电极光刻/蚀刻工艺，且执行PR剥除工艺。移动到3720，沉积顶盖薄膜层。
继续到3722，沉积层间电介质层。进行到3724，执行化学机械抛光(CMP)操作。移动到3726，执行通孔光刻/蚀刻/填充及抛光操作。
图38为制造具有多个垂直磁畴的磁性隧道结(MTJ)装置的方法的第二特定说明性实施例的流程图。在一特定实施例中，可在例如图6中所说明的MTJ装置的制造期间使用所述方法。
在3802处，沉积顶盖薄膜层。移动到3804，执行底部通孔光刻/蚀刻/填充及化学机械抛光(CMP)工艺。继续到3806，沉积层间电介质(ILD)层且执行CMP工艺。
在3808处，在半导体衬底中形成一深沟槽。在一特定实施例中，沟槽深度大于沟槽长度及宽度，因此MTJ装置将具有至少一个垂直磁畴。继续到3810，在所述深沟槽内沉积一底部电极。前进到3812，沉积多个包括磁性薄膜层及隧道势垒层的磁性隧道结(MTJ)薄膜层。
进行到3814，沉积顶部电极。移动到3816，沉积MTJ硬掩模。继续到3818，在水平X方向上且在垂直Y方向上执行磁性退火。前进到3820，以一深度图案化且蚀刻所述衬底以停止于所述底部电极处。进行到3822，执行底部电极光刻/蚀刻工艺。在一特定实施例中，例如在图31中所说明的MTJ装置的制造期间，可组合用于MTJ装置及底部电极的光刻及蚀刻工艺。
移动到3824，沉积顶盖薄膜层。前进到3826，沉积层间电介质层。进行到3828，执行化学机械抛光(CMP)操作。移动到3830，执行通孔光刻/蚀刻/填充及抛光操作。
图39为制造具有多个垂直磁畴的磁性隧道结(MTJ)装置的方法的第三特定说明性实施例的流程图。在一特定实施例中，可在例如图15到图22中所说明的MTJ装置的制造期间使用所述方法。
在3902处，沉积底部金属线且执行图案化。如果使用镶嵌工艺，则可组合底部金属及通孔工艺。移动到3904，沉积层间电介质(IDL)层，执行化学机械抛光(CMP)，且沉积顶盖薄膜。进行到3906，进行MTJ装置是否包括一例如图19到图22中所描绘的底部通孔连接的确定。继续到3908，当MTJ装置包括底部通孔连接时，打开、填充所述底部通孔，且执行通孔CMP。当MTJ装置不包括底部通孔连接时，所述方法进行到3910，在此处沉积层间电介质薄膜且沉积顶盖薄膜。进行到3912，进行MTJ装置是否包括例如图17到图18中所描绘的侧壁底部通孔连接的确定。继续到3914，当MTJ装置包括侧壁底部通孔连接时，打开、填充所述侧壁底部通孔，且执行通孔CMP。当MTJ装置不包括侧壁底部通孔连接时，所述方法进行到3916。
移动到3916，将所述MTJ沟槽图案化且蚀刻到所述顶盖层，进行剥除且清洗。继续到3918，沉积底部电极，沉积所述MTJ薄膜，且沉积顶部电极。前进到3920，沉积MTJ硬掩模，执行光刻/蚀刻工艺以停止于所述底部电极处，剥除光致抗蚀剂且清洗。进行到3922，执行所述底部电极的光刻/蚀刻工艺，且剥除光致抗蚀剂且清洗。
移动到3924，执行MTJ侧壁掩模光刻/蚀刻工艺以移除一个侧壁，剥除光致抗蚀剂且清洗。继续到3926，沉积顶盖薄膜层。前进到3928，沉积层间电介质薄膜且执行CMP。进行到3930，执行顶部通孔打开/蚀刻及清洗工艺，填充所述通孔，且执行通孔CMP。移动到3932，沉积并图案化顶部金属线。如果存在镶嵌工艺，则可组合3930通孔的通孔工艺及3932的金属工艺。
图40为操作具有多个垂直磁畴的MTJ装置的方法的特定说明性实施例的流程图。在4002处，所述方法包括选择性地启动一耦合到包括多个侧壁的磁性隧道结结构的中心电极的位线，其中所述多个侧壁中的每一者包括自由层以载运独特垂直磁畴。继续到4004，选择性地启动一个或一个以上双向开关以允许电流流经所述MTJ结构，其中所述一个或一个以上双向开关耦合到多个侧壁中的相应侧壁且耦合到一电源。移动到4006，在读取操作期间，基于与所述电流路径相关联的电阻确定与所述独特垂直磁畴中的每一者相关联的数据值。进行到4008，在写入操作期间，经由所述一个或一个以上开关中的每一者来控制一穿过所述MTJ结构的电流方向以选择性地控制选定磁畴的自由层内的磁校正，其中所述磁方向与数据值相关。所述方法终止于4010处。
图41为包括存储器装置的通信装置4100的框图，所述存储器装置包括多个磁性隧道结(MTJ)单元。通信装置4100包括MTJ单元的存储器阵列4132及MTJ单元的高速缓冲存储器4164，所述两者耦合到例如数字信号处理器(DSP)4110的处理器。通信装置4100还包括一耦合到DSP 4110的磁阻式随机存取存储器(MRAM)装置4166。在一特定实例中，MTJ单元的存储器阵列4132、MTJ单元的高速缓冲存储器4164及MRAM装置4166包括多个MTJ单元，其中每一MTJ单元包括至少一个垂直磁畴且适于存储多个独立数字值，如关于图1到图21所描述。
图41还展示一耦合到数字信号处理器4110且耦合到显示器4128的显示器控制器4126。编码器/解码器(CODEC)4134还可耦合到数字信号处理器4110。扬声器4136及麦克风4138可耦合到CODEC 4134。
图41还指示，无线控制器4140可耦合到数字信号处理器4110且耦合到无线天线4142。在一特定实施例中，输入装置4130及电源4144耦合到芯片上系统4122。此外，在一特定实施例中，如图41中所说明，显示器4128、输入装置4130、扬声器4136、麦克风4138、无线天线4142及电源4144在芯片上系统4122外部。然而，每一者可耦合到芯片上系统4122的一组件，例如接口或控制器。
所属领域的技术人员应进一步了解，结合本文中所揭示的实施例所描述的各种说明性逻辑块、配置、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为清楚地说明硬件与软件的此互换性，已在上文中就功能性对各种说明性组件、块、配置、模块、电路及步骤加以大体描述。此功能性实施为硬件还是软件取决于特定应用及强加于整个系统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式实施所描述的功能性，但所述实施决策不应被解释为导致脱离本发明的范围。
结合本文中所揭示的实施例所描述的方法或算法的步骤可直接实施于硬件中、由处理器执行的软件模块中或两者的组合中。软件模块可驻留于RAM存储器、MRAM存储器、快闪存储器、ROM存储器、PROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，以使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器及存储媒体可驻留于ASIC中。ASIC可驻留于计算装置或用户终端中。在替代方案中，处理器及存储媒体可作为离散组件而驻留于计算装置或用户终端中。
提供对所揭示的实施例的先前描述以使任何所属领域的技术人员能够制造或使用所揭示的实施例。对这些实施例的各种修改对所属领域的技术人员来说将容易显而易见，且本文中所界定的一般原理可在不脱离本发明的精神或范围的情况下应用于其它实施例。因此，本发明不希望限于本文中所展示的实施例，而是应符合与如通过随附权利要求书所界定的原理及新颖特征相一致的可能的最广范围。

Claims (24)

1.一种磁性隧道结(MTJ)结构，其包含：
包含多个垂直侧壁的MTJ单元，所述多个垂直侧壁中的每一者界定一独特垂直磁畴，所述独特垂直磁畴中的每一者适于存储一数字值。
2.根据权利要求1所述的MTJ结构，其中所述垂直侧壁中的第一垂直侧壁与所述垂直侧壁中的第二垂直侧壁分离小于所述第一垂直侧壁的高度的距离。
3.根据权利要求1所述的MTJ结构，其中所述MTJ单元进一步包含在所述多个垂直侧壁之间垂直地延伸的中心电极。
4.根据权利要求3所述的MTJ结构，其中所述中心电极的厚度近似为所述MTJ单元的宽度减去所述多个垂直侧壁的两个相对侧壁的宽度所得的差的一半。
5.根据权利要求1所述的MTJ结构，其中所述MTJ单元包含具有第一磁畴的第一垂直侧壁、具有第二磁畴的第二垂直侧壁及具有第三磁畴的第三垂直侧壁。
6.根据权利要求5所述的MTJ结构，其中所述MTJ单元进一步包含耦合到所述多个垂直侧壁的底壁，所述底壁具有第四磁畴。
7.根据权利要求6所述的MTJ结构，其进一步包含四个端子结构，其中所述四个端子结构中的三个端子结构耦合到所述垂直侧壁，且所述四个端子结构中的第四端子结构耦合到所述底壁。
8.根据权利要求1所述的MTJ结构，其中所述MTJ单元为U形的。
9.根据权利要求1所述的MTJ结构，其中所述MTJ单元包含呈大体上矩形形状的四个垂直侧壁。
10.根据权利要求9所述的MTJ结构，其中所述MTJ单元进一步包含耦合到所述四个垂直侧壁的底壁。
11.根据权利要求10所述的MTJ结构，其中所述MTJ结构进一步包含六个端子结构。
12.一种装置，其包含：
适于存储多个数字值的单个磁性隧道结(MTJ)单元，其中所述多个数字值中的至少一者是使用垂直磁场来存储；以及
多个端子，其耦合到所述MTJ单元。
13.根据权利要求12所述的装置，其进一步包含耦合到所述多个端子中的第一端子的晶体管，所述晶体管还耦合到数据写入线且耦合到第一源极线。
14.根据权利要求13所述的装置，其进一步包含耦合到所述多个端子中的第二端子的第二晶体管，所述第二晶体管耦合到所述数据写入线且耦合到第二源极线。
15.根据权利要求14所述的装置，其进一步包含耦合到所述多个端子中的第三端子的第三晶体管，所述第三晶体管耦合到所述数据写入线且耦合到第三源极线。
16.根据权利要求15所述的装置，其中所述多个端子中的所述第一端子耦合到所述MTJ单元的第一侧壁，所述多个端子中的所述第二端子耦合到所述MTJ单元的第二侧壁，且所述多个端子中的所述第三端子耦合到所述MTJ单元的底壁。
17.根据权利要求16所述的装置，其进一步包含所述多个端子中的耦合到位线的第四端子。
18.一种制造装置的方法，所述方法包含：
执行深沟槽光刻及蚀刻工艺以在衬底中产生深沟槽；
将底部电极沉积到所述深沟槽中；
沉积层以形成磁性隧道结(MTJ)结构，所述MTJ结构包括固定层、隧道势垒及自由层，所述MTJ结构的至少第一部分耦合到所述底部电极；
将顶部电极沉积到所述MTJ结构的至少第二部分上；以及
在水平方向及在垂直方向上对所述MTJ结构执行磁性退火工艺，所述水平方向大体上平行于所述衬底的平面，且所述垂直方向大体上垂直于所述衬底的所述平面；
其中所述自由层的第一部分具有在所述垂直方向上的第一磁畴，且其中所述自由层的第二部分具有在所述水平方向上的第二磁畴。
19.根据权利要求18所述的方法，其进一步包含执行层间电介质(ILD)沉积及执行化学机械抛光(CMP)工艺。
20.根据权利要求19所述的方法，其进一步包含对耦合到所述MTJ的通孔执行光致抗蚀、蚀刻、填充及CMP工艺。
21.根据权利要求18所述的方法，其中所述MTJ结构包括在所述垂直方向上的第一侧壁及在所述垂直方向上的第二侧壁。
22.根据权利要求21所述的方法，其进一步包含：
沉积顶盖薄膜层；
执行一工艺以对底部通孔进行蚀刻、填充及抛光；以及
沉积层间电介质层。
23.根据权利要求18所述的方法，其中所述MTJ结构具有U形形状。
24.根据权利要求18所述的方法，其中所述沟槽具有大于所述MTJ结构的侧壁的高度的深度，其中所述侧壁的所述高度大于所述沟槽的长度且大于所述沟槽的宽度。
CN2009801163573A 2008-03-25 2009-03-09 包括多个垂直磁畴的磁性隧道结单元 Active CN102017128B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310594047.0A CN103594424B (zh) 2008-03-25 2009-03-09 包括多个垂直磁畴的磁性隧道结单元

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/054,536 2008-03-25
US12/054,536 US7885105B2 (en) 2008-03-25 2008-03-25 Magnetic tunnel junction cell including multiple vertical magnetic domains
PCT/US2009/036537 WO2009120487A1 (en) 2008-03-25 2009-03-09 Magnetic tunnel junction cell including multiple vertical magnetic domains

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310594047.0A Division CN103594424B (zh) 2008-03-25 2009-03-09 包括多个垂直磁畴的磁性隧道结单元

Publications (2)

Publication Number Publication Date
CN102017128A true CN102017128A (zh) 2011-04-13
CN102017128B CN102017128B (zh) 2013-12-25

Family

ID=40626734

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310594047.0A Active CN103594424B (zh) 2008-03-25 2009-03-09 包括多个垂直磁畴的磁性隧道结单元
CN2009801163573A Active CN102017128B (zh) 2008-03-25 2009-03-09 包括多个垂直磁畴的磁性隧道结单元

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310594047.0A Active CN103594424B (zh) 2008-03-25 2009-03-09 包括多个垂直磁畴的磁性隧道结单元

Country Status (7)

Country Link
US (2) US7885105B2 (zh)
EP (1) EP2266136B1 (zh)
JP (1) JP5607023B2 (zh)
KR (1) KR101212741B1 (zh)
CN (2) CN103594424B (zh)
TW (1) TWI388075B (zh)
WO (1) WO2009120487A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066198A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(北京)有限公司 一种新型的磁隧穿结器件及其制造方法
CN103359683A (zh) * 2013-07-10 2013-10-23 华中科技大学 一种mtj纳米柱阵列的制备方法
CN104067344A (zh) * 2012-01-23 2014-09-24 高通股份有限公司 多位磁性穿隧接面存储器和形成其的方法
CN104122513A (zh) * 2013-04-24 2014-10-29 上海矽睿科技有限公司 高密度磁传感装置及其磁感应方法、制备工艺
US8975181B2 (en) 2011-12-12 2015-03-10 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
CN104795489A (zh) * 2015-04-20 2015-07-22 北京航空航天大学 一种新型的四端磁存储器件
CN106558333A (zh) * 2015-09-29 2017-04-05 中国科学院物理研究所 包括环形磁性隧道结的自旋转移力矩磁随机存取存储器
CN107924992A (zh) * 2015-09-25 2018-04-17 英特尔公司 应变垂直磁隧道结器件
CN111725394A (zh) * 2019-09-06 2020-09-29 中国科学院上海微系统与信息技术研究所 一种磁性存储单元的加工方法、磁性随机存储器及设备

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8634231B2 (en) * 2009-08-24 2014-01-21 Qualcomm Incorporated Magnetic tunnel junction structure
US7817463B2 (en) * 2008-06-30 2010-10-19 Qualcomm Incorporated System and method to fabricate magnetic random access memory
US8650355B2 (en) * 2008-10-15 2014-02-11 Seagate Technology Llc Non-volatile resistive sense memory on-chip cache
US8446243B2 (en) * 2008-10-31 2013-05-21 Infineon Technologies Austria Ag Method of constructing inductors and transformers
US8363460B2 (en) * 2010-04-07 2013-01-29 Avalanche Technology, Inc. Method and apparatus for programming a magnetic tunnel junction (MTJ)
US20110169488A1 (en) * 2010-01-08 2011-07-14 Everspin Technologies, Inc. Method and structure for testing and calibrating magnetic field sensing device
US9385308B2 (en) * 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
US8513771B2 (en) 2010-06-07 2013-08-20 Infineon Technologies Ag Semiconductor package with integrated inductor
US8674465B2 (en) * 2010-08-05 2014-03-18 Qualcomm Incorporated MRAM device and integration techniques compatible with logic integration
US8446757B2 (en) * 2010-08-18 2013-05-21 International Business Machines Corporation Spin-torque transfer magneto-resistive memory architecture
US8422287B2 (en) * 2010-09-09 2013-04-16 Magic Technologies, Inc. Pulse field assisted spin momentum transfer MRAM design
US8514615B2 (en) * 2010-09-30 2013-08-20 Everspin Technologies, Inc. Structures and methods for a field-reset spin-torque MRAM
US8711612B1 (en) 2010-12-03 2014-04-29 Magsil Corporation Memory circuit and method of forming the same using reduced mask steps
JP5652199B2 (ja) * 2010-12-28 2015-01-14 富士通セミコンダクター株式会社 磁気デバイスおよびその製造方法
US9082956B2 (en) * 2011-04-04 2015-07-14 Micron Technology, Inc. Confined cell structures and methods of forming confined cell structures
US9236561B2 (en) 2011-09-12 2016-01-12 Samsung Electronics Co., Ltd. Method and system for providing multiple self-aligned logic cells in a single stack
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9196334B2 (en) 2012-04-19 2015-11-24 Qualcomm Incorporated Hierarchical memory magnetoresistive random-access memory (MRAM) architecture
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9368232B2 (en) 2013-03-07 2016-06-14 Qualcomm Incorporated Magnetic automatic test equipment (ATE) memory tester device and method employing temperature control
KR102022873B1 (ko) 2013-03-12 2019-11-04 삼성전자 주식회사 비휘발성 메모리 소자 및 이의 제조 방법
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9461094B2 (en) * 2014-07-17 2016-10-04 Qualcomm Incorporated Switching film structure for magnetic random access memory (MRAM) cell
EP3198600A4 (en) * 2014-09-26 2018-05-30 Intel Corporation Magnetic diffusion barriers and filter in psttm mtj construction
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9673388B2 (en) * 2014-10-20 2017-06-06 Globalfoundries Singapore Pte. Ltd. Integrated circuit structures with spin torque transfer magnetic random access memory and methods for fabricating the same
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9905751B2 (en) 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
US9614003B1 (en) * 2015-10-21 2017-04-04 Globalfoundries Inc. Method of forming a memory device structure and memory device structure
US9972771B2 (en) * 2016-03-24 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM devices and methods of forming the same
US10269556B2 (en) * 2017-07-14 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for cleaning semiconductor device structure with gas flow
US10325639B2 (en) * 2017-11-20 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Initialization process for magnetic random access memory (MRAM) production
US10411184B1 (en) 2018-03-02 2019-09-10 Samsung Electronics Co., Ltd. Vertical spin orbit torque devices
CN109243511B (zh) * 2018-09-12 2021-08-20 山东大学 一种控制自由层畴结构在磁性隧道结中实现十态数据存储的方法
US11049537B2 (en) * 2019-07-29 2021-06-29 Applied Materials, Inc. Additive patterning of semiconductor film stacks
US11211553B2 (en) * 2019-09-17 2021-12-28 Everspin Technologies, Inc. Magnetoresistive devices and methods of fabricating such devices
US11723283B2 (en) * 2020-05-11 2023-08-08 Applied Materials, Inc. Spin-orbit torque MRAM structure and manufacture thereof
US20220406992A1 (en) * 2021-06-17 2022-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Memory Device And Method Of Forming The Same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621730B1 (en) * 2002-08-27 2003-09-16 Motorola, Inc. Magnetic random access memory having a vertical write line
US20050002248A1 (en) * 2001-04-20 2005-01-06 Takeshi Kajiyama Semiconductor memory device including magneto resistive element and method of fabricating the same
US20060033133A1 (en) * 2004-08-13 2006-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
US20060081952A1 (en) * 2004-10-05 2006-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Inflected Magnetoresistive Structures, Memory Cells Having Inflected Magnetoresistive Structures, and Fabrication Methods
CN1801390A (zh) * 2004-08-13 2006-07-12 台湾积体电路制造股份有限公司 磁阻性随机存取存储器装置及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072718A (en) 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7109539B2 (en) 2004-03-09 2006-09-19 International Business Machines Corporation Multiple-bit magnetic random access memory cell employing adiabatic switching
US7072208B2 (en) * 2004-07-28 2006-07-04 Headway Technologies, Inc. Vortex magnetic random access memory
JP2007157823A (ja) * 2005-12-01 2007-06-21 Renesas Technology Corp 磁気記憶装置
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
CN100477316C (zh) * 2006-04-11 2009-04-08 中国科学院物理研究所 基于环状闭合型磁性多层膜的磁逻辑元件
US8070144B2 (en) 2006-08-31 2011-12-06 Honda Motor Co., Ltd. Assembly guide for vehicle spring and method
US7804668B2 (en) * 2006-11-16 2010-09-28 Headway Technologies, Inc. Enhanced hard bias in thin film magnetoresistive sensors with perpendicular easy axis growth of hard bias and strong shield-hard bias coupling
US7936596B2 (en) * 2008-02-01 2011-05-03 Qualcomm Incorporated Magnetic tunnel junction cell including multiple magnetic domains
US7579197B1 (en) * 2008-03-04 2009-08-25 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US7781231B2 (en) * 2008-03-07 2010-08-24 Qualcomm Incorporated Method of forming a magnetic tunnel junction device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050002248A1 (en) * 2001-04-20 2005-01-06 Takeshi Kajiyama Semiconductor memory device including magneto resistive element and method of fabricating the same
US6621730B1 (en) * 2002-08-27 2003-09-16 Motorola, Inc. Magnetic random access memory having a vertical write line
US20060033133A1 (en) * 2004-08-13 2006-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
CN1801390A (zh) * 2004-08-13 2006-07-12 台湾积体电路制造股份有限公司 磁阻性随机存取存储器装置及其制造方法
US20060081952A1 (en) * 2004-10-05 2006-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Inflected Magnetoresistive Structures, Memory Cells Having Inflected Magnetoresistive Structures, and Fabrication Methods

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066198A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(北京)有限公司 一种新型的磁隧穿结器件及其制造方法
CN103066198B (zh) * 2011-10-19 2015-06-03 中芯国际集成电路制造(北京)有限公司 一种新型的磁隧穿结器件及其制造方法
US8975181B2 (en) 2011-12-12 2015-03-10 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor device and manufacturing method thereof
CN104067344A (zh) * 2012-01-23 2014-09-24 高通股份有限公司 多位磁性穿隧接面存储器和形成其的方法
CN104122513A (zh) * 2013-04-24 2014-10-29 上海矽睿科技有限公司 高密度磁传感装置及其磁感应方法、制备工艺
CN103359683A (zh) * 2013-07-10 2013-10-23 华中科技大学 一种mtj纳米柱阵列的制备方法
CN103359683B (zh) * 2013-07-10 2016-01-20 华中科技大学 一种mtj纳米柱阵列的制备方法
CN104795489A (zh) * 2015-04-20 2015-07-22 北京航空航天大学 一种新型的四端磁存储器件
CN107924992A (zh) * 2015-09-25 2018-04-17 英特尔公司 应变垂直磁隧道结器件
CN106558333A (zh) * 2015-09-29 2017-04-05 中国科学院物理研究所 包括环形磁性隧道结的自旋转移力矩磁随机存取存储器
CN106558333B (zh) * 2015-09-29 2018-11-09 中国科学院物理研究所 包括环形磁性隧道结的自旋转移力矩磁随机存取存储器
CN111725394A (zh) * 2019-09-06 2020-09-29 中国科学院上海微系统与信息技术研究所 一种磁性存储单元的加工方法、磁性随机存储器及设备

Also Published As

Publication number Publication date
US7995383B2 (en) 2011-08-09
KR101212741B1 (ko) 2012-12-14
TW200952226A (en) 2009-12-16
KR20100125449A (ko) 2010-11-30
TWI388075B (zh) 2013-03-01
US20090243009A1 (en) 2009-10-01
JP5607023B2 (ja) 2014-10-15
CN103594424A (zh) 2014-02-19
WO2009120487A1 (en) 2009-10-01
JP2011517065A (ja) 2011-05-26
CN103594424B (zh) 2016-06-01
US20110090732A1 (en) 2011-04-21
US7885105B2 (en) 2011-02-08
EP2266136B1 (en) 2019-01-16
EP2266136A1 (en) 2010-12-29
CN102017128B (zh) 2013-12-25

Similar Documents

Publication Publication Date Title
CN102017128B (zh) 包括多个垂直磁畴的磁性隧道结单元
CN101965615B (zh) 包含多个磁畴的磁性隧道结单元
CN101960530B (zh) 形成磁隧道结装置的方法
TW550639B (en) Semiconductor memory device and its manufacturing method
CN101960630B (zh) 形成磁隧道结结构的方法
CN102754210B (zh) 具有非均一电流路径的自旋力矩驱动的磁性隧道结及用于形成所述磁性隧道结的复合硬掩模架构
US7535755B2 (en) Magnetic memory device and method for fabricating the same
CN106104830A (zh) 用于多步骤磁性隧道结(mtj)蚀刻的替代导电硬掩模
EP2513904A2 (en) Spin torque magnetic integrated circuits and devices therefor
CN103650053B (zh) 具有对称切换及单方向电流编程的自旋力矩转移磁性存储器单元结构
KR102466880B1 (ko) 자기 메모리 장치
US7105879B2 (en) Write line design in MRAM
US7061795B2 (en) Magnetic random access memory device
JP2002008366A (ja) 磁気ランダムアクセスメモリおよびその製造方法
CN116615033A (zh) 磁随机存储器及其制造方法、电子设备
US20050006679A1 (en) System and method for increasing magneting flux efficiency and cell density in MRAM design

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant