CN101960530B - 形成磁隧道结装置的方法 - Google Patents

形成磁隧道结装置的方法 Download PDF

Info

Publication number
CN101960530B
CN101960530B CN200980107899.4A CN200980107899A CN101960530B CN 101960530 B CN101960530 B CN 101960530B CN 200980107899 A CN200980107899 A CN 200980107899A CN 101960530 B CN101960530 B CN 101960530B
Authority
CN
China
Prior art keywords
mtj
substrate
layer
magnetic
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980107899.4A
Other languages
English (en)
Other versions
CN101960530A (zh
Inventor
李霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101960530A publication Critical patent/CN101960530A/zh
Application granted granted Critical
Publication of CN101960530B publication Critical patent/CN101960530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/308Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561Multilevel memory cell aspects
    • G11C2211/5615Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Magnetic Heads (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Abstract

本发明描述了一种制造磁隧道结装置的方法,所述方法包含在衬底中形成沟槽、在所述沟槽内沉积导电端子以及在所述沟槽内沉积磁隧道结MTJ结构,其中沉积所述导电端子包含在所述沟槽内形成第一导电端子以形成第一横向电极以及在所述沟槽内形成第二导电端子以形成第二横向电极。所述MTJ结构包括具有固定磁定向的固定磁层、隧道结层和具有可配置磁定向的自由磁层,所述固定磁层沿着大体上垂直于所述衬底的表面延伸的界面而耦合到所述导电端子,邻近于所述导电端子的所述自由磁层携载适于存储数字值的磁畴。

Description

形成磁隧道结装置的方法
技术领域
本发明大体上涉及一种形成包括多个横向磁畴的磁隧道结单元的方法。
背景技术
一般来说,便携式计算装置和无线通信装置的普遍采用增加了对高密度和低功率的非易失性存储器的需求。由于处理技术已得到改进,所以有可能制造基于磁隧道结(MTJ)装置的磁阻式随机存取存储器(MRAM)。传统的旋转扭矩隧道(STT)结装置通常形成为平坦堆叠结构。这些装置通常具有具单一磁畴的二维磁隧道结(MTJ)单元。MTJ单元通常包括反铁磁层(AF)、固定磁层、势垒层(即,隧穿氧化物层)和自由磁层,其中位值由在自由磁层中诱发的磁场来表示。自由层的磁场相对于由固定磁层携载的固定磁场的方向的方向确定位值。
常规上,为使用MTJ装置改进数据密度,一种技术包括减小MTJ装置的大小以将更多MTJ装置放入较小面积中。然而,MTJ装置的大小受制造工艺技术限制。另一技术包括在单一MTJ装置中形成多个MTJ结构。举例来说,在一个例子中,形成包括第一固定层、第一隧道势垒和第一自由层的第一MTJ结构。在所述第一MTJ结构上形成电介质材料层,且在所述电介质材料层的顶部上形成第二MTJ结构。此结构增加X-Y方向上的存储密度,同时增加z方向上的存储器阵列的大小。遗憾的是,此结构每单元仅存储一个位,因此X-Y方向上的数据密度以Z方向上的面积和制造成本为代价而增加。此外,这些结构增加迹线布线复杂性。因此,需要一种经改进的存储器装置,其具有较大存储密度但不增加MTJ单元中的每一者的电路面积且可随着工艺技术缩放。
发明内容
在一特定实施例中,磁隧道结(MTJ)单元包括衬底,所述衬底具有具有第一侧壁和第二侧壁的沟槽。所述MTJ单元进一步包括邻近于所述第一侧壁而安置于所述沟槽内的第一横向电极和邻近于所述第二侧壁而安置于所述沟槽内的第二横向电极。所述MTJ单元进一步包括安置于所述沟槽内的磁隧道结(MTJ)结构。所述MTJ结构包括具有具固定磁定向的磁场的固定磁层、隧道结层和具有具可配置磁定向的磁场的自由磁层。所述MTJ结构还可包括反铁磁层。所述MTJ结构在第一横向界面处接触所述第一横向电极且在第二横向界面处接触所述第二横向电极。邻近于所述第一横向电极的所述自由磁层适于携载第一磁畴以存储第一数字值。邻近于所述第二横向电极的所述自由磁层适于携载第二磁畴以存储第二数字值。
在另一特定实施例中,揭示一种制造磁隧道结结构的方法,其包括在衬底中形成沟槽、在所述沟槽内沉积导电端子和在所述沟槽内沉积磁隧道结(MTJ)结构。所述MTJ结构包括具有固定磁定向的固定磁层、隧道结层和具有可配置磁定向的自由磁层。所述MTJ结构还可包括反铁磁层。所述固定磁层沿着大体上垂直于所述衬底的表面延伸的界面而接触所述导电端子。邻近于所述导电端子的所述自由磁层携载适于存储数字值的磁畴。
在又一特定实施例中,揭示一种形成磁隧道结结构的方法,所述方法包括在衬底中形成沟槽,其中所述沟槽包括第一侧壁、第二侧壁、第三侧壁、第四侧壁和底壁。所述方法包括在所述沟槽内接近于所述第一侧壁沉积第一导电端子且在所述沟槽内沉积第二导电端子。所述方法进一步包括在所述沟槽内沉积磁隧道结(MTJ)结构。所述MTJ结构可包括反铁磁层、具有具固定磁定向的磁场的固定磁层、隧道结层和具有具可配置磁定向的磁场的自由磁层。所述固定磁层在相应第一横向界面、第二横向界面、第三横向界面和第四横向界面处接触所述第一侧壁、所述第二侧壁、所述第三侧壁和所述第四侧壁且在底部界面处接触所述底壁。邻近于所述第一导电端子的所述自由磁层适于携载第一磁畴以存储第一数字值,且邻近于所述第二导电端子的所述自由磁层适于携载第二磁畴以存储第二数字值。
提供由磁隧道结(MTJ)装置的实施例提供的一个特定优点,所述优点在于多个数据位可存储于单一MTJ单元处。在此例子中,视特定实施而定,单一位MTJ单元的数据存储密度可加倍、增到三倍或增到四倍。
提供另一特定优点,所述优点在于横向电极提供较短接触距离,从而增强效率且减小归因于布线的寄生电阻和电容。
又一优点在于多位MTJ单元可随着工艺技术而缩放,从而甚至当MTJ单元大小减小时也允许多位MTJ单元。
提供又一特定优点,所述优点在于MTJ单元可包括多个独立磁畴以存储多个数据位。在一特定实施例中,所述MTJ单元可包括多个侧壁(从衬底的平面表面垂直地延伸),其中所述多个侧壁中的每一者携载唯一横向磁畴以存储一数据位。另外,所述MTJ单元可包括底壁,所述底壁包括水平磁畴以存储另一数据位。
提供再一特定优点,所述优点在于所述MTJ单元可包括多个独立磁畴。可写入或读取所述多个独立磁畴中的每一者而不改变存储于所述MTJ单元内的其它磁畴处的数据。
在查看包括以下部分的整个申请案之后将明白本发明的其它方面、优点和特征:“附图说明”、“具体实施方式”和“权利要求书”。
附图说明
图1为包括横向磁畴的磁隧道结(MTJ)堆叠的特定说明性实施例的横截面图;
图2为包括具有多个横向磁畴的MTJ单元的电路装置的特定说明性实施例的俯视图;
图3为沿着图2中的线3-3取得的图2的电路装置的横截面图;
图4为沿着图2中的线4-4取得的图2的电路装置的横截面图;
图5为包括具有多个横向磁畴的MTJ单元的电路装置的第二特定说明性实施例的俯视图;
图6为沿着图5中的线6-6取得的图5的电路装置的横截面图;
图7为沿着图5中的线7-7取得的图5的电路装置的横截面图;
图8为包括具有多个横向磁畴的MTJ单元的电路装置的第三特定说明性实施例的俯视图;
图9为沿着图8中的线9-9取得的图8的电路装置的横截面图;
图10为沿着图8中的线10-10取得的图8的电路装置的横截面图;
图11为包括具有多个横向磁畴的MTJ单元的电路装置的第四特定说明性实施例的俯视图;
图12为沿着图11中的线12-12取得的图11的电路装置的横截面图;
图13为沿着图11中的线13-13取得的图11的电路装置的横截面图;
图14为包括具有多个横向磁畴的MTJ单元的电路装置的第五特定说明性实施例的俯视图;
图15为沿着图14中的线15-15取得的图14的电路装置的横截面图;
图16为沿着图14中的线16-16取得的图14的电路装置的横截面图;
图17为包括具有多个横向磁畴的MTJ单元的电路装置的第六特定说明性实施例的俯视图;
图18为沿着图17中的线18-18取得的图17的电路装置的横截面图;
图19为沿着图17中的线19-19取得的图17的电路装置的横截面图;
图20为包括具有多个横向磁畴的MTJ单元的电路装置的第七特定说明性实施例的俯视图;
图21为沿着图20中的线21-21取得的图20的电路装置的横截面图;
图22为沿着图20中的线22-22取得的图20的电路装置的横截面图;
图23为包括具有多个横向磁畴的MTJ单元的电路装置的第八特定说明性实施例的俯视图;
图24为沿着图23中的线24-24取得的图23的电路装置的横截面图;
图25为沿着图23中的线25-25取得的图23的电路装置的横截面图;
图26为在零值状态下配置的具有多个横向磁畴的MTJ单元的自由层的俯视图;
图27为包括图26的自由层的MTJ单元的横截面图,其说明用以配置自由层的磁畴以表示零值的写入电流;
图28为沿着图26中的线28-28取得的图26的自由层的横截面图;
图29为沿着图26中的线29-29取得的图26的自由层的横截面图;
图30为在1值状态下配置的具有多个横向磁畴的MTJ单元的自由层的俯视图;
图31为包括图30的自由层的MTJ单元的横截面图,其说明用以配置自由层的磁畴以表示1值的写入电流;
图32为沿着图30中的线32-32取得的图30的自由层的横截面图;
图33为沿着图30中的线33-33取得的图30的自由层的横截面图;
图34为MTJ单元的特定实施例的横截面图;
图35为提供增加的电阻的MTJ单元的另一特定实施例的横截面图;
图36为具有单一开关装置以存取单一存储值的MTJ单元的横截面图;
图37为具有两个开关装置以存取两个存储值的MTJ单元的横截面图;
图38为具有三个开关装置以存取三个存储值的MTJ单元的横截面图;
图39到图40为形成具有多个横向磁畴的磁隧道结(MTJ)结构的方法的特定说明性实施例的流程图;
图41为形成具有多个横向磁畴的磁隧道结(MTJ)结构的方法的第二特定说明性实施例的流程图;
图42为形成具有多个横向磁畴的磁隧道结(MTJ)结构的方法的第三特定说明性实施例的流程图;以及
图43为包括包含MTJ单元的存储器电路的无线通信装置的框图。
具体实施方式
图1为包括横向磁畴的磁隧道结(MTJ)单元100的特定说明性实施例的横截面图。MTJ单元100包括磁隧道结(MTJ)结构104,其具有MTJ堆叠106、中心电极108、第一横向电极110和第二横向电极112。MTJ堆叠106包括携载具有固定磁定向的磁畴的固定磁层114、隧道势垒层116和具有可配置磁定向的自由磁层118。MTJ堆叠106还可包括钉扎固定磁层114的反铁磁(AF)层(未图示)。MTJ堆叠106还可包括额外层(未图示)。固定磁层114经由所述AF层在第一横向界面120处耦合到第一横向电极110且在第二横向界面122处接触第二横向电极112。应理解,固定磁层114和自由磁层118可切换,以使得自由磁层118分别在第一横向界面120和第二横向界面122处接触第一横向电极110和第二横向电极112。一般来说,自由磁层118具有邻近于第一横向电极110的携载第一磁畴124(在图26中说明于2612处)的第一部分且具有邻近于第二横向电极112的携载第二磁畴126(在图26中说明于2616处)的第二部分。
在一特定实施例中,MTJ单元100的尺寸(即,长度、宽度和深度)确定磁畴在自由层118内的定向。具体来说,沿着特定壁的磁畴在对应于所述特定壁的最长尺寸的方向上对准。如果所述壁具有大于其长度的深度,则磁畴定向于深度的方向上。相比而言,如果所述壁具有大于深度的长度,则磁畴定向于长度的方向上。与自由层118的磁畴相关联的磁场相对于与固定层114的磁畴相关联的磁场的固定方向的特定方向表示一数据位值。
在另一特定实施例中,固定磁层114和自由磁层118由铁磁材料形成。隧道势垒层116可由例如氧化镁(MgO)等金属材料的氧化物形成。可经由中心电极108和横向电极110和112施加读取电流以读取由第一磁畴124和第二磁畴126表示的数据位值。在一特定实例中,第一磁畴124和第二磁畴126可适于表示唯一数据位值。
图2为包括具有多个横向磁畴的MTJ单元的电路装置200的特定说明性实施例的俯视图。电路装置200包括衬底202。衬底202包括磁隧道结(MTJ)结构204,其具有MTJ堆叠206、中心电极208、第一横向电极210和第二横向电极212。MTJ堆叠206具有长度(a)和宽度(b),其中长度(a)大于宽度(b)。衬底202包括耦合到第一横向电极210的第一通孔214、耦合到中心电极208的中心通孔216和耦合到第二横向电极212的第二通孔218。衬底202还包括耦合到第一通孔214的第一迹线220、耦合到第二通孔218的第二迹线222和耦合到中心通孔216的第三迹线224。衬底202还包括处理开口226。在一特定实施例中,MTJ结构204适于将例如第一位值的第一数据值和例如第二位值的第二数据值存储于MTJ堆叠206的邻近于第一横向电极210和第二横向电极212的自由层内。
图3为沿着图2中的线3-3取得的图2的电路装置200的横截面图300。图300说明衬底202,其包括第一层间电介质层332、第一罩盖层334、第二层间电介质层336、第二罩盖层338、第三罩盖层340、第三层间电介质层342和第四层间电介质层344。衬底202包括第一表面360和第二表面370。衬底202还包括包括MTJ堆叠206的MTJ结构204。第一横向电极210、第二横向电极212和MTJ堆叠206安置于衬底202中的沟槽内。所述沟槽具有深度(d)。衬底202包括沉积于第一表面360处且在第一表面360处经图案化的第一迹线220、第二迹线222和第三迹线224。第一迹线220耦合到从第一迹线220延伸到第一横向电极210的第一通孔214。第二迹线222耦合到从第二迹线222延伸到第二横向电极212的第二通孔218。第三迹线224耦合到从第三迹线224延伸到中心(顶部)电极208的中心通孔216。中心电极208耦合到MTJ堆叠206。
一般来说,MTJ堆叠206适于将第一数据位值存储于MTJ堆叠206的自由层的邻近于第一横向电极210的第一部分内。MTJ堆叠206还适于将第二数据位值存储于MTJ堆叠206的自由层的邻近于第二横向电极212的第二部分内。可通过在第三迹线224与第一迹线220或第二迹线222之间施加电压并通过将第一迹线220和/或第二迹线222处的电流与参考电流进行比较而从MTJ堆叠206读取数据位值。或者,可通过在第一迹线220与第三迹线224之间或在第二迹线222与第三迹线224之间施加写入电流而将数据位值写入到MTJ堆叠206。在一特定实施例中,图2中所说明的MTJ堆叠206的宽度(b)大于深度(d),且MTJ堆叠206内的邻近于横向电极210和212的自由层所携载的相应磁畴在于MTJ堆叠206的宽度(b)的方向上大体上平行于衬底202的表面360的方向上延伸(即,进入图3的页面视图或从页面视图向外)。如果MTJ堆叠206的宽度(b)小于深度(d),则MTJ堆叠206内的邻近于横向电极210和212的自由层的相应磁场可为垂直的,即,沿着所述沟槽深度方向。通常,可通过反向沟槽光蚀刻工艺和MTJ化学机械研磨(CMP)工艺来图案化图2到图13中所说明的MTJ结构以控制沟槽尺寸且因此控制MTJ尺寸。
图4为沿着图2中的线4-4取得的图2的电路装置200的横截面图400。图400包括衬底202,所述衬底202具有第一层间电介质层332、第一罩盖层334、第二层间电介质层336、第二罩盖层338、第三罩盖层340、第三层间电介质层342和第四层间电介质层344。衬底202包括MTJ堆叠206、顶部电极208和从第三迹线224延伸到顶部电极208的中心通孔216。衬底202还包括处理开口226,其可通过选择性地移除MTJ结构204的一部分且通过在处理开口226内沉积层间电介质材料进行填充而形成。
在一特定说明性实施例中,MTJ结构204为包括三个侧壁和一底壁的大体上u形结构。MTJ结构204可包括与相应侧壁相关联的横向电极(例如第一横向电极210和第二横向电极212)且可包括与所述底壁相关联的底部电极。另外,MTJ结构204适于存储多达四个唯一数据位。
图5为包括具有多个横向磁畴的MTJ单元的电路装置500的特定说明性实施例的俯视图。电路装置500包括衬底502。衬底502包括磁隧道结(MTJ)结构504,其具有MTJ堆叠506、中心电极508、第一横向电极510和第二横向电极512。MTJ堆叠506具有长度(a)和宽度(b)。衬底502包括耦合到第一横向电极510的第一通孔514、耦合到中心电极508的中心通孔516和耦合到第二横向电极512的第二通孔518。衬底502还包括耦合到第一通孔514的第一迹线520、耦合到第二通孔518的第二迹线522和耦合到中心通孔516的第三迹线524。衬底502还包括处理开口526。在一特定实施例中,MTJ结构504适于将第一数据位值和第二数据位值存储于MTJ堆叠506的邻近于第一横向电极510和第二横向电极512的自由层内。
图6为沿着图5中的线6-6取得的图5的电路装置500的横截面图600。图600说明衬底502,衬底502包括第一层间电介质层630、第二层间电介质层632、第一罩盖层634、第三层间电介质层636、第二罩盖层638、第三罩盖层640、第四层间电介质层642和第五层间电介质层644。衬底502包括第一表面660和第二表面670。衬底502还包括包括MTJ堆叠506的MTJ结构504。第一横向电极510、第二横向电极512和MTJ堆叠506安置于衬底502中的沟槽内。所述沟槽具有深度(d)。衬底502包括沉积于第一表面660处且在第一表面660处经图案化的第三迹线524,且包括沉积于第二表面670处且在第二表面670处经图案化的第一迹线520和第二迹线522。第一迹线520耦合到从第一迹线520延伸到第一横向电极510的第一通孔514。第二迹线522耦合到从第二迹线522延伸到第二横向电极512的第二通孔518。第三迹线524耦合到从第三迹线524延伸到中心(顶部)电极508的中心通孔516。中心电极508耦合到MTJ堆叠506。
一般来说,MTJ堆叠506适于将第一数据位值存储于MTJ堆叠506的邻近于第一横向电极510的自由层内。MTJ堆叠506还适于将第二数据位值存储于MTJ堆叠506的邻近于第二横向电极512的自由层内。可通过在第三迹线524与第一迹线520或第二迹线522之间施加电压并通过将第一迹线520和/或第二迹线522处的电流与参考电流进行比较而从MTJ堆叠506读取数据位值。或者,可通过在第一迹线520与第三迹线524之间或在第二迹线522与第三迹线524之间施加写入电流而将数据位值写入到MTJ堆叠506。在一特定实施例中,图5中所说明的MTJ堆叠506的宽度(b)大于深度(d),且MTJ堆叠506内的邻近于横向电极510和512的自由层所携载的相应磁畴在于MTJ堆叠506的宽度(b)的方向上大体上平行于衬底502的表面660的方向上延伸(即,进入图6的页面视图或从页面视图向外)。如果MTJ堆叠506的宽度(b)小于深度(d),则MTJ堆叠506内的邻近于横向电极510和512的自由层的相应磁场可为沿着所述沟槽深度方向垂直的。
图7为沿着图5中的线7-7取得的图5的电路装置500的横截面图700。图700包括衬底502,其具有第二层间电介质层632、第一罩盖层634、第三层间电介质层636、第二罩盖层638、第三罩盖层640、第四层间电介质层642和第五层间电介质层644。衬底502包括MTJ堆叠506、顶部电极508和从第三迹线524延伸到顶部电极508的中心通孔516。衬底502还包括处理开口526,其可通过选择性地移除MTJ结构504的一部分且通过在处理开口526内沉积层间电介质材料进行填充而形成。
在一特定说明性实施例中,MTJ结构504为包括三个侧壁和一底壁的大体上u形结构。MTJ结构504可包括与相应侧壁相关联的横向电极(例如第一横向电极510和第二横向电极512)且可包括与所述底壁相关联的底部电极。另外,MTJ结构504适于存储多达四个唯一数据位。
图8为包括具有多个横向磁畴的MTJ单元的电路装置800的第三特定说明性实施例的俯视图。电路装置800包括衬底802。衬底802包括磁隧道结(MTJ)结构804,其具有MTJ堆叠806、中心电极808、第一横向电极810、第二横向电极812和第三横向电极1050。MTJ堆叠806具有长度(a)和宽度(b),其中长度(a)大于宽度(b)。衬底802包括耦合到第一横向电极810的第一通孔814、耦合到中心电极808的中心通孔816、耦合到第二横向电极812的第二通孔818和耦合到第三横向电极1050的第三通孔827。衬底802还包括耦合到第一通孔814的第一迹线820、耦合到第二通孔818的第二迹线822和耦合到中心通孔816的第三迹线824。衬底802还包括处理开口826。衬底802还包括耦合到第三通孔827的第四迹线828。在一特定实施例中,MTJ结构804适于将第一数据位值存储于MTJ堆叠806的自由层的邻近于第一横向电极810的第一部分内、将第二数据位值存储于自由层的邻近于第二横向电极812的第二部分内且将第三数据位值存储于自由层的邻近于第三横向电极1050的第三部分内。
图9为沿着图8中的线9-9取得的图8的电路装置800的横截面图900。图900说明衬底802,衬底802包括第一层间电介质层930、第二层间电介质层932、第一罩盖层934、第三层间电介质层936、第二罩盖层938、第三罩盖层940、第四层间电介质层942和第五层间电介质层944。衬底802包括第一表面960和第二表面970。衬底802还包括包括MTJ堆叠806的MTJ结构804。第一横向电极极810、第二横向电极812和MTJ堆叠806安置于衬底802中的沟槽内。所述沟槽具有深度(d)。衬底802包括沉积于第一表面960处且在第一表面960处经图案化的第三迹线824,且包括沉积于第二表面970处且在第二表面970处经图案化的第一迹线820和第二迹线822。第一迹线820耦合到从第一迹线820延伸到第一横向电极810的第一通孔814。第二迹线822耦合到从第二迹线822延伸到第二横向电极812的第二通孔818。第三迹线824耦合到从第三迹线824延伸到中心(顶部)电极808的中心通孔816。中心电极808耦合到MTJ堆叠806。
一般来说,MTJ堆叠806适于将第一数据位值存储于MTJ堆叠806的自由层的邻近于第一横向电极810的第一部分内。MTJ堆叠806还适于将第二数据位值存储于MTJ堆叠806的自由层的邻近于第二横向电极812的第二部分内。MTJ堆叠806还适于将第三数据位值存储于MTJ堆叠806的自由层的邻近于第三横向电极1050的第三部分内。可通过在第三迹线824与第一迹线820、第二迹线822或第四迹线828之间施加电压并通过将第三迹线824处或第一迹线820、第二迹线822或第四迹线828处的电流与参考电流进行比较而从MTJ堆叠806读取数据值。或者,可通过在第一迹线820或第二迹线822或第四迹线828与第三迹线824之间施加写入电流而将数据值写入到MTJ堆叠806。在一特定实施例中,图8中所说明的MTJ堆叠806的长度(a)和宽度(b)大于深度(d),且MTJ堆叠806内的邻近于横向电极810、812和1050的自由层所携载的相应磁畴在于MTJ堆叠806的宽度(b)或长度(a)的方向上大体上平行于衬底802的表面960的方向上延伸(即,进入图9的页面视图或从页面视图向外)。如果MTJ堆叠806的长度(a)和宽度(b)小于深度(d),则MTJ堆叠806内的邻近于横向电极810、812和1050的自由层的相应磁场可为沿着所述沟槽深度方向垂直的。
图10为沿着图8中的线10-10取得的图8的电路装置800的横截面图1000。图1000包括衬底802,衬底802具有第一层间电介质层930、第二层间电介质层932、第一罩盖层934、第三层间电介质层936、第二罩盖层938、第三罩盖层940、第四层间电介质层942和第五层间电介质层944。衬底802包括MTJ堆叠806、顶部电极808和从第三迹线824延伸到顶部电极808的中心通孔816。衬底802还包括处理开口826,其可通过选择性地移除MTJ结构804的一部分且通过在处理开口826内沉积层间电介质材料进行填充而形成。衬底802还包括耦合到从第四迹线828延伸到第三横向电极1050的第三通孔827的第四迹线828,第三横向电极1050耦合到MTJ堆叠806。
在一特定说明性实施例中,MTJ结构804为包括三个侧壁和一底壁的大体上u形结构。在图10的横截面图中,MTJ堆叠806为L形结构。MTJ结构804可包括与相应侧壁相关联的横向电极(例如第一横向电极810、第二横向电极812和第三横向电极1050)且可包括与所述底壁相关联的底部电极(未图示)。另外,MTJ结构804适于存储多达四个唯一数据位。
图11为包括具有多个横向磁畴的MTJ单元的电路装置1100的第四特定说明性实施例的俯视图。电路装置1100包括衬底1102。衬底1102包括磁隧道结(MTJ)结构1104,其具有MTJ堆叠1106、中心电极1108、第一横向电极1110和第二横向电极1112。MTJ堆叠1106具有长度(a)和宽度(b),其中长度(a)大于宽度(b)。衬底1102包括耦合到第一横向电极1110的第一通孔1114、耦合到中心电极1108的中心通孔1116、耦合到第二横向电极1112的第二通孔1118和耦合到第三横向电极1350的第三通孔1127。衬底1102还包括耦合到第一通孔1114的第一迹线1120、耦合到第二通孔1118的第二迹线1122和耦合到中心通孔1116的第三迹线1124。衬底1102还包括处理开口1126。衬底1102包括第三通孔1127和第四迹线1128。在一特定实施例中,MTJ结构1104适于将第一数据位值存储于MTJ堆叠1106的自由层的邻近于第一横向电极1110的第一部分内、将第二数据位值存储于自由层的邻近于第二横向电极1112的第二部分内且将第三数据位值存储于自由层的邻近于第三横向电极1350的第三部分内。
图12为沿着图11中的线12-12取得的图11的电路装置1100的横截面图1200。图1200说明衬底1102,其包括第二层间电介质层1232、第一罩盖层1234、第三层间电介质层1236、第二罩盖层1238、第三罩盖层1240、第四层间电介质层1242和第五层间电介质层1244。衬底1102包括第一表面1260和第二表面1270。衬底1102还包括包括MTJ堆叠1106的MTJ结构1104。第一横向电极1110、第二横向电极1112和MTJ堆叠1106安置于衬底1102中的沟槽内。所述沟槽具有深度(d)。衬底1102包括沉积于第一表面1260处且在第一表面1260处经图案化的第一迹线1120、第二迹线1122和第三迹线1124。第四迹线1128沉积于第二表面1270处且在第二表面1270处经图案化,如图13中所说明。第一迹线1120耦合到从第一迹线1120延伸到第一横向电极1110的第一通孔1114。第二迹线1122耦合到从第二迹线1122延伸到第二横向电极1112的第二通孔1118。第三迹线1124耦合到从第三迹线1124延伸到中心(顶部)电极1108的中心通孔1116。中心电极1108耦合到MTJ堆叠1106。
一般来说,MTJ堆叠1106适于将第一数据位值存储于MTJ堆叠1106的自由层的邻近于第一横向电极1110的第一部分内。MTJ堆叠1106还适于将第二数据位值存储于MTJ堆叠1106的自由层的邻近于第二横向电极1112的第二部分内。MTJ堆叠1106进一步适于将第三数据位值存储于MTJ堆叠1106的自由层的邻近于第三横向电极1350的第三部分内。可通过在第三迹线1124与第一迹线1120、第二迹线1122或第四迹线1128之间施加电压和并通过将第一迹线1120、第二迹线1122或第四迹线1128处的电流与参考电流进行比较而从MTJ堆叠1106读取数据位值。或者,可通过在第一迹线1120、第二迹线1122或第四迹线1128与第三迹线1124之间施加写入电流而将数据位值写入到MTJ堆叠1106。在一特定实施例中,图11中所说明的MTJ堆叠1106的长度(a)和宽度(b)大于深度(d),且MTJ堆叠1106内的邻近于横向电极1110、1112或1350的自由层所携载的相应磁畴在于MTJ堆叠1106的宽度(b)或长度(a)的方向上大体上平行于衬底1102的表面1260的方向上延伸(即,进入图12的页面视图或从页面视图向外)。如果MTJ堆叠1106的长度(a)和宽度(b)小于深度(d),则MTJ堆叠1106内的邻近于横向电极1110、1112和1350的自由层的相应磁场可为沿着所述沟槽深度方向垂直的。
图13为沿着图11中的线13-13取得的图11的电路装置1100的横截面图1300。图1300包括衬底1102,衬底1102具有第一层间电介质层1230、第二层间电介质层1232、第一罩盖层1234、第三层间电介质层1236、第二罩盖层1238、第三罩盖层1240、第四层间电介质层1242和第五层间电介质层1244。衬底1102包括MTJ堆叠1106、顶部电极1108和从第三迹线1124延伸到顶部电极1108的中心通孔1116。衬底1102还包括处理开口1126,其可通过选择性地移除MTJ结构1104的一部分且通过在处理开口1126内沉积层间电介质材料进行填充而形成。衬底1102还包括耦合到从第四迹线1128延伸到第三横向电极1350的第三通孔1127的第四迹线1128,第三横向电极1350耦合到MTJ堆叠1106。
在一特定说明性实施例中,MTJ结构1104为包括三个侧壁和一底壁的大体上u形结构。在图13的横截面图中,MTJ堆叠1106为L形结构。MTJ结构1104可包括与相应侧壁相关联的横向电极(例如第一横向电极1110、第二横向电极1112和第三横向电极1350),且可包括与所述底壁相关联的底部电极(未图示)。另外,MTJ结构1104适于存储多达四个唯一数据位。
图14为包括具有多个横向磁畴的MTJ单元的电路装置1400的第五特定说明性实施例的俯视图。电路装置1400包括衬底1402。衬底1402包括磁隧道结(MTJ)结构1404,其具有MTJ堆叠1406、中心电极1408、第一横向电极1410和第二横向电极1412。MTJ堆叠1406具有长度(a)和宽度(b),其中长度(a)大于宽度(b)。衬底1402包括耦合到第一横向电极1410的第一通孔1414、耦合到中心电极1408的中心通孔1416和耦合到第二横向电极1412的第二通孔1418。衬底1402还包括耦合到第一通孔1414的第一迹线1420、耦合到第二通孔1418的第二迹线1422和耦合到中心通孔1416的第三迹线1424。衬底1402还包括处理开口1426。在一特定实施例中,MTJ结构1404适于将第一数据值存储于MTJ堆叠1406的自由层的第一部分内且将第二数据值存储于MTJ堆叠1406的自由层的第二部分内,所述第一部分和所述第二部分分别邻近于第一横向电极1410和第二横向电极1412。
图15为沿着图14中的线15-15取得的图14的电路装置1400的横截面图1500。图1500说明衬底1402,衬底1402包括第一层间电介质层1532、第一罩盖层1534、第二层间电介质层1536、第二罩盖层1538、第三罩盖层1540、第三层间电介质层1542和第四层间电介质层1544。衬底1402包括第一表面1560和第二表面1570。衬底1402还包括包括MTJ堆叠1406的MTJ结构1404。第一横向电极1410、第二横向电极1412和MTJ堆叠1406安置于衬底1402中的沟槽内。所述沟槽具有深度(d)。在此实施例中,可使用沉积和光蚀刻工艺形成MTJ堆叠1406以选择性地移除MTJ堆叠1406的若干部分。一般来说,光蚀刻工艺可用以在图14到25中所描绘的说明性实施例中移除额外MTJ薄膜且界定MTJ图案。
衬底1402包括沉积于第一表面1560处且在第一表面1560处经图案化的第一迹线1420、第二迹线1422和第三迹线1424。第一迹线1420耦合到从第一迹线1420延伸到第一横向电极1410的第一通孔1414。第二迹线1422耦合到从第二迹线1422延伸到第二横向电极1412的第二通孔1418。第三迹线1424耦合到从第三迹线1424延伸到中心(顶部)电极1408的中心通孔1416。中心电极1408耦合到MTJ堆叠1406。
一般来说,MTJ堆叠1406适于将第一数据值存储于MTJ堆叠1406的自由层的邻近于第一横向电极1410的第一部分内。MTJ堆叠1406还适于将第二数据值存储于MTJ堆叠1406的自由层的邻近于第二横向电极1412的第二部分内。可通过在第三迹线1424与第一迹线1420或第二迹线1422之间施加电压并通过将第一迹线1420或第二迹线1422处的电流与参考电流进行比较而从MTJ堆叠1406读取数据值。或者,可通过在第一迹线1420或第二迹线1422与第三迹线1424之间施加写入电流而将数据值写入到MTJ堆叠1406。在一特定实施例中,图14中所说明的MTJ堆叠1406的长度(a)和宽度(b)大于所述MTJ堆叠的高度和深度(d),且MTJ堆叠1406内的邻近于横向电极1410和1412的自由层所携载的相应磁畴在于MTJ堆叠1406的宽度(b)的方向上大体上平行于衬底1560的表面的方向上延伸(即,进入图15的页面视图或从页面视图向外)。
在一特定实施例中,MTJ堆叠1406具有大于长度(a)或宽度(b)的高度(h)。在此例子中,MTJ堆叠1406内的邻近于横向电极1410和1412的自由层所携载的相应磁畴在于MTJ堆叠1406的深度(d)的方向上大体上垂直于衬底1402的表面1560的方向上延伸。
图16为沿着图14中的线16-16取得的图14的电路装置1400的横截面图1600。图1600包括衬底1402,衬底1402具有第一层间电介质层1532、第一罩盖层1534、第二层间电介质层1536、第二罩盖层1538、第三罩盖层1540、第三层间电介质层1542和第四层间电介质层1544。衬底1402包括MTJ堆叠1406、顶部电极1408和从第三迹线1424延伸到顶部电极1408的中心通孔1416。衬底1402还包括处理开口1426,其可通过选择性地移除MTJ结构1404的一部分且通过在处理开口1426内沉积层间电介质材料进行填充而形成。
在一特定说明性实施例中,MTJ结构1404为包括三个侧壁和一底壁的大体上u形结构。MTJ结构1404可包括与相应侧壁相关联的横向电极(例如第一横向电极1410和第二横向电极1412)且可包括与所述底壁相关联的底部电极。另外,MTJ结构1404适于存储多达四个唯一数据位。
图17为包括具有多个横向磁畴的MTJ单元的电路装置1700的第六特定说明性实施例的俯视图。电路装置1700包括衬底1702。衬底1702包括磁隧道结(MTJ)结构1704,其具有MTJ堆叠1706、中心电极1708、第一横向电极1710和第二横向电极1712。MTJ堆叠1706具有长度(a)和宽度(b),其中长度(a)大于宽度(b)。衬底1702包括耦合到第一横向电极1710的第一通孔1714、耦合到中心电极1708的中心通孔1716和耦合到第二横向电极1712的第二通孔1718。衬底1702还包括耦合到第一通孔1714的第一迹线1720、耦合到第二通孔1718的第二迹线1722和耦合到中心通孔1716的第三迹线1724。衬底1702还包括处理开口1726。在一特定实施例中,MTJ结构1704适于将第一数据值存储于MTJ堆叠1706的自由层的第一部分内且将第二数据值存储于MTJ堆叠1706的自由层的第二部分内,所述第一部分和所述第二部分分别邻近于第一横向电极1710和第二横向电极1712。
图18为沿着图17中的线18-18取得的图17的电路装置1700的横截面图1800。图1800说明衬底1702,衬底1702包括第一层间电介质层1830和1832、第一罩盖层1834、第二层间电介质层1836、第二罩盖层1838、第三罩盖层1840、第三层间电介质层1842和第四层间电介质层1844。衬底1702包括第一表面1860和第二表面1870。衬底1702还包括包括MTJ堆叠1706的MTJ结构1704。第一横向电极1710、第二横向电极1712和MTJ堆叠1706安置于衬底1702中的沟槽内。所述沟槽具有深度(d),且MTJ堆叠1706具有大于沟槽深度(d)的高度(h)。衬底1702包括沉积于第二表面1870处且在第二表面1870处经图案化的第一迹线1720和第二迹线1722和沉积于第一表面1860处且在第一表面1860处经图案化的第三迹线1724。第一迹线1720耦合到从第一迹线1720延伸到第一横向电极1710的第一通孔1714。第二迹线1722耦合到从第二迹线1722延伸到第二横向电极1712的第二通孔1718。第三迹线1724耦合到从第三迹线1724延伸到中心(顶部)电极1708的中心通孔1716。中心电极1708耦合到MTJ堆叠1706。
一般来说,MTJ堆叠1706适于将第一数据值存储于MTJ堆叠1706的自由层的邻近于第一横向电极1710的第一部分内。MTJ堆叠1706还适于将第二数据值存储于MTJ堆叠1706的自由层的邻近于第二横向电极1712的第二部分内。可通过在第三迹线1724与第一迹线1720或第二迹线1722之间施加电压并通过将第一迹线1720或第二迹线1722处的电流与参考电流进行比较而从MTJ堆叠1706读取数据值。或者,可通过在第一迹线1720或第二迹线1722与第三迹线1724之间施加写入电流而将数据值写入到MTJ堆叠1706。在一特定实施例中,MTJ堆叠1706的长度(a)和宽度(b)大于MTJ堆叠1706的高度(h),且MTJ堆叠1706内的邻近于横向电极1710和1712的自由层所携载的相应磁畴在于MTJ堆叠1706的宽度(b)的方向上大体上平行于衬底1702的表面1860的方向上延伸(即,进入或从图18的页面视图离开)。在另一特定实施例中,MTJ堆叠1706的高度(h)可大于长度(a)或宽度(b),且MTJ堆叠1706内的邻近于横向电极1710和1712的自由层所携载的磁畴在大体上垂直于衬底1702的表面1860的方向上延伸。
图19为沿着图17中的线19-19截取的图17的电路装置1700的横截面图1900。图1900包括衬底1702,衬底1702具有第一层间电介质层1832、第一罩盖层1834、第二层间电介质层1836、第二罩盖层1838、第三罩盖层1840、第三层间电介质层1842和第四层间电介质层1844。衬底1702包括MTJ堆叠1706、顶部电极1708和从第三迹线1724延伸到顶部电极1708的中心通孔1716。衬底1702还包括处理开口1726,其可通过选择性地移除MTJ结构1704的一部分且通过在处理开口1726内沉积层间电介质材料进行填充而形成。
在一特定说明性实施例中,MTJ结构1704为包括三个侧壁和一底壁的大体上u形结构。MTJ结构1704可包括与相应侧壁相关联的横向电极(例如第一横向电极1710和第二横向电极1712)且可包括与所述底壁相关联的底部电极。另外,MTJ结构1704适于存储多达四个唯一数据位。
图20为包括具有多个横向磁畴的MTJ单元的电路装置2000的第七特定说明性实施例的俯视图。电路装置2000包括衬底2002。衬底2002包括磁隧道结(MTJ)结构2004,其具有MTJ堆叠2006、中心电极2008、第一横向电极2010和第二横向电极2012。MTJ堆叠2006具有长度(a)和宽度(b),其中长度(a)大于宽度(b)。衬底2002包括耦合到第一横向电极2010的第一通孔2014、耦合到中心电极2008的中心通孔2016、耦合到第二横向电极2012的第二通孔2018和耦合到图22中所描绘的第三横向电极2250的第三通孔2027。衬底2002还包括耦合到第一通孔2014的第一迹线2020、耦合到第二通孔2018的第二迹线2022和耦合到中心通孔2016的第三迹线2024。衬底2002还包括处理开口2026。衬底2002包括第三通孔2027和第四迹线2028。在一特定实施例中,MTJ结构2004适于将第一数据值、第二数据值和第三数据值存储于MTJ堆叠2006的自由层的邻近于第一横向电极2010、第二横向电极2012和第三横向电极2250的相应部分内。
图21为沿着图20中的线21-21取得的图20的电路装置2000的横截面图2100。图2100说明衬底2002,其包括第一层间电介质层2130、第二层间电介质层2132、第一罩盖层2134、第三层间电介质层2136、第二罩盖层2138、第三罩盖层2140、第四层间电介质层2142和第五层间电介质层2144。衬底2002包括第一表面2160和第二表面2170。衬底2002还包括包括MTJ堆叠2006的MTJ结构2004。第一横向电极2010、第二横向电极2012和MTJ堆叠2006安置于衬底2002中的沟槽内。所述沟槽具有深度(d)。MTJ堆叠2006具有大于沟槽深度(d)的高度(h)。衬底2002包括在第二表面2170处的第一迹线2020和第二迹线2022和在第一表面2160处的第三迹线2024。第四迹线2028也沉积于第二表面2170处且在第二表面2170处经图案化(如图22中所展示)。第一迹线2020耦合到从第一迹线2020延伸到第一横向电极2010的第一通孔2014。第二迹线2022耦合到从第二迹线2022延伸到第二横向电极2012的第二通孔2018。第三迹线2024耦合到从第三迹线2024延伸到中心(顶部)电极2008的中心通孔2016。中心电极2008耦合到MTJ堆叠2006。
一般来说,MTJ堆叠2006适于将第一数据值存储于MTJ堆叠2006的自由层的邻近于第一横向电极2010的第一部分内。MTJ堆叠2006还适于将第二数据值存储于MTJ堆叠2006的自由层的邻近于第二横向电极2012的第二部分内。可通过在第三迹线2024与第一迹线2020、第二迹线2022或第四迹线2250之间施加电压并通过将第一迹线2020、第二迹线2022或第四迹线2250处的电流与参考电流进行比较而从MTJ堆叠2006读取数据值。或者,可通过在第一迹线2020、第二迹线2022或第四迹线2250与第三迹线2024之间施加写入电流而将数据值写入到MTJ堆叠2006。在一特定实施例中,图20中所说明的MTJ堆叠2006的长度(a)和宽度(b)大于高度(h),且MTJ堆叠2006内的邻近于横向电极2010和2012的自由层所携载的相应磁畴在于MTJ堆叠2006的宽度(b)的方向上大体上平行于衬底2002的表面2160的方向上延伸(即,进入图21的页面视图或从页面视图向外)。在另一特定实施例中,MTJ堆叠2006的高度(h)可大于长度(a)或宽度(b),且MTJ堆叠2006内的邻近于横向电极2110和2112的自由层所携载的磁畴在大体上垂直于衬底2002的表面2160的方向上延伸。
图22为沿着图20中的线22-22取得的图20的电路装置2000的横截面图2200。图2200包括衬底2002,衬底2002具有第一层间电介质层2130、第二层间电介质层2132、第一罩盖层2134、第三层间电介质层2136、第二罩盖层2138、第三罩盖层2140、第四层间电介质层2142和第五层间电介质层2144。衬底2002包括MTJ堆叠2006、顶部电极2008和从第三迹线2024延伸到顶部电极2008的中心通孔2016。衬底2002还包括处理开口2026,其可通过选择性地移除MTJ结构2004的一部分且通过在处理开口2026内沉积层间电介质材料进行填充而形成。衬底2002还包括在第二表面2170处沉积且经图案化的第四迹线2028。第四迹线2028耦合到从第四迹线2028延伸到第三横向电极2250的第三通孔2027,所述第三横向电极2250耦合到MTJ堆叠2006。
在一特定说明性实施例中,MTJ结构2004为包括三个侧壁和一底壁的大体上u形结构。在图22的横截面图中,MTJ堆叠2006为L形结构。MTJ结构2004可包括与相应侧壁相关联的横向电极(例如第一横向电极2010、第二横向电极2012和第三横向电极2250)且可包括与所述底壁相关联的底部电极(未图示)。另外,MTJ结构2004适于存储多达四个唯一数据位。
图23为包括具有多个横向磁畴的MTJ单元的电路装置2300的第八特定说明性实施例的俯视图。电路装置2300包括衬底2302。衬底2302包括磁隧道结(MTJ)结构2304,其具有MTJ堆叠2306、中心电极2308、第一横向电极2310和第二横向电极2312。MTJ堆叠2306具有长度(a)和宽度(b),其中长度(a)大于宽度(b)。衬底2302包括耦合到第一横向电极2310的第一通孔2314、耦合到中心电极2308的中心通孔2316和耦合到第二横向电极2312的第二通孔2318。衬底2302还包括耦合到第一通孔2314的第一迹线2320、耦合到第二通孔2318的第二迹线2322和耦合到中心通孔2316的第三迹线2324。衬底2302还包括处理开口2326。衬底2302包括第三通孔2327和第四迹线2328。在一特定实施例中,MTJ结构2304适于分别将第一数据值、第二数据值和第三数据值存储于MTJ堆叠2306的自由层的邻近于第一横向电极2310、第二横向电极2312和第三横向电极2550的部分内。
图24为沿着图23中的线24-24取得的图23的电路装置2300的横截面图2400。图2400说明衬底2302,衬底2302包括第一层间电介质层2430、第二层间电介质层2432、第一罩盖层2434、第三层间电介质层2436、第二罩盖层2438、第三罩盖层2440、第四层间电介质层2442和第五层间电介质层2444。衬底2302包括第一表面2460和第二表面2470。衬底2302还包括包括MTJ堆叠2306的MTJ结构2304。第一横向电极2310、第二横向电极2312和MTJ堆叠2306安置于衬底2302中的沟槽内。所述沟槽具有深度(d)。衬底2302包括安置于第一表面2460处的第一迹线2320、第二迹线2322和第三迹线2324。第四迹线2328安置于第二表面2470处(在图25中描绘)。第一迹线2320耦合到从第一迹线2320延伸到第一横向电极2310的第一通孔2314。第二迹线2322耦合到从第二迹线2322延伸到第二横向电极2312的第二通孔2318。第三迹线2324耦合到从第三迹线2324延伸到中心(顶部)电极2308的中心通孔2316。中心电极2308耦合到MTJ堆叠2306。
一般来说,MTJ堆叠2306适于将第一数据值存储于MTJ堆叠2306的自由层的邻近于第一横向电极2310的第一部分内。MTJ堆叠2306还适于将第二数据值存储于MTJ堆叠2306的自由层的邻近于第二横向电极2312的第二部分内。MTJ堆叠2306还适于将第三数据值存储于MTJ堆叠2306的自由层的邻近于第三横向电极2550的第三部分内。可通过在第三迹线2324与第一迹线2320、第二迹线2322或第四迹线2328之间施加电压并通过将第一迹线2320、第二迹线2322或第四迹线2328处的电流与参考电流进行比较而从MTJ堆叠2306读取数据值。或者,可通过在第一迹线2320、第二迹线2322或第四迹线2328与第三迹线2324之间施加写入电流而将数据值写入到MTJ堆叠2306。在一特定实施例中,图23中所说明的MTJ堆叠2306的长度(a)和宽度(b)大于高度(h),且MTJ堆叠2306内的邻近于横向电极2310和2312的自由层所携载的相应磁畴在于MTJ堆叠2306的宽度(b)的方向上大体上平行于衬底2302的表面2460的方向上延伸(即,进入页面视图或从页面视图向外)。在另一特定实施例中,MTJ堆叠2306的高度(h)可大于长度(a)或宽度(b),且MTJ堆叠2306内的邻近于横向电极2310和2312的自由层所携载的磁畴在大体上垂直于衬底2302的表面2460的方向上延伸。
图25为沿着图23中的线25-25取得的图23的电路装置2300的横截面图2500。图2500包括衬底2302,衬底2302具有第一层间电介质层2430、第二层间电介质层2432、第一罩盖层2434、第三层间电介质层2436、第二罩盖层2438、第三罩盖层2440、第四层间电介质层2442和第五层间电介质层2444。衬底2302包括MTJ堆叠2306、顶部电极2308和从第三迹线2324延伸到顶部电极2308的中心通孔2316。衬底2302还包括处理开口2326,其可通过选择性地移除MTJ结构2304的一部分且通过在处理开口2326内沉积层间电介质材料进行填充而形成。衬底2302还包括耦合到从第四迹线2328延伸到第三横向电极2550的第三通孔2327的第四迹线2328,第三横向电极2550耦合到MTJ堆叠2306。
在一特定说明性实施例中,MTJ结构2304为包括三个侧壁和一底壁的大体上u形结构。在图25的横截面图中,MTJ堆叠2306为L形结构。MTJ结构2304可包括与相应侧壁相关联的横向电极(例如第一横向电极2310、第二横向电极2312和第三横向电极2550)且可包括与所述底壁相关联的底部电极(未图示)。另外,MTJ结构2304适于存储多达四个唯一数据位。
图26为在零值状态下配置的具有多个横向磁畴的MTJ单元的自由层2600的俯视图。在此实例中,说明处于位零状态下的自由层2600,其中所述位中的每一者表示零值。自由层2600包括第一侧壁2602、第二侧壁2604、第三侧壁2606和底壁2608。侧壁2602、2604和2606中的每一者和底壁2608的自由层2600携载经配置以表示数据值(例如,“1”或“0”值)的唯一磁畴。第一侧壁2602携载第一磁畴2612。第二侧壁2604携载第二磁畴2614。第三侧壁2606携载第三磁畴2616。底壁2608携载第四磁畴2618。如点(即,箭头头部)所指示,磁畴2612、2614和2616从页面视图延伸出。在此特定例子中,侧壁2602、2604和2606中的每一者的深度大于侧壁2602、2604和2606中的每一者的相应长度或宽度。因此,磁畴2612、2614和2616定向在深度的方向上。
第一侧壁2602的第一磁畴2612通过第一域势垒2630而与第二侧壁2604的第二磁畴2614分开。类似地,第二侧壁2604的第二磁畴2614通过第二域势垒2632而与第三侧壁2606的第三磁畴2616分开。
一般来说,第一域势垒2630和第二域势垒2632表示域壁,其为分别分开例如磁畴2612、2614和2616等磁畴的界面。第一域势垒2630和第二域势垒2632表示不同磁矩之间的转变。在一特定实施例中,第一域势垒2630和第二域势垒2632可表示在磁场经受0或180度的角位移的情况下的磁矩的改变。
可使用第一写入电流2622更改与第一磁畴2612相关联的磁场的方向(即,第一侧壁2602处的自由层2600内的磁场的方向)。类似地,可使用第二写入电流2624更改与由第二侧壁2604的自由层2600携载的第二磁畴2614相关联的磁场的方向。可使用第三写入电流2626更改与由第三侧壁2606处的自由层2600携载的第三磁畴2616相关联的磁场的方向。可使用第四写入电流2628更改与由底壁2608处的自由层2600携载的第四磁畴2618相关联的磁场的方向。
一般来说,由自由层2600携载的磁场相对于侧壁2602、2604和2606中的每一者和底壁2608的固定层(例如相对于图27中所示的固定层2708的自由层2704)中的固定磁场的相对方向确定位值。在所展示的实例中,固定层和自由层2600的磁定向是平行的(如图27中的磁场2714和2716所说明)。因此,写入电流2622、2624、2626和2628中的每一者可表示写入“0”电流,从而更改与自由层2600内的相应磁畴2612、2614、2616和2618相关联的磁场的方向以表示复位或“0”状态。
图27为包括图26的侧壁2602的自由层2600的MTJ单元2700的横截面图,其说明用以配置自由层的磁畴以表示零值的写入电流。MTJ单元2700包括顶部电极2702、自由层2704(即,图26中的自由层2612)、磁隧道结隧道势垒2706、固定层2708、反铁磁(AF)层2712和底部电极2710。一般来说,顶部电极2702和底部电极2710为适于携载电流的导电层。固定层2708为铁磁层,其已被退火以固定在固定(钉扎)层2708内的磁场2716的方向。自由层2704为具有可由写入电流改变的磁场的铁磁层。MTJ隧道势垒或势垒层2706可由金属材料的氧化物形成。可使用写入电流2622改变自由层2704内的磁场2714的方向。通过反铁磁(AF)层2712钉扎固定层2708内的磁场2716的方向。
自由层2704中的磁场相对于固定层2708的固定磁场的方向指示存储于特定MTJ单元2700的自由层2704处的数据位是位值“1”还是位值“0”。可使用写入电流2622改变自由层2704中的磁场的磁方向(一般指示于2714处)。如所示,写入电流2622表示从顶部电极2702流动穿过自由层2704、越过磁隧道结势垒2706、穿过固定层2708且穿过反铁磁(AF)层2712且穿过底部电极2710的写入0电流。MTJ单元2700还可包括用于种子层、连接或性能增强目的的额外层(未图示)。在一说明性实施例中,图1到图34中所说明的实施例中的任一者或全部可包括大体上类似于MTJ单元2700的MTJ堆叠结构的MTJ堆叠结构。
图28为沿着图26中的线28-28取得的图26的自由层的横截面图。图28为沿着图26中的线28-28取得的自由层2600的横截面图2800。自由层2600包括第一侧壁2602、第三侧壁2606和底壁2608。在此实例中,在第一侧壁2602处由自由层2600携载的第一磁畴的方向(如2612处所指示)在第一侧壁2602的深度(d)的方向上延伸,所述深度(d)的方向对应于箭头2612。在第三侧壁2606处由自由层携载的第三磁畴的方向(如2616处所指示)在第三侧壁2606的深度(d)的方向上延伸,所述深度(d)的方向对应于箭头2616。在此实例中,第一磁畴2612和第三磁畴2616可在大体上垂直于衬底的表面的方向上延伸。与底壁2608相关联的第四磁畴2618在大体上垂直于第一磁畴2612和第三磁畴2616且大体上平行于所述衬底的所述表面的方向上延伸。另外,如箭头尾部(星号)所指示,第四磁畴2618在进入页面的方向上延伸。
自由层2600包括第一域势垒(壁)2840和第二域势垒2842。在一特定实例中,第一域势垒2840可对应于在第一侧壁2602与底壁2608之间的结构性界面。第一域势垒2840隔离第一侧壁2602处的自由层2600的第一磁畴2612与底壁2608的第四磁畴2618。第二域势垒2842可对应于在底壁2608与第三侧壁2606之间的结构性界面。第二域势垒2842隔离第三侧壁2606的自由层的磁畴2616与和底壁2608相关联的自由层2600的磁畴2618。
在图28中所说明的实施例中,自由层2600可适于存储至少三个数据位。第一数据位可由第一侧壁2602处的由自由层2600携载的第一磁畴2612的方向来表示。第二数据位可由底壁2608处的由自由层2600携载的第四磁畴2618来表示。第三数据位可用第三侧壁2606处的由自由层2600携载的第三磁畴2616来表示。举例来说,可施加写入电流2622、2626和2628以选择性地更改选定侧壁的对应磁畴2612、2616和/或2618的定向,而不更改与其它侧壁相关联的磁畴或底壁2608的磁畴的定向。
图29为沿着线29-29取得的图26中所说明的自由层2600的横截面图2900的图。自由层2600包括侧壁2604和底壁2608。在此特定实例中,自由层2600包括磁畴势垒2950。磁畴势垒(或壁)2950隔离底壁2608处的由自由层2600携载的磁畴2618与第二侧壁2604处的由自由层2600携载的磁畴2614。域势垒2950可对应于在侧壁2604与底壁2608之间的结构性界面。第二磁畴2614在对应于侧壁2604的深度(d)的方向上(即,在大体上垂直于衬底的表面的方向上)延伸。第四磁畴2618在大体上垂直于第二磁畴2614和深度(d)的方向上且在平行于MTJ单元的宽度(b)的方向上延伸。深度(d)(如图2到图13中所说明)或高度(h)(如图14到图25中所说明)可表示沟槽深度或可表示所述侧壁的高度。
在一特定说明性实施例中,图26中所说明的域势垒2630和2632、图28中所说明的域势垒2840和2842和图29中所说明的域势垒2950允许自由层2600存储多个数据位。具体来说,图26中所说明的自由层2600可适于存储多达四个数据位,所述数据位可由图26、图28和图29中所说明的磁畴2612、2614、2616和2618来表示。
图30为在1值状态下配置的具有多个横向磁畴的MTJ单元的自由层3000的俯视图。在此实例中,说明处于位1状态下的自由层3000,其中所述位中的每一者表示1值(即,逻辑“1”值)。自由层3000包括第一侧壁3002、第二侧壁3004、第三侧壁3006和底壁3008。侧壁3002、3004和3006中的每一者和底壁3008的自由层3000携载经配置以表示数据值(例如,“1”或“0”值)的唯一磁畴。第一侧壁3002携载第一磁畴3012。第二侧壁3004携载第二磁畴3014。第三侧壁3006携载第三磁畴3016。底壁3008携载第四磁畴3018。如星号(即,箭头尾部)所指示,磁畴3012、3014和3016延伸入页面中。在此特定例子中,侧壁3002、3004和3006中的每一者的深度大于侧壁3002、3004和3006中的每一者的相应长度或宽度。因此,磁畴3012、3014和3016纵向地定向于深度的方向上。
第一侧壁3002的第一磁畴3012通过第一域势垒3030而与第二侧壁3004的第二磁畴3014分开。类似地,第二侧壁3004的第二磁畴3014通过第二域势垒3032而与第三侧壁3006的第三磁畴3016分开。
一般来说,第一域势垒3030和第二域势垒3032表示域壁,其为分别分开例如磁畴3012、3014和3016的磁畴的界面。第一域势垒3030和第二域势垒3032表示不同磁矩之间的转变。在一特定实施例中,第一域势垒3030和第二域势垒3032可表示在磁场经受0或180度的角位移的情况下的磁矩的改变。
可使用第一写入电流3022更改与第一磁畴3012相关联的磁场的方向(即,第一侧壁3002处的自由层3000内的磁场的方向)。类似地,可使用第二写入电流3024更改与由第二侧壁3004的自由层3000携载的第二磁畴3014相关联的磁场的方向。可使用第三写入电流3026更改与第三侧壁3006处的由自由层3000携载的第三磁畴3016相关联的磁场的方向。可使用第四写入电流3028更改与底壁3008处的由自由层3000携载的第四磁畴3018相关联的磁场的方向。
一般来说,由自由层3000携载的磁场相对于侧壁3002、3004和3006中的每一者和底壁3008的固定层中的固定磁场(例如图31中说明的自由层3104相对于固定层3108)的相对方向确定位值。在所展示的实例中,固定层和自由层3000的磁定向是反平行的(如图31中的磁场3114和3116所说明)。因此,写入电流3022、3024、3026和3028中的每一者可表示写入“1”电流,从而更改与自由层3000内的相应磁畴3012、3014、3016和3018相关联的磁场的方向以表示复位或“1”状态。
图31为包括图30的侧壁3002的自由层3000的MTJ单元3100的横截面图,其说明用以配置自由层的磁畴以表示1值的写入电流。MTJ单元3100包括顶部电极3102、自由层3104(即,图30中的自由层3012)、磁隧道结隧道势垒3106、固定层3108、反铁磁(AF)层3112和底部电极3110。一般来说,顶部电极3102和底部电极3110为适于携载电流的导电层。固定层3108为铁磁层,其已被退火以固定在固定(钉扎)层3108内的磁场3116的方向。自由层3104为可编程的铁磁层。MTJ隧道势垒或势垒层3106可由金属材料的氧化物形成。可使用写入电流3022改变自由层3014内的磁场3114的方向。通过反铁磁(AF)层3112钉扎固定层3108的磁场3116。
自由层3104中的磁场相对于固定层3108的固定磁场的方向指示存储于特定MTJ单元3100的自由层3104处的数据位是位值“1”还是位值“0”。可使用写入电流3022改变自由层3104中的磁场的磁方向(一般指示于3114处)。如所示,写入电流3022表示从底部电极3110流动穿过AF层3112、穿过固定层3108、越过磁隧道结势垒3106、穿过自由层3104且穿过顶部电极3102的写入“1”电流。MTJ单元3100可包括用于种子层、连接或性能增强目的的额外层(未图示)。在一说明性实施例中,图1到图34中所描绘的任何MTJ堆叠可包括大体上类似于MTJ单元3100的结构。
图32为沿着图30中的线32-32取得的自由层3000的横截面图3200。自由层3000包括第一侧壁3002、第三侧壁3006和底壁3008。在此实例中,在第一侧壁3002处由自由层3000携载的第一磁畴的方向(如3012处所指示)在第一侧壁3002的深度(d)的方向上延伸,所述深度(d)的方向对应于箭头3012。第三侧壁3006的自由层所携载的第三磁畴的方向(如3016处所指示)在第三侧壁3006的深度(d)的方向上延伸,所述深度(d)的方向对应于箭头3016。在此实例中,第一磁畴3012和第三磁畴3016可在大体上垂直于衬底的表面的方向上延伸。与底壁3008相关联的第四磁畴3018在大体上垂直于第一磁畴3012和第三磁畴3016且大体上平行于所述衬底的所述表面的方向上延伸。另外,如箭头头部(点)所指示,第四磁畴3018在从页面视图向外的方向上延伸。
自由层3000包括第一域势垒(壁)3240和第二域势垒3242。在一特定实例中,第一域势垒3240可对应于在第一侧壁3002与底壁3008之间的结构性界面。第一域势垒3240隔离第一侧壁3002处的自由层3000的第一磁畴3012与底壁3008的第四磁畴3018。第二域势垒3242可对应于在底壁3008与第三侧壁3006之间的结构性界面。第二域势垒3242隔离第三侧壁3006的自由层的磁畴3016与和底壁3008相关联的自由层3000的磁畴3018。
在图32中所说明的实施例中,自由层3000可适于存储至少三个数据位。第一数据位可由第一侧壁3002处的由自由层3000携载的第一磁畴3012的方向来表示。第二数据位可由底壁3008处的由自由层3000携载的第四磁畴3018来表示。第三数据位可由第三侧壁3006处的由自由层3000携载的第三磁畴3016来表示。举例来说,可施加写入电流3022、3026和3028以选择性地更改选定侧壁的对应磁畴3012、3016和/或3018的定向,而不更改与其它侧壁相关联的磁畴或底壁3008的磁畴的定向。
图33为沿着线33-33取得的图30中所说明的自由层3000的横截面图3300的图。自由层3000包括侧壁3004和底壁3008。在此特定实例中,自由层3000包括磁畴势垒3350。磁畴势垒(或壁)3350隔离底壁3008处的由自由层3000携载的磁畴3018与第二侧壁3004处的由自由层3000携载的磁畴3014。域势垒3350可对应于在侧壁3004与底壁3008之间的结构性界面。第二磁畴3014在对应于侧壁3004的深度(d)的方向上(即,在大体上垂直于衬底的表面的方向上)延伸。第四磁畴3018在大体上垂直于第二磁畴3014和深度(d)的方向上且在平行于MTJ单元的宽度(b)的方向上延伸。深度(d)和高度(h)可表示沟槽深度或可表示侧壁的高度。
在一特定说明性实施例中,图30中所说明的域势垒3030和3032、图32中所说明的域势垒3240和3242以及图33中所说明的域势垒3350允许自由层3000存储多个数据位。具体来说,图30中所说明的自由层3000可适于存储多达四个数据位,所述数据位可由图30、图32和图33中所说明的磁畴3012、3014、3016和3018来表示。
图34为磁隧道结(MTJ)单元3400的特定实施例的横截面图。MTJ单元3400包括MTJ堆叠3402,其具有自由层3404、隧道势垒层3406、固定(钉扎)层3408和反铁磁(AF)层3426。MTJ堆叠3402耦合到位线3410。此外,MTJ堆叠3402经由底部电极3416和开关3418耦合到源极线3414。字线3412耦合到开关3418的控制端子以选择性地激活开关3418以便允许写入电流3424从位线3410流到源极线3414。在所展示的实施例中,固定层3408包括具有固定定向的磁畴3422。自由层3404包括可经由写入电流3424编程的磁畴3420。如所示,写入电流3410适于将自由层3404处的磁畴3420的定向编程到零状态(即,磁畴3420和3422定向于相同方向上)。为了将1值写入到MTJ单元3400,使写入电流3424反向,从而使自由层3404处的磁畴3420的定向翻转方向,以使得磁畴3420在与磁畴3422的方向相反的方向上延伸。在一说明性实施例中,图2到图33中所描绘的实施例中的任一者可包括大体上类似于MTJ堆叠3402的MTJ堆叠。
图35为MTJ单元3500的另一特定实施例的横截面图,所述MTJ单元3500提供更多固定层值和增加的电阻。具体来说,MTJ单元3500包括MTJ堆叠3502,其包括自由层3504、隧道势垒层3506和固定层3508。MTJ堆叠的自由层3504经由缓冲层3530耦合到顶部电极3510。在此实例中,MTJ堆叠3502的固定层3508经由反铁磁层3538耦合到底部电极3516。另外,固定层3508包括第一钉扎(固定)层3532、缓冲层3534和第二钉扎(固定)层3536。第一钉扎层3532和第二钉扎层3536具有在相反方向上定向的相应磁畴,借此增加MTJ堆叠3502的固定层值和总电阻。在一特定实施例中,此增加的固定层值可增强与MTJ堆叠3502相关联的读取裕度。
图36为具有单一开关装置以存取单一存储值的MTJ单元3600的横截面图。MTJ单元3600包括底部电极,底部电极包括第一侧壁3606、底壁3604和第二侧壁3608。MTJ单元3600还包括中心电极3610和MTJ堆叠3612。MTJ堆叠3612分开中心电极3610与所述底部电极的第一侧壁3606、第二侧壁3608和底壁3604。在此实施例中,MTJ堆叠3612包括第一磁畴3614和第二磁畴3616。中心电极3610耦合到位线3618。第一侧壁3606和第二侧壁3608经由线3620和3622耦合到节点3624。MTJ单元3600还包括开关3626,开关3626具有耦合到节点3624的第一端子、耦合到源极线的第二端子3630和耦合到字线3628的控制端子。
图37为具有两个开关装置以存取两个存储值的MTJ单元3700的横截面图。MTJ单元3700包括底部电极,底部电极包括第一侧壁3706、底壁3704和第二侧壁3708。MTJ单元3700还包括中心电极3710和MTJ堆叠3712。MTJ堆叠3712分开中心电极3710与所述底部电极的第一侧壁3706、第二侧壁3708和底壁3704。在此实施例中,MTJ堆叠3712包括第一磁畴3714和第二磁畴3716。中心电极3710耦合到位线3718。MTJ单元3700包括第一开关3722,第一开关3722包括耦合到第一侧壁3706的第一端子、耦合到节点3724的控制端子和耦合到第一源极线3728的第二端子。MTJ单元3700还包括耦合到节点3724的字线3726。MTJ单元3700进一步包括第二开关3732,第二开关3732具有耦合到第二侧壁3708的第三端子3730、耦合到节点3724的控制端子和耦合到第二源极线3734的第四端子。虽然描绘为具有共享字线3726和单独源极线3728和3734,但在其它实施例中,可替代地使用单独字线和共享源极线。
在一特定实施例中,可选择性地激活第一源极线3728和第二源极线3734以从第一磁畴3714和第二磁畴3716读取数据且/或将数据写入到第一磁畴3714和第二磁畴3716。在一特定实施例中,可将电流或电压施加到位线3718和字线3726以激活第一开关3722和第二开关3732。可激活与第二源极线3734分开且独立于第二源极线3734的第一源极线3728以读取由第一磁畴3714表示的数据。在另一特定实施例中,可激活第一源极线3728和第二源极线3734以读取由第一磁畴3714和第二磁畴3716表示的数据。
图38为具有三个开关装置以存取三个存储值的MTJ单元3800的横截面图。MTJ单元3800包括底部电极,底部电极包括第一侧壁3806、底壁3804和第二侧壁3808。MTJ单元3800还包括中心电极3810和MTJ堆叠3812。MTJ堆叠3812分开中心电极3810与所述底部电极的第一侧壁3806、第二侧壁3808和底壁3804。在此实施例中,MTJ堆叠3812包括第一磁畴3814、第二磁畴3816和第三磁畴3817。中心电极3810耦合到位线3818。MTJ单元3800包括第一开关3822,第一开关3822包括耦合到第一侧壁3806的第一端子3820、耦合到节点3824的控制端子和耦合到第一源极线3828的第二端子。MTJ单元3800还包括耦合到节点3824的字线3826。MTJ单元3800进一步包括第二开关3832,第二开关3832具有耦合到底壁3804的第三端子3830、耦合到节点3824的控制端子和耦合到第二源极线3834的第四端子。MTJ单元3800还包括第三开关3838,第三开关3838具有耦合到第二侧壁3816的第五端子3836、耦合到节点3824的控制端子和耦合到第三源极线3840的第六端子。
在一特定实施例中,可选择性地激活第一源极线3828、第二源极线3834和第三源极线3840以从第一磁畴3814、第三磁畴3817和第二磁畴3816读取数据且/或将数据写入到第一磁畴3814、第三磁畴3817和第二磁畴3816。在一特定实施例中,可将电流或电压施加到位线3818和字线3826以激活第一开关3822、第二开关3832和第三开关3838。第一源极线3828、第二源极线3832或第三源极线3840可彼此分开并独立且可经激活以读取由第一磁畴3814、第二磁畴3816或第三磁畴3817表示的数据。在另一特定实施例中,可激活第一源极线3828、第二源极线3832和第三源极线3840以读取由第一磁畴3814、第三磁畴3817和第二磁畴3816表示的数据。在一替代实施例中,第三横向电极(未图示)接近于包括第四磁畴的第三侧壁(未图示),且端子3830耦合到所述第三横向电极且不耦合到所述底壁,以使得能够使用三个横向电极连接来操作MTJ单元3800。
图39到图40为形成具有多个横向磁畴的磁隧道结(MTJ)结构的方法的特定说明性实施例的流程图。在3902处,沉积罩盖薄膜层。继续到3904,如果存在底部通孔,则所述方法前进到3906且应用光蚀刻和光致抗蚀剂剥离、通孔填充和化学机械研磨工艺来界定底部通孔。所述方法进行到3908且沉积层间电介质层(IDL)和罩盖薄膜层。
返回到3904,如果不存在底部通孔,则所述方法进行到3908且沉积层间电介质层(IDL)和罩盖薄膜层。移动到3910,使用光蚀刻工艺形成横向电极沟槽,在底部罩盖薄膜层处停止。继续到3912,沉积横向电极,且执行反向光蚀刻-光致抗蚀剂剥离和化学机械研磨工艺,在罩盖薄膜层处停止。进行到3914,如果将执行MTJ光蚀刻,则所述方法前进到3916且针对MTJ蚀刻工艺沉积罩盖薄膜层。继续到3918,执行光蚀刻和光致抗蚀剂剥离工艺以界定MTJ沟槽。
返回到3914,如果不执行MTJ光蚀刻工艺,则所述方法进行到3918且执行光蚀刻和光致抗蚀剂剥离工艺以界定MTJ沟槽。继续到3920,沉积包括第一磁薄膜层、隧道势垒和第二磁薄膜层的多个MTJ薄膜。移动到3922,在所述第二磁薄膜层上沉积顶部电极。所述方法前进到3924且在图40中继续。
在图40中,在3924处,所述方法继续到4026,且沉积MTJ硬掩模,执行MTJ光蚀刻或反向沟槽光蚀刻工艺,在所述罩盖薄膜处停止,且剥离光致抗蚀剂层。移动到4028,如果执行反向光蚀刻工艺,则所述方法继续到4030,且对所述MTJ结构执行化学机械研磨操作且操作在所述罩盖层处停止。进行到4032,执行侧壁光蚀刻和光致抗蚀剂剥离操作以移除所述MTJ堆叠的侧壁。
返回到4028,如果不执行反向沟槽光蚀刻,则所述方法前进到4032,且执行侧壁光蚀刻和光致抗蚀剂剥离操作以移除所述MTJ堆叠的侧壁。继续到4034,如果执行反向沟槽光蚀刻,则所述方法移动到4036且在所述MTJ堆叠上方沉积罩盖薄膜层。进行到4038,沉积层间电介质层且执行化学机械研磨工艺。返回到4034,如果不执行反向沟槽光蚀刻,则所述方法继续到4038,且沉积层间电介质层,且执行化学机械研磨工艺。在4040处,执行三维磁退火工艺。在MTJ结构形成于浅沟槽内的特定实例中,可在水平X-Y方向上执行磁退火,以建立水平磁定向。在MTJ结构形成于较深沟槽内的另一特定实例中,可在水平X方向和垂直z方向上执行磁退火。移动到4042,执行通孔光蚀刻、光致抗蚀剂剥离、填充和化学机械研磨(CMP)工艺。前进到4044,通过开沟槽、光蚀刻、镀敷和化学机械处理工艺或通过沉积和光蚀刻工艺来界定金属图案。所述方法终止于4046处。
在一特定实施例中,图39和图40所说明的方法说明用于图2到图13的MTJ结构的处理流程,可使用MTJ化学机械研磨工艺形成所述MTJ结构。或者,图39和图40所说明的方法说明用于图14到图25的MTJ结构的处理流程,可通过MTJ蚀刻工艺形成所述MTJ结构。在一特定说明性实施例中,可严格控制沟槽深度和横向电极形状。在一特定实例中,隧道势垒可由氧化镁(MgO)或氧化铝(Al2O3)形成。在一特定实例中,可控制顶部电极厚度以无接缝地填充变窄间隙。罩盖薄膜层可由氮化硅(SiN)、碳化硅(SiC)或其它材料形成,且MTJ化学机械研磨(CMP)工艺在所述罩盖薄膜层处停止。在一特定实例中,在三个维度上应用磁退火工艺以初始化退火场方向上的所有水平磁畴和垂直磁畴。
图41为形成具有多个横向磁畴的磁隧道结(MTJ)结构的方法的第二特定说明性实施例的流程图。在4102处,在衬底中形成沟槽。在一特定实施例中,所述衬底的表面为大体上平面的。继续到4104,在所述沟槽内沉积导电端子。在一特定实施例中,沉积所述导电端子包括在所述沟槽内形成第一导电端子以形成第一横向电极和在所述沟槽内形成第二导电端子以形成第二横向电极。所述第一导电端子与所述第二导电端子电隔离。进行到4106,在所述沟槽内沉积磁隧道结(MTJ)结构。所述MTJ结构包括具有固定磁定向的固定磁层、隧道结层和具有可配置磁定向的自由磁层。所述固定磁层沿着大体上垂直于所述衬底的表面延伸的界面而耦合到所述导电端子。所述自由磁层邻近于所述导电端子且携载适于存储数字值的磁畴。所述方法终止于4108处。应清楚理解,可执行额外制造过程,且可使用现在已知或稍后可开发的技术来执行所述方法的每一要素。举例来说,在一说明性实施例中,可在形成所述沟槽之前在所述衬底上沉积罩盖层,可在沉积所述导电端子之前形成所述沟槽,可于在所述沟槽中沉积所述导电端子之后执行化学机械研磨(CMP)工艺,可通过沉积导电薄膜且接着分开所述横向电极来形成所述第一横向电极和第二横向电极,可于在所述沟槽内沉积所述MTJ结构之后执行反向沟槽光蚀刻工艺和CMP或MTJ光蚀刻工艺,可执行三维磁退火工艺,或可执行其它处理技术,或其任何组合。
在一特定实施例中,所述MTJ结构包括邻近于所述固定磁层的反铁磁(AF)层,且所述固定磁层经由所述AF层耦合到所述导电端子。所述固定磁层可包括沿着大体上垂直于所述衬底的表面延伸的第一界面而耦合到所述第一导电端子的第一部分,且包括沿着大体上垂直于所述衬底的所述表面延伸的第二界面而耦合到所述第二导电端子的第二部分。举例来说,所述第一部分可经由所述AF层耦合到所述第一横向电极,且所述第二部分可经由所述AF层耦合到所述第二横向电极。在另一特定实施例中,所述固定磁层进一步包括大体上平行于所述衬底的所述表面延伸的底部部分。
在一特定实施例中,还可执行光蚀刻工艺以根据图案移除所述层间电介质层的一部分以形成空腔,且沉积所述导电端子包括在所述空腔内沉积所述导电端子。举例来说,可在此空腔中形成横向电极。在一特定实施例中,所述方法还包括沉积所述MTJ结构的第二导电端子。作为一说明性实例,所述第二导电端子可包括顶部电极。所述第二导电端子可与所述第一导电端子电隔离。
在另一特定实施例中,所述隧道结势垒包括沿着大体上垂直于所述衬底的所述表面延伸的第三界面而接触所述固定磁层的所述第一部分的第一结部分。所述隧道结势垒进一步包括沿着大体上垂直于所述衬底的所述表面延伸的第四界面而接触所述固定磁层的所述第二部分的第二结部分。在一特定实施例中,在所述沟槽内沉积自由磁层。所述自由磁层包括沿着大体上垂直于所述衬底的所述表面延伸的第五界面而接触所述第一结部分的第一自由部分,且包括沿着大体上垂直于所述衬底的所述表面延伸的第六界面而接触所述第二结部分的第二自由部分。
图42为形成具有多个横向磁畴的磁隧道结(MTJ)结构的方法的第三特定说明性实施例的流程图。在4202处,在衬底中形成沟槽。所述沟槽包括第一侧壁、第二侧壁、第三侧壁、第四侧壁和底壁。继续到4204,在所述沟槽内接近于所述第一侧壁沉积第一导电端子且在所述沟槽内沉积第二导电端子。进行到4206,在所述沟槽内沉积磁隧道结(MTJ)结构。所述MTJ结构包括具有具固定磁定向的磁场的固定磁层、隧道结层和具有具可配置磁定向的磁场的自由磁层。所述MTJ结构在相应第一横向界面、第二横向界面、第三横向界面和第四横向界面处邻近于所述第一侧壁、所述第二侧壁、所述第三侧壁和所述第四侧壁且在底部界面处邻近于所述底壁。邻近于所述第一导电端子的所述自由磁层适于携载第一磁畴以存储第一数字值,且邻近于所述第二导电端子的所述自由磁层适于携载第二磁畴以存储第二数字值。
在一特定实施例中,所述第一横向界面、第二横向界面、第三横向界面和第四横向界面大致垂直于所述衬底的表面而延伸。在另一特定实施例中,接近于所述沟槽的所述第三侧壁而形成第三导电端子。在一特定实施例中,选择性地移除所述MTJ结构的邻近于所述第四侧壁的一部分以产生开口,以使得所述MTJ结构为大体上u形的。可将层间电介质材料沉积到所述开口中。在一特定实施例中,可通过执行光蚀刻工艺以在所述MTJ结构上界定图案并根据所述图案移除所述MTJ结构的所述部分而选择性地移除所述MTJ结构的所述部分。应清楚理解,可执行额外制造工艺,且可使用现在已知或稍后可开发的技术来执行所述方法的每一要素。举例来说,在一说明性实施例中,可在形成所述沟槽之前在所述衬底上沉积一罩盖层,可在沉积所述第一导电端子之前形成所述沟槽,可于在所述沟槽中沉积所述第一导电端子和第二导电端子之后执行化学机械研磨(CMP)工艺,于在所述沟槽内沉积所述MTJ结构之后,可执行反向沟槽光蚀刻工艺和CMP或MTJ光蚀刻工艺,可执行三维磁退火工艺,可执行其它处理技术,或其任何组合。
图43为无线通信装置4300的框图。无线通信装置4300包括具有MTJ单元的阵列的存储器4332和包括MTJ单元的阵列的磁阻式随机存取存储器(MRAM)4362,所述存储器耦合到处理器,例如数字信号处理器(DSP)4310。通信装置4300还包括MTJ单元的高速缓冲存储器装置4364,其耦合到DSP 4310。MTJ单元的高速缓冲存储器装置4364、MTJ单元的存储器阵列4332和包括多个MTJ单元的MRAM装置4362可包括根据一工艺形成的MTJ单元,如相对于图2到图42所描述。在一特定实施例中,MTJ单元的高速缓冲存储器4364、MTJ单元的存储器阵列4332和包括多个MTJ单元的MRAM装置4362相对于常规存储器装置提供较高的数据存储密度。
图43还展示耦合到数字信号处理器4310和显示器4328的显示器控制器4326。编码器/解码器(CODEC)4334也可耦合到数字信号处理器4310。扬声器4336和麦克风4338可耦合到CODEC 4334。
图43还指示,无线控制器4340可耦合到数字信号处理器4310和无线天线4342。在一特定实施例中,输入装置4330和电源4344耦合到芯片上系统4322。此外,在一特定实施例中,如图43中所说明,显示器4328、输入装置4330、扬声器4336、麦克风4338、无线天线4342和电源4344在芯片上系统4322外部。然而,每一者可耦合到芯片上系统4322的组件,例如接口或控制器。
所属领域的技术人员将进一步了解,可将结合本文中所揭示的实施例而描述的各种说明性逻辑块、配置、模块、电路和算法步骤实施为电子硬件、计算机软件或两者的组合。为清楚地说明硬件和软件的此互换性,上文已就其功能性大体上描述了各种说明性组件、块、配置、模块、电路和步骤。将此功能性实施为硬件还是软件取决于特定应用和强加于整个系统的设计约束。对于每一特定应用,熟练的技术人员可以不同的方式实施所描述的功能性,但不应将此些实施决策解释为导致脱离本发明的范围。
结合本文中所揭示的实施例而描述的方法或算法的步骤可直接以硬件、以由处理器执行的软件模块或以两者的组合来体现。软件模块可驻留于RAM存储器、快闪存储器、ROM存储器、PROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器,以使得处理器可从存储媒体读取信息并将信息写入到存储媒体。在替代方案中,可使存储媒体与处理器成一体。处理器和存储媒体可驻留于ASIC中。ASIC可驻留于计算装置或用户终端中。在替代方案中,处理器和存储媒体可作为离散组件驻留于计算装置或用户终端中。
提供所揭示实施例的先前描述以使所属领域的任何技术人员能够制作或使用所揭示的实施例。所属领域的技术人员将容易明白对这些实施例的各种修改,且在不脱离本发明的精神或范围的情况下,本文中所界定的一般原理可应用于其它实施例。因此,不希望本发明限于本文中所展示的实施例,而是将赋予本发明与由所附权利要求书界定的原理和新颖特征可能一致的最广范围。

Claims (20)

1.一种制造磁隧道结装置的方法,所述方法包含:
在衬底中形成沟槽;
在所述沟槽内沉积导电端子,其中沉积所述导电端子包含:在所述沟槽内形成第一导电端子以形成第一横向电极,以及在所述沟槽内形成第二导电端子以形成第二横向电极;以及
在所述沟槽内沉积磁隧道结MTJ结构,所述MTJ结构包括具有固定磁定向的固定磁层、隧道结层和具有可配置磁定向的自由磁层,所述固定磁层沿着大体上垂直于所述衬底的表面延伸的界面而耦合到所述导电端子,邻近于所述导电端子的所述自由磁层携载适于存储数字值的磁畴。
2.根据权利要求1所述的方法,其中所述衬底的所述表面包含大体上平面的表面。
3.根据权利要求1所述的方法,其进一步包含在形成所述沟槽之前在所述衬底上沉积罩盖薄膜层以及在沉积所述导电端子之前形成所述沟槽。
4.根据权利要求3所述的方法,其进一步包含执行光蚀刻工艺以根据图案移除层间电介质层的一部分以形成空腔,其中沉积所述导电端子包含在所述空腔内沉积所述导电端子。
5.根据权利要求1所述的方法,其中所述固定磁层经由反铁磁层耦合到所述导电端子。
6.根据权利要求1所述的方法,其中所述第一导电端子与所述第二导电端子电隔离。
7.根据权利要求1所述的方法,其中沉积所述MTJ结构包含在所述沟槽内沉积所述固定磁层,所述固定磁层包括经由反铁磁层沿着大体上垂直于所述衬底的表面延伸的第一界面而耦合到所述第一导电端子的第一部分,且包括经由所述反铁磁层沿着大体上垂直于所述衬底的所述表面延伸的第二界面而耦合到第二导电端子的第二部分。
8.根据权利要求7所述的方法,其中所述固定磁层进一步包括大体上平行于所述衬底的所述表面延伸的底部部分。
9.根据权利要求7所述的方法,其进一步包含:
在所述沟槽内沉积隧道结势垒,所述隧道结势垒包括沿着大体上垂直于所述衬底的所述表面延伸的第三界面而接触所述固定磁层的所述第一部分的第一结部分,所述隧道结势垒进一步包括沿着大体上垂直于所述衬底的所述表面延伸的第四界面而接触所述固定磁层的所述第二部分的第二结部分;以及
在所述沟槽内沉积自由磁层,所述自由磁层包括沿着大体上垂直于所述衬底的所述表面延伸的第五界面而接触所述第一结部分的第一自由部分,且包括沿着大体上垂直于所述衬底的所述表面延伸的第六界面而接触所述第二结部分的第二自由部分。
10.一种形成磁隧道结装置的方法,所述方法包含:
在衬底中形成沟槽,所述沟槽包括第一侧壁、第二侧壁、第三侧壁、第四侧壁和底壁;
在所述沟槽内接近于所述第一侧壁沉积第一导电端子且在所述沟槽内沉积第二导电端子;
在所述沟槽内沉积磁隧道结MTJ结构,所述MTJ结构包括具有固定磁定向的磁场的固定磁层、隧道结层和具有可配置磁定向的磁场的自由磁层,所述MTJ结构在相应第一横向界面、第二横向界面、第三横向界面和第四横向界面处邻近于所述第一侧壁、所述第二侧壁、所述第三侧壁和所述第四侧壁且在底部界面处邻近于所述底壁,其中所述自由磁层包括邻近于所述第一导电端子的适于携载第一磁畴以存储第一数字值的第一部分,且所述自由磁层包括邻近于所述第二导电端子的适于携载第二磁畴以存储第二数字值的第二部分;以及
选择性地移除所述MTJ结构的邻近于所述第四侧壁的一部分以形成开口,以使得所述MTJ结构为大体上u形的。
11.根据权利要求10所述的方法,其中所述第一横向界面、第二横向界面、第三横向界面和第四横向界面大致垂直于所述衬底的表面延伸。
12.根据权利要求10所述的方法,其进一步包含接近于所述沟槽的所述第三侧壁形成第三导电端子。
13.根据权利要求10所述的方法,其进一步包含将层间电介质材料沉积到所述开口中。
14.根据权利要求10所述的方法,其中选择性地移除所述MTJ结构的邻近于所述第四侧壁的所述部分包含执行光蚀刻工艺以在所述MTJ结构上界定图案以及根据所述图案移除所述MTJ结构的所述部分。
15.一种磁隧道结MTJ装置,其包含:
衬底,其包括具有第一侧壁和第二侧壁的沟槽;
第一横向电极,其邻近于所述第一侧壁而安置于所述沟槽内;
第二横向电极,其邻近于所述第二侧壁而安置于所述沟槽内;
磁隧道结MTJ结构,其安置于所述沟槽内,所述MTJ结构包括具有固定磁定向的磁场的固定磁层、隧道结层和具有可配置磁定向的磁场的自由磁层,所述MTJ结构在第一横向界面处接触所述第一横向电极且在第二横向界面处接触所述第二横向电极;以及
底部电极,其在所述沟槽内,邻近于底壁;
其中所述自由磁层包括邻近于所述第一横向电极的适于携载第一磁畴以存储第一数字值的第一部分;
其中所述自由磁层包括邻近于所述第二横向电极的适于携载第二磁畴以存储第二数字值的第二部分;且
其中所述自由磁层包括邻近于第三横向电极的适于携载第三磁畴以存储第三数字值的第三部分。
16.根据权利要求15所述的MTJ装置,其中所述沟槽包括第三侧壁,且所述第三横向电极邻近于所述第三侧壁而安置在所述沟槽内。
17.根据权利要求16所述的MTJ装置,其进一步包含:
顶部电极,其耦合到位线;
第一开关,其包括耦合到所述第一横向电极的第一端子、耦合到字线的第一控制端子和耦合到第一源极线的第二端子;
第二开关,其包括耦合到所述第二横向电极的第三端子、耦合到所述字线的第二控制端子和耦合到第二源极线的第四端子;以及
第三开关,其包括耦合到所述第三横向电极的第五端子、耦合到所述字线的第三控制端子和耦合到第三源极线的第六端子。
18.根据权利要求15所述的MTJ装置,其中所述第一侧壁具有大体上平行于所述衬底的表面延伸的长度和大体上垂直于所述表面延伸的深度,且其中所述长度与所述深度的比率界定所述自由磁层的邻近于所述第一侧壁的所述第一部分的所述第一磁畴的定向。
19.根据权利要求18所述的MTJ装置,其中当所述长度大于所述深度时,所述磁畴在大体上平行于所述衬底的所述表面的方向上定向。
20.根据权利要求18所述的MTJ装置,其中当所述长度小于所述深度时,所述磁畴在大体上垂直于所述衬底的所述表面的方向上定向。
CN200980107899.4A 2008-03-07 2009-02-27 形成磁隧道结装置的方法 Active CN101960530B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/044,596 US7781231B2 (en) 2008-03-07 2008-03-07 Method of forming a magnetic tunnel junction device
US12/044,596 2008-03-07
PCT/US2009/035377 WO2009114293A1 (en) 2008-03-07 2009-02-27 Method of forming a magnetic tunnel junction device

Publications (2)

Publication Number Publication Date
CN101960530A CN101960530A (zh) 2011-01-26
CN101960530B true CN101960530B (zh) 2015-04-22

Family

ID=40650166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980107899.4A Active CN101960530B (zh) 2008-03-07 2009-02-27 形成磁隧道结装置的方法

Country Status (11)

Country Link
US (4) US7781231B2 (zh)
EP (1) EP2263236B1 (zh)
JP (1) JP5259742B2 (zh)
KR (1) KR101251365B1 (zh)
CN (1) CN101960530B (zh)
BR (1) BRPI0909053B1 (zh)
CA (1) CA2716999C (zh)
MX (1) MX2010009811A (zh)
RU (1) RU2461082C2 (zh)
TW (2) TWI393281B (zh)
WO (1) WO2009114293A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781231B2 (en) * 2008-03-07 2010-08-24 Qualcomm Incorporated Method of forming a magnetic tunnel junction device
US7885105B2 (en) * 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US8446243B2 (en) * 2008-10-31 2013-05-21 Infineon Technologies Austria Ag Method of constructing inductors and transformers
US8513771B2 (en) 2010-06-07 2013-08-20 Infineon Technologies Ag Semiconductor package with integrated inductor
US8279662B2 (en) * 2010-11-11 2012-10-02 Seagate Technology Llc Multi-bit magnetic memory with independently programmable free layer domains
US8711612B1 (en) * 2010-12-03 2014-04-29 Magsil Corporation Memory circuit and method of forming the same using reduced mask steps
US8406045B1 (en) 2011-01-19 2013-03-26 Grandis Inc. Three terminal magnetic element
US9082956B2 (en) 2011-04-04 2015-07-14 Micron Technology, Inc. Confined cell structures and methods of forming confined cell structures
US8785966B2 (en) * 2011-05-25 2014-07-22 International Business Machines Corporation Magnetic tunnel junction transistor devices
KR20130017267A (ko) * 2011-08-10 2013-02-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP2013115413A (ja) * 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US9166153B2 (en) * 2013-02-08 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. System and process to remove film from semiconductor devices
US9130156B2 (en) 2013-02-08 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Process to remove film from semiconductor devices
US9087981B2 (en) 2013-02-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming a magnetic tunnel junction device
JP6161026B2 (ja) * 2013-03-14 2017-07-12 株式会社東芝 磁気メモリ
US9406875B2 (en) * 2013-12-17 2016-08-02 Qualcomm Incorporated MRAM integration techniques for technology scaling
US9349772B2 (en) * 2014-04-25 2016-05-24 Globalfoundries Singapore Pte. Ltd. Methods for fabricatingintegrated circuits with spin torque transfer magnetic randomaccess memory (STT-MRAM) including a passivation layer formed along lateral sidewalls of a magnetic tunnel junction of the STT-MRAM
US9281168B2 (en) * 2014-06-06 2016-03-08 Everspin Technologies, Inc. Reducing switching variation in magnetoresistive devices
JP6523666B2 (ja) * 2014-12-02 2019-06-05 東芝メモリ株式会社 磁気記憶素子および磁気メモリ
US9847473B2 (en) 2015-04-16 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM structure for process damage minimization
CN104795489A (zh) * 2015-04-20 2015-07-22 北京航空航天大学 一种新型的四端磁存储器件
US10636960B2 (en) * 2015-09-25 2020-04-28 Intel Corporation Strained perpendicular magnetic tunnel junction devices
US9905751B2 (en) 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
US9614003B1 (en) * 2015-10-21 2017-04-04 Globalfoundries Inc. Method of forming a memory device structure and memory device structure
US9711713B1 (en) 2016-01-15 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure, electrode structure and method of forming the same
US11099155B2 (en) * 2016-04-04 2021-08-24 King Abdullah University Of Science And Technology Corrosion detection of nanowires by magnetic sensors
JP6374452B2 (ja) * 2016-08-04 2018-08-15 株式会社東芝 磁気メモリ
US9960207B1 (en) * 2016-10-13 2018-05-01 Globalfoundries Inc. Spin-selective electron relay
US10403424B2 (en) 2017-06-09 2019-09-03 Texas Instruments Incorporated Method to form magnetic core for integrated magnetic devices
US10276783B2 (en) * 2017-06-09 2019-04-30 Sandisk Technologies Llc Gate voltage controlled perpendicular spin orbit torque MRAM memory cell
WO2019005163A1 (en) * 2017-06-30 2019-01-03 Intel Corporation CAPACITIVE ELECTRODE FOR MEMORY APPLICATIONS AND METHODS OF MANUFACTURE
US10630296B2 (en) * 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10879077B2 (en) 2017-10-30 2020-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Planarization apparatus and planarization method thereof
US10446206B2 (en) 2017-11-28 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical memory cells and memory devices using the same
WO2020103000A1 (zh) * 2018-11-20 2020-05-28 华为技术有限公司 磁隧道结、磁电阻随机存储器、芯片及制备方法
US11043251B2 (en) * 2018-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction device and method of forming same
US11723283B2 (en) * 2020-05-11 2023-08-08 Applied Materials, Inc. Spin-orbit torque MRAM structure and manufacture thereof
RU2753803C1 (ru) * 2021-01-28 2021-08-23 Общество С Ограниченной Ответственностью "Крокус Наноэлектроника" (Ооо "Крокус Наноэлектроника") Способ создания самоориентируемого магнитного сенсора
US20220406992A1 (en) * 2021-06-17 2022-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Memory Device And Method Of Forming The Same
US20240196758A1 (en) * 2022-12-09 2024-06-13 International Business Machines Corporation Mram device with hammerhead profile

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337673A (zh) * 2000-07-06 2002-02-27 索尼株式会社 磁隧道效应型磁头及其制造方法
CN1679114A (zh) * 2002-08-27 2005-10-05 飞思卡尔半导体公司 具有垂直写线的磁阻式随机存储器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3727106B2 (ja) * 1996-04-17 2005-12-14 豊田合成株式会社 3族窒化物半導体レーザダイオードの製造方法
US6072718A (en) * 1998-02-10 2000-06-06 International Business Machines Corporation Magnetic memory devices having multiple magnetic tunnel junctions therein
US6242770B1 (en) 1998-08-31 2001-06-05 Gary Bela Bronner Diode connected to a magnetic tunnel junction and self aligned with a metallic conductor and method for forming the same
JP3854767B2 (ja) * 1999-12-13 2006-12-06 ローム株式会社 強磁性トンネル接合素子を用いた装置、およびその製造方法
DE10063654B4 (de) 2000-12-20 2008-07-17 Nucellsys Gmbh Verfahren und Anordnung zur Erzeugung fahrpedalstellungsabhängiger Stromwerte für die Leistungssteuerung eines oder mehrerer Antriebe in einer mobilen Vorrichtung mit einer Brennstoffzelle für die Energieversorgung
US6358756B1 (en) * 2001-02-07 2002-03-19 Micron Technology, Inc. Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme
US6970822B2 (en) * 2001-03-07 2005-11-29 Microsoft Corporation Accessing audio processing components in an audio generation system
JP4488645B2 (ja) * 2001-04-20 2010-06-23 株式会社東芝 磁気記憶装置
EP1310962A1 (en) * 2001-11-08 2003-05-14 Hitachi Ltd. Magnetic memory cell
JP2003133529A (ja) * 2001-10-24 2003-05-09 Sony Corp 情報記憶装置およびその製造方法
US6884729B2 (en) * 2002-02-11 2005-04-26 Cabot Microelectronics Corporation Global planarization method
US6903396B2 (en) * 2002-04-12 2005-06-07 Micron Technology, Inc. Control of MTJ tunnel area
US6783995B2 (en) * 2002-04-30 2004-08-31 Micron Technology, Inc. Protective layers for MRAM devices
US7109539B2 (en) * 2004-03-09 2006-09-19 International Business Machines Corporation Multiple-bit magnetic random access memory cell employing adiabatic switching
US7221584B2 (en) * 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
US7705340B2 (en) * 2004-10-05 2010-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Inflected magnetoresistive structures and memory cells having inflected magnetoresistive structures
RU2310928C2 (ru) * 2004-10-27 2007-11-20 Самсунг Электроникс Ко., Лтд. Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства
KR101068548B1 (ko) * 2005-02-07 2011-09-30 교도 인사쯔 가부시키가이샤 흡습 인디케이터 기능을 갖는 포장 봉투 및 건조제
US7172908B2 (en) 2005-02-15 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic memory cells and manufacturing methods
US7511990B2 (en) * 2005-09-30 2009-03-31 Everspin Technologies, Inc. Magnetic tunnel junction temperature sensors
US7880249B2 (en) * 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
US7635654B2 (en) * 2006-01-27 2009-12-22 Everspin Technologies, Inc. Magnetic tunnel junction device with improved barrier layer
US7579197B1 (en) 2008-03-04 2009-08-25 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US7781231B2 (en) * 2008-03-07 2010-08-24 Qualcomm Incorporated Method of forming a magnetic tunnel junction device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337673A (zh) * 2000-07-06 2002-02-27 索尼株式会社 磁隧道效应型磁头及其制造方法
CN1679114A (zh) * 2002-08-27 2005-10-05 飞思卡尔半导体公司 具有垂直写线的磁阻式随机存储器

Also Published As

Publication number Publication date
JP2011515837A (ja) 2011-05-19
WO2009114293A8 (en) 2011-02-03
US20090224341A1 (en) 2009-09-10
JP5259742B2 (ja) 2013-08-07
TWI393281B (zh) 2013-04-11
US7781231B2 (en) 2010-08-24
RU2461082C2 (ru) 2012-09-10
EP2263236B1 (en) 2016-03-30
US9368718B2 (en) 2016-06-14
CN101960530A (zh) 2011-01-26
CA2716999A1 (en) 2009-09-17
US20140273288A1 (en) 2014-09-18
RU2010140917A (ru) 2012-04-20
US8766384B2 (en) 2014-07-01
BRPI0909053A2 (pt) 2020-06-23
US8680592B2 (en) 2014-03-25
BRPI0909053B1 (pt) 2021-01-12
TW201001767A (en) 2010-01-01
KR20100117146A (ko) 2010-11-02
KR101251365B1 (ko) 2013-04-05
EP2263236A1 (en) 2010-12-22
WO2009114293A1 (en) 2009-09-17
MX2010009811A (es) 2010-09-30
CA2716999C (en) 2015-05-26
US20130062716A1 (en) 2013-03-14
US20100219493A1 (en) 2010-09-02
TWI563700B (en) 2016-12-21
TW201330340A (zh) 2013-07-16

Similar Documents

Publication Publication Date Title
CN101960530B (zh) 形成磁隧道结装置的方法
CN101960630B (zh) 形成磁隧道结结构的方法
US7885105B2 (en) Magnetic tunnel junction cell including multiple vertical magnetic domains
RU2463676C2 (ru) Ячейка магнитного туннельного перехода, содержащая множество магнитных доменов

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant