CN104067344A - 多位磁性穿隧接面存储器和形成其的方法 - Google Patents

多位磁性穿隧接面存储器和形成其的方法 Download PDF

Info

Publication number
CN104067344A
CN104067344A CN201380006133.3A CN201380006133A CN104067344A CN 104067344 A CN104067344 A CN 104067344A CN 201380006133 A CN201380006133 A CN 201380006133A CN 104067344 A CN104067344 A CN 104067344A
Authority
CN
China
Prior art keywords
layer
magnetic
free
magnetic layer
single entry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380006133.3A
Other languages
English (en)
Inventor
文清·吴
李渖
朱晓春
拉古·萨加尔·玛达拉
升·H·康
肯德里克·H·元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104067344A publication Critical patent/CN104067344A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种自旋力矩转移STT磁性穿隧接面MTJ存储器包含：单式固定磁性层；所述单式固定磁性层上的磁性势垒层；所述磁性势垒层上的具有多个自由磁性岛状物的自由磁性层；以及上覆于所述自由磁性层的顶盖层。还揭示一种形成STT-MTJ存储器的方法。

Description

多位磁性穿隧接面存储器和形成其的方法
技术领域
本发明涉及一种多位磁性穿隧接面存储器和一种形成其的方法，且更明确地说，涉及一种具有与单式固定磁性层相关联的多个自由磁性元件的多位磁性穿隧接面存储器和一种形成其的方法。
背景技术
自旋力矩转移(STT)磁性穿隧接面(MTJ)元件包括磁性状态固定的固定磁性层，和磁性状态为选择性可逆的自由磁性层。固定层与自由层由磁性势垒或接面层分离。通过使电写入电流穿过STT-MTJ元件的层，STT-MTJ元件可在两个互反的稳定磁化状态-“平行”(P)与“反平行”(AP)之间切换。如果写入电流高于给定临界点，那么STT-MTJ将切换到由写入电流的方向诱发的P或AP状态。常规STT-MTJ存储器单元存储一个位，其中P和AP状态中的一者被指派成表示第一二进位值(例如，“0”)，且另一者被指派成表示第二二进位值(例如，“1”)。可读取经存储二进位值，这是因为STT-MTJ元件在P状态下具有比在AP状态下的电阻低的电阻。
常规STT-MTJ存储器使用写入电路，写入电路经设计以注入具有足够高量值和足够长持续时间的写入电流以确保其将STT-MTJ元件切换到所要P/AP状态。因此，STT-MTJ存储器的常规设计原则为限于常规存储器(例如，SRAM)的设计范式的“确定性”写入，其中存储器元件的切换是确定性的。
也已知提供STT-MTJ单元的群集以形成可取决于多少STT-MTJ单元处于平行状态和多少STT-MTJ单元处于反平行状态而采取多个不同状态中的一者的存储器元件。具有N个STT-MTJ单元的群集可采取2n个不同状态中的任一者，且因此向测量电路呈现2n个不同电阻中的一者。此测量仅需要存取整个STT-MTJ群集的输入和输出，而不需要存取或知晓个别STT-MTJ单元中的任一者的状态。
图1展示包含N元件STT-MTJ群集单元102的电路100，N元件STT-MTJ群集单元102包括串联地连接的N个STT-MTJ元件102-1、102-2……102-N。N元件STT-MTJ群集单元102在一末端102A处耦合到读取/写入电流(BL)线104且在其另一末端102B处经由启用开关106而耦合到另一读取/写入电流(SL)线108。图1也包含N元件STT-MTJ群集单元150，N元件STT-MTJ群集单元150包括并联地连接且经由启用开关154而连接到SL线108的N个STT-MTJ元件152-1、152-2……152-N。应理解，BL线104和SL线108可延伸和耦合到多个额外STT-MTJ群集(未图示)中的每一者。BL线104和SL线108根据常规nxm阵列可为STT-MTJ存储器位线和源极线。同样地，启用开关106根据常规nxm阵列可为STT-MTJ存储器字启用开关。也应理解，BL线104、SL线108和启用开关可分别不同于常规位线、源极线和字晶体管。
受到概率性编程(PPG)控制器单元112控制的概率性编程电流(PGC)源110耦合到BL线104和SL线108。N+1电平电压检测器114可具有经由读取启用开关116耦合到BL线104的读出输入114A，和耦合到M位到N+1电平转换器118的读出输入114B。M位数据到N+1电平转换器118可将M位数据转换成N+1电平的目标电阻电压信号。N+1电平转换器118可将比较信号提供到PPG控制器112。应理解，N+1电平电压检测器114可包含读取电流源(未被明确地展示)以经由BL线104将读取电流注入通过N元件STT-MTJ群集单元102。
在操作中，PPG控制器112使PGC电流源110将电流施加到SL线108，且启用开关106经激活以将此电流施加到N元件STT-MTJ群集单元102。电流电平和持续时间经选择成使得在每一次施加电流时，存在基于电流的方向将N个STT-MTJ元件102-1到102-N中的一者的状态自第一状态切换到第二状态的预定机会。在施加电流之后，N+1电平电压检测器114测量N元件STT-MTJ群集单元102的电阻以确定多少STT-MTJ单元处于所要状态，且在所需方向上施加电流直到获得所述N元件STT-MTJ群集单元102的所要电阻电平。以此方式，N元件STT-MTJ群集单元102可表示2n个信息位。N元件STT-MTJ群集单元150可以类似方式受到控制且用以存储多个数据位。
如上文所论述的STT-MTJ单元群集适用于在给定区域中提供多位存储。需要在维持前述功能性的同时增加STT-MTJ群集中的STT-MTJ元件的密度。
发明内容
示范性实施例包含一种自旋力矩转移(STT)磁性穿隧接面(MTJ)存储器，其具有：第一单式固定磁性层；所述第一单式固定磁性层上的第一磁性势垒层；所述第一磁性势垒层上的包括第一多个自由磁性岛状物的第一自由磁性层；以及上覆于所述第一自由磁性层的顶盖层。
另一实施例包括一种形成STT-MTJ存储器的方法，所述方法包含：提供第一单式固定磁性层；在所述第一单式固定磁性层上形成第一磁性势垒层；在所述第一磁性势垒层上形成包括多个自由磁性岛状物的第一自由磁性层；以及提供上覆于所述第一自由磁性层的顶盖层。
另外实施例包含一种STT-MTJ存储器，其包含：第一单式固定磁性层；所述第一单式固定磁性层上的第一磁性势垒层布置；所述第一磁性势垒层布置上的包括第一多个自由磁性岛状物的第一自由磁性层布置；以及上覆于所述第一自由磁性层布置的顶盖层布置。
另一实施例包括一种形成STT-MTJ存储器的方法，所述方法包含：用于提供第一单式固定磁性层的步骤；用于在所述第一单式固定磁性层上形成第一磁性势垒层的步骤；用于在所述第一磁性势垒层上形成包括多个自由磁性岛状物的第一自由磁性层的步骤；以及用于提供上覆于所述第一自由磁性层的顶盖层的步骤。
附图说明
呈现随附图式以辅助描述本发明的实施例，且提供随附图式仅仅用于说明所述实施例且不欲对其进行限制。
图1为说明概率性编程电路中的第一和第二常规STT-MTJ群集单元存储器布置的电路图。
图2为根据第一实施例的STT-MTJ群集单元存储器的示意性图解说明。
图3为根据第二实施例的STT-MTJ群集单元存储器的示意性图解说明。
图4为根据第三实施例的STT-MTJ群集单元存储器的示意性图解说明。
图5为根据第四实施例的STT-MTJ群集单元存储器的示意性图解说明。
图6为根据第五实施例的STT-MTJ群集单元存储器的示意性图解说明。
图7为根据第六实施例的STT-MTJ群集单元存储器的示意性图解说明。
图8为说明根据实施例的方法的流程图。
具体实施方式
本发明的方面揭示于以下描述以及针对本发明的特定实施例的相关图式中。可在不脱离本发明的范围的情况下设计替代实施例。另外，将不详细描述本发明的众所周知元件或将省略本发明的众所周知元件以免混淆本发明的相关细节。
词语“示范性”在本文用以意谓“充当实例、例子或图解说明”。本文被描述为“示范性”的任何实施例未必被解释为比其它实施例较佳或有利。同样地，术语“本发明的实施例”不要求本发明的所有实施例皆包含所论述特征、优点或操作模式。
本文所使用的术语是仅出于描述特定实施例的目的，且不希望限制本发明的实施例。如本文所使用，单数形式“一个”和“所述”希望也包含复数形式，除非上下文另有明确指示。应进一步理解，术语“包括”和/或“包含”在于本文中使用时指定所陈述特征、整数、步骤、操作、元件和/或组件的存在，但不排除一或多个其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。
另外，依照待由(例如)计算装置的元件执行的动作序列描述了许多实施例。应认识到，可通过特定电路(例如，专用集成电路(ASIC))、通过正由一或多个处理器执行的程序指令或通过两者的组合来执行本文所描述的各种动作。另外，可认为本文所描述的这些动作序列完全体现于任何形式的计算机可读存储媒体内，所述计算机可读存储媒体中存储有在执行时将使关联处理器执行本文所描述的功能性的对应计算机指令集。因此，本发明的各种方面可以若干不同形式来体现，已预期所有所述形式皆在所主张标的物的范围内。另外，对于本文所描述的实施例中的每一者，任何这些实施例的对应形式可在本文被描述为例如“经配置以执行所描述动作的逻辑”。
现在参看图2，其说明STT-MTJ群集单元存储器200，其包含由单式磁性材料层形成的第一单式固定磁性层202和第一反铁磁性层204，第一单式固定磁性层202形成于第一反铁磁性层204上。如本文所使用，“单式”意谓着一个层(例如第一单式固定磁性层202)实质上和/或在拓扑上是连续的，且经配置以如下文所论述由多个个别自由磁性区共享。第一单式固定磁性层202的磁性方向固定于由箭头205指示的第一方向上或固定向右，如图2中所示。
有时被称作“接面层”的包括单式材料层的第一磁性势垒层206形成于第一单式固定磁性层202上，且第一自由磁性层208形成于第一磁性势垒层206上。第一自由磁性层208包括第一多个个别自由磁性岛状物210，第一多个个别自由磁性岛状物210中的每一者与第一磁性势垒层206接触，但彼此被第一电磁绝缘材料区212分离。第一磁性势垒层206是实质上均质的，且其性质在第一自由磁性岛状物210之下的区中和在第一多个电磁绝缘材料区212下方的区中实质上类似。
第一多个自由磁性岛状物210中的每一者在第一单式固定磁性层202上方具有占据面积，且与第一磁性势垒层206的在第一多个自由磁性岛状物210中的每一者与其下方的第一单式固定磁性层202的部分之间的区一起形成磁性穿隧接面211。单一磁性穿隧接面211的大体位置用图2中的虚线轮廓来说明；第一多个自由磁性岛状物210中的剩余自由磁性岛状物中的每一者为类似的磁性穿隧接面211的部分。由这些层形成的磁性穿隧接面211因此共享共同固定磁性层(即，第一单式固定磁性层202)，和共同磁性势垒层(即，第一磁性势垒层206)。顶盖层214形成于第一自由磁性层208上方，其与第一多个自由磁性岛状物210和第一多个电磁绝缘材料区212直接接触。
图2说明第一多个自由磁性岛状物210中的六个自由磁性岛状物；然而，应理解，给定STT-MTJ群集单元存储器中的第一多个自由磁性岛状物210可包括更多或更少数目个自由磁性岛状物210，而不脱离本发明的范围。此外，虽然第一多个自由磁性岛状物210被说明为以单一直线布置，但这些自由磁性岛状物210可覆盖第一磁性势垒层206的平面，且因此在第一磁性势垒层206的表面上方形成阵列或其它图案。通常需要将个别自由磁性岛状物210制作成与现有制造条件所准许的一样小且使其彼此的间隔与现有制造条件所准许的一样近，同时维持适当间距以实质上防止由第一多个自由磁性岛状物210形成的STT-MTJ彼此干扰。
上文所提到的第一反铁磁性层204安装于连接层216上，连接层216可(例如)由钽形成，且第一线218电连接到连接层216和位线/源极线220。第二线222将顶盖层214连接到开关224，开关224又可被控制以可选择性地将顶盖层214连接到源极线/位线226。与连接层216一样，顶盖层214可由钽形成，或替代地，可包含钽和其它材料(例如，钌或氧化镁)层，或可由氮化钽或氮化钛形成。位线/源极线220和源极线/位线226连接到大体上类似于图1中所说明的电路的控制电路，且施加于顶盖层214与连接层216之间的电流以上文所描述的方式概率性地改变STT-MTJ群集单元存储器200中的STT-MTJ中的一或多者的状态。
使用与多个自由磁性岛状物210相关联的共同或共享固定磁性层有益地降低切换STT-MTJ所需的能量，且切换由第一多个自由磁性岛状物210形成的所有磁性穿隧接面211所需的能量小于切换具有面积等于所有第一多个自由磁性岛状物210的组合面积的自由层的STT-MTJ所需的能量。使用例如第一单式固定磁性层202和第一磁性势垒层206的单式材料层也提供了改进的良率且增加了对于这些层中的制造缺陷的容许度。此外，第一单式固定磁性层202的大面积使得此层在磁性上比常规STT-MTJ中的个别固定磁性材料区稳定，且第一单式固定磁性层202的大小也增加由此层形成的STT-MTJ的穿隧磁阻。
图6说明STT-MTJ群集单元存储器600，其类似于图2的STT-MTJ群集单元200存储器，但其中第一磁性势垒层602包括在第一多个自由磁性岛状物210中的每一者下方的多个个别势垒层岛状物604，且其中电磁绝缘材料区606从顶盖层214延伸到第一单式固定磁性层202。顶盖层214由开关624连接到源极线/位线226。群集单元600的性能与STT-MTJ群集单元存储器200的性能相当，但在某些制造条件下，STT-MTJ群集单元存储器600可比STT-MTJ群集单元存储器200更容易制造。
图7说明STT-MTJ存储器或群集单元700，其类似于图6的STT-MTJ群集单元存储器600，且其包含包括多个磁性势垒岛状物604的磁性势垒层602。另外，STT-MTJ群集单元700包含顶盖层702，顶盖层702被划分成多个顶盖层岛状物704，顶盖层岛状物704中的每一者由开关724连接到源极线/位线226。电磁绝缘材料区708使邻近的顶盖层岛状物706、邻近的自由磁性岛状物210和邻近的磁性势垒岛状物604分离。此STT-MTJ群集单元存储器700的性能可类似于STT-MTJ群集单元存储器200和600的性能，但在一些条件下可较容易制造。
图3说明根据另一实施例的STT-MTJ群集单元存储器300，其中使用相同参考数字来标识与前述实施例共同的元件。STT-MTJ群集单元存储器300包含包括单式材料层的第二固定磁性层302，第二固定磁性层302与第一自由磁性层208由第二磁性势垒层304隔开，也包括单式材料层势垒。第二反铁磁性层306存在于第二固定磁性层302与顶盖层214之间，其帮助将第二固定磁性层302的磁性定向维持在与第一单式固定磁性层202的磁性定向相反的方向(如由箭头310所指示)上(指向图3的左侧)。顶盖层214由开关324连接到源极线/位线226。多个自由磁性岛状物210的磁性状态被以概率方式编程(如上文所描述)，且第二固定磁性层302和第二磁性势垒层304的存在有助于提供第一多个自由磁性岛状物210的对称读取/写入特性。此布置也归因于额外接面而改进了穿隧磁阻且也改进了状态密度。
图4说明根据另一实施例的STT-MTJ群集单元存储器400，其中使用相同参考数字来识别与前述实施例共同的元件。除了上文结合图3所描述的层以外，STT-MTJ群集单元存储器400也包含在第二磁性势垒层304与第二固定磁性层302之间的第三固定磁性层402，和在第二固定磁性层302与第三固定磁性层402之间的第二自由磁性层404。第二自由磁性层404包含由第二电磁绝缘材料区408分离的第二多个自由磁性岛状物406。第三磁性势垒层410在第二固定磁性层302与第二自由磁性层404之间延伸，且第四磁性势垒层412在第二自由磁性层404与第三固定磁性层402之间延伸。固定磁性层的方向应交替，且因此在此实施例中，第一单式固定磁性层202的磁化方向继续面向图4的右侧(如由箭头205所说明)，第三固定磁性层402的磁化方向面向相反方向(如由箭头414所展示)，且第二固定磁性层302的磁化方向在箭头416的方向上面向右侧。顶盖层214由开关424连接到源极线/位线226。此布置提供具有可逆磁性状态的第二位点层，且进一步改进STT-MTJ群集单元存储器400的状态密度。
图5说明根据另一实施例的另一STT-MTJ群集单元存储器500，其中使用相同参考数字来识别与前述实施例共同的元件。群集单元500包含在第二自由磁性层404与第三磁性势垒层410之间的第四固定磁性层502和第三自由磁性层504，第三自由磁性层504包括由第三多个电磁绝缘材料区508分离的第三多个自由磁性岛状物506。第五磁性势垒层510将第四固定磁性层502与第三自由磁性层504分离，且第六磁性势垒层512将第四固定磁性层502与第二自由磁性层404分离。第一到第四磁化层202、302、402和502的磁化方向交替，且第一磁化层202的磁化方向由箭头205说明(在图5中向右)，第三磁化层302的磁化方向在图5中向左(如由箭头514所说明)，第四固定磁化层502的磁化方向向右(如由箭头516所说明)，且第二固定磁化层202的磁化方向向左(如由箭头518所说明)。顶盖层214由开关524连接到源极线/位线226。此实施例的布置进一步改进了状态密度。
前述实施例的STT-MTJ群集单元可用于各种领域和装置中，且可(例如)集成到一或多个半导体裸片中。STT-MTJ群集单元也可用于各种装置中，所述装置包含(而不限于)机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元，或计算机。
根据实施例的方法包含提供第一单式固定磁性层的块800、在第一单式固定磁性层上形成第一磁性势垒层的块802、在第一磁性势垒层上形成包括多个自由磁性岛状物的第一自由磁性层的块804，和提供上覆于第一自由磁性层的顶盖层的块806。
所属领域的技术人员应了解，可使用多种不同的技术和技艺中的任一者来表示信息和信号。举例来说，可由电压、电流、电磁波、磁场或磁粒子、光学场或光学粒子或其任何组合来表示可贯穿以上描述而提到的数据、指令、命令、信息、信号、位、符号和码片。
另外，所属领域的技术人员应了解，结合本文所揭示的实施例而描述的各种说明性逻辑块、模块、电路和算法步骤可经实施为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件与软件的此可互换性，各种说明性组件、块、模块、电路和步骤已在上文大体按其功能性予以描述。此功能性是实施为硬件或是软件端视特定应用和强加于整个系统上的设计约束而定。所属领域的技术人员可针对每一特定应用以变化的方式来实施所描述的功能性，但这些实施决策不应被解释为造成脱离本发明的范围。
结合本文所揭示的实施例而描述的方法、序列和/或算法可直接体现于硬件、由处理器执行的软件模块或两者的组合中。软件模块可驻存于RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、暂存器、硬盘、抽取式碟片、CD-ROM，或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可自存储媒体读取信息和将信息写入到存储媒体。在替代例中，存储媒体可与处理器成一体。
虽然前述揭示内容展示本发明的说明性实施例，但应注意，可在不脱离如由附加权利要求书界定的本发明的范围的情况下在本文中进行各种改变和修改。无需以任何特定次序执行根据本文中所描述的本发明的实施例的方法请求项的功能、步骤和/或动作。此外，尽管本发明的元件可以单数形式来描述或主张，但除非明确陈述了限于单数形式，否则也预期复数形式。

Claims (57)

1.一种自旋力矩转移STT磁性穿隧接面MTJ存储器，其包括：
第一单式固定磁性层；
所述第一单式固定磁性层上的第一磁性势垒层；
所述第一磁性势垒层上的包括第一多个自由磁性岛状物的第一自由磁性层；以及
上覆于所述第一自由磁性层的顶盖层。
2.根据权利要求1所述的STT-MTJ存储器，其中所述顶盖层直接连接到所述第一多个自由磁性岛状物。
3.根据权利要求1所述的STT-MTJ存储器，其中所述顶盖层包括与所述第一自由磁性层的所述第一多个自由磁性岛状物相关联的多个个别顶盖层岛状物。
4.根据权利要求1所述的STT-MTJ存储器，其中所述第一磁性势垒层是均质的。
5.根据权利要求1所述的STT-MTJ存储器，其中所述第一磁性势垒层包括第一多个个别磁性势垒岛状物，所述第一多个个别磁性势垒岛状物中的每一者与所述第一多个自由磁性岛状物中的至少一者相关联。
6.根据权利要求1所述的STT-MTJ存储器，其中所述第一磁性势垒层包括由电磁绝缘体材料分离的第一多个个别磁性势垒岛状物，且其中所述第一多个自由磁性岛状物中的每一者在所述第一单式固定磁性层上方具有占据面积，且其中所述第一多个个别磁性势垒岛状物中的每一者具有实质上所述占据面积且位于所述第一多个自由磁性岛状物中的一者与所述第一单式固定磁性层之间。
7.根据权利要求1所述的STT-MTJ存储器，其包含在所述第一单式固定磁性层的与所述第一磁性势垒层相对的侧上的邻近于所述第一单式固定磁性层的第一反铁磁性层。
8.根据权利要求7所述的STT-MTJ存储器，其包含邻近于所述第一反铁磁性层且电连接到第一线的连接层，且所述STT-MTJ存储器包含电连接到所述顶盖层的第二线。
9.根据权利要求1所述的STT-MTJ存储器，其包含在所述顶盖层与所述第一自由磁性层之间的第二单式固定磁性层，和在所述第二单式固定磁性层与所述第一自由磁性层之间的第二磁性势垒层。
10.根据权利要求9所述的STT-MTJ存储器，其中所述第二磁性势垒层在所述第一多个自由磁性岛状物的与所述第一磁性势垒层相对的侧上连接到所述第一多个自由磁性岛状物。
11.根据权利要求9所述的STT-MTJ存储器，其包含在所述第二单式固定磁性层与所述顶盖层之间的第二反铁磁性层。
12.根据权利要求9所述的STT-MTJ存储器，其包含在所述第二单式固定磁性层与所述第一单式固定磁性层之间的至少一个额外单式固定磁性层，和包括至少额外多个自由磁性岛状物的至少一个额外自由磁性层。
13.根据权利要求9所述的STT-MTJ存储器，其包含在所述第二磁性势垒层与所述第一自由磁性层之间的包括第二多个自由磁性岛状物的第二自由磁性层。
14.根据权利要求13所述的STT-MTJ，其包含在所述第一自由磁性层与所述第二自由磁性层之间的第三单式固定磁性层、在所述第三单式固定磁性层与所述第二自由磁性层之间的第三磁性势垒层，和在所述第三单式固定磁性层与所述第一自由磁性层之间的第四磁性势垒层。
15.根据权利要求1所述的STT-MTJ存储器，其集成到至少一个半导体裸片中。
16.根据权利要求1所述的STT-MTJ存储器，其集成到装置中，所述装置选自由机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机组成的群组。
17.一种形成自旋力矩转移STT磁性穿隧接面MTJ存储器的方法，其包括：
提供第一单式固定磁性层；
在所述第一单式固定磁性层上形成第一磁性势垒层；
在所述第一磁性势垒层上形成包括多个自由磁性岛状物的第一自由磁性层；以及
提供上覆于所述第一自由磁性层的顶盖层。
18.根据权利要求17所述的方法，其包含将所述顶盖层直接连接到所述多个自由磁性岛状物。
19.根据权利要求17所述的方法，其中提供顶盖层包括在所述多个自由磁性岛状物中的每一者上提供顶盖层岛状物。
20.根据权利要求17所述的方法，其包含在所述第一磁性势垒层中形成多个磁性势垒岛状物，且将电磁绝缘体材料提供于所述多个磁性势垒岛状物之间的所述第一磁性势垒层中。
21.根据权利要求17所述的方法，其包含在所述第一单式固定磁性层的与所述第一磁性势垒层相对的侧上提供邻近于所述第一单式固定磁性层的第一反铁磁性层。
22.根据权利要求21所述的方法，其包含提供邻近于所述第一反铁磁性层的连接层，将第一线电连接到所述连接层，且将第二线电连接到所述顶盖层。
23.根据权利要求17所述的方法，其包含在所述顶盖层与所述第一自由磁性层之间提供第二单式固定磁性层，和在所述第二单式固定磁性层与所述第一自由磁性层之间提供第二磁性势垒层。
24.根据权利要求23所述的方法，其包含在所述第一多个自由磁性岛状物的与所述第一磁性势垒层相对的侧上将所述第二磁性势垒层直接连接到所述第一多个自由磁性岛状物。
25.根据权利要求23所述的方法，其包含在所述第二单式固定磁性层与所述顶盖层之间提供第二反铁磁性层。
26.根据权利要求23所述的方法，其包含在所述第二单式固定磁性层与所述第一单式固定磁性层之间提供至少一个额外单式固定磁性层，和提供包括至少额外多个自由磁性岛状物的至少一个额外自由磁性层。
27.根据权利要求23所述的方法，其包含在所述第二磁性势垒层与所述第一自由磁性层之间提供包括第二多个自由磁性岛状物的第二自由磁性层。
28.根据权利要求27所述的方法，其包含在所述第一自由磁性层与所述第二自由磁性层之间提供第三单式固定磁性层，在所述第三单式固定磁性层与所述第二自由磁性层之间提供第三磁性势垒层，和在所述第三单式固定磁性层与所述第一自由磁性层之间提供第四磁性势垒层。
29.根据权利要求17所述的方法，其包含将所述STT-MTJ存储器集成到至少一个半导体裸片中。
30.根据权利要求17所述的方法，其包含将所述STT-MTJ存储器集成到装置中，所述装置选自由机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机组成的群组。
31.一种自旋力矩转移STT磁性穿隧接面MTJ存储器，其包括：
第一单式固定磁性层；
所述第一单式固定磁性层上的第一磁性势垒层装置；
所述第一磁性势垒层装置上的包括第一多个自由磁性岛状物的第一自由磁性层装置；以及
上覆于所述第一自由磁性层装置的顶盖层装置。
32.根据权利要求31所述的STT-MTJ存储器，其中所述顶盖层装置直接连接到所述第一多个自由磁性岛状物。
33.根据权利要求31所述的STT-MTJ存储器，其中所述顶盖层装置包括与所述第一自由磁性层装置的所述第一多个自由磁性岛状物相关联的多个个别顶盖层岛状物。
34.根据权利要求31所述的STT-MTJ存储器，其中所述第一磁性势垒层装置包括第一多个个别磁性势垒岛状物，所述第一多个个别磁性势垒岛状物中的每一者与所述第一多个自由磁性岛状物中的至少一者相关联。
35.根据权利要求31所述的STT-MTJ存储器，其中所述第一磁性势垒层装置包括由电磁绝缘体材料分离的第一多个个别磁性势垒岛状物，且其中所述第一多个自由磁性岛状物中的每一者在所述第一单式固定磁性层上方具有占据面积，且其中所述第一多个个别磁性势垒岛状物中的每一者具有实质上所述占据面积且位于所述第一多个自由磁性岛状物中的一者与所述第一单式固定磁性层之间。
36.根据权利要求31所述的STT-MTJ存储器，其包含在所述第一单式固定磁性层的与所述第一磁性势垒层装置相对的侧上的邻近于所述第一单式固定磁性层的第一反铁磁性层。
37.根据权利要求31所述的STT-MTJ存储器，其包含在所述顶盖层装置与所述第一自由磁性层装置之间的第二单式固定磁性层装置，和在所述第二单式固定磁性层与所述第一自由磁性层装置之间的第二磁性势垒层装置。
38.根据权利要求37所述的STT-MTJ存储器，其包含在所述第二单式固定磁性层装置与所述第一单式固定磁性层之间的至少一个额外单式固定磁性层，和包括至少额外多个自由磁性岛状物的至少一个额外自由磁性层装置。
39.根据权利要求37所述的STT-MTJ存储器，其中所述第二磁性势垒层装置在所述第一多个自由磁性岛状物的与所述第一磁性势垒层装置相对的侧上连接到所述第一多个自由磁性岛状物。
40.根据权利要求39所述的STT-MTJ存储器，其包含在所述第二磁性势垒层装置与所述第一自由磁性层装置之间的包括第二多个自由磁性岛状物的第二自由磁性层装置。
41.根据权利要求40所述的STT-MTJ，其包含在所述第一自由磁性层装置与所述第二自由磁性层装置之间的第三单式固定磁性层、在所述第三单式固定磁性层与所述第二自由磁性层装置之间的第三磁性势垒层装置，和在所述第三单式固定磁性层与所述第一自由磁性层装置之间的第四磁性势垒层装置。
42.根据权利要求31所述的STT-MTJ存储器，其集成到至少一个半导体裸片中。
43.根据权利要求31所述的STT-MTJ存储器，其集成到装置中，所述装置选自由机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机组成的群组。
44.一种形成自旋力矩转移STT磁性穿隧接面MTJ存储器的方法，其包括：
用于提供一第一单式固定磁性层的步骤；
用于在所述第一单式固定磁性层上形成第一磁性势垒层的步骤；
用于在所述第一磁性势垒层上形成包括多个自由磁性岛状物的第一自由磁性层的步骤；以及
用于提供上覆于所述第一自由磁性层的顶盖层的步骤。
45.根据权利要求44所述的方法，其包含用于将所述顶盖层直接连接到所述第一多个自由磁性岛状物的步骤。
46.根据权利要求44所述的方法，其中所述用于提供顶盖层的步骤包括用于在所述第一多个自由磁性岛状物中的每一者上提供顶盖层岛状物的步骤。
47.根据权利要求44所述的方法，其包含用于在所述第一磁性势垒层中形成多个磁性势垒岛状物和将电磁绝缘体材料提供于所述多个磁性势垒岛状物之间的所述第一磁性势垒层中的步骤。
48.根据权利要求44所述的方法，其包含用于在所述第一单式固定磁性层的与所述第一磁性势垒层相对的侧上提供邻近于所述第一单式固定磁性层的第一反铁磁性层的步骤。
49.根据权利要求44所述的方法，其包含用于提供邻近于所述第一反铁磁性层的连接层、将第一线电连接到所述连接层且将第二线电连接到所述顶盖层的步骤。
50.根据权利要求44所述的方法，其包含用于在所述顶盖层与所述第一自由磁性层之间提供第二单式固定磁性层的步骤，和用于在所述第二单式固定磁性层与所述第一自由磁性层之间提供第二磁性势垒层的步骤。
51.根据权利要求50所述的方法，其包含用于在所述第二单式固定磁性层与所述第一单式固定磁性层之间提供至少一个额外单式固定磁性层的步骤，和用于提供包括至少额外多个自由磁性岛状物的至少一个额外自由磁性层的步骤。
52.根据权利要求50所述的方法，其包含用于在所述第一多个自由磁性岛状物的与所述第一磁性势垒层相对的侧上将所述第二磁性势垒层直接连接到所述第一多个自由磁性岛状物的步骤。
53.根据权利要求50所述的方法，其包含用于在所述第二单式固定磁性层与所述顶盖层之间提供第二反铁磁性层的步骤。
54.根据权利要求50所述的方法，其包含用于在所述第二磁性势垒层与所述第一自由磁性层之间提供包括第二多个自由磁性岛状物的第二自由磁性层的步骤。
55.根据权利要求54所述的方法，其包含用于在所述第一自由磁性层与所述第二自由磁性层之间提供第三单式固定磁性层的步骤、用于在所述第三单式固定磁性层与所述第二自由磁性层之间提供第三磁性势垒层的步骤，和用于在所述第三单式固定磁性层与所述第一自由磁性层之间提供第四磁性势垒层的步骤。
56.根据权利要求44所述的方法，其包含用于将所述STT-MTJ存储器集成到至少一个半导体裸片中的步骤。
57.根据权利要求44所述的方法，其包含用于将所述STT-MTJ存储器集成到选自由机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机组成的群组的装置中的步骤。
CN201380006133.3A 2012-01-23 2013-01-23 多位磁性穿隧接面存储器和形成其的方法 Pending CN104067344A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/356,530 2012-01-23
US13/356,530 US20130187247A1 (en) 2012-01-23 2012-01-23 Multi-bit magnetic tunnel junction memory and method of forming same
PCT/US2013/022789 WO2013112615A1 (en) 2012-01-23 2013-01-23 Multi-bit magnetic tunnel junction memory and method of forming same

Publications (1)

Publication Number Publication Date
CN104067344A true CN104067344A (zh) 2014-09-24

Family

ID=47750028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380006133.3A Pending CN104067344A (zh) 2012-01-23 2013-01-23 多位磁性穿隧接面存储器和形成其的方法

Country Status (7)

Country Link
US (1) US20130187247A1 (zh)
EP (1) EP2807648B1 (zh)
JP (1) JP2015505643A (zh)
KR (1) KR20140120920A (zh)
CN (1) CN104067344A (zh)
TW (1) TWI524340B (zh)
WO (1) WO2013112615A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169269A (zh) * 2018-11-19 2021-07-23 应用材料公司 用于形成用于mram应用的结构的方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8625337B2 (en) 2010-05-06 2014-01-07 Qualcomm Incorporated Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements
US8711612B1 (en) * 2010-12-03 2014-04-29 Magsil Corporation Memory circuit and method of forming the same using reduced mask steps
US9064589B2 (en) * 2011-11-09 2015-06-23 Qualcomm Incorporated Three port MTJ structure and integration
US10096767B2 (en) * 2013-03-09 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated magnetoresistive tunnel junction structure
US9240547B2 (en) * 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
JP6484940B2 (ja) * 2014-07-15 2019-03-20 株式会社リコー 磁気抵抗素子、磁気センサ及び電流センサ
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US9979401B2 (en) * 2016-07-19 2018-05-22 Georgia Tech Research Corporation Magnetoelectric computational devices
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
WO2019005076A1 (en) * 2017-06-29 2019-01-03 Intel Corporation MAGNETIC JUNCTION DEVICES WITH TUNNEL EFFECT COMPRISING A CARBON-DOPED MAGNET LAYER
EP3506359A1 (en) 2017-12-29 2019-07-03 IMEC vzw Memory device with magnetic tunnel junctions and method for manufacturing thereof
US11711995B2 (en) 2020-10-09 2023-08-01 Deere & Company Machine control using a predictive map

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080145951A1 (en) * 2006-12-19 2008-06-19 Liesl Folks High density spin torque three dimensional (3D) memory arrays addressed with microwave current
CN101960630A (zh) * 2008-03-04 2011-01-26 高通股份有限公司 形成磁隧道结结构的方法
US7893511B2 (en) * 2008-07-17 2011-02-22 Qimonda Ag Integrated circuit, memory module, and method of manufacturing an integrated circuit
CN102017128A (zh) * 2008-03-25 2011-04-13 高通股份有限公司 包括多个垂直磁畴的磁性隧道结单元

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4389423B2 (ja) * 2001-12-21 2009-12-24 ソニー株式会社 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
JP2006196613A (ja) * 2005-01-12 2006-07-27 Sony Corp 記憶素子及びその製造方法、メモリ
JP4693450B2 (ja) * 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4504273B2 (ja) * 2005-07-06 2010-07-14 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2007027575A (ja) * 2005-07-20 2007-02-01 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
US8295082B2 (en) * 2008-08-15 2012-10-23 Qualcomm Incorporated Gate level reconfigurable magnetic logic
WO2010080542A1 (en) * 2008-12-17 2010-07-15 Yadav Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
US8422285B2 (en) * 2009-10-30 2013-04-16 Grandis, Inc. Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories
JP5087067B2 (ja) * 2009-12-03 2012-11-28 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US8625337B2 (en) * 2010-05-06 2014-01-07 Qualcomm Incorporated Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements
US8878318B2 (en) * 2011-09-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a MRAM device with an oxygen absorbing cap layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080145951A1 (en) * 2006-12-19 2008-06-19 Liesl Folks High density spin torque three dimensional (3D) memory arrays addressed with microwave current
CN101960630A (zh) * 2008-03-04 2011-01-26 高通股份有限公司 形成磁隧道结结构的方法
CN102017128A (zh) * 2008-03-25 2011-04-13 高通股份有限公司 包括多个垂直磁畴的磁性隧道结单元
US7893511B2 (en) * 2008-07-17 2011-02-22 Qimonda Ag Integrated circuit, memory module, and method of manufacturing an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169269A (zh) * 2018-11-19 2021-07-23 应用材料公司 用于形成用于mram应用的结构的方法

Also Published As

Publication number Publication date
KR20140120920A (ko) 2014-10-14
TW201346898A (zh) 2013-11-16
US20130187247A1 (en) 2013-07-25
TWI524340B (zh) 2016-03-01
EP2807648A1 (en) 2014-12-03
WO2013112615A1 (en) 2013-08-01
EP2807648B1 (en) 2016-04-06
JP2015505643A (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
CN104067344A (zh) 多位磁性穿隧接面存储器和形成其的方法
US5930164A (en) Magnetic memory unit having four states and operating method thereof
JP5437355B2 (ja) マルチレベルセル（ｍｌｃ）磁気メモリセルを有する装置およびマルチレベルセル磁気メモリにデータを記憶させる方法
US8724380B1 (en) Method for reading and writing multi-level cells
CN103201796B (zh) 非易失性磁隧道结晶体管
US7382664B2 (en) Simultaneous reading from and writing to different memory cells
CN103854693B (zh) 磁阻式随机存取存储器（mram）差分位单元及其使用方法
US20160276011A1 (en) Method of writing to a spin torque magnetic random access memory
US20070183188A1 (en) Magnetic device using magnetic domain dragging and method of operating the same
JP2004005965A (ja) 小面積の磁気メモリデバイス
KR20080071348A (ko) 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
CN103858169A (zh) 具有单个磁隧道结叠层的多位自旋动量转移磁阻随机存取存储器
US9627053B2 (en) Memory device and access method
US20230005530A1 (en) Concurrent multi-bit access in cross-point array
CN1757076A (zh) 具有电隔离的读写电路的mram结构
CN100370554C (zh) 磁性随机存取存储器参考中点电流发生器
JP2005526351A (ja) 読み出し信号が最大で且つ電磁妨害を低減するｍｒａｍセルおよびアレイ構造
US11017827B2 (en) Magnetic device storing first and second values
JP5439567B1 (ja) 半導体装置
US7539045B2 (en) Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device
JP2004532508A (ja) 磁気抵抗メモリ（ｍｒａｍ）
KR20120021784A (ko) 자기 메모리소자 및 그 동작방법
CN112837723A (zh) 错层式金属位线走线的磁性随机存储器存储阵列
US20230420021A1 (en) Memory device and memory system
JP2005259206A (ja) 磁気連想メモリ及び磁気連想メモリからの情報読み出し方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140924

WD01 Invention patent application deemed withdrawn after publication