CN103858169A - 具有单个磁隧道结叠层的多位自旋动量转移磁阻随机存取存储器 - Google Patents

具有单个磁隧道结叠层的多位自旋动量转移磁阻随机存取存储器 Download PDF

Info

Publication number
CN103858169A
CN103858169A CN201280049570.9A CN201280049570A CN103858169A CN 103858169 A CN103858169 A CN 103858169A CN 201280049570 A CN201280049570 A CN 201280049570A CN 103858169 A CN103858169 A CN 103858169A
Authority
CN
China
Prior art keywords
mtj
area
devices
coupled
mtj device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280049570.9A
Other languages
English (en)
Other versions
CN103858169B (zh
Inventor
胡国菡
陆宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103858169A publication Critical patent/CN103858169A/zh
Application granted granted Critical
Publication of CN103858169B publication Critical patent/CN103858169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种磁阻随机存取存储器系统，包括：第一磁隧道结器件，其耦合到第一位线；第二磁隧道结器件，其耦合到第二位线；选择晶体管，其耦合到所述第一和第二位线；以及字线，其耦合到所述选择晶体管。

Description

具有单个磁隧道结叠层的多位自旋动量转移磁阻随机存取存储器
背景技术
本发明涉及固态存储器件，更具体地说，涉及包括单个磁隧道结叠层的多位自旋动量转移磁阻随机存取存储器件。
固态存储技术的一个属性是给定固态器件（例如，晶体管）的每个位占用的大小或面积，这与每位成本密切相关。固态存储技术的目标是每个存储单元存储多位信息，从而以很少的额外成本有效地增加密度。自旋动量转移（SMT）磁阻随机存取存储器（MRAM）是一种非易失性固态存储器件，其使用自由层中的磁矩方向存储数字信息，并且使用SMT效应更改磁矩方向并写入数字数据。这种类型的MRAM单元的中心处的磁元件是磁隧道结（MTJ）。MTJ具有由超薄绝缘体分隔的两个铁磁元件。通常，SMT-MRAM器件的多位单元设计依赖于垂直层叠两个或更多不同的MTJ器件。这些垂直层叠的MTJ器件必须具有仔细调整的特性，以便串联的两个MTJ的总电阻导致四个完全分隔的级别，并且用于写入每个器件的阈值也完全分隔。因为MTJ的电阻和写入阈值均与隧道势垒面积相关，所以层叠式MTJ器件的侧壁轮廓（profile）是必须被仔细选择的参数。这种敏感性导致小的工艺窗口、较低的产量或较慢的性能。
发明内容
示例性实施例包括一种磁阻随机存取存储器系统，其包括：第一磁隧道结器件，其耦合到第一位线；第二磁隧道结器件，其耦合到第二位线；选择晶体管，其耦合到所述第一和第二位线；以及字线，其耦合到所述选择晶体管。
其它示例性实施例包括一种自旋动量转移磁阻随机存取存储器系统，其包括多个磁隧道结器件和耦合到所述多个磁隧道结器件的选择晶体管。
进一步示例性实施例包括一种用于操作自旋动量转移磁阻随机存取存储器系统的方法，所述方法包括：从第一磁隧道结器件读出电阻值以便从所述第一磁隧道结器件读取数据，所述第一磁隧道结器件具有第一面积；以及从第二磁隧道结器件读出电阻值以便从所述第二磁隧道结器件读取数据，所述第二磁隧道结器件具有第二面积，其中所述第一和第二面积不相等。
通过本发明的技术实现其它特性和优点。在此详细描述了本发明的其它实施例和方面，并且它们被视为要求保护的本发明的一部分。为了更好地理解本发明以及优点和特性，参考说明书和附图。
附图说明
在说明书结尾处的权利要求中具体指出并明确要求保护了被视为本发明的主题。从下面结合附图的详细描述，本发明的上述和其它特性和优点将变得显而易见，这些附图是：
图1示意性地示出根据示例性实施例的可以在公共平面上重复的MTJ存储阵列的一部分；
图2A示出图1的MTJ存储阵列的所述部分的俯视布局图；
图2B示出图1的MTJ存储阵列的所述部分的横截面图；
图3示意性地示出示例性MTJ存储阵列的一部分；
图4A示出图3的MTJ存储阵列的所述部分的俯视布局图；
图4B示出图3的MTJ存储阵列的所述部分的横截面图；
图5A示出电阻值的图；
图5B示出电流值的图；以及
图6示意性地示出在选择晶体管的两侧具有多个MTJ器件的示例性MTJ存储阵列。
具体实施方式
示例性实施例包括SMT MRAM，其包括以电方式与单个控制（选择）晶体管串联的MTJ器件。MTJ器件从同一薄膜叠层制造并且位于公共平面上。制造MTJ器件以便彼此具有不同的面积。如在此进一步描述的，面积差异导致不同的MTJ器件电阻和写入阈值，但同时保留相同的材料特性，因为MTJ器件通过相同的材料制造。可以通过掩模设计和光刻（与现有技术需要的方法相比）实现MTJ器件的相对大小的局部跟踪。因此，在此描述的示例性MTJ器件提高产量并降低成本。此外，在此描述的示例性MTJ器件可以与常规MTJ器件相组合，以便更进一步增加整体SMTMRAM的密度。因为用于SMT MRAM应用的MTJ器件与单元晶体管相比通常大小很小，并且因为双向写入电流需要两个位线导体，所以在同一平面上添加在此描述的额外MTJ不会增加单元大小。
图1示意性地示出根据示例性实施例的可以在公共平面上重复的MTJ存储阵列100的一部分。MTJ器件105通过选择晶体管120（即，选择晶体管的栅极，如在此进一步描述的）连接在两个位线110、115之间。选择晶体管120耦合到字线125并且由其控制。如所属技术领域公知的，在存储阵列中，位线表示存储阵列的列，字线表示存储阵列的行。数字数据被存储为MTJ器件105的磁状态。MTJ器件105的元件通过由薄绝缘层分隔的两个铁磁板形成。两个板中的一个是设置为特定极性的永久磁铁；另一个板的磁化方向可以变化，以便对数字信息进行编码并且用作存储器的一位。这种配置称为自旋阀并且是MRAM位的最简单结构。从诸如MTJ器件105之类的MTJ器件网格构建整个存储阵列100的存储器件。
可以通过读出MTJ器件的电阻值取回数字数据。以下操作可以影响磁状态：使用自旋动量转移（SMT）效应，使足够的电流通过MTJ。SMT效应描述自旋角动量在自旋极化电流与铁磁体之间的转移。角动量从自旋电流转移到铁磁体将针对铁磁体的磁化施加扭矩。SMT扭矩可以用于反转磁化方向或者引起铁磁体磁化的微波振荡。因此，可以应用SMT改变MTJ器件105的自由层的磁化方向。
可以通过为选择晶体管120供电来选择MTJ器件105，该晶体管将电流从电源线通过单元切换到地。由于磁隧道效应，MTJ器件105的电阻变化，这是由于两个板中的场方向所致。通过测量产生的电流，可以确定MTJ器件105的电阻。任意地但按照惯例，如果两个板具有相同的极性，则MTJ器件105的状态为“0”，而如果两个板具有相反的极性，则电阻较高，并且MTJ器件105的状态为“1”。
通过使电流经过位线110、115，将数据写入到MTJ器件105，从而在位线110、115之间限定的区域中感生电流。MTJ器件105然后在MTJ器件105内部的板中获得磁扭矩。
图2A示出图1的MTJ存储阵列100的所述部分的示例性俯视布局图，图2B示出图1的MTJ存储阵列100的所述部分的示例性横截面图，从而示出MTJ存储阵列100的进一步细节。选择晶体管120还包括源极121、漏极122和栅极123。可以理解，栅极123对应于字线125。位线110还包括金属过孔111和金属导线112。包括MTJ器件105的位线115也包括金属导线106。金属导线106、112各自分别耦合到触点107、113，触点107、113又分别耦合到漏极122和源极121。
在示例性实施例中，修改图1和2A-2B的MTJ存储阵列100以便包括在此描述的第二MTJ器件。图3示出在现在描述的选择晶体管的两侧具有MTJ器件的示例性MTJ存储阵列300。第一MTJ器件305耦合到第一位线315，第二MTJ器件310耦合到第二位线320。第一和第二MTJ器件305、310均耦合到选择晶体管325。如在此描述的，选择晶体管325由字线330（即，选择晶体管325的栅极，如在此进一步描述的）控制。数字数据被存储为第一和第二MTJ器件305、310的磁状态。类似于常规MTJ，第一和第二MTJ器件305、310的元件通过由薄绝缘层分隔的两个铁磁板形成。两个板中的一个是设置为特定极性的永久磁铁；另一个板的磁化方向可以变化，以便对数字信息进行编码并用作存储器的一位。此配置称为自旋阀并且是MRAM位的最简单结构。从诸如第一和第二MTJ器件305、310之类的MTJ器件网格构建整个存储阵列300的存储器件。
图4A示出图3的MTJ存储阵列300的所述部分的俯视布局图，图4B示出图3的MTJ存储阵列300的所述部分的横截面图，从而示出MTJ存储阵列300的进一步细节。选择晶体管325还包括源极326、漏极327和栅极328。可以理解，栅极328对应于字线330。第一和第二位线315、320的每一个分别包括MTJ器件305、310。第一和第二位线315、320的每一个还分别包括金属导线306、311，金属导线306、311各自分别耦合到触点307、312。金属触点307、312各自分别耦合到源极326和漏极327。
在示例性实施例中，制造第一和第二MTJ器件305、310的薄膜叠层包括材料特性，这些特性包括但不限于电阻面积乘积（RA）、磁阻（MR）和临界电流密度（Jc）。RA、MR和Jc由用于形成MTJ薄膜叠层的材料和工艺确定。这些特性通常与MTJ面积无关。电阻、由于磁状态导致的电阻变化（即，△R）以及用于改变磁状态的电流阈值然后通过第一和第二MTJ器件305、310的相应面积AREA1、AREA2而与这些参数（即，RA、MR和Jc）相关。因此，第一MTJ器件305的电阻R1给出如下：
R1=RA/AREA1
第二MTJ器件310的电阻R2给出如下：
R2=RA/AREA2
此外，由于磁状态导致的第一和第二MTJ器件305、310的电阻变化分别给出如下：
△R1=MR*R1
△R2=MR*R2
此外，通过第一和第二MTJ器件305、310中的每一个的电流分别给出如下：
Ic1=Jc*AREA1
Ic2=Jc*AREA2
因此，可以理解，由用于形成MTJ薄膜叠层的材料和工艺确定的已知固有参数RA、MR和Jc针对第一和第二MTJ器件305、310是相同的。因此，在示例性实施例中，可以通过调整在此描述的相应面积AREA1、AREA2，改变第一和第二MTJ器件305、310的特性。
在示例性实施例中，可以通过修改第一和第二MTJ器件305、310的相应面积，修改工作裕度以便获得不同的工作参数。例如，可以通过使第一和第二MTJ器件305、310中的一个的面积为第一和第二MTJ器件305、310中的另一个的面积的两倍，修改工作裕度：
AREA1=2*AREA2
或者
AREA2=2*AREA1
通过这种方式，第一或第二MTJ器件305、310的总电阻可以具有现在描述的四个同等分隔的值。例如，MTJ器件305的总电阻现在可以给出如下：
R1=1/2*(R2)
以及
△R1=1/2*(△R2)
此外：
Ic1=2*Ic2
通过这种方式，可以针对第一和第二MTJ器件305、310执行读取或写入。例如，用于第一和第二MTJ器件的写入阈值现在为两倍关系。例如，切换第一MTJ器件305需要的电流可以是2μA，切换第二MTJ器件310需要的电流可以是1μA。对于常规MTJ器件，已知使不同电流通过位线将改变MR，因此可以通过测量MR确定MTJ器件的状态。同样，在示例性实施例中，可以使两个不同值的电流通过位线315、320以便执行读取和写入。在示例性实施例中，较大MTJ（具有较大面积）的写入阈值高于较小MTJ的写入阈值。为了写入较大MTJ，需要首先读取较小MTJ器件的状态，并且在写入较大MTJ之后恢复该数据（如果必要）。
图5A示出四个不同并且同等分隔的电阻值的图500，可以根据向第一和第二MTJ器件305、310中的每一个施加的电流而产生这些值。在该实例中，“hi”指2μA电流值，“lo”指1μA电流值。例如，“R1_hi”指向第一MTJ器件305施加的2μA电流值的电阻值，“R2_lo”指向第二MTJ器件310施加的1μA电流值的电阻值，依此类推。如可以在图5A中进一步看到的，所述实例中的电阻值由值△R1同等分隔。图5B示出显示在此描述的总电流Ic1和Ic2的关系的图550。
可以理解，可以在每个位线上层叠多个MTJ器件，以便进一步增加每个位线上的位密度。例如，可以在彼此之上堆积具有不同材料特性的两个MTJ薄膜叠层，并且制造具有不同面积的两个MTJ器件，这样实现每个选择晶体管具有四个位，因此获得十六个不同的电阻值。
图6示意性地示出在选择晶体管的两侧具有两个MTJ器件的示例性MTJ存储阵列600。第一和第二MTJ器件605、606耦合到第一位线615，第三和第四MTJ器件610、611耦合到第二位线620。第一和第二MTJ器件605、606以及第三和第四MTJ器件均耦合到选择晶体管625。如在此描述的，选择晶体管625由位线630（即，选择晶体管625的栅极，如在此进一步描述的）控制。数字数据被存储为第一和第二以及第三和第四MTJ器件605、606、610、611的磁状态。第一和第二以及第三和第四MTJ器件605、606、610、611包括与在此描述的其它示例性MTJ器件类似的特性。
应该理解，上面的描述仅出于示例目的。可以理解，可进一步构想具有不同MTJ器件数量和不同面积的其他示例性实施例。
在此使用的术语只是为了描述特定的实施例并且并非旨在作为本发明的限制。如在此使用的，单数形式“一”、“一个”和“该”旨在同样包括复数形式，除非上下文明确地另有所指。还将理解，当在此说明书中使用时，术语“包括”和/或“包含”指定了声明的特性、整数、步骤、操作、元素和/或组件的存在，但是并不排除一个或多个其它特性、整数、步骤、操作、元素、组件和/或其组合的存在或增加。
下面权利要求中的对应结构、材料、操作以及所有功能性限定的装置或步骤的等同替换，旨在包括任何用于与在权利要求中具体指出的其它元件相组合地执行该功能的结构、材料或操作。出于示例和说明目的给出了对本发明的描述，但所述描述并非旨在是穷举的或是将本发明限于所公开的形式。在不偏离本发明的范围和精神的情况下，对于所属技术领域的普通技术人员来说许多修改和变化都将是显而易见的。实施例的选择和描述是为了最佳地解释本发明的原理和实际应用，并且当适合于所构想的特定使用时，使得所属技术领域的其它普通技术人员能够理解本发明的具有各种修改的各种实施例。
在此示出的流程图只是一个实例。在此描述的这些图或步骤（或操作）可以存在许多变化而不偏离本发明的精神。例如，可以按不同的顺序执行步骤，或者可以添加、删除或修改步骤。所有这些变化都被视为要求保护的本发明的一部分。
尽管描述了本发明的优选实施例，但所属技术领域的技术人员应该理解，可以在现在和将来进行各种属于下面权利要求范围的改进和增强。这些权利要求应该被解释为维护对最初描述的本发明的正确保护。

Claims (25)

1.一种磁阻随机存取存储器（MRAM）系统，包括：
第一磁隧道结（MTJ）器件，其耦合到第一位线；
第二MTJ器件，其耦合到第二位线；
选择晶体管，其耦合到所述第一和第二位线；以及
字线，其耦合到所述选择晶体管。
2.根据权利要求1的系统，其中所述选择晶体管包括栅极。
3.根据权利要求2的系统，其中所述字线是所述栅极。
4.根据权利要求1的系统，其中所述选择晶体管包括漏极。
5.根据权利要求4的系统，其中所述第一和第二MTJ器件中的至少一个耦合到所述漏极。
6.根据权利要求5的系统，其中所述选择晶体管包括源极。
7.根据权利要求6的系统，其中所述第一和第二MTJ器件中的至少一个耦合到所述源极。
8.根据权利要求1的系统，其中所述第一MTJ器件包括第一面积AREA1，并且所述第二MTJ器件包括第二面积AREA2。
9.根据权利要求8的系统，其中所述第一和第二MTJ器件共享公共电阻面积乘积（RA）。
10.根据权利要求9的系统，其中所述第一MTJ器件的电阻由R1=RA/AREA1给出，并且所述第二MTJ器件的电阻由R2=RA/AREA2给出。
11.根据权利要求10的系统，其中所述第一和第二MTJ器件共享公共磁阻（MR）。
12.根据权利要求11的系统，其中由于所述第一MTJ器件的磁状态导致的电阻变化由△R1=MR*R1给出，并且由于所述第二MTJ器件的磁状态导致的变化由△R2=MR*R2给出。
13.根据权利要求8的系统，其中AREA1=2*AREA2。
14.根据权利要求13的系统，其中所述第一MTJ器件的写入阈值和所述第二MTJ器件的写入阈值为两倍关系。
15.根据权利要求14的系统，其中所述第一和第二MTJ器件中的每个器件的总电阻均包括四个不同的值。
16.一种自旋动量转移（SMT）磁阻随机存取存储器（MRAM）系统，包括：
多个磁隧道结（MTJ）器件；以及
选择晶体管，其耦合到所述多个MTJ器件。
17.根据权利要求16的系统，其中所述多个MTJ器件中的每个器件具有与所述多个MTJ器件中的其它器件不同的面积。
18.根据权利要求17的系统，其中所述多个MTJ器件中的每个器件具有一组公共材料特性。
19.根据权利要求16的系统，其中所述多个MTJ器件中的每个器件具有与所述多个MTJ器件中的其它器件不同的电阻和写入阈值。
20.根据权利要求19的系统，其中所述多个MTJ器件中的每个器件耦合到位线，并且其中所述选择晶体管耦合到字线。
21.一种用于操作自旋动量转移（SMT）磁阻随机存取存储器（MRAM）系统的方法，所述方法包括：
从第一磁隧道结（MTJ）器件读出电阻值以便从所述第一MTJ器件读取数据，所述第一MTJ器件具有第一面积；以及
从第二MTJ器件读出电阻值以便从所述第二MTJ器件读取数据，所述第二MTJ器件具有第二面积，
其中所述第一和第二面积不相等。
22.根据权利要求21的方法，还包括：
向所述第一MTJ器件施加第一电流以便将数据写入到所述第一MTJ器件，以及
向所述第二MTJ器件施加第二电流以便将数据写入到所述第二MTJ器件。
23.根据权利要求22的方法，其中所述第一和第二电流相等。
24.根据权利要求22的方法，其中所述第一和第二电流不相等。
25.根据权利要求21的方法，其中所述第一和第二MTJ器件具有公共材料特性。
CN201280049570.9A 2011-10-12 2012-09-10 具有单个磁隧道结叠层的多位自旋动量转移磁阻随机存取存储器 Active CN103858169B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/271,796 2011-10-12
US13/271,796 US8767446B2 (en) 2011-10-12 2011-10-12 Multi-bit spin-momentum-transfer magnetoresistence random access memory with single magnetic-tunnel-junction stack
PCT/US2012/054362 WO2013055473A1 (en) 2011-10-12 2012-09-10 Multi-bit spin-momentum-transfer magnetoresistence random access memory with single magnetic-tunnel-junction stack

Publications (2)

Publication Number Publication Date
CN103858169A true CN103858169A (zh) 2014-06-11
CN103858169B CN103858169B (zh) 2016-08-17

Family

ID=48082275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280049570.9A Active CN103858169B (zh) 2011-10-12 2012-09-10 具有单个磁隧道结叠层的多位自旋动量转移磁阻随机存取存储器

Country Status (5)

Country Link
US (1) US8767446B2 (zh)
CN (1) CN103858169B (zh)
DE (1) DE112012004304B4 (zh)
GB (1) GB2509461A (zh)
WO (1) WO2013055473A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107430883A (zh) * 2015-03-11 2017-12-01 高通股份有限公司 使用串联磁性隧道结的多位自旋转移矩磁阻随机存取存储器stt‑mram
CN110277115A (zh) * 2019-06-24 2019-09-24 中国科学院微电子研究所 基于磁隧道结的存储器及其读写方法、制作方法
CN111383691A (zh) * 2018-12-28 2020-07-07 上海磁宇信息科技有限公司 一种具有写状态检测单元的mram存储器件
CN111462794A (zh) * 2019-01-22 2020-07-28 上海磁宇信息科技有限公司 一种mram存储器件及写状态检测方法
WO2022101790A1 (en) * 2020-11-12 2022-05-19 International Business Machines Corpofiation Two-bit magnetoresistive random-access memory cell

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017052622A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Spin hall effect mram with thin-film selector
JP2018148159A (ja) * 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ、磁気メモリの記録方法及び磁気メモリの読み出し方法
US10622048B2 (en) * 2018-02-28 2020-04-14 Tdk Corporation Method for stabilizing spin element and method for manufacturing spin element
US10950661B2 (en) * 2019-04-05 2021-03-16 Globalfoundries Singapore Pte. Ltd. Integrated circuits with resistive non-volatile memory cells and methods for producing the same
TWI775138B (zh) * 2020-09-03 2022-08-21 力晶積成電子製造股份有限公司 複合型記憶體結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW578149B (en) * 2002-09-09 2004-03-01 Ind Tech Res Inst High density magnetic random access memory
US20040052105A1 (en) * 2002-09-17 2004-03-18 Micron Technology, Inc. Bridge-type magnetic random access memory (mram) latch
US20060256610A1 (en) * 2005-05-16 2006-11-16 Freescale Semiconductor, Inc. Nonvolatile memory system using magneto-resistive random access memory (MRAM)
CN101232073A (zh) * 2007-01-26 2008-07-30 株式会社东芝 磁电阻元件和磁性存储器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6721203B1 (en) 2001-02-23 2004-04-13 Western Digital (Fremont), Inc. Designs of reference cells for magnetic tunnel junction (MTJ) MRAM
US6985385B2 (en) 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7541804B2 (en) 2005-07-29 2009-06-02 Everspin Technologies, Inc. Magnetic tunnel junction sensor
JP5165898B2 (ja) 2007-01-17 2013-03-21 株式会社東芝 磁気ランダムアクセスメモリ及びその書き込み方法
US8427863B2 (en) 2007-02-12 2013-04-23 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
JP2009259316A (ja) 2008-04-14 2009-11-05 Toshiba Corp 半導体記憶装置
JP4772845B2 (ja) 2008-09-29 2011-09-14 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
US7800941B2 (en) 2008-11-18 2010-09-21 Seagate Technology Llc Magnetic memory with magnetic tunnel junction cell sets
US8238145B2 (en) 2009-04-08 2012-08-07 Avalanche Technology, Inc. Shared transistor in a spin-torque transfer magnetic random access memory (STTMRAM) cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW578149B (en) * 2002-09-09 2004-03-01 Ind Tech Res Inst High density magnetic random access memory
US20040052105A1 (en) * 2002-09-17 2004-03-18 Micron Technology, Inc. Bridge-type magnetic random access memory (mram) latch
US20060256610A1 (en) * 2005-05-16 2006-11-16 Freescale Semiconductor, Inc. Nonvolatile memory system using magneto-resistive random access memory (MRAM)
CN101232073A (zh) * 2007-01-26 2008-07-30 株式会社东芝 磁电阻元件和磁性存储器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107430883A (zh) * 2015-03-11 2017-12-01 高通股份有限公司 使用串联磁性隧道结的多位自旋转移矩磁阻随机存取存储器stt‑mram
CN107430883B (zh) * 2015-03-11 2021-03-12 高通股份有限公司 使用串联磁性隧道结的多位自旋转移矩磁阻随机存取存储器stt-mram
CN111383691A (zh) * 2018-12-28 2020-07-07 上海磁宇信息科技有限公司 一种具有写状态检测单元的mram存储器件
CN111462794A (zh) * 2019-01-22 2020-07-28 上海磁宇信息科技有限公司 一种mram存储器件及写状态检测方法
CN111462794B (zh) * 2019-01-22 2022-09-16 上海磁宇信息科技有限公司 一种mram存储器件及写状态检测方法
CN110277115A (zh) * 2019-06-24 2019-09-24 中国科学院微电子研究所 基于磁隧道结的存储器及其读写方法、制作方法
WO2022101790A1 (en) * 2020-11-12 2022-05-19 International Business Machines Corpofiation Two-bit magnetoresistive random-access memory cell
US11514962B2 (en) 2020-11-12 2022-11-29 International Business Machines Corporation Two-bit magnetoresistive random-access memory cell
GB2616375A (en) * 2020-11-12 2023-09-06 Ibm Two-bit magnetoresistive random-access memory cell

Also Published As

Publication number Publication date
GB2509461A (en) 2014-07-02
US8767446B2 (en) 2014-07-01
GB201407117D0 (en) 2014-06-04
DE112012004304T5 (de) 2014-07-31
DE112012004304B4 (de) 2018-08-02
US20130094282A1 (en) 2013-04-18
CN103858169B (zh) 2016-08-17
WO2013055473A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
CN103858169A (zh) 具有单个磁隧道结叠层的多位自旋动量转移磁阻随机存取存储器
GB2539102B (en) Voltage-controlled magnetic anisotropy switching device using an external ferromagnetic biasing film
KR102543879B1 (ko) 외부 자기장의 부재시에 스핀 궤도 상호작용 토크를 사용하여 프로그래밍할 수 있는 자기 접합부
JP4700259B2 (ja) 共通の導線を共有する一対の磁気ビットを有するメモリ素子アレイ
JP4945592B2 (ja) 半導体記憶装置
CN103201796B (zh) 非易失性磁隧道结晶体管
US7577016B2 (en) Twin-cell semiconductor memory devices
US7307874B2 (en) Methods of operating magnetic random access memory devices including magnets adjacent magnetic tunnel junction structures
US7589994B2 (en) Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers
US7957179B2 (en) Magnetic shielding in magnetic multilayer structures
US7457149B2 (en) Methods and apparatus for thermally assisted programming of a magnetic memory device
JP2007081280A (ja) 磁気抵抗効果素子及び磁気メモリ装置
US8817531B2 (en) Magnetic random access memory device and method for producing a magnetic random access memory device
WO2020150142A2 (en) Shared spin-orbit-torque write line in a spin-orbit-torque mram
JP2007518216A (ja) 磁気トンネル接合用の分離書込みおよび読出しアクセスアーキテクチャ
US8848435B2 (en) Magnetic resistance memory apparatus having multi levels and method of driving the same
US20100054033A1 (en) Magnetic thin line and memory device
JP2005526351A (ja) 読み出し信号が最大で且つ電磁妨害を低減するｍｒａｍセルおよびアレイ構造
US6873542B2 (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
US11742020B2 (en) Storage device
JP2011114108A (ja) スピン注入型磁気ランダムアクセスメモリ
CN113451355B (zh) 基于自旋轨道矩的磁性存储器件
KR100962949B1 (ko) 멀티 비트 자기 메모리 셀 및 그 제조 방법
JP2005094003A (ja) サイズと動作マージンとが拡大された磁気メモリアレイ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171109

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171109

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right