CN111462794A - 一种mram存储器件及写状态检测方法 - Google Patents

Abstract

本发明提供一种MRAM存储器件，包括若干MRAM存储单元，还包括写状态检测单元；所述MRAM存储单元包括两个磁性隧道结和分别耦合到两个磁性隧道结元件的两个场效应管；两个磁性隧道结的顶端依次连接列选择开关、方向选择开关、位线，两个磁性隧道结底端耦合的场效应管连接到方向选择开关、源线，从而形成两路写电路；且一路写电路的位线端为写入端，一路写电路的源线端接地；另一路写电路的位线端接地，另一路写电路的源线端为写入端；写状态检测单元包括比较器；用于对所述MRAM存储单元的写状态转换的检测。本发明在2T2M基础上增加了写状态检测电路，而且不需要额外设置参考电阻，MRAM存储器件的写入状态功耗大幅度降低。

Description

一种MRAM存储器件及写状态检测方法

技术领域

本发明涉及半导体芯片领域，其最重要的应用在于对待机功耗要求很严格的物联网和可穿戴电子设备等领域，尤其涉及一种具有写状态检测单元的MRAM存储器件及写状态检测方法。

背景技术

本发明的背景是MRAM制造技术已经成熟，近年来人们利用磁性隧道结(MTJ，Magnetic Tunnel Junction)的磁电阻效应做成磁性随机存储器，即为MRAM(MagneticRandom Access Memory)，MRAM是一种非易失性磁性随机存储器，相比于现有的存储器，它的优势包括(1)它拥有静态随机存储器(SRAM)的高速读取写入能力，以及动态随机存储器(DRAM)的高集成度，而且还可以像Flash闪存一样在断电后永久保留数据。(2)它的性能相当好，读写时延接近SRAM，功耗则比闪存低得多。(3)它的经济性非常好，单位容量占用的硅片面积非常小，比SRAM有很大的优势；其制造工艺中需要的附加光罩数量较少，比嵌入式NOR Flash的成本优势更大。(4)MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容，MRAM可以和逻辑电路集成到一个芯片中。

目前接近量产的各个厂家的MRAM技术，虽然读写功耗都比闪存低很多，但写入功耗仍然比较大，写电流偏高，如果取代DRAM或者SRAM还不太理想。特别是，现在的写入技术，能量的浪费非常之大：

1.如果需要在某个比特写1，该比特有一半的可能性已经是一个1，不需要再耗费能量了。然而写电路无法知道该比特之前的状态，所以无论之前的状态是1还是0，一个常见的作法是作一次写操作。在统计学的意义上，一半的能量就这样浪费了。

2.写入操作是给一个比特施加一个电脉冲，脉冲必须维持一个特定的长度，才能把错误率控制在可接受的范围内。例如对于实际中的一个1兆比特阵列，写脉冲的长度可能需要30纳秒才能把错误率控制在百万分之一以内，但其实在10纳秒的时间内，超过90％的比特已经完成了写操作。但随机地，可能有百万分之一的比特需要30纳秒才能完成写操作，写电路并不知道每一个比特需要的写入时间，只能把脉冲时间延长到最保守情况。这样，即使对于需要进行写操作的绝大部分比特，2/3甚至更多的能量是浪费的。

为了减少写入能量浪费，业界已经开始研究写入状态检测电路，能够在进行写操作的同时检测被写入比特的状态，一旦检测到该比特的状态已经到达目标值，立即终止写操作。这样的写入状态检测电路，能够大幅度降低写功耗。美国专利US20180061466有提出如下技术：

1.在MRAM中增加一个写状态检测电路，当检测到被写入的比特已经达到目标状态时，提前终止写操作。

2.需要一个参考单元，具有一个参考电阻。

3.写检测电路，通过比较被写入单元的电阻和参考电阻，决定它当时的状态。

4.具体的实施方法，是给参考单元施加被写入单元同样的电压，比较写入回路上相同的一个点的电位。被写入单元的电阻不同，必然导致电路分压不同，造成被检测点上电位的变化。

该美国专利的写状态检测电路是针对最基本的MRAM存储单元即由1个MTJ与1个场效应管组成的MRAM单元(以下简称为1T1M的MRAM存储单元)，而对于2个MTJ与2个场效应管相连的MRAM单元(以下简称为2T2M的MRAM存储单元)如何做写状态检测，仍然是一个未解决的问题。

发明内容

有鉴于现有技术的上述缺陷，本发明提出使用2T2M的结构，在此结构基础上进行写状态检测，解决了写状态检测的难题，成为一种既快速又省电的设计。本发明具体描述如下：

一种MRAM存储器件，包括若干MRAM存储单元，所述MRAM存储单元至少包括两个磁性隧道结、与两个磁性隧道结分别耦合的两个场效应管；磁性隧道结包括记忆层、势垒层、参考层，其特征在于，所述两个磁性隧道结同时采用由参考层、势垒层和记忆层依次向上叠加的结构或者同时采用由记忆层、势垒层和参考层的依次向上叠加的结构；所述两个磁性隧道结的顶端依次连接列选择开关、上方选择开关、位线，所述两个磁性隧道结底端耦合的场效应管连接下方选择开关、源线，从而形成两路写电路；且一路写电路的位线端为写入端，一路写电路的源线端接地；同时另一路写电路的位线端接地，另一路写电路的源线端为写入端；或者一路写电路的源线端为写入端，一路写电路的位线端接地；同时另一路写电路的源线端接地，另一路写电路的位线端为写入端。还包括写状态检测单元，其包括比较器；所述比较器的两个输入端同时分别连接两路写电路中写电压较高一侧的上方选择开关或下方选择开关之后的检测点，或者同时分别连接两路写电路中写电压较低一侧的上方选择开关或下方选择开关之后的检测点，实现对所述MRAM存储单元的写状态转换的检测。

进一步地，所述第一和第二磁性隧道结电阻态总是相反；第一磁性隧道结高电阻态，第二磁性隧道结低电阻态构成“0”，第一磁性隧道结低电阻态，第二磁性隧道结高电阻态构成“1”；或者第一磁性隧道结高电阻态，第二磁性隧道结低电阻态构成“1”，第一磁性隧道结低电阻态，第二磁性隧道结高电阻态构成“0”。

进一步地，所述比较器用于将从两个检测点获取的电压信号做差分放大并得到电压信号差值。

进一步地，所述比较器设定阈值，用于写入操作时比较两个检测点电压信号差值与阈值的差异。

进一步地，所述阈值设定满足以下条件：

其中，V_ref为两检测点电压差分信号对应的实际阈值，V_threshold是比较器能够分辨的最小信号，Vpcorner为理想状况下两检测点电压差分信号对应的写入成功时的阈值，σ_n为电压信号的热噪声，σ_mis为两路写电路之间的场效应管不匹配度。

进一步地，若两个检测点电压信号差值超过阈值时写入操作成功；若两个检测点电压信号差值没有超过阈值时，继续施加写电压直到超过阈值为止。

本发明同时提供一种MRAM存储单元写入状态检测方法，其特征在于，包括：

步骤1、MRAM存储单元按照写0和写1的需要，接入写电压或接地；

步骤2、两个检测点分别设在两路写电路中写电压较高一侧的上方选择开关或下方选择开关之后，或者分别设在两路写电路中写电压较低一侧的上方选择开关或下方选择开关之后；

步骤3、两个检测点电压信号获取并输入到比较器；

步骤4、比较器将电压信号做差分放大并得出差值；

步骤5、比较器将电压信号差值与比较器预先设定的阈值进行比较；

步骤6、若电压信号差值超过阈值，则写入操作成功；若电压差值没有超过阈值，则继续施加写电压直到超过阈值为止。

技术效果：

本发明在2T2M结构的基础上增加了写状态检测电路，MRAM存储器件的写入状态功耗大幅度降低。

以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。

附图说明

图1是现有技术MTJ低阻态示意图；

图2是现有技术MTJ高阻态示意图；

图3是现有技术MRAM芯片架构图；

图4是现有技术MRAM存储单元(1T1M)示意图；

图5是现有技术3个MRAM存储单元结构剖面图；

图6是现有技术MRAM存储单元(2T2M)示意图；

图7是本发明MRAM存储单元写状态检测电路的系统框图；

图8是本发明MRAM存储单元写状态检测电路阈值确认示意图。

附图标号说明：

1、位线；2、上方选择开关；3、列选择开关；4、磁性隧道结；41、记忆层；42、隧道势垒层；43、参考层；5、场效应管；6、下方选择开关；7、源线；8、字线。

具体实施方式

在本发明的实施方式的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“垂直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。附图为原理图或者概念图，各部分厚度与宽度之间的关系，以及各部分之间的比例关系等等，与其实际值并非完全一致。

磁性隧道结4(MTJ)是一种三明治结构，它是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成。图1给出了一种MTJ的结构，下面的一层铁磁材料是具有固定磁化方向的参考层43，上面的铁磁材料是磁化方向可变的记忆层41，它的磁化方向可以和固定磁化层平行或者反平行。由于量子物理效应，电流可以穿过中间的隧道势垒层42，但是MTJ的电阻和可变化磁化层的磁化方向相关，当记忆层41的磁化方向与参考层43的磁化方向平行时，MTJ处于低电阻态RL，如图1所示，当记忆层41的磁化方向与参考层43的磁化方向反平行时，MTJ处于高电阻态RH，如图2所示。

读取MRAM的过程就是对MTJ的电阻进行测量，使用比较新的STT-MRAM(自旋力矩传输存储器)技术，写MRAM也比较简单：使用比读更强的电流穿过MTJ进行写操作。基于图1的MTJ结构，一个自下而上的电流把可变磁化层置成与参考层43平行的方向，自上而下的电流把可变磁化层置成与参考层43反平行的方向。

如图3所示，一个MRAM芯片由一个或多个MRAM存储单元的阵列组成，每个阵列有若干外部电路，如：

·行地址解码器：把收到的地址变成字线8(Word Line)的选择；

·列地址解码器：把收到的地址变成位线1(Bit Line)的选择；

·读写控制器：控制Bit Line上的读(测量)写(加电流)操作；

·输入输出控制：和外部交换数据。

如图4所示，一般情况下，一个MRAM存储单元由一个磁性隧道结4和一个场效应管5组成，即采用1T1M的结构。在此结构中，场效应管的Gate(栅极)连接到芯片的字线8即WordLine上负责接通或切断这个单元，MTJ和场效应管5串接在芯片的位线1上。读写操作在位线1上进行。

图5给出了3个MRAM存储单元立体剖面图，场效应管一般是N场效应管，通过标准蚀刻工艺制成，磁性隧道结4通过过孔连接到漏极。

MRAM的读取电路需要检测MRAM记忆单元的电阻。由于MTJ的电阻会随着温度等而漂移，一般的方法是使用芯片上的一些已经被写成高阻态或低阻态记忆单元作为参考单元。再使用读出放大器(Sense Amplifier)来比较记忆单元和参考单元的电阻。

图6给出了另一种MRAM存储单元结构，在此结构中每个MRAM存储单元即1个bit包含两个MTJ和两个场效应管，即采用2T2M结构。在每个存储单元中两个MTJ一个置于P(参考层与记忆层磁化方向平行)状态，另一个置于AP(参考层与记忆层磁化方向反平行)状态，两种不同的安排分别存储‘0’状态和‘1’状态。在此种存储单元，不再需要参考单元。进行读操作时，只需要比较两个MTJ的电阻值。这两个MTJ，通常处在相邻位置，工艺不均匀带来变化非常小，一个MTJ处在P状态而另一个MTJ处在AP状态时，电阻差非常大。因为信号强，所以读出速度很快，可靠性高。所以，虽然面积、成本不占优势，仍然是一个很有吸引力的选择。

美国专利US20180061466是目前业界最先进的设想，它提出：

1、在MRAM中增加一个写状态检测电路，当检测到被写入的比特已经达到目标状态时，提前终止写操作。

2、需要一个参考单元，具有一个参考电阻。

3、写检测电路，通过比较被写入单元的电阻和参考电阻，决定它当时的状态。

4、具体的实施方法，是给参考单元施加被写入单元同样的电压，比较写入回路上相同的一个点的电位。被写入单元的电阻不同，必然导致电路分压不同，造成被检测点上点位的变化。

这项技术是针对针对最基本的MRAM存储单元即由1个MTJ与1个场效应管组成的MRAM单元(以下简称为1T1M的MRAM存储单元)，而对于图6中2个MTJ与2个场效应管相连的MRAM单元(以下简称为2T2M的MRAM存储单元)如何做写状态检测，仍然是一个未解决的问题。

图7是本发明的一个较佳实施例的系统框图，针对2T2M的MRAM存储单元的写状态检测给出了解决方案。实际上MRAM存储器件包括由若干个磁性存储单元组成的MRAM阵列以及在周边区域的写状态检测单元，由于针对阵列中每个存储单元的写入方式都是类似的，为方便描述，图7中示例的给出了一个MRAM存储单元及写状态检测电路的结构，在本实施例中一个MRAM存储单元即1个bit包含第一磁性隧道结4(图7中左侧示)和第二磁性隧道结4(图中7右侧示)以及分别耦合到第一和第二磁性隧道结元件的两个场效应管5，在后续描述中，左侧磁性隧道结定义为第一磁性隧道结，和位于左侧的列选择开关、上方选择开关、位线、场效应管、下方选择开关构成第一写电路，右侧磁性隧道结定义为第二磁性隧道结，和位于右侧的列选择开关、上方选择开关、位线、场效应管、下方选择开关构成第二写电路。其中第一和第二磁性隧道结具有相同的参考层、势垒层和记忆层的依次向上叠加的底部钉扎结构或者是由记忆层、势垒层和参考层的依次向上叠加的顶部钉扎结构；在图7实施例中以底部钉扎结构作为示例进行介绍，其中，第一和第二磁性隧道结一端分别与两根位线1相连，在第一和第二磁性隧道结与两根位线之间分别设有1个列选择开关3和2个上方选择开关2；列选择开关3用于将此MRAM存储单元选中打开，上方选择开关2用于选择施加到MRAM存储单元两个磁性隧道结4中的电流方向，如对第一写电路(图7中左侧示)从位线施加高电压时两个上方选择开关7中的右侧上方选择开关打开，同时第一写电路的两个下方选择开关中的右侧下方选择开关打开，如从源线施加高电压时第一写电路的两个下方选择开关中的左侧下方选择开关打开，同时第一写电路两个上方选择开关中的左侧上方选择开关打开。在第一和第二磁性隧道结另一端分别连接两个场效应管5；两个场效应管另外两端分别连接源线7及字线8，在所述两个场效应管5与源线7之间分别设有下方选择开关6，下方选择开关6用于选择施加到MRAM存储单元两个磁性隧道结4中的电流方向。需要说明的是在本实施例图7中，第一写电路，当从上到下即从位线施加写电压进行写入动作时，写入完毕后第一磁性隧道结中的记忆层的磁化方向与参考层平行，呈低电阻态；同时第二写电路，从下到上即从源线施加写电压进行写入动作，写入完毕后第二磁性隧道结中的记忆层的磁化方向与参考层反平行，呈高电阻态。写状态检测电路的两个检测点分别设置在第一写电路中写电压较高的上方选择开关之后，如图7中所示A点，和第二写电路中写电压较高的下方选择开关之后，如图7中所示B点，或者写状态检测电路的两个检测点分别设置在第一写电路中写电压较低的下方选择开关之后，如图7中所示A’点，和第二写电路中写电压较低的上方选择开关之后，如图7中所示B’点,以便获得较大的电压输入信号，排除其他元件的干扰。同理，第一写电路，当从下到上即从源线施加写电压进行写入动作时，写入完毕后第一磁性隧道结中的记忆层中的磁化方向与参考层反平行，呈高电阻态；同时第二写电路从上到下即从位线施加写电压进行写入动作，写入完毕后，第二磁性隧道结中的记忆层的磁化方向与参考层平行，呈低电阻态，此时写状态检测电路的两个检测点可分别设置在第一电路中写电压较高的下方选择开关之后的A’点、第二电路中写电压较高的上方选择开关之后的B’点，或者第一电路中写电压较低的上方选择开关之后的A点、第二电路中写电压较低的下方选择开关之后的B点。A点和B点或者A’和B’的电压信号传送给比较器，比较器将A、B两点或者A’、B’的电压信号做差分放大并得出差值，比较器设定阈值，写入操作时两检测点位测定出来的电位差与设定阈值进行比较，根据比较器的输出结果，判定写操作是否完成，当判定写操作已经完成，提前终止写操作。

在本实施例中，具体写操作如下：

1.MRAM存储单元按照写0和写1的需要，接入写电压或接地；

2.两个检测点分别设在两路写电路中写电压较高一侧的上方选择开关或下方选择开关之后，或者分别设在两路写电路中写电压较低一侧的上方选择开关或下方选择开关之后，如图7中所示A点和B点或者A’和B’；

3.检测点A点、B点或者A’、B’的电压信号获取并输入到比较器；

4.比较器将电压信号做差分放大并得出差值；

5.比较器将电压信号差值与比较器预先设定的阈值进行比较；

6.若电压信号差值超过阈值，则写入操作成功；若电压差值没有超过阈值，则继续施加写电压直到超过阈值为止。

在本实施例中，阈值的设定应满足如下条件：

其中，V_ref为两检测点电压差分信号对应的实际阈值；V_threshold是比较器能够分辨的最小信号；V_pcorner是理想情况下两检测点电压差分信号对应的写入成功时的阈值；σ_n，σ_mis，分别为电压信号的热噪声和两路MTJ支路之间的场效应管不匹配度。

下面以图8结合图7来进行写入及阈值确认方法说明。如图7所述，假设左侧的第一磁性隧道结中记忆层与参考层磁化方向相反，记忆层的磁化方向向上，而右侧的第二磁性隧道结中记忆层与参考层磁化方向相同，记忆层的磁化方向向下，此时构成“0”，即为图8中“0”状态对应的左右两个磁性隧道结中记忆层的方向分别为向上和向下，此时V0代表“0”对应的A、B电压差即VA-VB,针对此结构进行写1操作时，对第一磁性隧道结通过位线施加从上到下的写电压而同时针对第二磁性隧道结通过源线施加从下到上的写电压，在施加写电压的过程中，有可能第二磁性隧道结记忆层首先发生磁化方向转变，即磁化方向从向下状态转为向上状态，与未来得及发生磁化方向变化的第一磁性隧道结记忆层磁化方向相同，此时形成一种中间态，对应的电压差VA-VB为V0’；同时在施加写电压的过程中，也有可能第一磁性隧道结记忆层首先发生磁化方向转变，即磁化方向从向上状态转为向下状态，与未来得及发生磁化方向变化的第二磁性隧道结记忆层磁化方向相同，此时形成另一种中间态，对应的电压差VA-VB为V1’；可以看出在中间态时，两个磁性隧道结仅有一个磁性隧道结记忆层的磁化方向翻转，而另一个磁性隧道结记忆层的磁化方向没有翻转。继续施加写入电压进行写入，当且仅当图7中两个磁性隧道结记忆层的磁化方向均发生翻转时，写“1”成功，此时第一磁性隧道结记忆层磁化方向向下，第二磁性隧道结记忆层磁化方向向上，对应的电压差VA-VB为V1。而本发明中写“0”的阈值设置在V0和V0’之间，写“1”阈值设置在V1’和V1之间，且阈值满足公式(1)，该阈值公式中考虑到了工艺不均匀带来的分布展宽、读电路噪声、比较器分辨率和可能的中间状态，当电压差VA-VB超过阈值时写入操作成功；没有超过阈值时，继续施加写电压直到超过阈值为止。

在本实施例中，相对于现有的2T2M设计，增加了写状态检测电路，而且不需要额外设置参考电阻，通过比较两个位线上的电位差与比较器设定的阈值，可以提前终止写操作，这样MRAM存储器件的写入状态功耗将大幅度降低。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (7)

1.一种MRAM存储器件，包括若干MRAM存储单元，所述MRAM存储单元至少包括两个磁性隧道结、与两个磁性隧道结分别耦合的两个场效应管；磁性隧道结包括记忆层、势垒层、参考层，其特征在于，

所述两个磁性隧道结同时采用由参考层、势垒层和记忆层依次向上叠加的结构或者同时采用由记忆层、势垒层和参考层的依次向上叠加的结构；

所述两个磁性隧道结的顶端依次连接列选择开关、上方选择开关、位线，所述两个磁性隧道结底端耦合的场效应管连接下方选择开关、源线，从而形成两路写电路；且一路写电路的位线端为写入端，一路写电路的源线端接地；同时另一路写电路的位线端接地，另一路写电路的源线端为写入端；或者一路写电路的源线端为写入端，一路写电路的位线端接地；同时另一路写电路的源线端接地，另一路写电路的位线端为写入端；

还包括写状态检测单元，其包括比较器；所述比较器的两个输入端同时分别连接两路写电路中写电压较高一侧的上方选择开关或下方选择开关之后的检测点，或者同时分别连接两路写电路中写电压较低一侧的上方选择开关或下方选择开关之后的检测点，实现对所述MRAM存储单元的写状态转换的检测。

2.如权利要求1所述的MRAM存储器件，其特征在于，所述两个隧道结电阻态总是相反；一个磁性隧道结呈高电阻态，另一个磁性隧道结呈低电阻态构成“0”，一个磁性隧道结呈低电阻态，另一个磁性隧道结呈高电阻态构成“1”；或者一个磁性隧道结呈高电阻态，另一个磁性隧道结呈低电阻态构成“1”，一个磁性隧道结呈低电阻态，另一个磁性隧道结呈高电阻态构成“0”。

3.如权利要求1所述的MRAM存储器件，其特征在于，所述比较器用于将从两个检测点获取的电压信号做差分放大并得到电压信号差值。

4.如权利要求1所述的MRAM存储器件，其特征在于，所述比较器设定阈值，用于写入操作时比较两个检测点电压信号差值与阈值的差异。

5.如权利要求4所述的MRAM存储器件，其特征在于，所述阈值设定满足以下条件：

其中，V_ref为两检测点电压差分信号对应的实际阈值，V_threshold是比较器能够分辨的最小信号，V_pcorner为理想情况下两检测点电压差分信号对应的写入成功时的阈值，σ_n为电压信号的热噪声，σ_mis为两路写电路之间的场效应管不匹配度。

6.如权利要求4所述的MRAM存储器件，其特征在于，若两个检测点电压信号差值超过阈值时写入操作成功；若两个检测点电压信号差值没有超过阈值时，继续施加写电压直到超过阈值为止。

7.一种MRAM存储器件写入状态检测方法，其特征在于，包括：

步骤1、MRAM存储单元按照写0和写1的需要，接入写电压或接地；

步骤2、两个检测点分别设在两路写电路中写电压较高一侧的上方选择开关或下方选择开关之后，或者分别设在两路写电路中写电压较低一侧的上方选择开关或下方选择开关之后；

步骤3、两个检测点电压信号获取并输入到比较器；

步骤4、比较器将电压信号做差分放大并得出差值；

步骤5、比较器将电压信号差值与比较器预先设定的阈值进行比较；

步骤6、若电压信号差值超过阈值，则写入操作成功；若电压差值没有超过阈值，则继续施加写电压直到超过阈值为止。

Images