CN108257633B - 一种mram芯片及其存储单元的读取方法 - Google Patents

Abstract

本发明提供一种MRAM芯片，包括多个阵列组，每个阵列组包括m个阵列，一个字中的m位分别存入m个阵列，每个阵列还包括低阻态参考电阻列与高阻态参考电阻列。本发明还提供一种存储单元的读取方法。本发明提供的MRAM芯片及其存储单元的读取方法，由于一个字中的m位分别存入m个阵列，参考电阻被安排在只包含一位的阵列中，使得共用同一参考电阻的存储单元个数减小，因而标准差减小，能够避免信号差较小导致的读取错误率高的问题；每个阵列只包含两列参考电阻，使得参考电阻和存储单元个数比较小，因而能够增大单位面积中有效存储单元个数；采用交叉分步叠加获取信号并调整权重，使参考电阻处于最佳值，减小发生读取错误的可能性。

Description

一种MRAM芯片及其存储单元的读取方法

技术领域

本发明涉及半导体芯片的存储器领域，具体涉及一种MRAM芯片及其存储单元的读取方法。

背景技术

磁性随机存储器(MRAM)是一种新兴的非挥发性存储技术。它拥有高速的读写速度和高集成度，且可以被无限次的重复写入。

一个磁性随机存储器是由阵列的磁电阻记忆单元组成。每个磁电阻记忆单元包含了一个叫MRAM存储单元(Magnetic Tunnel Junction，MTJ)的结构。MRAM存储单元是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的。其中一层铁磁材料是具有固定磁化方向的参考层，另一层铁磁材料则是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层相平行或反平行。MRAM存储单元的电阻值取决于这两层铁磁性材料的磁化方向：它们方向一致则MRAM存储单元电阻就低，反之MRAM存储单元电阻就高。一般高电阻态为逻辑“1”，低电阻态为逻辑“0”。改变记忆层的磁化方向就改变了MRAM存储单元的电阻态，而检测MRAM存储单元的电阻态就可以知道磁电阻记忆单元内的存储内容。

不同的磁性随机存储器采用不同的方法来改变记忆层的磁化方向。第一代场转换磁性随机存储器是用较大电流在MRAM存储单元产生磁场来改变记忆层的磁场方向。新的自旋扭矩转换磁性随机存储器(STT MRAM)是使用电流脉冲直接穿过MRAM存储单元，电流的方向可以改变记忆层的磁化方向，从而决定了MRAM存储单元的电阻态和磁电阻记忆单元的逻辑态。这种新型的磁性随机存储器不仅能耗非常低，而且由于所需的转换电流可以随着MRAM存储单元的尺寸减小而减小，因此可以适合未来半导体芯片结点尺寸进一步缩小的需求。但是随着磁性随机存储器内的MRAM存储单元的数量不断增加，尺寸不断缩小，对制造的工艺要求也越来越高，现有工艺下磁电阻的均匀性也越来越差。

读取磁电阻记忆单元的数据，就是要检测其MRAM存储单元是处在高电阻态“1”还是低阻态“0”。为了准确区分电阻态，MRAM存储单元要求达到高的的磁电阻率(电阻差与低电阻的比值)。一个大容量的磁性随机存储器含有上亿个MRAM存储单元，它们的高低阻态分布是一个双钟型曲线(如图一)。由于MRAM存储单元磁电阻率也存在着不均匀性，MRAM存储单元高阻态相对与低组态具有更大的标准差，所以这个双钟型曲线并不是以中点阻值左右对称的。在使用参考电阻的方法中，为了要准确判断每个MRAM存储单元磁的电阻态，所有待测MRAM存储单元磁的高阻态分布和低阻态分布的均值间隔与标准差之间的比率，两个阻态分布的尾部与参考电阻的间隔都需要足够大。否则高阻态阻值处于分布低阻值尾部或低阻态阻值处于分布高阻值尾部的部分MRAM存储单元就会因为其与参考电阻的信号差过小或符号反向而导致数据无法准确快速读取甚至错误读取。

现有的读取技术一般采用以固定中点电阻作为参照来确定MRAM存储单元的电阻态的方法：平均一定数量的高电阻态和一定数量的低阻态MRAM存储单元来作为中点参考电阻与被检测的MRAM存储单元电阻相比较。

但是随着磁性随机存储器容量的增加，MRAM存储单元尺寸的减小，受到制造工艺的限制，一方面磁电阻率很难大幅度提高，另一方面MRAM存储单元的电阻标准差却在增大，尤其是高阻态的标准差增大幅度更大。这使得双钟曲线中的两个分布的尾部越来越长，高阻态分布的低阻值尾部和低阻态分布的高阻值尾部离中点参考电阻的距离越来越小，也导致更多被检测MRAM存储单元更不容易被参考电阻区分阻态而产生读取错误。

另一个严重的缺点是由于双钟曲线的不对称性，MRAM存储单元的高阻态参考电阻的标准差比低阻态参考电阻的标准差大的多，如果参考电阻为中点电阻，MRAM存储单元的高阻值与参考电阻间的信号差与高态电阻的标准差的比值会比低阻态的这个比值小的多。

如图1所示，通常以中值电阻(Rp+Rap)/2被作为参考电阻，这使得相对于低阻态，处于高阻态时，有更多MRAM存储单元阻值接近甚至跨越参考电阻而发生读取错误。

发明内容

针对现有技术中存在的问题，本发明要解决的问题是提供一种MRAM芯片，由于一个字中的m位分别存入阵列组中的m个阵列的相同位置的MRAM存储单元，参考电阻被安排在只包含一位的阵列中，使得共用同一参考电阻的存储单元个数减小，因而标准差减小，能够避免信号差较小导致的读取错误率高的问题；每个阵列只包含两列参考电阻，参考电阻和存储单元个数比也较小，因而能够增大单位面积中有效存储单元个数。

采用交叉分步叠加获取信号，分离了高阻态参考电阻和低阻态参考电阻的贡献，使得信号在进入比较电路前使用分压电路调整权重成为可能；通过与高阻态参考电阻相关的比较电路的输入端设置分压电路，能够调整了高阻态参考电阻与低阻态参考电阻的权重，从而使参考电阻处于最佳参照值，减小发生读取错误的可能性。

本发明还提供一种MRAM芯片存储单元的读取方法。

本发明提供一种MRAM芯片，MRAM芯片包括多个阵列组，每个阵列组包括由MRAM存储单元组成的m个阵列，一个字中的m位分别存入阵列组中的m个阵列的相同位置的MRAM存储单元，每个阵列还包括低阻态参考电阻列与高阻态参考电阻列。

进一步地，每个阵列中同一行的MRAM存储单元共用同一行的低阻态参考电阻与高阻态参考电阻。

进一步地，读写一个字时，阵列组中的所有阵列相同位置的MRAM存储单元，通过行列解码器被同时接通。

进一步地，每个阵列包括控制电路，控制电路包括MRAM存储单元读取电路，

进一步地，MRAM存储单元读取电路包括信号感测电路与比较电路，信号感测电路用于采用交叉分步叠加输出第一电位与第二电位，比较电路用于比较第一电位与第二电位，比较电路的一个输入端设置有分压电路。

进一步地，分压电路的分压电阻R1、R2为：

其中，Rp为低阻态参考电阻分布的中值，σP为低阻态参考电阻分布的标准差，Rap为高阻态参考电阻分布的中值，σAP为高阻态参考电阻分布的标准差。

进一步地，信号感测电路包括：

列解码器和数据选择器，用于与待测MRAM存储单元、低阻态参考电阻或高阻态参考电阻选择接通；

第一支路，第一端与列解码器和数据选择器连接，用于输出第一电位；

第二支路，第一端与列解码器和数据选择器连接，用于输出第二电位；

第一支路的第二端与第二支路的第二端连接。

进一步地，第一支路包括第N型场效应管N1、P型场效应管P1、电容C1以及开关S1，其中N型场效应管N1的源极为第一支路的第一端，N型场效应管N1的漏极与P型场效应管P1的漏极连接，开关S1连接在P型场效应管P1的漏极与门极之间，电容C1连接在P型场效应管P1的门极与源极之间，P型场效应管P1的源极为第一支路的第二端，N型场效应管N1的漏极输出第一电位。

进一步地，第二支路包括第N型场效应管N2、P型场效应管P2、电容C2以及开关S2，其中N型场效应管N2的源极为第二支路的第一端，N型场效应管N2的漏极与P型场效应管P2的漏极连接，开关S2连接在P型场效应管P2的漏极与门极之间，电容C2连接在P型场效应管P2的门极与源极之间，P型场效应管P2的源极为第二支路的第二端，N型场效应管N2的漏极输出第二电位。

本发明还提供一种MRAM芯片存储单元的读取方法，包括以下步骤：

(1)通过阵列组中每个阵列的控制电路的行解码器与列解码器和数据选择器，同时接通阵列相同位置的MRAM存储单元、处于同一行的第一阻态参考电阻列与第二阻态参考电阻；

(2)控制列解码器和数据选择器，使得待测MRAM存储单元与N型场效应管N2的源极连接，N型场效应管N1的源极通过与第一阻态参考电阻Rref1连接；

(3)闭合开关S1与S2，对应于通过第一阻态参考电阻Rref1的电流Iref1的第一电位通过P型场效应管P1存入电容C1，对应于通过待测MRAM存储单元的电流Idata的第二电位通过P型场效应管P2存入电容C2，Iref1为Vread/Rref1，Idata为Vread/Rdata，其中Vread为读电压，Rdata为待测MRAM存储单元电阻；

(4)打开开关S1与S2，P型场效应管P1、P2成为电流源，流出P型场效应管P1、P2的电流分别是Iref1与Idata；

(5)控制列解码器和数据选择器，使得待测MRAM存储单元与N型场效应管N1的源极连接，N型场效应管N2的源极通过与第二阻态参考电阻Rref2连接；

(6)通过N型场效应管N1与待测MRAM存储单元的读电流Idata为Vread/Rdata，通过N型场效应管N2与第二阻态参考电阻Rref2的读电流Iref2为Vread/Rref2；

(7)N型场效应管N1的漏极的第一电位为Rop·(Iref1–Idata)，N型场效应管N2的漏极的第二电位为Rop·(Idata–Iref2)；

(8)比较第一电位与经分压电路分压的第二电位，或者比较经分压电路分压的第一电位与第二电位，确定待测MRAM存储单元的状态。

进一步地，第一阻态为低阻态，第二阻态为高阻态，比较第一电位与经分压电路分压的第二电位；或者第一阻态为高阻态，第二阻态为低阻态，比较经分压电路分压的第一电位与第二电位。

与现有技术相比，本发明提供的MRAM芯片及其存储单元的读取方法，具有以下有益效果：

(1)由于一个字中的m位分别存入阵列组中的m个阵列的相同位置的MRAM存储单元，参考电阻被安排在只包含一位的阵列中，使得共用同一参考电阻的存储单元个数减小，因而标准差减小，能够避免信号差较小导致的读取错误率高的问题；

(2)每个阵列只包含每个阵列包括低阻态参考电阻列与高阻态参考电阻列，参考电阻和存储单元个数比较小，因而能够增大单位面积中有效存储单元个数。

(3)信号感测电路采用交叉分步叠加获取信号，分离了高阻态参考电阻和低阻态参考电阻的贡献，使得信号在进入比较电路前使用分压电路调整权重成为可能；通过与高阻态参考电阻相关的比较电路的输入端设置分压电路，调整了高阻态参考电阻与低阻态参考电阻的权重，从而使参考电阻处于最佳参照值，减小发生读取错误的可能性。

附图说明

图1是磁性存储器隧道结电阻分布示意图；

图2是本发明的一个实施例的MRAM芯片的阵列组中阵列的参考电阻与MRAM存储单元排布示意图；

图3是MRAM存储单元读取电路的信号感测电路；

图4是MRAM存储单元读取电路的比较电路。

具体实施方式

如图2所示，本发明的一个实施例的MRAM芯片，包括多个阵列组，每个阵列组包括由MRAM存储单元组成的m个阵列，一个字中的m位分别存入阵列组中的m个阵列的相同位置的MRAM存储单元，每个阵列还包括低阻态参考电阻列与高阻态参考电阻列。

每个阵列中同一行的MRAM存储单元共用同一行的低阻态参考电阻与高阻态参考电阻。

一方面，由于一个字中的m位分别存入阵列组中的m个阵列的相同位置的MRAM存储单元，参考电阻被安排在只包含一位的阵列中，使得共用同一参考电阻的存储单元个数减小，因而标准差减小，能够避免信号差较小导致的读取错误率高的问题；另一方面，每个阵列只包含两列参考电阻，参考电阻和存储单元个数比较小，因而能够增大单位面积中有效存储单元个数。

读写一个字时，阵列组中的所有阵列相同位置的MRAM存储单元，通过行列解码器被同时接通。

MRAM芯片包含了由大量的MRAM存储单元组成的阵列，每个MRAM存储单元存储着高阻态1或低阻态0。

每个阵列包括控制电路，控制电路包括MRAM存储单元读取电路。

MRAM存储单元读取电路包括信号感测电路与比较电路，信号感测电路用于采用交叉分步叠加输出第一电位与第二电位，比较电路用于比较第一电位与第二电位，比较电路的一个输入端设置有分压电路。

如图3所示，信号感测电路包括：

列解码器和数据选择器，用于与待测MRAM存储单元、低阻态参考电阻或高阻态参考电阻选择接通；

第一支路，第一端与列解码器和数据选择器连接，用于在A点输出第一电位；

第二支路，第一端与列解码器和数据选择器连接，用于在B点输出第二电位；

第一支路的第二端与第二支路的第二端连接。

第一支路与第二支路为对称的。

第一支路包括第N型场效应管N1、P型场效应管P1、电容C1以及开关S1，其中N型场效应管N1的源极为第一支路的第一端，N型场效应管N1的漏极与P型场效应管P1的漏极连接，开关S1连接在P型场效应管P1的漏极与门极之间，电容C1连接在P型场效应管P1的门极与源极之间，P型场效应管P1的源极为第一支路的第二端，N型场效应管N1的漏极输出第一电位。

第二支路包括第N型场效应管N2、P型场效应管P2、电容C2以及开关S2，其中N型场效应管N2的源极为第二支路的第一端，N型场效应管N2的漏极与P型场效应管P2的漏极连接，开关S2连接在P型场效应管P2的漏极与门极之间，电容C2连接在P型场效应管P2的门极与源极之间，P型场效应管P2的源极为第二支路的第二端，N型场效应管N2的漏极输出第二电位。

N型场效应管N1与N型场效应管N2的门极连接，其上加载位线钳位电压，用于控制N管导通，导通后作为待测磁性隧道结及参考电阻的电压源。

Rop是N1(或N2)小信号输出阻抗和P1(P2)小信号输出阻抗的并联的等效电阻值。

信号感测电路用于采用交叉分步叠加输出第一电位与第二电位，比较电路用于比较第一电位与第二电位，比较电路的一个输入端设置有分压电路。

第一电位(A点)与第二电位(B点)的电位差为Vd：

Vd＝Rop*(2Idata-(Iref_p+Iref_ap))，

其中，Iref_p为通过低阻态参考电阻的电流，Iref_ap为通过高阻态参考电阻的电流，Idata为通过待测磁性隧道结的电流，Rop为等效电阻值。

Rop是N1(或N2)小信号输出阻抗和P1(P2)小信号输出阻抗的并联的等效电阻值。

信号感测电路采用交叉分步叠加获取信号，能够增强了磁性随机存储器数据读取信号强度，从而减小发生读取错误的可能性。

如图1所示，参考电阻一般设置为(Rp+Rap)/2，由于磁性隧道结电阻值及磁阻率均匀性差，低阻态电阻分布的标准差与高阻态电阻分布的标准差是不同的，从图1中可以看出，高阻态电阻分布的标准差更大，使得高阻态电阻分布的尾部会更接近参考电阻点，因此在高阻态时更容易发生读取错误。

如果减小高阻态电阻的权重，就能够使得参考电阻向低阻态电阻分布移动，减小发生读取错误的可能性。

信号感测电路采用交叉分步叠加获取信号，分离了高阻态参考电阻和低阻态参考电阻的贡献，使得信号在进入比较电路前使用分压电路调整权重成为可能；可以调节高阻态参考电阻和低阻态参考电阻的权重，使最终的参考电阻处于最佳值，即在一定范围内处于高阻态和低阻态尾部且靠近参照点的MRAM存储单元数量相当，而不出现其中一阻态分布更接近参照点而容易出错的局面。

通过与高阻态参考电阻相关的比较电路的输入端设置分压电路，能够调整了高阻态参考电阻与低阻态参考电阻的权重，从而使参考电阻处于最佳参照值，减小发生读取错误的可能性。

最佳参考电阻R满足以下关系：

其中，Rp为低阻态电阻分布的中值，σP为低阻态电阻分布的标准差，Rap为高阻态电阻分布的中值，σAP为高阻态电阻分布的标准差。

如图4所示，分压电路设置于与高阻态参考电阻相关的比较电路的输入端。

本实施例中，B点输出第二电位经分压电路连接到比较电路的输入端之间，如图4所示，分压电路包括串联的电阻R1、R2，电阻R1与电阻R2的连接点与比较电路的输入端连接。

分压电路的分压电阻R1、R2满足以下关系：

其中，Rp为低阻态参考电阻分布的中值，σP为低阻态参考电阻分布的标准差，Rap为高阻态参考电阻分布的中值，σAP为高阻态参考电阻分布的标准差。

本发明还提供一种MRAM芯片存储单元的读取方法，包括以下步骤：

(1)通过阵列组中每个阵列的控制电路的行解码器与列解码器和数据选择器，同时接通阵列相同位置的MRAM存储单元、处于同一行的第一阻态参考电阻列与第二阻态参考电阻；

(2)控制列解码器和数据选择器，使得待测MRAM存储单元与N型场效应管N2的漏极连接，N型场效应管N1的漏极通过与第一阻态参考电阻Rref1连接；

(3)闭合开关S1与S2，对应于通过第一阻态参考电阻Rref1的电流Iref1的第一电位通过P型场效应管P1存入电容C1，对应于通过待测MRAM存储单元的电流Idata的第二电位通过P型场效应管P2存入电容C2，Iref1为Vread/Rref1，Idata为Vread/Rdata，Vread为读电压，其中Vread为读电压，Rdata为待测MRAM存储单元电阻；

(4)打开开关S1与S2，P型场效应管P1、P2成为电流源，流出P型场效应管P1、P2的电流分别是Iref1与Idata；

本实施例中第一阻态为低阻态，第一阻态参考电阻Rref1为低阻态参考电阻Rref_p，通过第一阻态参考电阻Rref1的电流Iref1为通过低阻态参考电阻Rref_p的电流Iref_p；

(5)控制列解码器和数据选择器，使得待测MRAM存储单元与N型场效应管N1的漏极连接，N型场效应管N2的漏极通过与第二阻态参考电阻Rref2连接；

(6)通过N型场效应管N1与待测MRAM存储单元的读电流Idata为Vread/Rdata，通过N型场效应管N2与第二阻态参考电阻Rref2的读电流Iref2为Vread/Rref2；

本实施例中第二阻态为高阻态，第二阻态参考电阻Rref2为高阻态参考电阻Rref_ap；通过N型场效应管N2与第二阻态参考电阻Iref2为通过高阻态参考电阻Rref_ap的电流Iref_ap；

(7)N型场效应管N1的漏极的第一电位为Rop·(Iref_p–Idata)，N型场效应管N2的漏极的第二电位为Rop·(Idata–Iref_ap)；

(8)比较第一电位与经分压电路分压的第二电位，或者比较经分压电路分压的第一电位与第二电位，确定待测MRAM存储单元的状态。

本实施例中第一阻态为低阻态，第二阻态为高阻态，比较第一电位与经分压电路分压的第二电位。

如果第一电位高于经分压电路分压的第二电位，待测MRAM存储单元为高阻态，如果第一电位低于经分压电路分压的第二电位，待测MRAM存储单元为低阻态。

当然在其他实施例中，也可以是第一阻态为高阻态，第二阻态为低阻态，比较经分压电路分压的第一电位与第二电位。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (9)

1.一种MRAM芯片，其特征在于，所述MRAM芯片包括多个阵列组，每个阵列组包括由MRAM存储单元组成的m个阵列，一个字中的m位分别存入阵列组中的m个阵列的相同位置的MRAM存储单元，每个阵列还包括低阻态参考电阻列与高阻态参考电阻列，每个阵列包括控制电路，所述控制电路包括MRAM存储单元读取电路，所述MRAM存储单元读取电路包括信号感测电路与比较电路，所述信号感测电路用于采用交叉分步叠加输出第一电位与第二电位，所述比较电路用于比较所述第一电位与所述第二电位，所述比较电路的一个输入端设置有分压电路，其中，采用交叉分步叠加获取信号，分离了高阻态参考电阻和低阻态参考电阻的贡献，使得信号在进入比较电路前使用分压电路调整权重。

2.如权利要求1所述的MRAM芯片，其特征在于，每个阵列中同一行的MRAM存储单元共用同一行的低阻态参考电阻与高阻态参考电阻。

3.如权利要求1所述的MRAM芯片，其特征在于，读写一个字时，阵列组中的所有阵列相同位置的MRAM存储单元，通过行列解码器被同时接通。

4.如权利要求1所述的MRAM芯片，其特征在于，所述分压电路的分压电阻R1、R2为：

其中，Rp为低阻态参考电阻分布的中值，σP为低阻态参考电阻分布的标准差，Rap为高阻态参考电阻分布的中值，σAP为高阻态参考电阻分布的标准差。

5.如权利要求1所述的MRAM芯片，其特征在于，所述信号感测电路包括：

列解码器和数据选择器，用于与待测MRAM存储单元、低阻态参考电阻或高阻态参考电阻选择接通；

第一支路，第一端与所述列解码器和数据选择器连接，用于输出第一电位；

第二支路，第一端与所述列解码器和数据选择器连接，用于输出第二电位；

所述第一支路的第二端与所述第二支路的第二端连接。

6.如权利要求5所述的MRAM芯片，其特征在于，所述第一支路包括第N型场效应管N1、P型场效应管P1、电容C1以及开关S1，其中N型场效应管N1的源极为所述第一支路的第一端，N型场效应管N1的漏极与P型场效应管P1的漏极连接，开关S1连接在P型场效应管P1的漏极与门极之间，电容C1连接在P型场效应管P1的门极与源极之间，P型场效应管P1的源极为所述第一支路的第二端，N型场效应管N1的漏极输出第一电位。

7.如权利要求5所述的MRAM芯片，其特征在于，所述第二支路包括第N型场效应管N2、P型场效应管P2、电容C2以及开关S2，其中N型场效应管N2的源极为所述第二支路的第一端，N型场效应管N2的漏极与P型场效应管P2的漏极连接，开关S2连接在P型场效应管P2的漏极与门极之间，电容C2连接在P型场效应管P2的门极与源极之间，P型场效应管P2的源极为所述第二支路的第二端，N型场效应管N2的漏极输出第二电位。

8.一种MRAM芯片存储单元的读取方法，其特征在于，所述方法包括以下步骤：

(1)通过阵列组中每个阵列的控制电路的行解码器与列解码器和数据选择器，同时接通所述阵列相同位置的MRAM存储单元、处于同一行的第一阻态参考电阻与第二阻态参考电阻；

(2)控制列解码器和数据选择器，使得待测MRAM存储单元与N型场效应管N2的源极连接，N型场效应管N1的源极通过与第一阻态参考电阻Rref1连接；

(3)闭合开关S1与S2，对应于通过第一阻态参考电阻Rref1的电流Iref1的第一电位通过P型场效应管P1存入电容C1，对应于通过待测MRAM存储单元的电流Idata的第二电位通过P型场效应管P2存入电容C2，Iref1为Vread/Rref1，Idata为Vread/Rdata，其中Vread为读电压，Rdata为待测MRAM存储单元电阻；

(4)打开开关S1与S2，P型场效应管P1、P2成为电流源，流出P型场效应管P1、P2的电流分别是Iref1与Idata；

(5)控制列解码器和数据选择器，使得待测MRAM存储单元与N型场效应管N1的源极连接，N型场效应管N2的源极通过与第二阻态参考电阻Rref2连接；

(6)通过N型场效应管N1与待测MRAM存储单元的读电流Idata为Vread/Rdata，通过N型场效应管N2与第二阻态参考电阻Rref2的读电流Iref2为Vread/Rref2；

(7)N型场效应管N1的漏极的第一电位为Rop·(Iref1–Idata)，N型场效应管N2的漏极的第二电位为Rop·(Idata–Iref2)，其中Rop是N1小信号输出阻抗和P1小信号输出阻抗、N2小信号输出阻抗和P2小信号输出阻抗的并联的等效电阻值；

(8)比较第一电位与经分压电路分压的第二电位，或者比较经分压电路分压的第一电位与第二电位，确定待测MRAM存储单元的状态。

9.如权利要求8所述的MRAM芯片存储单元的读取方法，其特征在于，第一阻态为低阻态，第二阻态为高阻态，比较第一电位与经分压电路分压的第二电位；或者第一阻态为高阻态，第二阻态为低阻态，比较经分压电路分压的第一电位与第二电位。

Images