CN110223725B - 一种非易失性随机存储器数据读取电路、存储器及方法 - Google Patents

Abstract

本发明提供了一种非易失性随机存储器数据读取电路、存储器及方法，用于读取数据存储单元的阻态，待读取数据存储单元为高阻态或低阻态，电路包括电压差生成单元和三电压放大单元；所述电压差生成单元用于形成预设电压输入高阻态和低阻态的数据存储单元时分别对应的第一参考信号和第二参考信号以及获取待读取的数据存储单元在所述预设电压输入时对应的阻态信号；所述三电压放大单元用于基于所述第一参考信号、所述第二参考信号和所述阻态信号形成与待读取数据存储单元的阻态对应的判断信号，本发明可有效的降低读干扰的同时，提高非易失性存储器的读裕度，同时减少读取时间，降低读取功耗。

Description

一种非易失性随机存储器数据读取电路、存储器及方法

技术领域

本发明涉及非易失性随机存储器技术领域，尤其涉及一种非易失性随机存储器数据读取电路、存储器及方法。

背景技术

随着半导体工艺的发展，面积和功耗对传统随机存储器(静态随机存储器和动态随机存储器)的影响日趋严重。而非易失性存储器因其非易失，低功耗，集成度高，以及与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，缩写为CMOS)有高度兼容性等特点，有望成为下一代主流存储器。目前主流的三种非易失性存储器为：自旋转移矩磁随机存储器(Spin-Transfer-Torque-Magnetic Random-Access Memory,缩写为STT-MRAM)，阻变随机存储器(Resistive Random-Access Memory，缩写为RRAM)，相变随机存储器(Phase Change Random-Access Memory，缩写为PCRAM)。三种非易失性存储器都是利用器件本身阻值的变化来存储数据。通常情况下，低电阻状态存储的数据为‘0’，高电阻状态存储的数据为‘1’。由于构成三种非易失性存储器的器件的原理不同，他们的写电路是不一样的。然而对于读电路，三种非易失性存储器都需要辨别流过存储单元中非易失性存储器件的电流大小，或者电流造成的电压的不同来区分器件所处的状态来读取数据。

现有技术在设计三种非易失性存储器的读电路时，都需要参考器件以提供参考电流或者电压。以参考电流为例：对于读取非易失性器件中数据，需要比较流过所读存储单元的电流与参考电流的大小。一般情况下，当电流大于参考电流时，表明存储单元中器件所处的状态为低阻态，所存数据为‘0’；当电流小于参考电流时，表明存储单元中器件所处的状态为高阻态，所存数据为‘1’。因此，参考电流的选择非常重要。通常选择阻值为器件低阻和高阻的中间值器件为参考器件，从而形成处于中间的参考电流。而这样的参考器件需要多个器件的串并联形成。而多串并联形成的参考器件会造成读电路的灵敏裕度的下降，降低数据读取的稳定性。此外，为降低读过程中存储器翻转的概率，采用的读取电流仅为几十微安，这样也会降低读操作的稳定性。读取时间也是读电路性能的重要体现，而对于目前的非易失性存储器读电路结构，其读取时间都在纳秒级，远要高于SRAM和DRAM的百皮秒级。

发明内容

为了解决以上问题的至少之一，本发明的一个目的在于提供一种非易失性随机存储器数据读取电路，有效的降低读干扰的同时，提高非易失性存储器的读裕度，同时减少读取时间，降低读取功耗。本发明的另一个目的在于提供一种非易失性随机存储器。本发明的还一个目的在于提供一种非易失性随机存储器数据读取方法。

为了达到以上目的，本发明一方面公开了一种非易失性随机存储器数据读取电路，用于读取数据存储单元的阻态，待读取数据存储单元为高阻态或低阻态，包括电压差生成单元和三电压放大单元；

所述电压差生成单元用于形成预设电压输入高阻态和低阻态的数据存储单元时分别对应的第一参考信号和第二参考信号以及获取待读取的数据存储单元在所述预设电压输入时对应的阻态信号；

所述三电压放大单元用于基于所述第一参考信号、所述第二参考信号和所读取阻态信号形成与待读取数据存储单元的阻态对应的判断信号。

优选地，所述电压差生成单元包括第一参考单元、第二参考单元以及预设电压单元；

所述第一参考单元包括具有高阻态的数据存储单元；

所述第二参考单元包括具有低阻态的数据存储单元；

所述预设电压单元用于向所述第一参考单元、所述第二参考单元和待读取数据存储单元分别写入所述预设电压，并读取预设电压分别在所述第一参考单元、所述第二参考单元和待读取数据存储单元的阻态下放电形成的所述第一参考信号、所述第二参考信号和所读取阻态信号。

优选地，所述预设电压单元包括第一开关元件、第二开关元件、第三开关元件、第四开关元件、第五开关元件和第六开关元件；

所述第一开关元件的控制端与输入第一开关信号的第一开关信号线连接，第一端与所述待读取的数据存储单元连接；

所述第二开关元件的控制端与输入第二开关信号的第二开关信号线连接，第一端与所述第二参考单元连接；

所述第三开关元件的控制端与输入第三开关信号的第三开关信号线连接，第一端与所述第一参考单元连接；

所述第四开关元件、第五开关元件和第六开关元件的控制端分别与输入控制信号的控制信号端连接，第一端与输入所述预设电压的预设电压端连接，第二端分别与所述第一开关元件、第二开关元件、第三开关元件的第二端连接。

优选地，所述预设电压单元还包括第七开关元件和第八开关元件；

所述第七开关元件的控制端与所述控制信号端连接，第一端与所述第四开关元件的第二端连接，第二端与所述第五开关元件的第二端和所述第八开关元件的第一端分别连接；

所述第八开关元件的控制端与所述控制信号端连接，第二端与所述第六开关元件的第二端连接。

优选地，所述三电压放大单元用于将所读取阻态信号与所述第一参考信号和所述第二参考信号分别比对以确定待读取数据存储单元的阻态。

优选地，所述三电压放大单元具体用于将所读取阻态信号与所述第一参考信号和所述第二参考信号分别比对，若所读取阻态信号与所述第一参考信号的差值在预设阈值内，则待读取数据存储单元的阻态为高阻态，否则，为低阻态。

优选地，所述三电压放大单元包括第一读取开关、第二读取开关、第三读取开关以及差值放大电路；

所述差值放大电路用于在第一读取开关、第二读取开关和第三读取开关导通时，读取所述第一参考信号、所述第二参考信号和所读取阻态信号以确定所述待读取的数据存储单元的阻态。

优选地，所述差值放大电路包括第一～第十一放大开关；

所述第一读取开关的控制端与输入读取信号的读取信号线连接，第一端与所述第四开关元件的第二端连接，第二端与第三放大开关和第五放大开关的控制端连接；

所述第二读取开关的控制端与输入读取信号的读取信号线连接，第一端与所述第五开关元件的第二端连接，第二端与第八放大开关的控制端连接；

所述第三读取开关的控制端与输入读取信号的读取信号线连接，第一端与所述第六开关元件的第二端连接，第二端与第十放大开关的控制端连接；

第一放大开关的控制端与所述控制信号端连接，第一端与输入电压端连接，第二端与第一输出端连接；

第二放大开关的控制端与第二输出端连接，第一端与输入电压端连接，第二端与第一输出端连接；

第三放大开关的第一端与所述第一输出端连接，第二端与第四放大开关的第一端连接；

第四放大开关的控制端与所述第二输出端连接，第二端与第五放大开关的第一端连接；

第五放大开关的第二端与所述第十一放大开关的第一端连接；

第六放大开关的控制端与所述第一输出端连接，第一端与所述输入电压端连接，第二端与所述第二输出端连接；

第七放大开关的控制端与所述控制信号端连接，第一端与所述输入电压端连接，第二端与所述第二输出端连接；

第八放大开关的第一端与所述第二输出端连接，第二端与第九放大开关的第一端连接；

第九放大开关的控制端与所述第一输出端连接，第二端与第十放大开关的第一端连接；

第十放大开关的第二端与所述第十一放大开关的第一端连接；

所述第十一放大开关的控制端与输入参考电压的参考电压端连接，第二端接地。

本发明还公开了一种非易失性随机存储器，包括至少一个数据存储单元、用于向所述至少一个数据存储单元写入数据的写入单元和如上所述的非易失性随机存储器数据读取电路。

本发明还公开了一种非易失性随机存储器数据读取方法，包括：

在第一时间段：

形成预设电压；

在第二时间段：

将所述预设电压分别输入高阻态和低阻态的数据存储单元以及待读取的数据存储单元；

读取预设电压输入高阻态和低阻态的数据存储单元时分别对应的第一参考信号和第二参考信号以及待读取的数据存储单元在所述预设电压输入时对应的阻态信号；

基于所述第一参考信号、所述第二参考信号和所读取阻态信号形成与待读取数据存储单元的阻态对应的判断信号。

本发明通过电压差生成单元提供与数据存储单元的高阻态和低阻态分别对应的第一参考信号和第二参考信号，并通过三电压放大单元自动判断待读取的数据存储单元的阻态，能够有效的降低读干扰的同时，提高非易失性存储器的读裕度。同时，通过电压差生成单元在高阻态和低阻态的数据存储单元和待读取的数据存储单元的输入电压线上预充预设电压，然后根据不同阻态的数据存储单元的放电情况不同形成电压差，能够有效的减少读取时间，且降低读取功耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出本发明一种非易失性随机存储器数据读取电路一个具体实施例的示意图；

图2示出本发明一种非易失性随机存储器数据读取电路一个具体实施例工作时的时序图；

图3示出本发明一种非易失性随机存储器数据读取电路一个具体实施例工作时的信号电压变化图；

图4示出本发明一种非易失性随机存储器数据读取方法一个具体实施例的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

根据本发明的一个方面，本实施例公开了一种非易失性随机存储器数据读取电路。该数据读取电路用于读取数据存储单元的阻态，其中待读取数据存储单元为高阻态或低阻态。

如图1所示，本实施例中，非易失性随机存储器数据读取电路包括电压差生成单元和三电压放大单元。

其中，所述电压差生成单元用于形成预设电压输入高阻态和低阻态的数据存储单元时分别对应的第一参考信号和第二参考信号以及获取待读取的数据存储单元在所述预设电压输入时对应的阻态信号。

所述三电压放大单元用于基于所述第一参考信号、所述第二参考信号和所读取阻态信号形成与待读取数据存储单元的阻态对应的判断信号。

本发明通过电压差生成单元提供与数据存储单元的高阻态和低阻态分别对应的第一参考信号和第二参考信号，并通过三电压放大单元自动判断待读取的数据存储单元的阻态，能够有效的降低读干扰的同时，提高非易失性存储器的读裕度。同时，通过电压差生成单元在高阻态和低阻态的数据存储单元和待读取的数据存储单元的输入电压线上预充预设电压，然后根据不同阻态的数据存储单元的放电情况不同形成电压差，能够有效的减少读取时间，且降低读取功耗。

在优选的实施方式中，所述电压差生成单元包括第一参考单元、第二参考单元以及预设电压单元。

其中，所述第一参考单元包括具有高阻态的数据存储单元。所述第二参考单元包括具有低阻态的数据存储单元。所述预设电压单元用于向所述第一参考单元、所述第二参考单元和待读取数据存储单元分别写入所述预设电压，并读取预设电压分别在所述第一参考单元、所述第二参考单元和待读取数据存储单元的阻态下放电形成的所述第一参考信号、所述第二参考信号和所读取阻态信号。

为了提供与数据存储单元的高阻态和低阻态相同的阻态，以形成在高阻态和低阻态时，预设电压变化形成的第一参考信号和第二参考信号，电压差生成单元可采用两个与待读取的数据存储单元相同的数据存储单元，在两个数据存储单元中分别写入“1”和“0”，以使两个数据存储单元分别呈高阻态和低阻态，以形成第一参考单元和第二参考单元。预设电压输入第一参考单元和第二参考单元时预设电压的电压变化形成第一参考信号和第二参考信号，根据已经的第一参考单元和第二参考单元的阻态，可得到第一参考信号和第二参考信号与数据存储单元的高阻态和低阻态的对应关系。进一步将预设电压输入待读取的数据存储单元，根据预设电压变化形成的阻态信号与第一参考信号和第二参考信号的比对，可得到待读取的数据存储单元的阻态，以确定数据存储单元中存储的数据为“1”还是“0”。

在优选的实施方式中，所述预设电压单元包括第一开关元件T1、第二开关元件T2、第三开关元件T3、第四开关元件T4、第五开关元件T5和第六开关元件T6。

所述第一开关元件T1的控制端与输入第一开关信号的第一开关信号线WL1连接，第一端与待读取数据存储单元连接。优选的，当待读取的数据存储单元为多个，例如为i个，i为正整数。每个数据存储单元j(0＝j<＝i)通过一个开关元件Tj与第四开关元件T4的第二端连接，开关元件Tj的控制端与开关信号线WL<i>连接。

所述第二开关元件T2的控制端与输入第二开关信号的第二开关信号线WL0连接，第一端与所述第二参考单元连接。

所述第三开关元件T3的控制端与输入第三开关信号的第三开关信号线WL<0>连接，第一端与所述第一参考单元连接。

所述第四开关元件T4、第五开关元件T5和第六开关元件T6的控制端分别与输入控制信号的控制信号端PRE连接，第一端与输入所述预设电压的预设电压端VDD连接，第二端分别与所述第一开关元件T1、第二开关元件T2、第三开关元件T3的第二端连接。

本实施例中，第一开关元件T1、第二开关元件T2和第三开关元件T3与待读取的数据存储单元、电压差生成单元的第二参考单元、第一参考单元分别连接。为了使第一参考单元、第二参考单元和待读取的数据存储单元输入端的预设电压的电压变化同步，可预先设置预充阶段，将第一参考单元、第二参考单元和待读取的数据存储单元输入端的电压提升至预设电压，然后同时输入第一参考单元、第二参考单元和待读取的数据存储单元，以使待读取的数据存储单元的阻态信号与第一参考信号和第二参考信号的其中一个变化趋势一致，如图3所示。

具体的，在预充阶段，设置第一开关信号、第二开关信号和第三开关信号的电平，使第一开关元件T1、第二开关元件T2和第三开关元件T3断开，则无电压输入第一参考单元、第二参考单元和待读取的数据存储单元，同时，设置控制信号的电平，使第四开关元件T4、第五开关元件T5和第六开关元件T6导通，则预设电压端VDD可通过第四开关元件T4、第五开关元件T5和第六开关元件T6向待读取的数据存储单元的输入端、第二参考单元、第一参考单元写入预设电压。当预设电压写入完毕，变换第四开关元件T4、第五开关元件T5和第六开关元件T6控制端控制信号的电平，使第四开关元件T4、第五开关元件T5和第六开关元件T6断开，同时，变换第一开关信号、第二开关信号和第三开关信号的电平，使第一开关元件T1、第二开关元件T2和第三开关元件T3导通，则在第一参考单元、第二参考单元和待读取的数据存储单元的不同阻态下，输入端的预设电压开始放电而产生电压变化分别形成第一参考信号、第二参考信号和阻态信号。其中，通过高阻态非易失性存储器的器件放电的预设电压下降速度要慢于通过低阻态放电的预设电压下降速度。

在优选的实施方式中，可设置高阻态的参考位线RHBL、低阻态的参考位线RLBL和读取位线RBL。第一参考单元的输入端和第六开关元件T6的第二端可分别连接高阻态的参考位线RHBL以实现电连接，第二参考单元的输入端和第五开关元件T5的第二端可分别连接低阻态的参考位线RLBL以实现电连接，待读取的数据存储单元的输入端和第四开关元件T4的第二端可分别连接读取位线RBL以实现电连接。

在优选的实施方式中，所述预设电压单元还包括第七开关元件T7和第八开关元件T8。

其中，所述第七开关元件T7的控制端与所述控制信号端PRE连接，第一端与所述第四开关元件T4的第二端连接，第二端与所述第五开关元件T5的第二端和所述第八开关元件T8的第一端分别连接。所述第八开关元件T8的控制端与所述控制信号端PRE连接，第二端与所述第六开关元件T6的第二端连接。通过设置第七开关元件T7和第八开关元件T8，在控制信号作用下，第七开关元件T7和第八开关元件T8与第四开关元件T4、第五开关元件T5和第六开关元件T6同时导通，从而导通第一参考单元、第二参考单元和待读取的数据存储单元的电压输入端，从而消除第一参考单元、第二参考单元和待读取的数据存储单元的电压输入端的电压差，保持初始预设电压的一致性。

在优选的实施方式中，所述三电压放大单元用于将所读取阻态信号与所述第一参考信号和所述第二参考信号分别比对以确定待读取数据存储单元的阻态。待读取的数据存储单元的阻态为高阻态或者低阻态，则待读取的数据存储单元形成的阻态信号必然会与第一参考信号和第二参考信号中的其中一个一致，通过信号比对可得到与阻态信号一致的参考信号，进一步根据参考信号与阻态的对应关系可得到待读取的数据存储单元的阻态为高阻态还是低阻态。

在优选的实施方式中，所述三电压放大单元具体用于将所读取阻态信号与所述第一参考信号和所述第二参考信号分别比对，若所读取阻态信号与所述第一参考信号的差值在预设阈值内，则待读取数据存储单元的阻态为高阻态，否则，为低阻态。即本实施例中，当阻态信号与第一参考信号的差值在预设阈值内，则认为阻态信号与第一参考信号一致，则待读取的数据存储单元的阻态与第一参考单元的数据存储单元的阻态一致，为高阻态。否则，则认为阻态信号与第二参考信号一致，则待读取的数据存储单元的阻态与第二参考单元的数据存储单元的阻态一致，为低阻态。在其他实施方式中，也可将阻态信号与第二参考信号进行比对，还可以将阻态信号与第一参考信号和第二参考信号均分别比对，以确定与阻态信号的参考信号，在实际应用中，可根据实际情况灵活选择其他判断方式，本发明对此并不作限定。

在优选的实施方式中，所述三电压放大单元包括第一读取开关R1、第二读取开关R2、第三读取开关R3以及差值放大电路。

所述差值放大电路用于在第一读取开关R1、第二读取开关R2和第三读取开关R3导通时，读取所述第一参考信号、所述第二参考信号和所读取阻态信号以确定待读取数据存储单元的阻态。三电压放大单元可包括第一读取开关R1、第二读取开关R2和第三读取开关R3，在预充阶段，可设置第一读取开关R1、第二读取开关R2和第三读取开关R3断开，使预充阶段第一参考单元、第二参考单元和待读取的数据存储单元输入端的电压不会进入三电压放大单元，在放电阶段，当形成第一参考信号、第二参考信号和阻态信号时，可使第一读取开关R1、第二读取开关R2和第三读取开关R3导通，以使差值放大电路可读取第一参考信号、第二参考信号和阻态信号以输出表征待读取的数据存储单元的阻态的输出信号。

在优选的实施方式中，所述差值放大电路包括第一～第十一放大开关M11。

77其中，所述第一读取开关R1的控制端与输入读取信号的读取信号线RD连接，第一端与所述第四开关元件T4的第二端连接，第二端与第三放大开关M3和第五放大开关M5的控制端连接。所述第二读取开关R2的控制端与输入读取信号的读取信号线RD连接，第一端与所述第五开关元件T5的第二端连接，第二端与第八放大开关M8的控制端连接。所述第三读取开关R3的控制端与输入读取信号的读取信号线RD连接，第一端与所述第六开关元件T6的第二端连接，第二端与第十放大开关M10的控制端连接。第一放大开关M1的控制端与所述控制信号端PRE连接，第一端与输入电压端Vin连接，第二端与第一输出端OUT连接。第二放大开关M2的控制端与第二输出端OUTB连接，第一端与输入电压端Vin连接，第二端与第一输出端OUT连接。第三放大开关M3的第一端与所述第一输出端OUT连接，第二端与第四放大开关M4的第一端连接。第四放大开关M4的控制端与所述第二输出端OUTB连接，第二端与第五放大开关M5的第一端连接。第五放大开关M5的第二端与所述第十一放大开关M11的第一端连接。第六放大开关M6的控制端与所述第一输出端OUT连接，第一端与所述输入电压端Vin连接，第二端与所述第二输出端OUTB连接。第七放大开关M7的控制端与所述控制信号端PRE连接，第一端与所述输入电压端Vin连接，第二端与所述第二输出端OUTB连接。第八放大开关M8的第一端与所述第二输出端OUTB连接，第二端与第九放大开关M9的第一端连接。第九放大开关M9的控制端与所述第一输出端OUT连接，第二端与第十放大开关M10的第一端连接。第十放大开关M10的第二端与所述第十一放大开关M11的第一端连接。所述第十一放大开关M11的控制端与输入使能电压的使能电压端SAE连接，第二端接地。

本实施例的差值放大电路设置了两个第三放大开关M3和第八放大开关M8，两个放大开关分别在交叉耦合方向器中的放电通道上。它们的控制端分别与待读取的数据存储单元的输入端和第二参考单元的输入端相连。通过设置第五放大开关M5和第十放大开关M10，分别与待读取的数据存储单元的输入端和第一参考单元的输入端相连。通过这样的连接实现第一参考信号、第二参考信号和阻态信号间的电压差的放大，以读取存储单元中的数据。

在优选的实施方式中，当第一参考单元的输入端和第六开关元件T6的第二端可分别连接高阻态的参考位线RHBL以实现电连接，第二参考单元的输入端和第五开关元件T5的第二端可分别连接低阻态的参考位线RLBL以实现电连接，待读取的数据存储单元的输入端和第四开关元件T4的第二端可分别连接读取位线RBL以实现电连接。第一读取开关R1的第一端可连接至读取位线RBL以实现与所述第四开关元件T4的第二端和待读取的数据存储单元的输入端连接，第二读取开关R2的第一端可连接至低阻态的参考位线RLBL以实现与所述第五开关元件T5的第二端和第二参考单元的输入端连接，第三读取开关R3的第一端可连接至高阻态的参考位线RHBL以实现与所述第六开关元件T6的第二端和第一参考单元的输入端连接。

进一步地，差值放大电路可包括第一放大位线INR、第二放大位线INRL和第三放大位线INRH，分别通过第一读取开关R1、第二读取开关R2和第三读取开关R3与读取位线RBL、低阻态的参考位线RLBL和高阻态的参考位线RHBL分别连接。第一放大位线INR进一步与第三放大开关M3和第五放大开关M5的控制端连接，第二放大位线INRL进一步与第八放大开关M8连接，第三放大位线INRH进一步与第十放大开关M10连接。

当读取的存储单元为高阻态时，读取位线RBL与高阻态的参考位线RHBL的电压变化相同，这会导致在所设计的三电压差值放大单元中，第五放大开关M5和第十放大开关M10的控制端的电压相同，而第三放大开关M3的控制端的电压要高于第八放大开关M8。因此第一输出端OUT的放电速度会更快，通过交叉耦合效应最终使第一输出端OUT的节点电压降为0，第二输出端OUTB的节点电压升为电源电压。同样原理，当读取的存储单元为低阻态时，第一输出端OUT的节点电压为电源电压，第二输出端OUTB的节点电压为0。因此，可以高速稳定的读取非易失性存储器单元中的数据。

其中，每个数据存储单元、第一参考单元和第二参考单元分别与源线SL连接，在读取阶段时，源线SL上设有电源开关元件P0和接地开关元件N0，电源开关元件P0在电源开关信号WR作用下可导通或断开源线SL与预设电压端VDDVDD，接地开关元件N0在接地开关信号Dis作用下可导通或断开源线SL与接地端。当在读取阶段时，可将电源开关元件P0断开且接地开关元件N0导通，使第一参考单元、第二参考单元和待读取的数据存储单元的输出端接地。

在读取数据储存单元的阻态时，以读取非易失性存储器中的数据“0”(低阻态)为例。读操作开始时，读取信号RD升为高电平，使第一读取开关R1、第二读取开关R2、第三读取开关R3打开，三位线RBL、RHBL和RLBL与三电压放大单元相应输入端相连。此外，信号Dis使N0导通，使得源线SL和接地端相连。同时，控制信号PRE使所有位线和三电压放大单元的输出端节点(OUT和OUTB)被预充为电源电压。图3中0到0.5ns时间段可以看到它们电压的上升过程。

预充操作完成后，字线信号WL0、WL1和WL<i>电压升为高电平，打开存储单元与相应位线的连接。此时，三位线通过各自相连接的非易失性存储器件向源线相连接的地端放电，从而三位线电压开始下降，其下降趋势如图3所示。因拟读数据为0，所以RBL电压变化与RLBL电压变化几乎相同。当三位线形成一定的电压差时，实验时选择的电压差为100mV，三电压灵敏放大器的使能信号SAE升高，灵敏放大器开始工作。在电压差的作用下，最终三电压灵敏放大器输出节点OUT电压升为高电平，OUTB降为低电平，此时读取OUTB节点的电压便可完成数据0的读取。

本发明实施例所提供的非易失性随机存储器数据读取电路在0.8V读电压下，可以实现0.8ns的读取速度，并且通过非易失性存储器件的读电流逐渐减小。在采用STT-MRAM进行实测的读取功耗为0.172pJ/bit，以及最低的错误率1.02E-13。

需要说明的是，除非特别说明，表述“元件A与元件B连接”意为元件A“直接”或通过一个或多个其他元件“间接”连接到元件B。

本领域技术人员能够明了，本实施例中的开关元件可采用晶体管，包括N型晶体管和P型晶体管，各种信号的高低电平是与晶体管的型号配合才能实现对应的功能。本领域技术人员能够知晓使得P型晶体管导通需要配合低电平信号，使得N型晶体管导通需要配合高电平信号，从而采用N型晶体管或P型晶体管并设置晶体管栅极(控制端)的电平以实现相应的导通或断开功能，从而实现本发明的数据读取目的。本发明实施例提供的晶体管的第一端可以为源极，则第二端为漏极，或者反之亦然，本发明对此不作限定，可根据晶体管的类型合理选择即可。

此外，本发明实施例提供的晶体管可以为场效应晶体管，其中可以为增强型场效应晶体管，也可以为耗尽型场效应晶体管。更优选地，本发明所述的晶体管低温多晶硅TFT，能够降低制造成本和产品功耗，具有更快的电子迁移率，还可以采用氧化物半导体TFT。

基于相同原理，如图4所示，本实施例还公开了一种非易失性随机存储器，包括至少一个数据存储单元、用于向所述至少一个数据存储单元写入数据的写入单元和如本实施例所述的非易失性随机存储器数据读取电路。写入单元通过源线向数据存储单元中写入“1”或“0”，即使数据存储单元的阻态维持在高阻态或低阻态。

基于相同原理，本实施例还公开了一种非易失性随机存储器数据读取方法。所述方法包括：

S100：在第一时间段：

形成预设电压；

S200：在第二时间段：

将所述预设电压分别输入高阻态和低阻态的数据存储单元以及待读取的数据存储单元；

S300：读取预设电压输入高阻态和低阻态的数据存储单元时分别对应的第一参考信号和第二参考信号以及待读取的数据存储单元在所述预设电压输入时对应的阻态信号；

S400：基于所述第一参考信号、所述第二参考信号和所读取阻态信号形成与待读取数据存储单元的阻态对应的判断信号。

由于该方法解决问题的原理与以上读取电路类似，因此本方法的实施可以参见读取电路的实施，在此不再赘述。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (5)

1.一种非易失性随机存储器数据读取电路，用于读取数据存储单元的阻态，待读取数据存储单元为高阻态或低阻态，其特征在于，包括电压差生成单元和三电压放大单元；

所述电压差生成单元用于形成预设电压输入高阻态的数据存储单元时对应的第一参考信号、形成预设电压输入低阻态的数据存储单元时对应的第二参考信号以及获取待读取的数据存储单元在所述预设电压输入时对应的阻态信号；

所述三电压放大单元用于基于所述第一参考信号、所述第二参考信号和所述阻态信号形成与待读取数据存储单元的阻态对应的判断信号；

所述电压差生成单元包括第一参考单元、第二参考单元以及预设电压单元；

所述第一参考单元包括具有高阻态的数据存储单元；

所述第二参考单元包括具有低阻态的数据存储单元；

所述预设电压单元用于向所述第一参考单元、所述第二参考单元和待读取数据存储单元分别写入所述预设电压，并读取预设电压分别在所述第一参考单元、所述第二参考单元和待读取数据存储单元的阻态下放电形成的所述第一参考信号、所述第二参考信号和所述阻态信号；

所述预设电压单元包括第一开关元件、第二开关元件、第三开关元件、第四开关元件、第五开关元件和第六开关元件；

所述第一开关元件的控制端与输入第一开关信号的第一开关信号线连接，第一端与所述待读取的数据存储单元连接；

所述第二开关元件的控制端与输入第二开关信号的第二开关信号线连接，第一端与所述第二参考单元连接；

所述第三开关元件的控制端与输入第三开关信号的第三开关信号线连接，第一端与所述第一参考单元连接；

所述第四开关元件、第五开关元件和第六开关元件的控制端分别与输入控制信号的控制信号端连接，第一端与输入所述预设电压的预设电压端连接，第二端分别与所述第一开关元件的第二端、第二开关元件的第二端和第三开关元件的第二端连接；

所述三电压放大单元包括第一读取开关、第二读取开关、第三读取开关以及差值放大电路；

所述差值放大电路用于在第一读取开关、第二读取开关和第三读取开关导通时，读取所述第一参考信号、所述第二参考信号和所读取阻态信号以确定所述待读取的数据存储单元的阻态；

所述差值放大电路包括第一～第十一放大开关；

所述第一读取开关的控制端与输入读取信号的读取信号线连接，第一端与所述第四开关元件的第二端连接，第二端与第三放大开关和第五放大开关的控制端连接；

所述第二读取开关的控制端与输入读取信号的读取信号线连接，第一端与所述第五开关元件的第二端连接，第二端与第八放大开关的控制端连接；

所述第三读取开关的控制端与输入读取信号的读取信号线连接，第一端与所述第六开关元件的第二端连接，第二端与第十放大开关的控制端连接；

第一放大开关的控制端与所述控制信号端连接，第一端与输入电压端连接，第二端与第一输出端连接；

第二放大开关的控制端与第二输出端连接，第一端与输入电压端连接，第二端与第一输出端连接；

第三放大开关的第一端与所述第一输出端连接，第二端与第四放大开关的第一端连接；

第四放大开关的控制端与所述第二输出端连接，第二端与第五放大开关的第一端连接；

第五放大开关的第二端与所述第十一放大开关的第一端连接；

第六放大开关的控制端与所述第一输出端连接，第一端与所述输入电压端连接，第二端与所述第二输出端连接；

第七放大开关的控制端与所述控制信号端连接，第一端与所述输入电压端连接，第二端与所述第二输出端连接；

第八放大开关的第一端与所述第二输出端连接，第二端与第九放大开关的第一端连接；

第九放大开关的控制端与所述第一输出端连接，第二端与第十放大开关的第一端连接；

第十放大开关的第二端与所述第十一放大开关的第一端连接；

所述第十一放大开关的控制端与输入参考电压的参考电压端连接，第二端接地；

所述预设电压单元还包括第七开关元件和第八开关元件；

所述第七开关元件的控制端与所述控制信号端连接，第一端与所述第四开关元件的第二端连接，第二端与所述第五开关元件的第二端和所述第八开关元件的第一端分别连接；

所述第八开关元件的控制端与所述控制信号端连接，第二端与所述第六开关元件的第二端连接；

第一参考单元的输入端和第六开关元件的第二端分别连接高阻态的参考位线以实现电连接，第二参考单元的输入端和第五开关元件的第二端分别连接低阻态的参考位线以实现电连接，待读取的数据存储单元的输入端和第四开关元件的第二端分别连接读取位线以实现电连接； 第一读取开关的第一端可连接至读取位线以实现与所述第四开关元件的第二端和待读取的数据存储单元的输入端连接，第二读取开关的第一端可连接至低阻态的参考位线以实现与所述第五开关元件的第二端和第二参考单元的输入端连接，第三读取开关的第一端可连接至高阻态的参考位线以实现与所述第六开关元件的第二端和第一参考单元的输入端连接；

进一步地，差值放大电路包括第一放大位线、第二放大位线和第三放大位线，分别通过第一读取开关、第二读取开关和第三读取开关与读取位线、低阻态的参考位线和高阻态的参考位线分别连接； 第一放大位线进一步与第三放大开关和第五放大开关的控制端连接，第二放大位线进一步与第八放大开关的控制端连接，第三放大位线进一步与第十放大开关的控制端连接。

2.根据权利要求1所述的非易失性随机存储器数据读取电路，其特征在于，所述三电压放大单元用于将所读取阻态信号与所述第一参考信号和所述第二参考信号分别比对以确定所读取数据存储单元的阻态。

3.根据权利要求2所述的非易失性随机存储器数据读取电路，其特征在于，所述三电压放大单元具体用于将所读取阻态信号与所述第一参考信号和所述第二参考信号分别比对，若所读取阻态信号与所述第一参考信号的差值在预设阈值内，则待读取数据存储单元的阻态为高阻态，否则，为低阻态。

4.一种非易失性随机存储器，其特征在于，包括至少一个数据存储单元、用于向所述至少一个数据存储单元写入数据的写入单元和如权利要求1-3任一项所述的非易失性随机存储器数据读取电路。

5.一种如权利要求1-4任一项所述的非易失性随机存储器的数据读取方法，其特征在于，包括：

在第一时间段：

形成预设电压；

在第二时间段：

将所述预设电压分别输入高阻态和低阻态的参考数据存储单元以及待读取的数据存储单元；

读取预设电压输入高阻态和低阻态的数据存储单元时分别对应的第一参考信号和第二参考信号以及待读取的数据存储单元在所述预设电压输入时对应的阻态信号；

基于所述第一参考信号、所述第二参考信号和所读取阻态信号形成与待读取数据存储单元的阻态对应的判断信号。

Images