CN112885401B - 存储单元信号裕度确定方法及装置、存储介质及电子设备 - Google Patents

存储单元信号裕度确定方法及装置、存储介质及电子设备 Download PDF

Info

Publication number
CN112885401B
CN112885401B CN202110321723.1A CN202110321723A CN112885401B CN 112885401 B CN112885401 B CN 112885401B CN 202110321723 A CN202110321723 A CN 202110321723A CN 112885401 B CN112885401 B CN 112885401B
Authority
CN
China
Prior art keywords
signal
determining
signal threshold
memory cell
margin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110321723.1A
Other languages
English (en)
Other versions
CN112885401A (zh
Inventor
陈建
吴耆贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110321723.1A priority Critical patent/CN112885401B/zh
Publication of CN112885401A publication Critical patent/CN112885401A/zh
Priority to PCT/CN2021/120399 priority patent/WO2022198952A1/zh
Priority to US17/648,580 priority patent/US11978503B2/en
Application granted granted Critical
Publication of CN112885401B publication Critical patent/CN112885401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本公开是关于一种存储单元信号裕度确定方法及装置、存储介质及电子设备，涉及集成电路技术领域。该存储单元信号裕度确定方法包括：在存储单元执行写入和读取操作过程中，确定存储单元在噪声影响下的感应信号阈值；根据感应信号阈值，确定存储单元在读取数据时的实际信号裕度。本公开提供一种确定存储单元的实际信号裕度的方法。

Description

存储单元信号裕度确定方法及装置、存储介质及电子设备
技术领域
本公开涉及集成电路技术领域，具体而言，涉及一种存储单元信号裕度确定方法及装置、存储介质及电子设备。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多阵列排布的存储单元组成。每个存储单元通常包括电容器和晶体管。
目前的DRAM中，存储单元阵列的密度较大，在存储单元自身以及相邻存储单元之间存在着多种噪声。这些噪声通常会消耗存储单元的信号裕度，使得存储单元中实际可用的信号裕度减小，如果实际可用的信号裕度过小，则会导致DRAM数据存取出错。
因此，确定DRAM中存储单元的实际信号裕度，对于DRAM的性能评估具有重要意义。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种存储单元信号裕度确定方法及装置、存储介质及电子设备，以确定出存储单元的实际信号裕度。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本公开的第一方面，提供一种存储单元信号裕度确定方法，所述方法包括：
在存储单元执行写入和读取操作过程中，确定存储单元在噪声影响下的感应信号阈值；
根据所述感应信号阈值，确定所述存储单元在读取数据时的实际信号裕度。
可选的，所述噪声至少包括感应放大器失配噪声、数据背景噪声、数据保留时间噪声和信号时序噪声中的一个或多个。
可选的，确定所述存储单元在噪声影响下的感应信号阈值包括：
确定所述存储单元在所述感应放大器失配噪声影响下的第一信号阈值；
和/或，确定所述存储单元在所述数据背景噪声影响下的第二信号阈值；
和/或，确定所述存储单元在所述数据保留时间噪声影响下的第三信号阈值；
和/或，确定所述存储单元在所述信号时序噪声影响下的第四信号阈值。
可选的，根据所述感应信号阈值，确定所述存储单元在读取数据时的实际信号裕度包括：
根据所述第一信号阈值、所述第二信号阈值、所述第三信号阈值和/或所述第四信号阈值，确定所述存储单元在读取数据时的实际信号裕度。
可选的，根据所述第一信号阈值、所述第二信号阈值、所述第三信号阈值和所述第四信号阈值，确定所述存储单元在读取数据时的实际信号裕度包括：
计算所述存储单元的理论信号裕度；
根据所述理论信号裕度和所述第一信号阈值，计算所述感应放大器失配噪声对应的信号裕度第一消耗值；
根据所述第一信号阈值和所述第二信号阈值，计算所述数据背景噪声对应的信号裕度第二消耗值；
根据所述第一信号阈值和所述第三信号阈值，计算所述数据保留时间噪声对应的信号裕度第三消耗值；
根据所述第一信号阈值和所述第四信号阈值，计算所述信号时序噪声对应的信号裕度第四消耗值；
根据所述理论信号裕度、所述信号裕度第一消耗值、所述信号裕度第二消耗值、所述信号裕度第三消耗值和所述信号裕度第四消耗值，确定所述实际信号裕度。
可选的，根据所述第一信号阈值、所述第二信号阈值、所述第三信号阈值和所述第四信号阈值，确定所述存储单元在读取数据时的实际信号裕度包括：
根据所述第一信号阈值和所述第二信号阈值，计算所述数据背景噪声对应的信号裕度第二消耗值；
根据所述第一信号阈值和所述第三信号阈值，计算所述数据保留时间噪声对应的信号裕度第三消耗值；
根据所述第一信号阈值和所述第四信号阈值，计算所述信号时序噪声对应的信号裕度第四消耗值；
根据所述第一信号阈值、所述信号裕度第二消耗值、所述信号裕度第三消耗值和所述信号裕度第四消耗值，确定所述实际信号裕度。
可选的，确定所述存储单元在感应放大器失配噪声影响下的第一信号阈值包括：
在存储器的多个所述存储单元中写入相同的数据，将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间，确定所述第一信号阈值。
可选的，确定所述第一信号阈值包括：
改变所述存储单元中电容器的第一极板上的电压，获取在不同电压影响下所述存储器中失效位元的数量；其中，所述电容器的第二极板与所述存储单元中晶体管的源极相连，所述第一极板与所述第二极板相对设置；
在所述失效位元的数量达到预设允许失效数量时，将所述存储单元在读取操作过程中位线上的电压变化量确定为所述第一信号阈值。
可选的，确定所述存储单元在数据背景噪声影响下的第二信号阈值包括：
根据不同的数据分布结构，在存储器的多个所述存储单元中写入不同的数据，将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间，确定所述第二信号阈值。
可选的，确定所述第二信号阈值包括：
改变所述存储单元中电容器的第一极板上的电压，获取在不同电压影响下所述存储器中失效位元的数量；
改变所述数据分布结构，获取不同的数据分布结构下，所述失效位元的数量达到预设允许失效数量时对应的第一极板上不同的电压；
在所述不同的电压中，确定出最小电压，将所述最小电压对应的所述存储单元在读取操作过程中位线上的电压变化量确定为所述第二信号阈值。
可选的，确定所述存储单元在数据保留时间噪声影响下的第三信号阈值包括：
在存储器的多个所述存储单元中写入相同的数据，将所述信号时序时间设置为第二预设时间，将所述数据保留时间设置为预定保留时间，确定所述第三信号阈值。
可选的，确定所述第三信号阈值包括：
改变所述存储单元中电容器的第一极板上的电压，获取在不同电压影响下所述存储器中失效位元的数量；
改变所述预定保留时间，获取不同的预定保留时间下，所述失效位元的数量达到预设允许失效数量时对应的第一极板上不同的电压；
在所述不同的电压中，确定出最小电压，将所述最小电压对应的所述存储单元在读取操作过程中位线上的电压变化量确定为所述第三信号阈值。
可选的，确定所述存储单元在信号时序噪声影响下的第四信号阈值包括：
在存储器的多个所述存储单元中写入相同的数据，将数据保留时间设置为第一预设时间，将所述信号时序时间设置为预定时序时间，确定所述第四信号阈值。
可选的，所述信号时序时间包括多个子时序时间；确定所述第四信号阈值包括：
改变所述信号时序时间中的其中一个所述子时序时间，将其余所述子时序时间设置为相应的预设子时间，获取相应的子信号阈值；
将所述子信号阈值对应的临界时间，确定为所述子时序时间对应的子预设时间；
将多个所述子时序时间设置为相应的所述子预设时间，获取所述第四信号阈值。
可选的，获取相应的子信号阈值包括：
改变所述存储单元中电容器的第一极板上的电压，获取在不同电压影响下所述存储器中失效位元的数量；其中，所述电容器的第二极板与所述存储单元中晶体管的源极相连，所述第一极板与所述第二极板相对设置；
在所述失效位元的数量达到预设允许失效数量时，将所述存储单元在读取操作过程中位线上的电压变化量确定为所述子信号阈值。
可选的，改变所述存储单元中电容器的第一极板上的电压包括：
在所述存储单元执行写入操作之前，将所述存储单元中电容器的第一极板的电压从第一电压改为第二电压；
在所述存储单元执行读取操作之前，将所述第一极板的电压改变回所述第一电压。
可选的，获取在不同电压影响下所述存储器中失效位元的数量包括：
改变所述第二电压的大小，获取不同的所述第二电压影响下的所述失效位元的数量。
可选的，所述方法还包括：
在确定所述第二信号阈值的过程中，确定所述数据背景噪声对应的影响最大的数据分布结构；
在确定所述第三信号阈值的过程中，确定所述数据保留时间噪声对应的影响最大的数据保留时间；
在确定所述第四信号阈值的过程中，确定所述信号时序噪声对应的影响最大的信号时序时间；
根据所述影响最大的数据分布结构、所述最大的数据保留时间和所述影响最大的信号时序时间，确定所述实际信号裕度。
可选的，根据所述影响最大的数据分布结构、所述最大的数据保留时间和所述影响最大的信号时序时间，确定所述实际信号裕度包括：
在存储器的多个所述存储单元中写入所述影响最大的数据分布结构对应的数据，将数据保留时间设置为所述影响最大的数据保留时间，将信号时序时间设置为所述影响最大的信号时序时间，计算所述实际信号裕度。
可选的，所述方法还包括：
根据所述实际信号裕度和预设信号裕度，确定所述存储器是否存在数据读取出错的风险。
根据本公开的第二方面，提供一种存储单元信号裕度确定装置，所述装置包括：
信号阈值确定模块，用于在存储单元执行写入和读取操作过程中，确定所述存储单元在噪声影响下的感应信号阈值；
实际信号裕度确定模块，用于根据所述感应信号阈值确定所述存储单元在读取数据时的实际信号裕度。
根据本公开的第三方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述的存储单元信号裕度确定方法。
根据本公开的第四方面，提供一种电子设备，包括：
处理器；以及
存储器，用于存储所述处理器的可执行指令；
其中，所述处理器配置为经由执行所述可执行指令来执行上述的存储单元信号裕度确定方法。
本公开提供的技术方案可以包括以下有益效果：
根据本公开示例性实施方式中的存储单元信号裕度确定方法，一方面，通过确定存储单元在噪声下的感应信号阈值，可以分别考虑存储单元在执行写入和读取操作过程中多种不同噪声的影响，从而为存储器的性能评估提供依据，提高了性能评估的准确性；另一方面，通过在存储单元执行写入和读取操作过程中，计算存储单元在噪声影响下的感应信号阈值，从而可以确定出存储单元在不同噪声下的受影响程度，从而为存储器的性能改进提供依据，对于改善存储器具有一定的指导意义。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示意性示出了根据本公开的示例性实施例的一种DRAM存储单元写操作的结构示意图一；
图2示意性示出了根据本公开的示例性实施例的一种DRAM存储单元写操作的结构示意图二；
图3示意性示出了根据本公开的示例性实施例的一种DRAM存储单元读操作的结构示意图；
图4示意性示出了根据本公开的示例性实施例的一种感应放大器的结构示意图；
图5示意性示出了根据本公开的示例性实施例的一种存储单元信号裕度确定方法的流程图；
图6示意性示出了根据本公开的示例性实施例的一种感应放大器失配噪声影响下失效位元的数量随第二电压的变化曲线；
图7示意性示出了根据本公开的示例性实施例的一种感应放大器失配噪声影响下第一信号阈值的确定步骤流程图；
图8示意性示出了根据本公开的示例性实施例的一种数据背景噪声影响下失效位元的数量随第二电压的变化曲线；
图9示意性示出了根据本公开的示例性实施例的一种数据背景噪声影响下第二信号阈值的确定步骤流程图；
图10示意性示出了根据本公开的示例性实施例的一种数据保留时间噪声影响下失效位元的数量随第二电压的变化曲线；
图11示意性示出了根据本公开的示例性实施例的一种数据保留时间噪声影响下第三信号阈值的确定步骤流程图；
图12示意性示出了根据本公开的示例性实施例的一种行寻址到列寻址延迟时间的确定波形图；
图13示意性示出了根据本公开的示例性实施例的一种内存行地址控制器预充电时间的确定波形图；
图14-16示意性示出了根据本公开的示例性实施例的一种信号时序噪声影响下失效位元的数量随不同的时序对应的子时序时间的变化曲线；
图17示意性示出了根据本公开的示例性实施例的一种信号时序噪声影响下第四信号阈值的确定步骤流程图；
图18示意性示出了根据本公开的示例性实施例的一种理论信号裕度和信号裕度消耗值之间的关系示意图；
图19示意性示出了根据本公开的示例性实施例的一种存储单元信号裕度确定装置的方框图；
图20示意性示出了根据本公开的示例性实施例的一种电子设备的模块示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
在DRAM集成电路设备中，存储单元阵列典型地以行和列布置，使得特定的存储单元可以通过指定其阵列的行和列来寻址。字线将行连接到一组探测单元中数据的位线感应放大器。然后在读取操作中，选择或者“列选择”感应放大器中的数据子集用于输出。
DRAM中的每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
通常，DRAM存储单元在执行写入操作的过程中，参见图1所示，DRAM存储单元100中的电容器110的一个极板上始终都被加上Vcc/2的电压。当需要对该存储单元100进行写操作时，会在存储单元100的字线120上加以电压Vccp(>Vcc)，该电压Vccp会被加到存储单元100的晶体管130的栅极上，通常电压Vccp大于晶体管130的开启电压，因此，在施加电压Vccp后，晶体管130被导通，从而可以对该存储单元100进行写操作了。
如图1所示，当要写入1时，位线140上会加以电压Vcc，这一电压Vcc会通过导通的晶体管130，由其漏极传导到源极，并最终加载到电容器110的另一极板上。
如图2所示，当要写入0时，位线140上会加以电压0V，从而导致电容器110的另一极板上的电压也为0V。
图1和图2两幅图中，电容器110两个极板之间的电压差大小相等，但方向相反，因此，可以根据电容器110两个极板之间的电压差的方向来判断存储单元100中所存储的数据是1还是0。
DRAM存储单元在执行读取操作的过程中，同样需要在存储单元100的字线120上加以大于晶体管130开启电压的电压，从而打开晶体管130。此时，电容器110上的电荷会通过晶体管130释放到位线140上。在实际情况下，参照图3所示，位线140会产生等效电容CBL，导致在电容电荷释放过程中，位线140上所产生的电压变化量如公式(1)所示：
Figure BDA0002993130470000101
其中，Vcc是工作电压；CCell为电容器电容。
然而，在实际的读操作过程中，电压变化量△V非常的小，DRAM很难在读取数据的过程中，准确判断出存储的数据到底是0还是1，因此，需要在DRAM中加入感应放大器(SenseAmplifier，SA)，以放大电压变化量△V。
参见图4，示出了一种感应放大器的结构示意图。感应放大器的功能就是将DRAM进行读操作时所产生的“微小”电压变化量△V放大成工作电压Vcc。图4中的感应放大器400由一对位线BL、BL’，以及四个晶体管组成，其中四个晶体管包括第一晶体管410、第二晶体管420、第三晶体管430和第四晶体管440。如果存储单元中所存储的数据为1，在进行读操作时，字线的电压首先被拉高到Vccp，存储单元中的晶体管被打开，此存储单元处于读/写激活状态。一对位线BL、BL’断开电压，在读出1时，位线BL上产生了正向的△V电压，此电压导致第四晶体管440被导通，使得N节点上的负电压加在了BL线和第一晶体管410的栅极上并使其导通。最终，P节点上的Vcc电压就通过DRAM的晶体管加在了BL线上，从而可以容易而准确地根据一对位线上的电压差是+Vcc，还是-Vcc来判断出存储单元中存储的数据是1还是0。
通常，一个DRAM集成电路设备中的存储单元阵列的密度越大，其中的信号噪声也越多，例如，数据背景耦合、存储时间长引起的漏电、写入时间短、预充电时间不足、SA失配等导致的噪声。这些噪声会消耗理论的电压变化量△V，即理论的信号裕度(SignalMargin，SM)，使得输出的实际的信号裕度减小。如果噪声过大，导致实际的信号裕度不足，则会导致DRAM中的数据存取出错。
由于实际消耗的裕度较难直接测量，因此，本公开示例性实施方式提供了一种存储单元信号裕度确定方法。参照图5，该存储单元信号裕度确定方法可以包括以下步骤：
步骤S510，在存储单元执行写入和读取操作过程中，确定存储单元在噪声影响下的感应信号阈值；
步骤S520，根据感应信号阈值，确定存储单元在读取数据时的实际信号裕度。
根据本公开示例性实施方式中的存储单元信号裕度确定方法，一方面，通过确定存储单元在噪声下的感应信号阈值，可以分别考虑存储单元在执行写入和读取操作过程中多种不同噪声的影响，从而为存储器的性能评估提供依据，提高了性能评估的准确性；另一方面，通过在存储单元执行写入和读取操作过程中，计算存储单元在噪声影响下的感应信号阈值，从而可以确定出存储单元在不同噪声下的受影响程度，从而为存储器的性能改进提供依据，对于改善存储器具有一定的指导意义。
需要说明的是，上述的存储单元信号裕度确定方法不仅用于DRAM存储器中，还可以用于其他具有上述存储单元的存储器中，本公开示例性实施方式对此不作特殊限定。
下面，将以DRAM存储器中的存储单元为例，对本公开示例性实施方式中的存储单元信号裕度确定方法进行进一步的说明。
在步骤S510中，在存储单元执行写入和读取操作过程中，确定存储单元在噪声影响下的感应信号阈值。
本公开示例性实施方式中，此处的噪声至少包括感应放大器失配噪声、数据背景噪声、数据保留时间噪声和信号时序噪声中的一个或多个。
在实际的情况中，由NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)晶体管组成的图4所示的感应放大器400中的第二晶体管420和第四晶体管440之间并不是完全等压的，也就是说，第二晶体管420和第四晶体管440之间存在一定的电压差。该电压差的存在会使感应放大器失配，并会给存储单元带来噪声，导致存储单元在读取操作过程中，感应放大器会消耗掉理论的信号裕度，如果所消耗掉的理论信号裕度过大，则会导致存储单元的位元失效。如果存储器中失效位元的数量达到预设值，则认为该存储器失效。
因此，确定出存储单元在感应放大器失配噪声影响下的第一信号阈值，对于存储器的特性评价具有重要意义。其中，第一信号阈值指的是被感应放大器噪声消耗后，剩余的信号裕度无法满足需求，导致在该剩余的信号裕度下存储器中失效位元的数量达到预设允许失效数量的情况下，存储单元中位线上的电压变化量。
在本公开示例性实施方式中，确定存储单元在感应放大器失配噪声影响下的第一信号阈值的步骤包括：在存储器的多个存储单元中写入相同的数据，将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间，确定第一信号阈值。
在实际应用中，如果存储器中的多个存储单元中写入不同的数据，那么存储不同数据的存储单元之间会相互影响，从而带来数据背景噪声。本公开示例性实施方式中，通过在存储器的多个存储单元中写入相同的数据，可以避免数据背景噪声带来的影响。
在实际应用中，如果存储单元中的数据保留时间过长，存储单元中的晶体管会有漏电的现象，从而导致电容器上所存储的电荷数量不足以正确的判别数据，导致数据毁损。本公开示例性实施方式中，通过将数据保留时间设置为第一预设时间，以减小数据保留时间，避免晶体管漏电，从而可以避免数据保留时间噪声带来的影响。
本公开示例性实施方式中，将第一预设时间设置为最小值，例如，将第一预设时间设置8ms，从而可以将数据保留时间噪声对存储单元的影响减至最小。
在实际应用中，信号时序包含存储单元所执行的多种操作。信号时序时间过短则会导致相应的操作可能未完成，从而影响最终所读取数据的准确性。本公开示例性实施方式中，通过将信号时序时间设置为第二预设时间，以延长信号时序中各项操作的时间，保证信号时序中各项操作的完整性，从而可以避免信号时序噪声带来的影响。
本公开示例性实施方式中，将第二预设时间设置为最大值，例如，将第二预设时间设置为50ns，从而可以尽可能减小信号时序噪声对存储单元的影响。
综上，通过避免数据背景噪声带来的影响、将数据保留时间噪声对存储单元的影响减至最小，以及减小信号时序噪声对存储单元的影响，从而可以在不受数据背景噪声、数据保留时间噪声以及信号时序噪声影响的情况下，确定出只由感应放大器失配噪声影响的第一信号阈值。
参照图1所示，将电容器110的极板命名为第一极板111和第二极板112，第一极板111和第二极板112相对设置，且第二极板112与存储单元100中晶体管130的源极相连。
本公开示例性实施方式中，确定第一信号阈值的过程包括：改变存储单元100中电容器110的第一极板111上的电压，获取在不同电压影响下存储器中失效位元的数量。通过改变第一极板111上的电压，可以改变第一极板111和第二极板112之间的电压差，即改变电容器两个极板之间的电压差。通过改变电容器两个极板之间的电压差，可以模拟感应放大器内部晶体管之间的电压差，进而达到模拟感应放大器失配的效果，从而为存储单元在感应放大器失配噪声影响下的第一信号阈值的确定提供了基础。
在本公开示例性实施方式中，改变存储单元100中电容器110的第一极板111上的电压包括：在存储单元100执行写入操作之前，将存储单元100中电容器110的第一极板111的电压从第一电压V1改为第二电压V2；而在存储单元100执行读取操作之前，将第一极板111的电压改变回第一电压V1。
通常，在存储单元100执行写入操作之前，第一极板111上的电压为第一电压V1，第一电压V1的大小为Vcc/2。假如该Vcc/2＝0.5V，即第一电压V1＝0.5V。
本公开示例性实施方式中，在存储单元100执行写入操作之前，需要将第一电压V1改为第二电压V2。例如，将0.5V的第一电压V1改为0.8V的第二电压V2。在存储单元100执行读取操作之前，需要将第一极板111的电压改变回第一电压V1，也就是说，需要将第一极板111上的电压从0.8V改为0.5V。
假如如图1所示，第二极板112写入的电压为Vcc＝1V。由于在写入的时候，第一极板111上的电压为0.8V，第二极板112上的电压为1V，此时，第一极板111和第二极板112的电压差为-0.2V。由于改变其中任意一个极板上的电压，电容器两个极板之间的电压差是不变的，因此，当将第一极板111上的电压从0.8V改为0.5V，第二极板112上的电压变为了0.7V，从而保持第一极板111和第二极板112的电压差仍然为-0.2V。
通过上述对第一极板111上的电压的改变，从而改变了第一极板111和第二极板112之间的电压差，从而改变了感应放大器所要放大的信号，相当于模拟了感应放大器对信号的消耗。
在实际应用中，可以根据实际情况设置第二电压V2的大小，并且可以通过改变第二电压V2的大小，获取不同的第二电压V2影响下的失效位元的数量FBC，参照图6示出了失效位元的数量FBC随第二电压V2的变化曲线。
基于图6所示的失效位元的数量FBC随第二电压V2的变化曲线，可以确定出感应放大器发生失配的临界电压差。在临界电压差下，剩余信号裕度被感应放大器失配抵消，使得感应放大器不能识别信号，从而导致存储单元失效，即位元失效。如果存储器中失效位元的数量FBC达到预设允许失效数量FBC*时，根据预设允许失效数量FBC*对应的第二电压V21，就可以将存储单元在读取操作过程中位线上的电压变化量确定为第一信号阈值VL1。在第二电压V2大于V21之后，失效位元会发生大量失效，导致存储器读取数据出错。
在实际应用中，存储器中失效位元的数量FBC可以通过统计写入的数据和读取的数据不同的存储单元的数量来确定。也可以通过其他方式确定，本公开示例性实施方式对此不作限定。
在实际应用中，预设允许失效数量可以根据实际情况设置，例如，将预设允许失效数量设置为千分之一-万分之一中的任意数，本公开示例性实施方式对此不作特殊限定。同样的，第二电压V2的大小可以根据实际情况确定，例如，第二电压V2可以在0-1000mV之间的任意数，并且在改变第二电压大小的过程中，可以将固定步长的方式改变，例如10mV的步长改变，也可以以其他方式改变，本公开示例性实施方式对此不作特殊限定。
在本公开示例性实施方式中，第一信号阈值VL1的大小可以根据公式(2)计算得到：
Figure BDA0002993130470000141
其中，VB为位线在字线打开之前的电压，VA为位线在字线打开并经感应放大器放大之后的电压。
参照图7，示出了本公开示例性实施方式提供的一种第一信号阈值的确定步骤流程图。如图7所示，在步骤S701中，先进入条件一设置，所设置的条件一包括：在存储器的多个存储单元中写入相同的数据，将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间；进入步骤S702，改变存储单元中电容器的第一极板上的电压，具体包括：在存储单元执行写入操作之前，将存储单元中电容器的第一极板的电压从第一电压改为第二电压V2；而在存储单元执行读取操作之前，将第一极板的电压改变回第一电压；在步骤S703中，计算在该第二电压V2对应的存储器中失效位元的数量FBC，即统计V2对应的FBC；在步骤S704中，进入判断条件，即判断失效位元的数量FBC是否达到预设允许失效数量FBC*；如果否，则转入步骤S702；如果是，则进入步骤S705，确定第一信号阈值，具体包括：将该第二电压V2对应的存储单元在读取操作过程中位线上的电压变化量确定为所述第一信号阈值。
如前所述，在实际应用中，如果存储器中的多个存储单元中写入不同的数据，那么存储不同数据的存储单元之间会相互影响，从而带来数据背景噪声。因此，确定出存储单元在数据背景噪声影响下的第二信号阈值，对于存储器的特性评价同样具有重要意义。其中，第二信号阈值指的是被数据背景噪声消耗后，剩余的信号裕度无法满足需求，导致在该剩余的信号裕度下存储器中失效位元的数量达到预设允许失效数量的情况下，存储单元中位线上的电压变化量。
本公开示例性实施方式中，确定存储单元在数据背景噪声影响下的第二信号阈值包括：在存储器的多个存储单元中写入不同的数据，将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间，确定第二信号阈值。
如前所述，将数据保留时间设置为第一预设时间，可以避免数据保留时间噪声带来的影响；将信号时序时间设置为第二预设时间，可以减小信号时序噪声对存储单元的影响，从而可以在不受数据保留时间噪声以及信号时序噪声影响的情况下，来确定第二信号阈值。
在实际应用中，可以参照表1所示的数据分布结构BG0，在存储器的多个存储单元中写入数据：
表1
0 1 0 1
1 0 1 0
0 1 0 1
1 0 1 0
在本公开示例性实施方式中，确定第二信号阈值的过程包括：改变存储单元100中电容器110的第一极板111上的电压，获取在不同电压影响下存储器中失效位元的数量；通过改变第一极板111上的电压，可以改变第一极板111和第二极板112之间的电压差，即改变电容器两个极板之间的电压差。通过改变电容器两个极板之间的电压差，可以模拟数据背景噪声对存储单元的影响。需要说明的是，在确定数据背景噪声影响的过程中，还包含有感应放大器失配噪声的影响；也就是说，第二信号阈值中包含有数据背景噪声和感应放大器失配噪声两种噪声的影响。
在本公开示例性实施方式中，具体的改变存储单元100中电容器110的第一极板111上的电压，并获取相应的失效位元的数量的方法参照获取第一信号阈值的过程执行，此处不再赘述。
在数据分布结构BG0的状态下，获得的失效位元的数量FBC随第二电压V2的变化曲线如图8所示。此时，失效位元的数量达到预设允许失效数量FBC*时所对应的第一极板111上的第二电压V2为a。
接着，改变数据分布结构，例如，将数据分布结构改变成表2所示的BG1，或者表3所示的BG2：
表2
1 0 1 0
1 0 1 0
1 0 1 0
1 0 1 0
表3
1 0 0 0
1 0 0 0
1 0 0 0
1 0 0 0
在实际应用中，具体的数据分布结构不限于上述BG0-BG2所示的数据分布结构，还可以有多种变化，本公开示例性实施方式对此不再一一列举。
同样的，在数据分布结构BG1的状态下，获得的失效位元的数量FBC随第二电压V2的变化曲线如图8所示。此时，失效位元的数量达到预设允许失效数量FBC*时所对应的第一极板111上的第二电压V2为b。以此类推，获取不同的数据分布结构下，失效位元的数量达到预设允许失效数量时对应的第一极板上不同的第二电压V2。
在多个不同的第二电压V2中确定出最小值，作为最小电压V22。在该最小电压V22下，存储单元就有可能发生数据背景噪声影响下的位元失效，在第二电压V2大于V22之后，失效位元会发生大量失效，导致存储器读取数据出错。因此，将该最小电压V22对应的存储单元在读取操作过程中位线上的电压变化量确定为所述第二信号阈值VL2。
在本公开示例性实施方式中，第二信号阈值VL2的大小可以根据公式(3)计算得到：
Figure BDA0002993130470000171
参照图9，示出了本公开示例性实施方式提供的一种第二信号阈值的确定步骤流程图。如图9所示，在步骤S901中，先进入条件二设置，所设置的条件二包括：根据不同的数据分布结构，在存储器的多个所述存储单元中写入不同的数据，将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间；进入步骤S902，改变存储单元中电容器的第一极板上的电压，具体包括：在存储单元执行写入操作之前，将存储单元中电容器的第一极板的电压从第一电压改为第二电压V2；而在存储单元执行读取操作之前，将第一极板的电压改变回第一电压；在步骤S903中，计算在该第二电压V2对应下的存储器中失效位元的数量FBC，即统计V2对应下的FBC；在步骤S904中，改变数据分布结构；在步骤S905中，获取不同的数据分布结构下，所述失效位元的数量达到预设允许失效数量时对应的第一极板上的最小电压；在步骤S906中，确定第二信号阈值，具体包括：将最小电压对应的存储单元在读取操作过程中位线上的电压变化量确定为所述第二信号阈值。
如前所述，在实际应用中，如果存储单元中的数据保留时间过长，存储单元中的晶体管会有漏电的现象，从而导致电容器上所存储的电荷数量不足以正确的判别数据，导致数据毁损。因此，确定出存储单元在数据保留时间噪声影响下的第三信号阈值，对于存储器的特性评价同样具有重要意义。其中，第三信号阈值指的是被数据保留时间噪声消耗后，剩余的信号裕度无法满足需求，导致在该剩余的信号裕度下存储器中失效位元的数量达到预设允许失效数量的情况下，存储单元中位线上的电压变化量。
本公开示例性实施方式中，确定存储单元在数据保留时间噪声影响下的第三信号阈值包括：在存储器的多个存储单元中写入相同的数据，以去除数据背景噪声的影响；将信号时序时间设置为第二预设时间，以减小信号时序噪声对存储单元的影响；将数据保留时间设置为预定保留时间，从而可以在不受数据背景噪声和信号时序噪声影响的情况下，来确定第三信号阈值。
在实际应用中，数据保留时间可参考JEDEC标准。预定保留时间可以在8-256ms之间取值，例如，第一个预定保留时间可以取10ms，第二个预定保留时间可以取20ms，以10ms的步长确定预定保留时间。还可以通过其他的方式来确定预定保留时间，本公开示例性实施方式对此不作特殊限定。
在本公开示例性实施方式中，确定第三信号阈值的过程包括：改变存储单元100中电容器110的第一极板111上的电压，获取在不同电压影响下存储器中失效位元的数量；通过改变第一极板111上的电压，可以改变第一极板111和第二极板112之间的电压差，即改变电容器两个极板之间的电压差。通过改变电容器两个极板之间的电压差，可以模拟数据保留时间噪声对存储单元的影响。需要说明的是，在确定数据保留时间噪声影响的过程中，还包含有感应放大器失配噪声的影响；也就是说，第三信号阈值中包含有数据保留时间噪声和感应放大器失配噪声两种噪声的影响。
在本公开示例性实施方式中，具体的改变存储单元100中电容器110的第一极板111上的电压，并获取相应的失效位元的数量的方法参照获取第一信号阈值的过程执行，此处不再赘述。
改变预定保留时间，获取不同的预定保留时间下，所述失效位元的数量达到预设允许失效数量时对应的第一极板上不同的电压。例如，可以在第一个预定保留时间下，获取失效位元的数量FBC随第二电压V2的变化曲线如图10所示。此时，失效位元的数量达到预设允许失效数量FBC*时所对应的第一极板111上的第二电压V2为c。
同样的，在第二个预定保留时间下，获取失效位元的数量FBC随第二电压V2的变化曲线如图10所示。此时，失效位元的数量达到预设允许失效数量FBC*时所对应的第一极板111上的第二电压V2为d。以此类推，获取不同的预定保留时间下，失效位元的数量达到预设允许失效数量时对应的第一极板上不同的第二电压V2。
在多个不同的电压中，即多个不同的第二电压V2中确定出最小值，作为最小电压V23。在该最小电压V23下，存储单元就有可能发生数据保留时间噪声影响下的位元失效，在第二电压V2大于V23之后，失效位元会发生大量失效，导致存储器读取数据出错。因此，将最小电压V23对应的存储单元在读取操作过程中位线上的电压变化量确定为第三信号阈值VL3。
在本公开示例性实施方式中，第三信号阈值VL3的大小可以根据公式(4)计算得到：
Figure BDA0002993130470000191
参照图11，示出了本公开示例性实施方式提供的一种第三信号阈值的确定步骤流程图。如图11所示，在步骤S1101中，先进入条件三设置，所设置的条件三包括：在存储器的多个存储单元中写入相同的数据，将信号时序时间设置为第二预设时间，将数据保留时间设置为预定保留时间；进入步骤S1102，改变存储单元中电容器的第一极板上的电压，具体包括：在存储单元执行写入操作之前，将存储单元中电容器的第一极板的电压从第一电压改为第二电压V2；而在存储单元执行读取操作之前，将第一极板的电压改变回第一电压；在步骤S1103中，计算在该第二电压V2对应下的存储器中失效位元的数量FBC，即统计V2对应下的FBC；在步骤S1104中，改变预定保留时间；在步骤S1105中，获取不同的预定保留时间下，所述失效位元的数量达到预设允许失效数量时对应的第一极板上的最小电压；在步骤S1106中，确定第三信号阈值，具体包括：将最小电压对应下的存储单元在读取操作过程中位线上的电压变化量确定为所述第三信号阈值。
如前所述，在实际应用中，如果信号时序时间过短则会导致相应的操作可能未完成，从而影响最终所读取数据的准确性。因此，确定出存储单元在信号时序时间噪声影响下的第四信号阈值，对于存储器的特性评价同样具有重要意义。其中，第四信号阈值指的是被信号时序时间噪声消耗后，剩余的信号裕度无法满足需求，导致在该剩余的信号裕度下存储器中失效位元的数量达到预设允许失效数量的情况下，存储单元中位线上的电压变化量。
本公开示例性实施方式中，确定存储单元在信号时序噪声影响下的第四信号阈值包括：在存储器的所述存储单元中写入相同的数据，以去除数据背景噪声的影响；将数据保留时间设置为第一预设时间，以去除数据保留时间噪声的影响；将信号时序时间设置为预定时序时间，从而可以在不受数据背景噪声和数据保留时间噪声影响的情况下，确定所述第四信号阈值。
需要说明的是，存储器在实际情况下所包含的时序有多个，其中与存储单元侧相关的比较关键的三个时序包括：
内存写入恢复时间(DRAM Write Recovery Time，tWR)：它定义了内存从写入命令发出(从开始写入算起)到下一次预充电间隔的时间，也就是内存行地址控制器预充电时间的前一个操作。如果这个时间设得太短，可能会导致前一次写入未完成就开始下一次预充电，进行寻址，那么前一次写入的数据就会不完整，造成丢数据的情况发生。
行寻址到列寻址延迟时间(DRAM RAS to CAS Delay，tRCD)：RAS信号(RowAddress Strobe，行地址信号)，CAS信号(Column Address Strobe，列地址信号)。tRCD定义的是在内存的一个rank(内存的一面)之中，行地址激活(Active)命令发出之后，内存对行地址的操作所需要的时间。每一个存储单元就是一个可存储数据的地址，每个地址都有对应的行号和列号，每一行包含1204个列地址，当某一行地址被激活后，多个CAS请求会被发送以进行读写操作。简单的说，已知行地址位置，在这一行中找到相应的列地址，就可以完成寻址，进行读写操作，从已知行地址到找到列地址过去的时间就是tRCD。当内存中某一行地址被激活时，我们称它为“open page”。在同一时刻，同一个rank可以打开8个行地址(8个bank，也就是8个颗粒各一个)。图12显示一个行地址激活命令发出，到寻找列地址并发出读取指令，中间间隔的时间就是tRCD。tRCD值由于是最关键的寻址时间，它对内存最大频率影响最大，一般想要上高频，在加电压和放宽CL值不奏效的时候，我们都要放宽这个延迟。因此，本公开示例性实施方式对此行寻址到列寻址延迟时间tRCD对第四信号阈值的影响。
内存行地址控制器预充电时间(DRAM RAS Precharge Time，tRP)：tRP定义的是前一个行地址操作完成并在行地址关闭(page close)命令发出之后，准备对同一个bank中下一个行地址进行操作，tRP就是下一个行地址激活信号发出前对其进行的预充电时间。由于在行地址关闭命令发出之前，一个rank中的多个行地址可能正在被读写，tRP对内存性能影响不如tRCD的影响大。tRP的影响会随着多个行地址激活与关闭信号频繁操作一个bank而加大，并且放宽tRP可以帮助提升稳定性。图13显示的是一个即将被激活的行地址开始预充电，到它被激活间隔的时间，就是tRP。
在实际应用中，除过上述的三个时序之外，信号时序还可以考虑其他的时序，并根据需要进行选取。本公开示例性实施方式以上述三个时序tWR、tRCD和tRP对应的在信号时序时间中的长短来确定信号时序时间噪声的影响。也就是说，信号时序时间包括多个子时序时间，例如，包括三个时序tWR、tRCD和tRP分别对应的三个子时序时间。
因此，本公开示例性实施方式中，确定所述第四信号阈值可以包括：改变信号时序时间中的其中一个子时序时间，将其余子时序时间设置为相应的预设子时间，在不受其他子时序时间噪声影响的情况下，获取相应的子信号阈值。其中，具体的预设子时间可以根据实际情况设置，本公开示例性实施方式对此不作特殊限定。
例如，在实际的时间设置过程中，可以先改变时序tWR对应的子时序时间，而保持其他两个时序tRCD和tRP对应的预设子时间不变。通过改变时序tWR对应的子时序时间，可以获取时序tWR时间噪声影响下的第一子信号阈值。
在实际应用中，获取相应的子信号阈值，例如第一子信号阈值的过程具体可以包括：改变存储单元100中电容器110的第一极板111上的电压，获取在不同电压影响下存储器中失效位元的数量。通过改变第一极板111上的电压，可以改变第一极板111和第二极板112之间的电压差，即改变电容器两个极板之间的电压差。通过改变电容器两个极板之间的电压差，可以模拟时序tWR时间噪声影响下的电压差，量化时序tWR时间噪声对存储单元的影响，从而为存储单元在时序tWR时间噪声影响下的第一子信号阈值的确定提供了基础。
其中，具体的改变存储单元100中电容器110的第一极板111上的电压，并在失效位元的数量达到预设允许失效数量时，将存储单元在读取操作过程中位线上的电压变化量确定为第一子信号阈值的具体过程可以参照前述方法执行，此处不再赘述。
图14示出了失效位元的数量FBC随时序tWR对应的子时序时间TtWR的变化曲线，从图14可以看出，存储器中失效位元的数量FBC达到预设允许失效数量FBC*时，对应的时间e即为第一子信号阈值对应的临界时间，确定为子时序时间TtWR对应的子预设时间。
在本公开示例性实施方式中，在确定出第一子信号阈值之后，可以将时序tWR对应的子预设时间设置为第一子信号阈值对应的时间e，保持时序tRP对应的预设子时间不变，改变时序tRCD对应的子时序时间，从而可以获取由时序tWR时间噪声和时序tRCD时间噪声影响下的第二子信号阈值。
具体的确定第二子信号阈值的过程，参照第一子信号阈值的确定过程执行即可，此处不再赘述。
图15示出了失效位元的数量FBC随时序tRCD对应的子时序时间TtRCD的变化曲线，从图15可以看出，存储器中失效位元的数量FBC达到预设允许失效数量FBC*时，对应的时间f即为第二子信号阈值对应的临界时间，确定为子时序时间TtRCD对应的子预设时间。
在确定出第二子信号阈值之后，可以将时序tWR对应的子预设时间设置为第一子信号阈值时对应的时间e，将时序tRCD对应的子预设时间设置为第二子信号阈值时对应的时间f，改变时序tRP对应的子时序时间，从而可以获取由时序tWR时间噪声、时序tRCD时间噪声和时序tRP时间噪声共同影响下的第三子信号阈值。
具体的确定第三子信号阈值的过程，参照第一子信号阈值的确定过程执行即可，此处不再赘述。
图16示出了失效位元的数量FBC随时序tRP对应的子时序时间TtRP的变化曲线，从图16可以看出，存储器中失效位元的数量FBC达到预设允许失效数量FBC*时，对应的时间g即为第三子信号阈值对应的临界时间，确定为子时序时间TtRP对应的子预设时间。
第三子信号阈值的确定过程，相当于将每个子时序时间设置为相应的子预设时间，例如，将子时序时间TtWR设置为e，将子时序时间TtRCD设置为f，将子时序时间TtRP设置为g；从而可以看出第三子信号阈值是在时序tWR时间噪声、时序tRCD时间噪声和时序tRP时间噪声共同影响下获得的，因此，将第三子信号阈值确定为第四信号阈值VL4。
在本公开示例性实施方式中，第四信号阈值VL4的大小可以根据公式(5)计算得到：
Figure BDA0002993130470000231
其中，V24是在确定第三子信号阈值过程中，预设允许失效数量FBC*对应的第二电压。
参照图17，示出了本公开示例性实施方式提供的一种第四信号阈值的确定步骤流程图。如图17所示，在步骤S1701中，先进入条件四设置，所设置的条件四包括：在存储器的多个存储单元中写入相同的数据，将数据保留时间设置为第一预设时间，将信号时序时间设置为预定时序时间；进入步骤S1702，改变信号时序时间中的其中一个子时序时间，将其余子时序时间设置为相应的预设子时间，获取相应的子信号阈值，简称获取子信号阈值；进入步骤S1703，确定每个子时序时间对应的子预设时间，简称确定子预设时间；进入步骤S1704，将多个子时序时间设置为相应的子预设时间；进入步骤S1705，改变存储单元中电容器的第一极板上的电压，具体包括：在存储单元执行写入操作之前，将存储单元中电容器的第一极板的电压从第一电压改为第二电压V2；而在存储单元执行读取操作之前，将第一极板的电压改变回第一电压；在步骤S1706中，计算在该第二电压V2对应下的存储器中失效位元的数量FBC，即统计V2对应下的FBC；在步骤S1707中，进入判断条件，即判断失效位元的数量FBC是否达到预设允许失效数量FBC*；如果否，则转入步骤S1705；如果是，则进入步骤S1708，确定第四信号阈值，具体包括：将该第二电压V2对应下的存储单元在读取操作过程中位线上的电压变化量确定为所述第四信号阈值。
在步骤S520中，根据感应信号阈值，确定存储单元在读取数据时的实际信号裕度。
在步骤S510中所确定出第一信号阈值、第二信号阈值、第三信号阈值和第四信号阈值其实就是感应信号阈值。如果单独考虑每一个噪声影响下的实际信号裕度的情况下，第一信号阈值、第二信号阈值、第三信号阈值、第四信号阈值分别就是感应放大器失配噪声、数据背景噪声、数据保留时间噪声、信号时序噪声影响下的实际信号裕度。
然而，在实际情况中，实际信号裕度可能是感应放大器失配噪声、数据背景噪声、数据保留时间噪声和信号时序噪声共同影响下的结果，因此，根据第一信号阈值、第二信号阈值、第三信号阈值和第四信号阈值共同来确定存储单元在读取数据时的实际信号裕度，具有更实际的意义。
具体的，上述实际信号裕度的计算可以采用不同的方法：
在存储单元执行写入和读取操作过程中，需要先计算存储单元的理论信号裕度VL。
如公式(1)所示，理论信号裕度VL相当于在电容电荷释放过程中，位线上所产生的电压变化量△V，即VL＝△V。
在实际应用中，存储单元的理论信号裕度VL还可以通过在数据读取操作过程中，位线在字线打开之前的电压VBLP和位线在字线打开并经感应放大器放大之后的电压VARY的差值来确定，即如公式(6)所示：
Figure BDA0002993130470000251
由于理论信号裕度是在存储单元没有任何噪声影响的情况下获取的总信号裕度值，其包括所有的噪声所消耗的信号裕度和实际信号裕度。
如图18所示，理论信号裕度VL包括：感应放大器失配噪声对应的信号裕度第一消耗值△V1、数据背景噪声对应的信号裕度第二消耗值△V2、数据保留时间噪声对应的信号裕度第三消耗值△V3、信号时序噪声对应的信号裕度第四消耗值△V4和实际信号裕度VLS。
在本公开示例性实施方式中，感应放大器失配噪声对应的信号裕度第一消耗值△V1可以根据理论信号裕度VL和第一信号阈值VL1来确定。具体可以根据理论信号裕度VL和第一信号阈值VL1的差值来确定信号裕度第一消耗值△V1如公式(7)所示：
Figure BDA0002993130470000252
在本公开示例性实施方式中，由于第二信号阈值中包含有数据背景噪声和感应放大器失配噪声两种噪声的影响，因此，数据背景噪声对应的信号裕度第二消耗值△V2可以根据第一信号阈值VL1和第二信号阈值VL2来确定。具体可以根据第一信号阈值VL1和第二信号阈值VL2的差值来确定信号裕度第二消耗值△V2如公式(8)所示：
Figure BDA0002993130470000253
在本公开示例性实施方式中，由于第三信号阈值中包含有数据保留时间噪声和感应放大器失配噪声两种噪声的影响，因此，数据保留时间噪声对应的信号裕度第三消耗值△V3可以根据第一信号阈值VL1和第三信号阈值VL3来确定。具体可以根据第一信号阈值VL1和第三信号阈值VL3的差值来确定信号裕度第三消耗值△V3如公式(9)所示：
Figure BDA0002993130470000261
在本公开示例性实施方式中，由于第四信号阈值中同样包含有信号时序噪声和感应放大器失配噪声两种噪声的影响，因此，信号时序噪声对应的信号裕度第四消耗值△V4可以根据第一信号阈值VL1和第四信号阈值VL4来确定。具体可以根据第一信号阈值VL1和第四信号阈值VL4的差值来确定信号裕度第四消耗值△V4如公式(10)所示：
Figure BDA0002993130470000262
在确定出上述各信号裕度的消耗值之后，可以根据理论信号裕度VL、信号裕度第一消耗值△V1、信号裕度第二消耗值△V2、信号裕度第三消耗值△V3和信号裕度第四消耗值△V4，来确定实际信号裕度VLS，参照公式(11)所示：
Figure BDA0002993130470000263
需要说明的是，在实际信号裕度确定过程中，也可以不计算理论信号裕度，而直接根据第一信号阈值VL1、信号裕度第二消耗值△V2、信号裕度第三消耗值△V3和信号裕度第四消耗值△V4，来确定实际信号裕度VLS，参照公式(12)所示：
Figure BDA0002993130470000264
同样的，也可以根据第二信号阈值VL2、信号裕度第一消耗值△V1、信号裕度第三消耗值△V3和信号裕度第四消耗值△V4，来确定实际信号裕度VLS，参照公式(13)所示：
Figure BDA0002993130470000271
以此类推，还可以根据其他的信号阈值和其余的信号裕度消耗值来确定实际信号裕度，此处不再一一列举。
在确定出实际信号裕度之后，就可以结合预设信号裕度来判断存储器的性能。例如，如果上述的感应放大器失配噪声、数据背景噪声、数据保留时间噪声和信号时序噪声对存储单元信号裕度的消耗，导致剩余的实际信号裕度无法满足正确读取数据的需求，即超过了预设信号裕度，则认为该存储器失效。其中，预设信号裕度的大小可以根据实际需要设置，本公开示例性实施方式对此不作特殊限定。
另外，也可以根据第一信号阈值VL1、信号裕度第二消耗值△V2、信号裕度第三消耗值△V3、信号裕度第四消耗值△V4各自所占理论信号裕度VL的比例，来确定相应的噪声对存储单元性能的影响程度，从而可以为存储单元的改进提供理论依据。例如，如果第一信号阈值VL1所占的比例最大，则说明感应放大器失配噪声对存储单元的存储性能影响最大，可以考虑从改善感应放大器失配噪声着手来提供存储单元的存储性能。
在本公开示例性实施方式中，在确定第二信号阈值的过程中，可以确定出数据背景噪声对应的影响最大的数据分布结构；此处影响最大的数据分布结构指的是最小电压V22对应的存储单元的数据分布结构。
在确定第三信号阈值的过程中，可以确定出数据保留时间噪声对应的影响最大的数据保留时间；此处影响最大的数据保留时间指的是最小电压V23对应的存储单元的数据保留时间。
在确定第四信号阈值的过程中，可以确定出信号时序噪声对应的影响最大的信号时序时间；此处影响最大的信号时序时间指的是多个子信号阈值对应的临界时间。
最后，可以根据影响最大的数据分布结构、最大的数据保留时间和影响最大的信号时序时间，来确定实际信号裕度。具体的，可以在存储器的多个存储单元中写入所述影响最大的数据分布结构对应的数据，将数据保留时间设置为所述影响最大的数据保留时间，将信号时序时间设置为所述影响最大的信号时序时间，通过上述的获取第一信号阈值的方式获取实际信号裕度。具体过程此处不再赘述。
需要说明的是，在实际信号裕度确定过程中，可以根据实际需要灵活改变数据分布结构、数据保留时间和信号时序时间，从而可以获得在一种噪声、两种噪声、三种噪声或者四种噪声影响下的实际信号裕度，甚至更多噪声影响下的实际信号裕度，通过此种方式还可以研究多种噪声之间的耦合对信号裕度的影响情况，为存储单元的性能提升提供实际参考。
另外，通过获取存储单元在不同的噪声影响下的感应信号阈值，并根据感应信号阈值确定出相应的信号裕度消耗值。根据实际信号裕度以及各个信号裕度消耗值所占理论信号裕度的比例，即可确定出存储单元的性能，以及对存储单元影响最大的噪声，从而为存储单元的维修和改进提供了支持。
需要说明的是，尽管在附图中以特定顺序描述了本发明中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
此外，在本示例实施例中，还提供了一种存储单元信号裕度确定装置。参考图19，该存储单元信号裕度确定装置1900可以包括：信号阈值确定模块1910和实际信号裕度确定模块1920，其中：
信号阈值确定模块1910，可以用于在存储单元执行写入和读取操作过程中，确定存储单元在噪声影响下的感应信号阈值；
实际信号裕度确定模块1920，可以用于根据感应信号阈值确定存储单元在读取数据时的实际信号裕度。
上述中各存储单元信号裕度确定装置的虚拟模块的具体细节已经在对应的存储单元信号裕度确定方法中进行了详细的描述，因此此处不再赘述。
应当注意，尽管在上文详细描述中提及了存储单元信号裕度确定装置的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。
所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。
下面参照图20来描述根据本发明的这种实施方式的电子设备2000。图20显示的电子设备2000仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
如图20所示，电子设备2000以通用计算设备的形式表现。电子设备2000的组件可以包括但不限于：上述至少一个处理单元2010、上述至少一个存储单元2020、连接不同系统组件(包括存储单元2020和处理单元2010)的总线2030、显示单元2040。
其中，所述存储单元2020存储有程序代码，所述程序代码可以被所述处理单元2010执行，使得所述处理单元2010执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如，所述处理单元2010可以执行如图5中所示的步骤S510，在存储单元执行写入和读取操作过程中，确定存储单元在噪声影响下的感应信号阈值；步骤S520，根据感应信号阈值，确定存储单元在读取数据时的实际信号裕度。
存储单元2020可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(RAM)20201和/或高速缓存存储单元20202，还可以进一步包括只读存储单元(ROM)20203。
存储单元2020还可以包括具有一组(至少一个)程序模块20205的程序/实用工具20204，这样的程序模块20205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线2030可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备2000也可以与一个或多个外部设备2070(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备2000交互的设备通信，和/或与使得该电子设备2000能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口2050进行。并且，电子设备2000还可以通过网络适配器2060与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器2060通过总线2030与电子设备2000的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备2000使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。
在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
根据本发明的实施方式的用于实现上述方法的程序产品，其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (22)

1.一种存储单元信号裕度确定方法，其特征在于，所述方法包括：
在存储单元执行写入和读取操作过程中，确定存储单元在噪声影响下的感应信号阈值；
根据所述感应信号阈值，确定所述存储单元在读取数据时的实际信号裕度；
所述噪声至少包括感应放大器失配噪声；
确定所述存储单元在噪声影响下的感应信号阈值包括：确定所述存储单元在所述感应放大器失配噪声影响下的第一信号阈值；
确定所述存储单元在所述感应放大器失配噪声影响下的第一信号阈值包括：在存储器的多个所述存储单元中写入相同的数据，将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间，确定所述第一信号阈值；
所述感应信号阈值是被噪声消耗后，在剩余的信号裕度下，存储器中失效位元的数量达到预设允许失效数量时，所述存储单元中位线上的电压变化量。
2.根据权利要求1所述的存储单元信号裕度确定方法，其特征在于，所述噪声至少包括数据背景噪声、数据保留时间噪声和信号时序噪声中的一个或多个。
3.根据权利要求2所述的存储单元信号裕度确定方法，其特征在于，确定所述存储单元在噪声影响下的感应信号阈值包括：
确定所述存储单元在所述数据背景噪声影响下的第二信号阈值；
和/或，确定所述存储单元在所述数据保留时间噪声影响下的第三信号阈值；
和/或，确定所述存储单元在所述信号时序噪声影响下的第四信号阈值。
4.根据权利要求3所述的存储单元信号裕度确定方法，其特征在于，根据所述感应信号阈值，确定所述存储单元在读取数据时的实际信号裕度包括：
根据所述第一信号阈值、所述第二信号阈值、所述第三信号阈值和/或所述第四信号阈值，确定所述存储单元在读取数据时的实际信号裕度。
5.根据权利要求4所述的存储单元信号裕度确定方法，其特征在于，根据所述第一信号阈值、所述第二信号阈值、所述第三信号阈值和所述第四信号阈值，确定所述存储单元在读取数据时的实际信号裕度包括：
计算所述存储单元的理论信号裕度；
根据所述理论信号裕度和所述第一信号阈值，计算所述感应放大器失配噪声对应的信号裕度第一消耗值；
根据所述第一信号阈值和所述第二信号阈值，计算所述数据背景噪声对应的信号裕度第二消耗值；
根据所述第一信号阈值和所述第三信号阈值，计算所述数据保留时间噪声对应的信号裕度第三消耗值；
根据所述第一信号阈值和所述第四信号阈值，计算所述信号时序噪声对应的信号裕度第四消耗值；
根据所述理论信号裕度、所述信号裕度第一消耗值、所述信号裕度第二消耗值、所述信号裕度第三消耗值和所述信号裕度第四消耗值，确定所述实际信号裕度。
6.根据权利要求4所述的存储单元信号裕度确定方法，其特征在于，根据所述第一信号阈值、所述第二信号阈值、所述第三信号阈值和所述第四信号阈值，确定所述存储单元在读取数据时的实际信号裕度包括：
根据所述第一信号阈值和所述第二信号阈值，计算所述数据背景噪声对应的信号裕度第二消耗值；
根据所述第一信号阈值和所述第三信号阈值，计算所述数据保留时间噪声对应的信号裕度第三消耗值；
根据所述第一信号阈值和所述第四信号阈值，计算所述信号时序噪声对应的信号裕度第四消耗值；
根据所述第一信号阈值、所述信号裕度第二消耗值、所述信号裕度第三消耗值和所述信号裕度第四消耗值，确定所述实际信号裕度。
7.根据权利要求1所述的存储单元信号裕度确定方法，其特征在于，确定所述第一信号阈值包括：
改变所述存储单元中电容器的第一极板上的电压，获取在不同电压影响下所述存储器中失效位元的数量；其中，所述电容器的第二极板与所述存储单元中晶体管的源极相连，所述第一极板与所述第二极板相对设置；
在所述失效位元的数量达到预设允许失效数量时，将所述存储单元在读取操作过程中位线上的电压变化量确定为所述第一信号阈值。
8.根据权利要求3-6中任一项所述的存储单元信号裕度确定方法，其特征在于，确定所述存储单元在所述数据背景噪声影响下的第二信号阈值包括：
根据不同的数据分布结构，在存储器的多个所述存储单元中写入不同的数据，将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间，确定所述第二信号阈值。
9.根据权利要求8所述的存储单元信号裕度确定方法，其特征在于，确定所述第二信号阈值包括：
改变所述存储单元中电容器的第一极板上的电压，获取在不同电压影响下所述存储器中失效位元的数量；
改变所述数据分布结构，获取不同的数据分布结构下，所述失效位元的数量达到预设允许失效数量时对应的第一极板上不同的电压；
在所述不同的电压中，确定出最小电压，将所述最小电压对应的所述存储单元在读取操作过程中位线上的电压变化量确定为所述第二信号阈值。
10.根据权利要求3-6中任一项所述的存储单元信号裕度确定方法，其特征在于，确定所述存储单元在所述数据保留时间噪声影响下的第三信号阈值包括：
在存储器的多个所述存储单元中写入相同的数据，将所述信号时序时间设置为第二预设时间，将所述数据保留时间设置为预定保留时间，确定所述第三信号阈值。
11.根据权利要求10所述的存储单元信号裕度确定方法，其特征在于，确定所述第三信号阈值包括：
改变所述存储单元中电容器的第一极板上的电压，获取在不同电压影响下所述存储器中失效位元的数量；
改变所述预定保留时间，获取不同的预定保留时间下，所述失效位元的数量达到预设允许失效数量时对应的第一极板上不同的电压；
在所述不同的电压中，确定出最小电压，将所述最小电压对应的所述存储单元在读取操作过程中位线上的电压变化量确定为所述第三信号阈值。
12.根据权利要求3-6中任一项所述的存储单元信号裕度确定方法，其特征在于，确定所述存储单元在所述信号时序噪声影响下的第四信号阈值包括：
在存储器的多个所述存储单元中写入相同的数据，将数据保留时间设置为第一预设时间，将所述信号时序时间设置为预定时序时间，确定所述第四信号阈值。
13.根据权利要求12所述的存储单元信号裕度确定方法，其特征在于，所述信号时序时间包括多个子时序时间；确定所述第四信号阈值包括：
改变所述信号时序时间中的其中一个所述子时序时间，将其余所述子时序时间设置为相应的预设子时间，获取相应的子信号阈值；
将所述子信号阈值对应的临界时间，确定为所述子时序时间对应的子预设时间；
将多个所述子时序时间设置为相应的所述子预设时间，获取所述第四信号阈值。
14.根据权利要求13所述的存储单元信号裕度确定方法，其特征在于，获取相应的子信号阈值包括：
改变所述存储单元中电容器的第一极板上的电压，获取在不同电压影响下所述存储器中失效位元的数量；其中，所述电容器的第二极板与所述存储单元中晶体管的源极相连，所述第一极板与所述第二极板相对设置；
在所述失效位元的数量达到预设允许失效数量时，将所述存储单元在读取操作过程中位线上的电压变化量确定为所述子信号阈值。
15.根据权利要求7、9、11和14中任一项所述的存储单元信号裕度确定方法，其特征在于，改变所述存储单元中电容器的第一极板上的电压包括：
在所述存储单元执行写入操作之前，将所述存储单元中电容器的第一极板的电压从第一电压改为第二电压；
在所述存储单元执行读取操作之前，将所述第一极板的电压改变回所述第一电压。
16.根据权利要求15所述的存储单元信号裕度确定方法，其特征在于，获取在不同电压影响下所述存储器中失效位元的数量包括：
改变所述第二电压的大小，获取不同的所述第二电压影响下的所述失效位元的数量。
17.根据权利要求3所述的存储单元信号裕度确定方法，其特征在于，所述方法还包括：
在确定所述第二信号阈值的过程中，确定所述数据背景噪声对应的影响最大的数据分布结构；
在确定所述第三信号阈值的过程中，确定所述数据保留时间噪声对应的影响最大的数据保留时间；
在确定所述第四信号阈值的过程中，确定所述信号时序噪声对应的影响最大的信号时序时间；
根据所述影响最大的数据分布结构、所述最大的数据保留时间和所述影响最大的信号时序时间，确定所述实际信号裕度。
18.根据权利要求17所述的存储单元信号裕度确定方法，其特征在于，根据所述影响最大的数据分布结构、所述最大的数据保留时间和所述影响最大的信号时序时间，确定所述实际信号裕度包括：
在存储器的多个所述存储单元中写入所述影响最大的数据分布结构对应的数据，将数据保留时间设置为所述影响最大的数据保留时间，将信号时序时间设置为所述影响最大的信号时序时间，计算所述实际信号裕度。
19.根据权利要求1所述的存储单元信号裕度确定方法，其特征在于，所述方法还包括：
根据所述实际信号裕度和预设信号裕度，确定所述存储器是否存在数据读取出错的风险。
20.一种存储单元信号裕度确定装置，其特征在于，所述装置包括：
信号阈值确定模块，用于在存储单元执行写入和读取操作过程中，确定所述存储单元在噪声影响下的感应信号阈值；
实际信号裕度确定模块，用于根据所述感应信号阈值确定所述存储单元在读取数据时的实际信号裕度；
所述噪声至少包括感应放大器失配噪声；
所述信号阈值确定模块，用于确定所述存储单元在所述感应放大器失配噪声影响下的第一信号阈值；
所述实际信号裕度确定模块，用于确定所述存储单元在所述感应放大器失配噪声影响下的第一信号阈值；在存储器的多个所述存储单元中写入相同的数据，将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间，确定所述第一信号阈值；
所述感应信号阈值是被噪声消耗后，在剩余的信号裕度下，存储器中失效位元的数量达到预设允许失效数量时，所述存储单元中位线上的电压变化量。
21.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1～19中任意一项所述的存储单元信号裕度确定方法。
22.一种电子设备，其特征在于，包括：
处理器；以及
存储器，用于存储所述处理器的可执行指令；
其中，所述处理器配置为经由执行所述可执行指令来执行权利要求1～19中任意一项所述的存储单元信号裕度确定方法。
CN202110321723.1A 2021-03-25 2021-03-25 存储单元信号裕度确定方法及装置、存储介质及电子设备 Active CN112885401B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110321723.1A CN112885401B (zh) 2021-03-25 2021-03-25 存储单元信号裕度确定方法及装置、存储介质及电子设备
PCT/CN2021/120399 WO2022198952A1 (zh) 2021-03-25 2021-09-24 存储单元信号裕度确定方法及装置、存储介质及电子设备
US17/648,580 US11978503B2 (en) 2021-03-25 2022-01-21 Method and apparatus for determining signal margin of memory cell and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110321723.1A CN112885401B (zh) 2021-03-25 2021-03-25 存储单元信号裕度确定方法及装置、存储介质及电子设备

Publications (2)

Publication Number Publication Date
CN112885401A CN112885401A (zh) 2021-06-01
CN112885401B true CN112885401B (zh) 2022-05-27

Family

ID=76042343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110321723.1A Active CN112885401B (zh) 2021-03-25 2021-03-25 存储单元信号裕度确定方法及装置、存储介质及电子设备

Country Status (3)

Country Link
US (1) US11978503B2 (zh)
CN (1) CN112885401B (zh)
WO (1) WO2022198952A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431089B2 (en) * 2012-06-12 2016-08-30 Rambus Inc. Optimizing power in a memory device
US11928355B2 (en) 2021-03-25 2024-03-12 Changxin Memory Technologies, Inc. Method and apparatus for determining mismatch of sense amplifier, storage medium, and electronic equipment
CN112885401B (zh) * 2021-03-25 2022-05-27 长鑫存储技术有限公司 存储单元信号裕度确定方法及装置、存储介质及电子设备
US11798617B2 (en) * 2022-03-23 2023-10-24 Changxin Memory Technologies, Inc. Method and apparatus for determining sense boundary of sense amplifier, medium, and device
US11978504B2 (en) 2022-03-23 2024-05-07 Changxin Memory Technologies, Inc. Method and apparatus for determining sense boundary of sense amplifier, medium, and device
CN116844618A (zh) 2022-03-23 2023-10-03 长鑫存储技术有限公司 存储器测试方法及装置、介质及设备
CN114783499A (zh) * 2022-04-11 2022-07-22 长鑫存储技术有限公司 一种存储器的测试方法、装置及存储器系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5720991A (en) * 1980-07-15 1982-02-03 Nec Corp Margin measuring method
JP2003007095A (ja) * 2001-06-25 2003-01-10 Sharp Corp 半導体記憶装置
CN102810335A (zh) * 2011-05-31 2012-12-05 英飞凌科技股份有限公司 存储可靠性验证技术
CN109658970A (zh) * 2017-10-11 2019-04-19 格芯公司 用于具有共模电流源的一次可编程存储器（otpm）阵列的裕度测试

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265056A (en) * 1989-12-28 1993-11-23 International Business Machines Corporation Signal margin testing system for dynamic RAM
JP3076606B2 (ja) 1990-12-14 2000-08-14 富士通株式会社 半導体記憶装置およびその検査方法
US5610867A (en) 1995-09-28 1997-03-11 International Business Machines Corporation DRAM signal margin test method
EP0947994A3 (en) 1998-03-30 2004-02-18 Siemens Aktiengesellschaft Reduced signal test for dynamic random access memory
US5973952A (en) * 1998-03-30 1999-10-26 Lsi Logic Corporation Embedded DRAM with noise protecting shielding conductor
US6496402B1 (en) 2000-10-17 2002-12-17 Intel Corporation Noise suppression for open bit line DRAM architectures
KR100460459B1 (ko) * 2002-07-30 2004-12-08 삼성전자주식회사 향상된 테스트 모드를 갖는 반도체 메모리 장치
US20050063213A1 (en) * 2003-09-18 2005-03-24 Michael Jacob Signal margin test mode for FeRAM with ferroelectric reference capacitor
JP4256327B2 (ja) * 2004-11-05 2009-04-22 株式会社東芝 スタティックランダムアクセスメモリ、および擬似スタティックノイズマージンの計測方法
US7688656B2 (en) * 2007-10-22 2010-03-30 Freescale Semiconductor, Inc. Integrated circuit memory having dynamically adjustable read margin and method therefor
US7768848B2 (en) * 2007-11-05 2010-08-03 International Business Machines Corporation On-chip characterization of noise-margins for memory arrays
KR101461631B1 (ko) 2008-11-13 2014-11-20 삼성전자주식회사 미스매치 셀을 이용하는 반도체 메모리 장치
CN101751985B (zh) 2008-12-17 2012-10-03 华邦电子股份有限公司 存储器装置的更新方法
US8705268B2 (en) 2011-12-27 2014-04-22 Broadcom Corporation Quantifying the read and write margins of memory bit cells
WO2014068739A1 (ja) * 2012-10-31 2014-05-08 富士通株式会社 情報処理装置、およびメモリ試験方法
US9093175B2 (en) 2013-03-27 2015-07-28 International Business Machines Corporation Signal margin centering for single-ended eDRAM sense amplifier
US9330756B2 (en) * 2014-08-13 2016-05-03 Micron Technology, Inc. Apparatuses and methods for sensing using an integration component
CN110223725B (zh) 2019-05-22 2022-03-22 北京航空航天大学 一种非易失性随机存储器数据读取电路、存储器及方法
CN112071356B (zh) * 2020-08-14 2023-04-28 上海华虹宏力半导体制造有限公司 多次可编程eeprom单元的裕度测量电路
CN112885400B (zh) 2021-03-25 2022-05-31 长鑫存储技术有限公司 感应放大器失配确定方法及装置、存储介质及电子设备
CN112885401B (zh) * 2021-03-25 2022-05-27 长鑫存储技术有限公司 存储单元信号裕度确定方法及装置、存储介质及电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5720991A (en) * 1980-07-15 1982-02-03 Nec Corp Margin measuring method
JP2003007095A (ja) * 2001-06-25 2003-01-10 Sharp Corp 半導体記憶装置
CN102810335A (zh) * 2011-05-31 2012-12-05 英飞凌科技股份有限公司 存储可靠性验证技术
CN109658970A (zh) * 2017-10-11 2019-04-19 格芯公司 用于具有共模电流源的一次可编程存储器（otpm）阵列的裕度测试

Also Published As

Publication number Publication date
US11978503B2 (en) 2024-05-07
US20220319577A1 (en) 2022-10-06
WO2022198952A1 (zh) 2022-09-29
CN112885401A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
CN112885401B (zh) 存储单元信号裕度确定方法及装置、存储介质及电子设备
CN112885400B (zh) 感应放大器失配确定方法及装置、存储介质及电子设备
US20170110203A1 (en) Semiconductor memory device, method of testing the same and method of operating the same
KR101893895B1 (ko) 메모리 시스템 및 그 동작 제어 방법
KR101204645B1 (ko) 프리차지 관리의 미세한 세분화를 통한 메모리 처리량 증가
KR102194003B1 (ko) 메모리 모듈 및 이를 포함하는 메모리 시스템
KR20100076092A (ko) 셀프 리프레쉬에 의한 데이터 복구력을 향상시킨 반도체 메모리 장치 및 그 시스템
KR102030713B1 (ko) 메모리 코어 및 이를 포함하는 반도체 메모리 장치
KR20180049502A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US10497447B2 (en) Memory device capable of supporting multiple read operations
US9384092B2 (en) Semiconductor memory device with multiple sub-memory cell arrays and memory system including same
US7295481B2 (en) Power saving by disabling cyclic bitline precharge
WO2023201883A1 (zh) 存储器失效测试方法及装置、存储介质及电子设备
KR20140100752A (ko) 메모리 모듈 및 이를 포함하는 메모리 시스템
US20150124543A1 (en) Semiconductor devices
CN114566205A (zh) 存储芯片的测试方法、装置、存储介质与电子设备
US11978504B2 (en) Method and apparatus for determining sense boundary of sense amplifier, medium, and device
US11798617B2 (en) Method and apparatus for determining sense boundary of sense amplifier, medium, and device
US11928355B2 (en) Method and apparatus for determining mismatch of sense amplifier, storage medium, and electronic equipment
WO2023178828A1 (zh) 感应放大器感应边界确定方法及装置、介质及设备
WO2023178829A1 (zh) 感应放大器感应边界确定方法及装置、介质及设备
WO2023168806A1 (zh) 存储器失效测试方法及装置、存储介质及电子设备
CN117012265A (zh) 存储器测试方法、装置、电子设备及存储介质
CN116450446A (zh) 存储器功耗确定方法及装置、存储介质及电子设备
WO2024001622A1 (zh) 一种铁电存储器、铁电存储器的读出电路及读出方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant