CN116844618A - 存储器测试方法及装置、介质及设备 - Google Patents

存储器测试方法及装置、介质及设备 Download PDF

Info

Publication number
CN116844618A
CN116844618A CN202210293283.8A CN202210293283A CN116844618A CN 116844618 A CN116844618 A CN 116844618A CN 202210293283 A CN202210293283 A CN 202210293283A CN 116844618 A CN116844618 A CN 116844618A
Authority
CN
China
Prior art keywords
data
memory
test
column
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210293283.8A
Other languages
English (en)
Inventor
楚西坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210293283.8A priority Critical patent/CN116844618A/zh
Priority to PCT/CN2022/089105 priority patent/WO2023178788A1/zh
Priority to US17/846,009 priority patent/US11869609B2/en
Publication of CN116844618A publication Critical patent/CN116844618A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/024—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/54—Arrangements for designing test circuits, e.g. design for test [DFT] tools
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本公开是关于一种存储器测试方法、存储器测试装置、计算机可读存储介质及电子设备，涉及集成电路技术领域。该存储器测试方法包括：在存储阵列的各存储单元中均写入第一数据；使能数据掩码模式，在所述存储阵列的各所述存储单元中均写入第二数据；使能漏电模式，在所述存储阵列的待测列所对应的存储单元中写入第一数据；预设漏电时间后，关闭所述漏电模式，并读取所述待测列所对应的存储单元中的数据进行测试，以确定所述存储阵列中是否存在同开的至少两列。本公开可以对行解码器是否失效进行测试。

Description

存储器测试方法及装置、介质及设备
技术领域
本公开涉及集成电路技术领域，具体而言，涉及一种存储器测试方法、存储器测试装置、计算机可读存储介质及电子设备。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由于具有结构简单，密度高，功耗低，价格低廉等优点，在计算机领域和电子行业中受到了广泛的应用。
对于DRAM而言，可以通过行解码器来选取其中的存储单元，以对所选取的存储单元进行读取操作、验证操作或是编程操作。因此，行解码器的有效性是对存储单元执行上述操作的前提。
对行解码器是否失效进行测试，是存储器测试中的一种重要测试类型。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种存储器测试方法、存储器测试装置、计算机可读存储介质及电子设备，以对行解码器是否失效进行测试。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本公开的第一方面，提供一种存储器测试方法，所述方法包括：在存储阵列的各存储单元中均写入第一数据；使能数据掩码模式，在所述存储阵列的各所述存储单元中均写入第二数据；使能漏电模式，在所述存储阵列的待测列所对应的存储单元中写入第一数据；预设漏电时间后，关闭所述漏电模式，并读取所述待测列所对应的存储单元中的数据进行测试，以确定所述存储阵列中是否存在同开的至少两列。
在本公开的一种示例性实施方式中，所述读取所述待测列所对应的存储单元中的数据进行测试，包括：通过预设测试模式对读取的所述待测列所对应的存储单元中的数据进行测试，获得测试结果。
在本公开的一种示例性实施方式中，所述预设测试模式为异或模式。
在本公开的一种示例性实施方式中，通过预设测试模式进行测试，获得所述测试结果，包括：将所述待测列所对应的存储单元中的数据输入所述预设测试模式中；在所述预设测试模式中，对所述待测列的数据两两进行异或运算，获得多个运算结果；对多个所述运算结果进行或运算，获得所述测试结果。
在本公开的一种示例性实施方式中，所述方法还包括：在所述测试结果为高电平的情况下，确定所述存储单元中存在同开的至少两列。
在本公开的一种示例性实施方式中，在确定所述存储阵列中存在同开的至少两列时，则确定所述存储器的行解码器异常。
在本公开的一种示例性实施方式中，所述漏电模式为浮点测试模式。
在本公开的一种示例性实施方式中，所述第一数据为1，所述第二数据为0。
在本公开的一种示例性实施方式中，所述预设漏电时间为从激活命令到预充电命令之间的时间。
根据本公开的第二方面，提供一种存储器测试装置，所述装置包括：第一数据写入模块，用于在存储阵列的各存储单元中均写入第一数据；第二数据写入模块，用于使能数据掩模模式，在所述存储阵列的各所述存储单元中均写入第二数据；漏电模块，用于使能漏电模式，在所述存储阵列的待测列所对应的存储单元中写入第一数据；测试模块，用于预设漏电时间后，关闭所述漏电模式，并读取所述待测列所对应的存储单元中的数据进行测试，以确定所述存储阵列中是否存在同开的至少两列。
在本公开的一种示例性实施方式中，所述测试模块，用于通过预设测试模式对读取的所述待测列所对应的存储单元的数据进行测试，获得测试结果。
在本公开的一种示例性实施方式中，所述预设测试模式为异或模式。
在本公开的一种示例性实施方式中，所述测试模块，用于将所述待测列所对应的存储单元中的数据输入所述预设测试模式中；在所述预设测试模式中，对所述待测列的数据两两进行异或运算，获得多个运算结果；对多个所述运算结果进行或运算，获得所述测试结果。
在本公开的一种示例性实施方式中，所述测试模块，用于在所述测试结果为高电平的情况下，确定所述存储单元中存在同开的至少两列。
在本公开的一种示例性实施方式中，所述测试模块，用于在确定所述存储阵列中存在同开的至少两列时，则确定所述存储器的行解码器异常。
在本公开的一种示例性实施方式中，所述漏电模式为浮点测试模式。
在本公开的一种示例性实施方式中，所述第一数据为1，所述第二数据为0。
在本公开的一种示例性实施方式中，所述预设漏电时间为从激活命令到预充电命令之间的时间。
根据本公开的第三方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述的存储器测试方法。
根据本公开的第四方面，提供一种电子设备，包括：处理器；以及存储器，用于存储所述处理器的可执行指令；其中，所述处理器配置为经由执行所述可执行指令来执行上述的存储器测试方法。
本公开提供的技术方案可以包括以下有益效果：
本公开示例性实施方式中，通过在存储阵列的各存储单元中写入第一数据后使能数据掩码模式，可以对预定存储单元中的第一数据进行锁存，在后续对所述存储阵列的各所述存储单元中均写入第二数据时，第二数据则只写入到了预定存储单元之外的其它存储单元中。接着在漏电模式下，对所述存储阵列的待测列所对应的存储单元中写入第一数据时，无法将第一数据写入到存储阵列的待测列所对应的存储单元中，如果存在同开的列，同开的列对应的字线又共用相同的位线，那么在预设漏电时间后，电荷会流入到写有第二数据的同开的列的存储单元中；在关闭漏电模式的情况下，通过读取待测列所对应的存储单元中的数据进行测试，可以确定出存储阵列中是否存在同开的至少两列，从而可以完成对存储器中行解码器的测试，达到检测行解码器是否失效的目的。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示意性示出了根据本公开的示例性实施例的一种存储阵列的结构示意图；
图2示意性示出了根据本公开的示例性实施例的一种同开列的数据结构示意图一；
图3示意性示出了根据本公开的示例性实施例的一种同开列的数据结构示意图二；
图4示意性示出了根据本公开的示例性实施例的一种异或模式的结构示意图一；
图5示意性示出了根据本公开的示例性实施例的存储器测试方法的流程图；
图6-图9示意性示出了根据本公开的示例性实施例的一种存储阵列的数据分布结构示意图一；
图10示意性示出了根据本公开的示例性实施例的一种异或模式的结构示意图二；
图11-图13示意性示出了根据本公开的示例性实施例的一种存储阵列的数据分布结构示意图二；
图14示意性示出了根据本公开的示例性实施例的存储器测试装置的方框图；
图15示意性示出了根据本公开的示例性实施例的一种电子设备的模块示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
半导体存储器用于计算机、服务器、诸如移动电话等手持设备、打印机和许多其他电子设备和应用。半导体存储器在存储阵列中包括多个存储单元，每个存储单元存储信息的至少一位。DRAM为这种半导体存储器的实例。本方案优选地用于DRAM中。因此，接下来的实施例描述是参考作为非限制性示例的DRAM进行的。
在DRAM集成电路设备中，存储单元阵列典型地以行和列布置，使得特定的存储单元可以通过指定其阵列的行和列来寻址。相应的，存储器可以通过行解码器与列解码器来选取存储阵列中的存储单元，以对所选取的存储单元进行读取操作、验证操作或是编程操作。此外，在进行读取操作、验证操作或是编程操作的期间，存储器中的控制逻辑电路会连续地累加存储单元的行地址，以针对存储阵列中的预设区块进行对应的操作。
参照图1，DRAM中的存储阵列通常包含有行Row和列Column，其中行方向对应有多条字线，例如，包括XC、XC+1…XC+7这8条字线；列方向对应有多条位线(Bit Line，BL)，例如，包括BL0-BL7这8条位线。每个数据引脚DQ对应输出一个突发长度(burst length)的数据上的值，一个突发长度对应8bit数据，所述8bit数据分别由8条位线输出，还可以对应16bit数据或32bit数据，本公开示例性实施方式以一个突发长度对应8bit数据为例进行说明，但并不以此为限。
对于存储阵列而言，在行解码出错的情况下，可能会出现相邻的两列同开的情况，例如，图2中的XC+4和XC+5同时开启的情况。在这种情况下，存入到XC+4中的数据1会漏电到XC+5，使得XC+5中的数据0也变为1，如图3所示，从而使得存储阵列中存储的数据出错。并且，这种错误对于现有的如图4所示的用于检测行解码器是否有效的异或模式而言，根本无法检测出来。另外，检测时不限于图4所示模式，对DQ0-DQ7的数据可任意两两组合进行异或运算，获得多个运算结果，再对多个所述运算结果进行或运算，获得所述测试结果。
基于此，本公开示例性实施方式提供了一种新的存储器测试方法。用于检测存储阵列中是否存在同开的列的情况，以迅速检测出行解码器是否失效。
本公开示例性实施方式提供的存储器测试方法，参照图5，可以包括以下步骤：
步骤S510、在存储阵列的各存储单元中均写入第一数据；
步骤S520、使能数据掩码模式，在存储阵列的各存储单元中均写入第二数据；
步骤S530、使能漏电模式，在存储阵列的待测列所对应的存储单元中写入第一数据；
步骤S540、预设漏电时间后，关闭漏电模式，并读取待测列所对应的存储单元中的数据进行测试，以确定存储阵列中是否存在同开的至少两列。
本公开示例性实施方式提供的存储器测试方法中，通过在存储阵列的各存储单元中写入第一数据后使能数据掩码模式，可以对预定存储单元中的第一数据进行锁存，在后续对所述存储阵列的各所述存储单元中均写入第二数据时，第二数据则只写入到了预定存储单元之外的其它存储单元中。接着在漏电模式下，对所述存储阵列的待测列所对应的存储单元中写入第一数据时，无法将第一数据写入到存储阵列的待测列所对应的存储单元中，如果存在同开的列，同开的列对应的字线又共用相同的位线，那么在预设漏电时间后，电荷会流入到写有第二数据的同开的列的存储单元中；在关闭漏电模式的情况下，通过读取待测列所对应的存储单元中的数据进行测试，可以确定出存储阵列中是否存在同开的至少两列，从而可以完成对存储器中行解码器的测试，达到检测行解码器是否失效的目的。
下面根据待测列的不同，从不同的情况对本公开实施例提供的存储器测试方法进行说明：
参照图6，提供了一个8行4列的存储阵列，下面依次以待测列为第一列XC、第二列XC+1、第三列XC+2和第四列XC+3为例，对上述的存储器测试方法进行举例说明。
实施例一
在待测列为第一列XC的情况下，假如第一数据是数据1，那么在步骤S510中，在存储阵列的各存储单元中均写入第一数据，便如图6所示，所有存储单元中均写入数据1。
接着，进入步骤S520，使能数据掩码模式。
本公开示例性实施方式中，数据掩码模式属于一种对数据进行锁定的模式，并且该数据掩码模式主要是对预定行所对应的存储单元中的第一数据进行锁定。
在实际应用中，预定行可以根据实际情况来设定，预定行可以是第一行BL0至第八行BL7中的任意一行。
本公开示例性实施方式中，以预定行为第一行BL0为例进行说明。在第一行BL0中的数据1被锁定的情况下，如果进入步骤S530，在存储阵列的各存储单元中均写入第二数据，即数据0，那么会出现如图7所示的情况，只有预定行中的数据依然是数据1，其它行中的数据均为数据0。
接着，进入步骤S530，使能漏电模式，在存储阵列的待测列所对应的存储单元中写入第一数据，此时的待测列为第一列XC。
本公开示例性实施方式中，漏电模式可以是一种浮点测试模式，即floating模式，在floating模式下，待测列的信号源被切断，其上的电压趋近于0，该电压小于字线打开电压，从而造成第一数据写不入待测列，另外，该电压也大于字线关闭电压，导致待测列存在漏电的情况。因此，在写入第一数据的时候，相当于待测列进入了漏电模式。
因此，在漏电模式下，对所述存储阵列的待测列所对应的存储单元中写入第一数据时，无法将第一数据写入到存储阵列的待测列所对应的存储单元中，如果存在同开的列，同开的列对应的字线又共用相同的位线，那么在预设漏电时间后，电荷会流入到写有第二数据的同开的列的存储单元中。
在实际应用中，预设漏电时间可以根据实际情况来设定，例如，预设漏电时间可以是从激活命令到预充电命令之间的时间，本公开示例性实施方式对于具体的预设漏电时间不作特殊限定。
本公开示例性实施方式中，假如第一列XC和第二列XC+1为同开的列，那么，在预设漏电时间后，准备写入到待测列所对应的存储单元中的第一数据，即准备写入到第一列XC中的数据1，会流入到第二列XC+1中，使得第二列XC+1中的数据变为数据1，如图8所示。
在关闭漏电模式，读取待测列所对应的存储单元中的数据的过程中，由于第一列XC和第二列XC+1依然是同开的状态，第一列XC中的第二数据又会进入到第二列XC+1中，使得除过被锁定的预定行之外，其它行的数据均变为如图9所示的第二数据，即数据0。
本公开示例性实施方式中，对于读取的待测列所对应的存储单元中的数据，可以进入不同的预设测试模式中进行测试，此处主要以上述的异或模式进行举例说明。
如图4所示的异或模式，其中，包括多个异或门401和一个或门402，每个异或门401用于对其中的两个DQ数据进行异或运算，最后所有异或运算后的结果进行或运算，在所有异或运算的结果相同的情况下，或门输出Out put为0，代表异或结果为Pass，此时说明行解码器有效；在异或运算的结果有相异的情况下，或门输出Out put为1，代表异或结果为Fail，此时说明行解码器失效。
也就是说，通过预设测试模式进行测试，获得测试结果可以包括：将待测列所对应的存储单元中的数据输入预设测试模式中；在预设测试模式中，对待测列的数据两两进行异或运算，获得多个运算结果；对多个运算结果进行或运算，获得测试结果。并且在测试结果为高电平的情况下，确定存储单元中存在同开的至少两列。
如果将待测列中一个突发长度的数据作为DQ数据输入到异或模式中，那么从图9所示的待测列为第一列XC所读取的数据可见，第一列XC对应的一个突发长度的数据经过运算得到DQ0，其它对应突发长度的数据经过运算得到DQ1-DQ7，如图10，DQ0为高电平1，其它DQ1-DQ7均为低电平0，经过异或运算后，得到的输出结果Out put为1，代表异或结果为Fail，从而可以确定存储阵列中存在同开的至少两列，则可以确定存储器的行解码器异常。
从上述的实施方式可以看出，在存储器的存储阵列存在同开的列的情况下，可以通过测试同开的列中的其中一列，来检测该存储器的行解码器是否异常。
需要说明的是，同开的列通常是相邻的列，相邻的列之间会存在漏电的风险。
实施例二
在待测列为第二列XC+1的情况下，假如第一数据是数据1，那么在步骤S510中，在存储阵列的各存储单元中均写入第一数据，便如图6所示，所有存储单元中均写入数据1。
接着，进入步骤S520，使能数据掩码模式，通过数据掩码模式对预定行所对应的存储单元中的第一数据进行锁定。
在实际应用中，预定行可以根据实际情况来设定，预定行可以是第一行BL0至第八行BL7中的任意一行。
本公开示例性实施方式中，以预定行为第一行BL0为例进行说明。在第一行BL0中的数据1被锁定的情况下，如果进入步骤S530，在存储阵列的各存储单元中均写入第二数据，即数据0，那么会出现如图7所示的情况，只有预定行中的数据依然是数据1，其它行中的数据均为数据0。
接着，进入步骤S530，使能漏电模式，在存储阵列的待测列所对应的存储单元中写入第一数据，此时的待测列为第二列XC+1。
本公开示例性实施方式中，漏电模式可以是一种浮点测试模式，即floating模式，在floating模式下，待测列的信号源被切断，其上的电压趋近于0，该电压小于字线打开电压，从而造成第一数据写不入待测列，另外，该电压也大于字线关闭电压，导致待测列存在漏电的情况。因此，在写入第一数据的时候，相当于待测列进入了漏电模式。
因此，在漏电模式下，对所述存储阵列的待测列所对应的存储单元中写入第一数据时，无法将第一数据写入到存储阵列的待测列所对应的存储单元中，如果存在同开的列，同开的列对应的字线又共用相同的位线，那么在预设漏电时间后，电荷会流入到写有第二数据的同开的列的存储单元中。需要说明的是，该floating模式是针对待测列的模式，即第二列XC+1的漏电模式。
因此，在漏电模式下，写入到存储阵列的待测列中的第一数据，即数据1，如果有同开的列，则会在步骤S540，即预设漏电时间后，数据1流入到同开的列中。
在实际应用中，预设漏电时间可以根据实际情况来设定，例如，预设漏电时间可以是从激活命令到预充电命令之间的时间，本公开示例性实施方式对于具体的预设漏电时间不作特殊限定。
本公开示例性实施方式中，假如第一列XC和第二列XC+1为同开的列，那么，在预设漏电时间后，准备写入到待测列所对应的存储单元中的第一数据，即准备写入到第二列XC+1中的数据1，会流入到第一列XC中，使得第一列XC中的数据变为数据1，如图11所示。
在关闭漏电模式，读取待测列所对应的存储单元中的数据的过程中，由于第一列XC和第二列XC+1依然是同开的状态，第二列XC中的第二数据又会进入到第一列XC+1中，使得除过被锁定的预定行之外，其它行的数据均变为如图9所示的第二数据，即数据0。
本公开示例性实施方式中，对于读取的待测列所对应的存储单元中的数据，可以进入不同的预设测试模式中进行测试，此处主要以上述的异或模式进行举例说明。
如图4所示的异或模式，其中，包括多个异或门401和一个或门402，
待测列的多个数据对应输入多个异或门401中，一对一对进行异或运算后，再经过或门402进行或运算，在或门输出Out put为0，代表异或结果为Pass，此时说明行解码器有效；在或门输出Out put为1，代表异或结果为Fail，此时说明行解码器异常。
也就是说，通过预设测试模式进行测试，获得测试结果可以包括：将待测列所对应的存储单元中的数据输入预设测试模式中；在预设测试模式中，对待测列的数据两两进行异或运算，获得多个运算结果；对多个运算结果进行或运算，获得测试结果。并且在测试结果为高电平的情况下，确定存储单元中存在同开的至少两列。
如果将待测列中一个突发长度的数据经过运算得到的一个DQ数据输入到异或模式中，那么从图9所示的待测列为第二列XC+1所读取的数据可见，第二列XC+1对应的一个突发长度的数据经过运算得到DQ0，其它对应突发长度的数据经过运算得到DQ1-DQ7，如图10，DQ0为高电平1，其它DQ1-DQ7均为低电平0，经过异或运算后，得到的输出结果Out put为1，代表异或结果为Fail，从而可以确定存储阵列中存在同开的至少两列，则可以确定存储器的行解码器异常。
从上述的实施方式可以看出，在存储器的存储阵列存在同开的列的情况下，可以通过测试同开的列中的另一列，来检测该存储器的行解码器是否异常。
实施例三
在待测列为第三列XC+2的情况下，此时，不存在非同开的列的情况下，假如第一数据是数据1，那么在步骤S510中，在存储阵列的各存储单元中均写入第一数据，便如图6所示，所有存储单元中均写入数据1。
接着，进入步骤S520，使能数据掩码模式，通过数据掩码模式对预定行所对应的存储单元中的第一数据进行锁定。
在实际应用中，预定行可以根据实际情况来设定，预定行可以是第一行BL0至第八行BL7中的任意一行。
本公开示例性实施方式中，以预定行为第一行BL0为例进行说明。在第一行BL0中的数据1被锁定的情况下，如果进入步骤S530，在存储阵列的各存储单元中均写入第二数据，即数据0，那么会出现如图7所示的情况，只有预定行中的数据依然是数据1，其它行中的数据均为数据0。
接着，进入步骤S530，使能漏电模式，在存储阵列的待测列所对应的存储单元中写入第一数据，此时的待测列为第三列XC+2。
本公开示例性实施方式中，漏电模式可以是一种浮点测试模式，即floating模式，在floating模式下，待测列的信号源被切断，其上的电压趋近于0，该电压小于字线打开电压，从而造成第一数据写不入待测列，另外，该电压也大于字线关闭电压，导致待测列存在漏电的情况。因此，在写入第一数据的时候，相当于待测列进入了漏电模式。因此，在漏电模式下，对所述存储阵列的待测列所对应的存储单元中写入第一数据时，无法将第一数据写入到存储阵列的待测列所对应的存储单元中。需要说明的是，该floating模式是针对待测列的模式，即第三列XC+2的漏电模式。由于没有和第三列XC+2同开的列，因此，不存在相邻列之间泄露的情况。
本公开示例性实施方式中，在漏电模式下，无法在第三列XC+2中写入第一数据，即数据1，而第三列XC+2对应的存储单元中的电荷会逐渐全部泄露，导致第三列XC+2中存储的数据变成第二数据，即数据0，即出现如图12所示的情况。
在关闭漏电模式，读取待测列所对应的存储单元中的数据的过程中，第三列XC+2中的数据不会受到同开的列的影响，所读取的第三列XC+2的数据还如图12所示，全部为第二数据0。
本公开示例性实施方式中，对于读取的待测列所对应的存储单元中的数据，可以进入不同的预设测试模式中进行测试，此处主要以上述的异或模式进行举例说明。
如图4所示的异或模式，其中，包括多个异或门401和一个或门402，
待测列的多个数据对应输入多个异或门401中，一对一对进行异或运算后，再经过或门402进行或运算，在或门输出Out put为0，代表异或结果为Pass，此时说明行解码器有效；在或门输出Out put为1，代表异或结果为Fail，此时说明行解码器异常。
如果将待测列中一个突发长度的数据经过运算得到的一个DQ数据输入到异或模式中，那么从图12所示的待测列为第三列XC+2所读取的数据可见，第三列XC+2对应的一个突发长度的数据经过运算得到DQ0，其它对应突发长度的数据经过运算得到DQ1-DQ7，则DQ0-DQ7均为低电平0，经过异或运算后，得到的输出结果Out put为0，代表异或结果为Pass，从而可以确定与待测列没有同开的列，但不能确定存储器中是否还有其他同开的列。
从上述的实施方式可以看出，在存储器的存储阵列存在同开的列的情况下，如果待测列不是同开的列中的一列的话，无法检测该存储器的行解码器是否异常。
实施例四
也可以是在实施例三的基础上，直接进入步骤S530，在存储阵列的各存储单元中均写入第二数据，即数据0，那么会出现类似如图12的数据分布情况。
接着，进入步骤S530，使能漏电模式，在存储阵列的待测列所对应的存储单元中写入第一数据，此时的待测列为第四列XC+3。
本公开示例性实施方式中，漏电模式可以是一种浮点测试模式，即floating模式，在floating模式下，待测列的信号源被切断，其上的电压趋近于0，该电压小于字线打开电压，从而造成第一数据写不入待测列，另外，该电压也大于字线关闭电压，导致待测列存在漏电的情况。因此，在写入第一数据的时候，相当于待测列进入了漏电模式。因此，在漏电模式下，对所述存储阵列的待测列所对应的存储单元中写入第一数据时，无法将第一数据写入到存储阵列的待测列所对应的存储单元中。需要说明的是，该floating模式是针对待测列的模式，即第四列XC+3的漏电模式。由于第四列XC+3没有同开的列，因此，不存在相邻列之间泄露的情况。
本公开示例性实施方式中，在漏电模式下，无法在第四列XC+3中写入第一数据，即数据1，而第四列XC+3对应的存储单元中的电荷会逐渐全部泄露，导致第四列XC+3中存储的数据变成第二数据，即数据0，即出现如图13所示的情况。
在关闭漏电模式，读取待测列所对应的存储单元中的数据的过程中，第四列XC+3中的数据不会受到同开的列的影响，所读取的第四列XC+3的数据还如图13所示，全部为第二数据0。
本公开示例性实施方式中，对于读取的待测列所对应的存储单元中的数据，可以进入不同的预设测试模式中进行测试，此处主要以上述的异或模式进行举例说明。
如图4所示的异或模式，其中，包括多个异或门401和一个或门402，
待测列的多个数据对应输入多个异或门401中，一对一对进行异或运算后，再经过或门402进行或运算，在或门输出Out put为0，代表异或结果为Pass，此时说明行解码器有效；在或门输出Out put为1，代表异或结果为Fail，此时说明行解码器异常。
如果将待测列中一个突发长度的数据经过运算得到的一个DQ数据输入到异或模式中，那么从图13所示的待测列为第四列XC+3所读取的数据可见，第四列XC+3对应的一个突发长度的数据经过运算得到DQ0，其它对应突发长度的数据经过运算得到DQ1-DQ7，则DQ0-DQ7均为低电平0，经过异或运算后，得到的输出结果Out put为0，代表异或结果为Pass，从而可以确定与待测列没有同开的列，但不能确定存储器中是否还有其他同开的列。
从上述的实施方式可以看出，在存储器的存储阵列存在同开的列的情况下，如果待测列不是同开的列中的一列的话，无法检测该存储器的行解码器是否异常。
综上所述，本公开示例性实施方式提供的存储器测试方法，不仅可以用于检测存储器是否存在行解码器异常的情况，还可以提高现有的异或模式对异常预测的有效性。
需要说明的是，尽管在附图中以特定顺序描述了本发明中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
此外，在本示例实施例中，还提供了一种存储器测试装置。参照图14，该存储器测试装置1400可以包括：第一数据写入模块1410、第二数据写入模块1420、漏电模块1430和测试模块1440，其中：
第一数据写入模块1410，可以用于在存储阵列的各存储单元中均写入第一数据；
第二数据写入模块1420，可以用于使能数据掩模模式，在存储阵列的各存储单元中均写入第二数据；
漏电模块1430，可以用于使能漏电模式，在存储阵列的待测列所对应的存储单元中写入第一数据；
测试模块1440，可以用于预设漏电时间后，关闭漏电模式，并读取待测列所对应的存储单元中的数据进行测试，以确定存储阵列中是否存在同开的至少两列。
在本公开的一种示例性实施方式中，测试模块1440，可以用于通过预设测试模式对读取的待测列所对应的存储单元的数据进行测试，获得测试结果。
在本公开的一种示例性实施方式中，预设测试模式1440为异或模式。
在本公开的一种示例性实施方式中，测试模块1440，可以用于将待测列所对应的存储单元中的数据输入预设测试模式中；在预设测试模式中，对待测列的数据两两进行异或运算，获得多个运算结果；对多个运算结果进行或运算，获得测试结果。
在本公开的一种示例性实施方式中，测试模块，用于在测试结果为高电平的情况下，确定存储单元中存在同开的至少两列。
在本公开的一种示例性实施方式中，测试模块1440，可以用于在确定存储阵列中存在同开的至少两列时，则确定存储器的行解码器异常。
在本公开的一种示例性实施方式中，漏电模式1430为浮点测试模式。
在本公开的一种示例性实施方式中，第一数据为1，第二数据为0。
在本公开的一种示例性实施方式中，预设漏电时间为从激活命令到预充电命令之间的时间。
上述中各存储器测试装置的虚拟模块的具体细节已经在对应的存储器测试方法中进行了详细的描述，因此，此处不再赘述。
应当注意，尽管在上文详细描述中提及了存储器测试装置的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。
所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。
下面参照图15来描述根据本发明的这种实施方式的电子设备1500。图15显示的电子设备1500仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
如图15所示，电子设备1500以通用计算设备的形式表现。电子设备1500的组件可以包括但不限于：上述至少一个处理单元1510、上述至少一个存储单元1520、连接不同系统组件(包括存储单元1520和处理单元1510)的总线1530、显示单元1540。
其中，所述存储单元1520存储有程序代码，所述程序代码可以被所述处理单元1510执行，使得所述处理单元1510执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如，所述处理单元1510可以执行如图5中所示的步骤S510、在存储阵列的各存储单元中均写入第一数据；步骤S520、使能数据掩码模式，在存储阵列的各存储单元中均写入第二数据；步骤S530、使能漏电模式，在存储阵列的待测列所对应的存储单元中写入第一数据；步骤S540、预设漏电时间后，关闭漏电模式，并读取待测列所对应的存储单元中的数据进行测试，以确定存储阵列中是否存在同开的至少两列。
存储单元1520可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(RAM)15201和/或高速缓存存储单元15202，还可以进一步包括只读存储单元(ROM)15203。
存储单元1520还可以包括具有一组(至少一个)程序模块15205的程序/实用工具15204，这样的程序模块15205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
总线1530可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
电子设备1500也可以与一个或多个外部设备1570(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备1500交互的设备通信，和/或与使得该电子设备1500能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口1550进行。并且，电子设备1500还可以通过网络适配器1560与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器1560通过总线1530与电子设备1500的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备1500使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。
在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
根据本发明的实施方式的用于实现上述方法的程序产品，其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (20)

1.一种存储器测试方法，其特征在于，所述方法包括：
在存储阵列的各存储单元中均写入第一数据；
使能数据掩码模式，在所述存储阵列的各所述存储单元中均写入第二数据；
使能漏电模式，在所述存储阵列的待测列所对应的存储单元中写入第一数据；
预设漏电时间后，关闭所述漏电模式，并读取所述待测列所对应的存储单元中的数据进行测试，以确定所述存储阵列中是否存在同开的至少两列。
2.根据权利要求1所述的存储器测试方法，其特征在于，所述读取所述待测列所对应的存储单元中的数据进行测试，包括：
通过预设测试模式对读取的所述待测列所对应的存储单元中的数据进行测试，获得测试结果。
3.根据权利要求2所述的存储器测试方法，其特征在于，所述预设测试模式为异或模式。
4.根据权利要求3所述的存储器测试方法，其特征在于，通过预设测试模式进行测试，获得所述测试结果，包括：
将所述待测列所对应的存储单元中的数据输入所述预设测试模式中；
在所述预设测试模式中，对所述待测列的数据两两进行异或运算，获得多个运算结果；
对多个所述运算结果进行或运算，获得所述测试结果。
5.根据权利要求4所述的存储器测试方法，其特征在于，所述方法还包括：
在所述测试结果为高电平的情况下，确定所述存储单元中存在同开的至少两列。
6.根据权利要求1所述的存储器测试方法，其特征在于，在确定所述存储阵列中存在同开的至少两列时，则确定所述存储器的行解码器异常。
7.根据权利要求1所述的存储器测试方法，其特征在于，所述漏电模式为浮点测试模式。
8.根据权利要求1所述的存储器测试方法，其特征在于，所述第一数据为1，所述第二数据为0。
9.根据权利要求1-8中任一项所述的存储器测试方法，其特征在于，所述预设漏电时间为从激活命令到预充电命令之间的时间。
10.一种存储器测试装置，其特征在于，所述装置包括：
第一数据写入模块，用于在存储阵列的各存储单元中均写入第一数据；
第二数据写入模块，用于使能数据掩模模式，在所述存储阵列的各所述存储单元中均写入第二数据；
漏电模块，用于使能漏电模式，在所述存储阵列的待测列所对应的存储单元中写入第一数据；
测试模块，用于预设漏电时间后，关闭所述漏电模式，并读取所述待测列所对应的存储单元中的数据进行测试，以确定所述存储阵列中是否存在同开的至少两列。
11.根据权利要求10所述的存储器测试装置，其特征在于，所述测试模块，用于通过预设测试模式对读取的所述待测列所对应的存储单元的数据进行测试，获得测试结果。
12.根据权利要求10所述的存储器测试装置，其特征在于，所述预设测试模式为异或模式。
13.根据权利要求11所述的存储器测试装置，其特征在于，所述测试模块，用于将所述待测列所对应的存储单元中的数据输入所述预设测试模式中；在所述预设测试模式中，对所述待测列的数据两两进行异或运算，获得多个运算结果；对多个所述运算结果进行或运算，获得所述测试结果。
14.根据权利要求13所述的存储器测试装置，其特征在于，所述测试模块，用于在所述测试结果为高电平的情况下，确定所述存储单元中存在同开的至少两列。
15.根据权利要求10所述的存储器测试装置，其特征在于，所述测试模块，用于在确定所述存储阵列中存在同开的至少两列时，则确定所述存储器的行解码器异常。
16.根据权利要求10所述的存储器测试装置，其特征在于，所述漏电模式为浮点测试模式。
17.根据权利要求10所述的存储器测试装置，其特征在于，所述第一数据为1，所述第二数据为0。
18.根据权利要求10-17中任一项所述的存储器测试装置，其特征在于，所述预设漏电时间为从激活命令到预充电命令之间的时间。
19.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-9中任意一项所述的存储器测试方法。
20.一种电子设备，其特征在于，包括：
处理器；以及
存储器，用于存储所述处理器的可执行指令；
其中，所述处理器配置为经由执行所述可执行指令来执行权利要求1-9中任意一项所述的存储器测试方法。
CN202210293283.8A 2022-03-23 2022-03-23 存储器测试方法及装置、介质及设备 Pending CN116844618A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210293283.8A CN116844618A (zh) 2022-03-23 2022-03-23 存储器测试方法及装置、介质及设备
PCT/CN2022/089105 WO2023178788A1 (zh) 2022-03-23 2022-04-25 存储器测试方法及装置、介质及设备
US17/846,009 US11869609B2 (en) 2022-03-23 2022-06-22 Method and apparatus for testing memory, medium and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210293283.8A CN116844618A (zh) 2022-03-23 2022-03-23 存储器测试方法及装置、介质及设备

Publications (1)

Publication Number Publication Date
CN116844618A true CN116844618A (zh) 2023-10-03

Family

ID=88099690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210293283.8A Pending CN116844618A (zh) 2022-03-23 2022-03-23 存储器测试方法及装置、介质及设备

Country Status (3)

Country Link
US (1) US11869609B2 (zh)
CN (1) CN116844618A (zh)
WO (1) WO2023178788A1 (zh)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11154400A (ja) * 1997-11-21 1999-06-08 Toshiba Corp 半導体記憶装置およびそのテスト方法
US6023434A (en) * 1998-09-02 2000-02-08 Micron Technology, Inc. Method and apparatus for multiple row activation in memory devices
KR100327136B1 (ko) * 1999-10-20 2002-03-13 윤종용 반도체 메모리 장치 및 이 장치의 병렬 비트 테스트 방법
US6888776B2 (en) 2000-09-06 2005-05-03 Renesas Technology Corp. Semiconductor memory device
JP4522217B2 (ja) * 2004-10-15 2010-08-11 パナソニック株式会社 不揮発性半導体メモリ
JP4704078B2 (ja) 2004-12-20 2011-06-15 富士通セミコンダクター株式会社 半導体メモリ
US7478294B2 (en) 2005-06-14 2009-01-13 Etron Technology, Inc. Time controllable sensing scheme for sense amplifier in memory IC test
JP4851189B2 (ja) 2006-01-11 2012-01-11 エルピーダメモリ株式会社 半導体記憶装置及びそのテスト方法
JP2008027544A (ja) * 2006-07-24 2008-02-07 Matsushita Electric Ind Co Ltd 半導体記憶装置及びそのテスト方法
JP5114894B2 (ja) 2006-08-31 2013-01-09 富士通セミコンダクター株式会社 半導体記憶装置の試験方法及びその半導体記憶装置
CN100573711C (zh) 2006-10-13 2009-12-23 晶豪科技股份有限公司 动态随机存取存储器的位线预充电压产生器
US7945840B2 (en) * 2007-02-12 2011-05-17 Micron Technology, Inc. Memory array error correction apparatus, systems, and methods
KR101003866B1 (ko) * 2009-05-29 2010-12-30 주식회사 하이닉스반도체 불휘발성 메모리 소자의 비트라인 누설 전류 테스트 방법
JP2011112411A (ja) * 2009-11-25 2011-06-09 Elpida Memory Inc 半導体装置
KR20150029848A (ko) * 2013-09-10 2015-03-19 매그나칩 반도체 유한회사 메모리 프로그래밍 방법 및 이를 수행하는 장치
CN107039084B (zh) 2017-03-01 2020-04-14 上海华虹宏力半导体制造有限公司 带冗余单元的存储器芯片的晶圆测试方法
US10553275B2 (en) * 2017-04-18 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Device having write assist circuit including memory-adapted transistors and method for making the same
US10734065B2 (en) 2017-08-23 2020-08-04 Arm Limited Providing a discharge boundary using bitline discharge control circuitry for an integrated circuit
KR20200004002A (ko) 2018-07-03 2020-01-13 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
US20200388309A1 (en) 2019-06-07 2020-12-10 Arm Limited Bitline Precharge Circuitry
CN112099734B (zh) 2020-09-21 2021-05-07 海光信息技术股份有限公司 一种存储器的数据读出方法、数据写入方法及装置
CN112216339A (zh) * 2020-10-22 2021-01-12 深圳佰维存储科技股份有限公司 Dram测试方法、装置、可读存储介质及电子设备
CN113035259A (zh) * 2021-03-05 2021-06-25 深圳佰维存储科技股份有限公司 Dram测试方法、装置、可读存储介质及电子设备
US11609705B2 (en) 2021-03-23 2023-03-21 Changxin Memory Technologies, Inc. Memory detection method and detection apparatus
CN112885401B (zh) 2021-03-25 2022-05-27 长鑫存储技术有限公司 存储单元信号裕度确定方法及装置、存储介质及电子设备
US11935607B2 (en) * 2021-07-06 2024-03-19 Stmicroelectronics International N.V. Circuit and method to detect word-line leakage and process defects in non-volatile memory array
CN114187956B (zh) 2022-01-14 2023-09-05 长鑫存储技术有限公司 存储器预充电时长边界的测试方法、装置、设备及存储介质

Also Published As

Publication number Publication date
US11869609B2 (en) 2024-01-09
US20230326539A1 (en) 2023-10-12
WO2023178788A1 (zh) 2023-09-28

Similar Documents

Publication Publication Date Title
US10204698B2 (en) Method to dynamically inject errors in a repairable memory on silicon and a method to validate built-in-self-repair logic
Khan et al. PARBOR: An efficient system-level technique to detect data-dependent failures in DRAM
KR20190093370A (ko) 반도체 메모리 장치 및 그 동작 방법
KR20170136829A (ko) 반도체 장치, 메모리 장치 및 메모리 장치의 동작 방법
CN112885400A (zh) 感应放大器失配确定方法及装置、存储介质及电子设备
KR20100090001A (ko) 메모리 장치, 메모리 관리 장치 및 메모리 관리 방법
CN104751886A (zh) 一种非易失性存储器的掉电保护方法和装置
US20150227461A1 (en) Repairing a memory device
CN114566205B (zh) 存储芯片的测试方法、装置、存储介质与电子设备
CN116844618A (zh) 存储器测试方法及装置、介质及设备
CN114743583A (zh) 存储器失效测试方法及装置、存储介质及电子设备
CN116524983A (zh) 均衡器测试方法、电路、装置、设备及存储介质
CN109390029B (zh) 自动修复nor型存储阵列字线故障的方法及装置
CN115376600A (zh) 存储器的测试方法、装置、设备及介质
US11081202B2 (en) Failing address registers for built-in self tests
Kraft et al. Efficient coding scheme for DDR4 memory subsystems
CN114582412B (zh) 存储芯片的测试方法、装置、存储介质与电子设备
US11967392B2 (en) Method and apparatus for testing failure of memory, storage medium, and electronic device
CN116741253A (zh) 存储器失效测试方法及装置、存储介质及电子设备
WO2023168806A1 (zh) 存储器失效测试方法及装置、存储介质及电子设备
CN116705125A (zh) 存储阵列故障检测方法、装置与电子设备
US11862279B2 (en) Method and device for determining repaired line and repairing line in memory, storage medium, and electronic device
CN114582412A (zh) 存储芯片的测试方法、装置、存储介质与电子设备
US11798601B2 (en) Read only memory (ROM)-emulated memory (REM) profile mode of memory device
CN117012265A (zh) 存储器测试方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination