CN112885400A - 感应放大器失配确定方法及装置、存储介质及电子设备 - Google Patents

Abstract

本公开是关于一种感应放大器失配确定方法及装置、存储介质及电子设备，涉及集成电路技术领域。该感应放大器失配确定方法包括：在所述第一存储单元执行写入和读取操作过程中，确定所述第一位线上的第一信号阈值；在所述第二存储单元执行写入和读取操作过程中，确定所述第二位线上的第二信号阈值；根据所述第一信号阈值和所述第二信号阈值，确定所述感应放大器是否失配。本公开提供一种确定感应放大器是否失配的方法。

Description

感应放大器失配确定方法及装置、存储介质及电子设备

技术领域

本公开涉及集成电路技术领域，具体而言，涉及一种感应放大器失配确定方法及装置、存储介质及电子设备。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多阵列排布的存储单元组成。由于存储单元阵列的密度较大，在存储单元自身以及相邻存储单元之间存在着多种噪声。这些噪声通常会消耗存储单元的信号裕度，使得存储单元中实际可用的信号裕度减小，如果实际可用的信号裕度过小，则会导致DRAM数据存取出错。

在上述多种噪声中，以感应放大器失配引起的噪声对信号裕度的消耗最大。因此，确定DRAM中感应放大器是否失配，对于DRAM的性能评估具有重要意义。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种感应放大器失配确定方法及装置、存储介质及电子设备，以确定存储器中的感应放大器是否失配。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本公开的第一方面，提供一种感应放大器失配确定方法，所述感应放大器连接第一位线和第二位线，其中，所述第一位线位于第一存储单元，所述第二位线位于第二存储单元，所述感应放大器失配的确定方法包括：

在所述第一存储单元执行写入和读取操作过程中，确定所述第一位线上的第一信号阈值；

在所述第二存储单元执行写入和读取操作过程中，确定所述第二位线上的第二信号阈值；

根据所述第一信号阈值和所述第二信号阈值，确定所述感应放大器是否失配。

可选的，在所述第一存储单元执行写入和读取操作过程中，确定所述第一位线上的第一信号阈值包括：

在所述第一存储单元所在的存储器的多个存储单元中写入相同的数据；

将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间，确定所述第一信号阈值。

可选的，确定所述第一信号阈值包括：

保持所述第二存储单元中电容器极板上的电压不变，改变所述第一存储单元中电容器的第一极板上的电压，获取在不同电压影响下所述存储器中失效位元的数量；其中，所述第一存储单元中电容器的第二极板与所述第一存储单元中晶体管的源极相连，所述第一极板与所述第二极板相对设置；

在所述失效位元的数量达到预设允许失效数量时，将所述第一存储单元在读取操作过程中所述第一位线上的电压变化量确定为所述第一信号阈值。

可选的，改变所述第一存储单元中电容器的第一极板上的电压包括：

在所述第一存储单元执行写入操作之前，将所述第一存储单元中电容器的第一极板的电压从第一电压改为第二电压；

在所述第一存储单元执行读取操作之前，将所述第一极板的电压改变回所述第一电压。

可选的，获取在不同电压影响下所述第一存储器中失效位元的数量包括：

改变所述第二电压的大小，获取不同的所述第二电压影响下的所述失效位元的数量。

可选的，在所述第二存储单元执行写入和读取操作过程中，确定所述第二位线上的第二信号阈值包括：

在所述第二存储单元所在的存储器的多个存储单元中写入相同的数据；

将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间，确定所述第二信号阈值。

可选的，确定所述第二信号阈值包括：

保持所述第一存储单元中电容器极板上的电压不变，改变所述第二存储单元中电容器的第三极板上的电压，获取在不同电压影响下所述存储器中失效位元的数量；其中，所述第二存储单元中电容器的第四极板与所述第二存储单元中晶体管的源极相连，所述第三极板与所述第四极板相对设置；

在所述失效位元的数量达到预设允许失效数量时，将所述第二存储单元在读取操作过程中第二位线上的电压变化量确定为所述第二信号阈值。

可选的，改变所述第二存储单元中电容器的第三极板上的电压包括：

在所述第二存储单元执行写入操作之前，将所述第二存储单元中电容器的第三极板的电压从第三电压改为第四电压；

在所述第二存储单元执行读取操作之前，将所述第三极板的电压改变回所述第三电压。

可选的，获取在不同电压影响下所述存储器中失效位元的数量包括：

改变所述第四电压的大小，获取不同的所述第四电压影响下的所述失效位元的数量。

可选的，根据所述第一信号阈值和所述第二信号阈值，确定所述感应放大器是否失配包括：

确定所述第一信号阈值和所述第二信号阈值的差值，在所述差值大于或等于预设差值时，则确定所述感应放大器失配。

可选的，所述第一存储单元和所述第二存储单元为同一种存储单元。

可选的，所述第一存储单元所在的存储器和所述第二存储单元所在的存储器为同一个存储器。

根据本公开的第二方面，提供一种感应放大器失配确定装置，所述感应放大器连接第一位线和第二位线，其中，所述第一位线位于第一存储单元，所述第二位线位于第二存储单元，所述感应放大器失配的确定装置包括：

第一信号阈值确定模块，用于在所述第一存储单元执行写入和读取操作过程中，确定所述第一位线上的第一信号阈值；

第二信号阈值确定模块，用于在所述第二存储单元执行写入和读取操作过程中，确定所述第二位线上的第二信号阈值；

失配确定模块，用于根据所述第一信号阈值和所述第二信号阈值，确定所述感应放大器是否失配。

根据本公开的第三方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述的感应放大器失配确定方法。

根据本公开的第四方面，提供一种电子设备，包括：

处理器；以及

存储器，用于存储所述处理器的可执行指令；

其中，所述处理器配置为经由执行所述可执行指令来执行上述的感应放大器失配确定方法。

本公开提供的技术方案可以包括以下有益效果：

根据本公开示例性实施方式中的感应放大器失配确定方法，通过确定与感应放大器连接的第一位线上的第一信号阈值，和第二位线上的第二信号阈值，可以将感应放大器的失配通过两个信号阈值表征出来，从而可以通过第一信号阈值和第二信号阈值来确定感应放大器是否失配，提供了一种对感应放大器失配进行确定的方法，从而为存储器的性能提供了评价依据，对于改善存储器也具有一定的指导意义。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1示意性示出了根据本公开的示例性实施例的一种感应放大器的结构示意图；

图2示意性示出了根据本公开的示例性实施例的一种DRAM存储单元写操作的结构示意图一；

图3示意性示出了根据本公开的示例性实施例的一种DRAM存储单元写操作的结构示意图二；

图4示意性示出了根据本公开的示例性实施例的一种DRAM存储单元读操作的结构示意图；

图5示意性示出了根据本公开的示例性实施例的一种感应放大器失配确定方法的流程图；

图6示意性示出了根据本公开的示例性实施例的一种感应放大器失配影响下失效位元的数量随第二电压的变化曲线；

图7示意性示出了根据本公开的示例性实施例的一种感应放大器失配影响下第一信号阈值的确定步骤流程图；

图8示意性示出了根据本公开的示例性实施例的一种感应放大器失配影响下失效位元的数量随第四电压的变化曲线；

图9示意性示出了根据本公开的示例性实施例的一种感应放大器失配影响下第二信号阈值的确定步骤流程图；

图10示意性示出了根据本公开的示例性实施例的一种感应放大器失配确定装置的方框图；

图11示意性示出了根据本公开的示例性实施例的一种电子设备的模块示意图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

半导体存储器用于计算机、服务器、诸如移动电话等手持设备、打印机和许多其他电子设备和应用。半导体存储器在存储器阵列中包括多个存储器单元，每个存储单元存储信息的至少一位。DRAM为这种半导体存储器的实例。本方案优选地用于DRAM中。因此，接下来的实施例描述是参考作为非限制性示例的DRAM进行的。

在DRAM集成电路设备中，存储单元阵列典型地以行和列布置，使得特定的存储单元可以通过指定其阵列的行和列来寻址。字线将行连接到一组探测单元中数据的位线感应放大器。然后在读取操作中，选择或者“列选择”感应放大器中的数据子集用于输出。

DRAM中的每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

参见图1，示出了一种感应放大器的结构示意图。感应放大器(Sense Amplifier，SA)可以通过被称为位线的线对多个存储单元进行寻址。常规的读出放大器更具体而言是一种差分放大器，所述差分放大器利用位线和用作参考线的互补位线来工作，以检测和放大一对位线上的电压差，也就是放大与感应放大器连接的第一位线BL和第二位线BL’上的电压差。

图1中的感应放大器100中的四个晶体管分别为第一晶体管101、第二晶体管102、第三晶体管103和第四晶体管104，其中，第一晶体管101和第三晶体管103均为PMOS(Positive channel Metal Oxide Semiconductor)晶体管，第二晶体管102和第四晶体管104均为NMOS(Negative channel Metal Oxide Semiconductor，N型金属氧化物半导体)晶体管。如果存储单元中所存储的数据为1，在进行读操作时，字线的电压首先被拉高到Vccp，存储单元中的晶体管被打开，此存储单元处于读/写激活状态。一对位线BL、BL’断开电压，在读出1时，位线BL上产生了正向的电压，此电压导致第四晶体管104被导通，使得N节点上的负电压加在了BL’线和第一晶体管101的栅极上并使其导通。最终，P节点上的Vcc电压就加在了BL线上，从而可以容易而准确地根据一对位线上的电压差是+Vcc，还是-Vcc来判断出存储单元中存储的数据是1还是0。

通常情况下，与感应放大器100连接的两个位线BL和BL’是两个存储单元中的位线。即第一位线BL位于第一存储单元中，第二位线BL’位于第二存储单元中。参照图2和图3示出了一种存储单元的结构示意图，DRAM存储单元中的电容器210、310的一个极板上始终都被加上Vcc/2的电压。当需要对该存储单元进行写操作时，会在存储单元的字线220、320上加以电压Vccp(>Vcc)，该电压Vccp会被加到存储单元的晶体管230、330的栅极上，通常电压Vccp大于晶体管230、330的开启电压，因此，在施加电压Vccp后，晶体管230、330被导通，从而可以对该存储单元进行写操作了。

对于电容器210，如图2所示，当要写入1时，位线BL上会加以电压Vcc，这一电压Vcc会通过导通的晶体管230，由其漏极传导到源极，并最终加载到电容器210的另一极板上。

当要写入0时，位线BL上会加以电压0V，从而导致电容器210的另一极板上的电压也为0V。电容器310的写入1或0的过程与之相同。

当电容器310写1或写0时，电容器210极板电压为1或0，写入完成后BL电压回到V_CC/2，读取数据时，晶体管230、330开启后，电容器与BL分享电荷，使得BL电压变化，可以根据BL电压增大或减小来判断存储单元中所存储的数据是1还是0。

DRAM存储单元在读操作过程中，同样需要在存储单元的字线220、320上加以大于晶体管230、330开启电压的电压，从而打开晶体管230、330。此时，电容器210、310上的电荷会通过晶体管230、330释放到位线BL、BL’上。在实际情况下，参照图4所示，位线BL、BL’会产生等效电容C_BL，导致在电容电荷释放过程中，位线BL、BL’上所产生的电压变化量如公式(1)所示：

其中，Vcc是工作电压；C_Cell为电容器电容。

在实际的情况中，由于工艺制程的原因，NMOS晶体管组成的第二晶体管102和第四晶体管104之间的阈值电压并不完全一致，也就是说，第二晶体管102和第四晶体管104之间，第一晶体管101和第三晶体管103的阈值电压之间分别存在一定的差值，该差值的整体称为感应放大器失配。感应放大器失配会给存储单元带来噪声，导致存储单元在读取操作过程中，感应放大器会消耗掉理论的信号裕度，如果所消耗掉的理论信号裕度的大小过大，则会导致存储单元的位元失效。因此，对感应放大器的失配情况进行确定，对于存储器的特性评价具有重要意义。

基于此，本公开示例性实施方式提供了一种感应放大器失配确定方法，参照图5，该感应放大器失配确定方法可以包括以下步骤：

步骤S510，在第一存储单元执行写入和读取操作过程中，确定第一位线上的第一信号阈值；

步骤S520，在第二存储单元执行写入和读取操作过程中，确定第二位线上的第二信号阈值；

步骤S530，根据第一信号阈值和第二信号阈值，确定感应放大器是否失配。

根据本公开示例性实施方式中的感应放大器失配确定方法，通过确定与感应放大器连接的第一位线上的第一信号阈值，和第二位线上的第二信号阈值，可以将感应放大器的失配通过两个信号阈值表征出来，从而可以通过第一信号阈值和第二信号阈值来确定感应放大器是否失配，提供了一种对感应放大器失配进行确定的方法，从而为存储器的性能提供了评价依据，对于改善存储器也具有一定的指导意义。

下面，将对本公开示例性实施方式中的感应放大器失配确定方法进行进一步的说明。

在步骤S510中，在第一存储单元执行写入和读取操作过程中，确定第一位线上的第一信号阈值。

在本公开示例性实施方式中，第一信号阈值指的是被感应放大器失配导致的噪声消耗后，第一存储单元中剩余的信号裕度无法满足需求，导致在该剩余的信号裕度下第一存储单元失效的情况下，第一存储单元中第一位线BL上的电压变化量。

由于在实际应用中，仅凭一个第一存储单元的失效来确定第一信号阈值，所带来的结果误差较大。因此，本公开示例性实施方式以在同等条件下，第一存储单元所在的存储器中失效位元的数量达到预设允许失效数量的情况下，来确定第一存储单元中第一位线BL上的电压变化量。

通常，一个DRAM集成电路设备中的存储单元阵列的密度越大，其中的信号噪声也越多，例如，数据背景耦合、存储时间长引起的漏电、写入时间短、预充电时间不足、SA失配等导致的噪声。这些噪声会消耗理论的电压变化量ΔV，即理论的信号裕度(SignalMargin，SM)，使得输出的实际的信号裕度减小。如果噪声过大，导致实际的信号裕度不足，则会导致DRAM中的数据存取出错。

假设第一存储单元如图2中所示，将电容器210的极板命名为第一极板211和第二极板212，第一极板211和第二极板212相对设置，且第二极板212与第一存储单元中晶体管230的源极相连。

在本公开示例性实施方式中，在第一存储单元执行写入和读取操作过程中，确定第一位线BL上的第一信号阈值是通过改变第一存储单元中电容器的第一极板211上的电压来实现的，同时，还需要保持第二存储单元中电容器极板上的电压不变，以保持第二位线BL’上的电压不变，从而可以仅仅对第一存储单元中的第一位线BL上的电压变化情况进行确定。此确定过程中，由于第一位线BL上电压的放大是由第一晶体管101和第四晶体管104来完成的，因此，在保持第二位线BL’上的电压不变的情况下，可以确定只与第一晶体管101和第四晶体管104的性能有关的第一信号阈值。

具体的确定第一位线上的第一信号阈值的过程包括：在第一存储单元所在的存储器的多个存储单元中写入相同的数据，将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间，以确定第一信号阈值。

在实际应用中，如果存储器中的多个存储单元中写入不同的数据，那么存储不同数据的存储单元之间会相互影响，从而带来数据背景噪声。本公开示例性实施方式中，通过在存储器的多个存储单元中写入相同的数据，可以避免数据背景噪声带来的影响。

在实际应用中，如果存储单元中的数据保留时间过长，存储单元中的晶体管会有漏电的现象，从而导致电容器上所存储的电荷数量不足以正确的判别数据，导致数据毁损。本公开示例性实施方式中，通过将数据保留时间设置为第一预设时间，以减小数据保留时间，避免晶体管漏电，从而可以避免数据保留时间噪声带来的影响。

数据保留时间可以参照JEDEC标准设定。本公开示例性实施方式可以将第一预设时间设置为8ms；通过将第一预设时间设置为最小，从而可以将数据保留时间噪声对存储单元的影响减至最小。

在实际应用中，信号时序包含存储单元所执行的多种操作。信号时序时间过短则会导致相应的操作可能未完成，从而影响最终所读取数据的准确性。本公开示例性实施方式中，通过将信号时序时间设置为第二预设时间，以延长信号时序中各项操作的时间，保证信号时序中各项操作的完整性，从而可以避免信号时序噪声带来的影响。

信号时序时间可以参照JEDEC标准设定。本公开示例性实施方式将第二预设时间设置为50ns，将第二预设时间设置为最大，从而可以尽可能减小信号时序噪声对存储单元的影响。

综上，通过避免数据背景噪声带来的影响、将数据保留时间噪声对存储单元的影响减至最小，以及减小信号时序噪声对存储单元的影响，从而可以在不受数据背景噪声、数据保留时间噪声以及信号时序噪声影响的情况下，确定出只由感应放大器失配导致的噪声相关的第一信号阈值。

本公开示例性实施方式中，确定第一信号阈值的过程包括：改变第一存储单元中电容器210的第一极板211上的电压，获取在不同电压影响下存储器中失效位元的数量。通过改变第一极板211上的电压，可以改变第一极板211和第二极板212之间的电压差，即改变电容器210两个极板之间的电压差。通过改变电容器210两个极板之间的电压差，可以衡量感应放大器中第一晶体管101和第四晶体管104的性能，为感应放大器失配的确定提供基础。

在本公开示例性实施方式中，改变第一存储单元中电容器210的第一极板211上的电压包括：在第一存储单元执行写入操作之前，将第一存储单元中电容器210的第一极板211的电压从第一电压V₁改为第二电压V₂；而在第一存储单元执行读取操作之前，将第一极板211的电压改变回第一电压V₁。

通常，在第一存储单元执行写入操作之前，第一极板211上的电压为第一电压V₁，第一电压V₁的大小为Vcc/2。假如该Vcc/2＝0.5V，即第一电压V₁＝0.5V。

本公开示例性实施方式中，在第一存储单元执行写入操作之前，需要将第一电压V₁改为第二电压V₂。例如，将0.5V的第一电压V₁改为0.8V的第二电压V₂。在第一存储单元执行读取操作之前，需要将第一极板211的电压改变回第一电压V₁，也就是说，需要将第一极板211上的电压从0.8V改为0.5V。

假如如图2所示，第二极板212写入的电压为Vcc＝1V。由于在写入的时候，第一极板211上的电压为0.8V，第二极板212上的电压为1V，此时，第一极板211和第二极板212的电压差为-0.2V。由于改变其中任意一个极板上的电压，电容器两个极板之间的电压差是不变的，因此，当将第一极板211上的电压从0.8V改为0.5V，第二极板212上的电压则变为了0.7V，从而保持第一极板211和第二极板212的电压差仍然为-0.2V。

通过上述对第一极板211上的电压的改变，从而改变了第一极板211和第二极板212之间的电压差，从而改变了感应放大器所要放大的信号，相当于模拟了感应放大器失配对信号的消耗。

在实际应用中，可以根据实际情况设置第二电压V₂的大小，并且可以通过改变第二电压V₂的大小，获取不同的第二电压V₂影响下的失效位元的数量FBC，参照图6示出了失效位元的数量FBC随第二电压V₂的变化曲线。

基于图6所示的失效位元的数量FBC随第二电压V₂的变化曲线，可以确定出感应放大器发生失配的临界电压差。在临界电压差下，感应放大器即使放大了该电压差也无法正确判别所要读取的数据，从而导致存储单元失效，即位元失效。如果存储器中失效位元的数量FBC达到预设允许失效数量FBC*时，根据预设允许失效数量FBC*对应的第二电压V₂₁，就可以将第一存储单元在读取操作过程中第一位线BL上的电压变化量确定为第一信号阈值V_L1。在第二电压V₂大于V₂₁之后，失效位元会发生大量失效，导致存储器读取数据出错。

在实际应用中，存储器中失效位元的数量FBC可以通过统计写入的数据和读取的数据不同的存储单元的数量来确定。也可以通过其他方式确定，本公开示例性实施方式对此不作限定。

在实际应用中，预设允许失效数量可以根据实际情况设置，例如，将预设允许失效数量设置为存储器中存储单元总数的千分之一-万分之一中的任意数，本公开示例性实施方式对此不作特殊限定。同样的，第二电压V₂的大小可以根据实际情况确定，例如，第二电压V₂可以在0-1000mV之间的任意数，并且在改变第二电压大小的过程中，可以以固定步长的方式改变，例如10mV的步长改变，也可以以其他方式改变，本公开示例性实施方式对此不作特殊限定。

在本公开示例性实施方式中，第一信号阈值V_L1的大小可以根据公式(2)计算得到：

其中，V_B为位线在字线打开之前的电压，V_A为位线在字线打开并经感应放大器放大之后的电压。

参照图7，示出了本公开示例性实施方式提供的一种第一信号阈值的确定步骤流程图。如图7所示，在步骤S701中，先进入条件一设置，所设置的条件一包括：在第一存储单元所在的存储器的多个存储单元中写入相同的数据，将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间；进入步骤S702，保持第二存储单元中电容器极板上的电压不变，改变第一存储单元中电容器的第一极板上的电压，具体包括：在第一存储单元执行写入操作之前，将第一存储单元中电容器的第一极板的电压从第一电压改为第二电压V₂；而在第一存储单元执行读取操作之前，将第一极板的电压改变回第一电压；在步骤S703中，计算在该第二电压V₂对应下的存储器中失效位元的数量FBC，即统计V₂对应下的FBC；在步骤S704中，进入判断条件，即判断失效位元的数量FBC是否达到预设允许失效数量FBC*；如果否，则转入步骤S702，继续改变第一存储单元中电容器的第一极板上的电压；如果是，则进入步骤S705，确定第一信号阈值，具体包括：将该第二电压V₂对应下的第一存储单元在读取操作过程中第一位线上的电压变化量确定为所述第一信号阈值。

在步骤S520中，在第二存储单元执行写入和读取操作过程中，确定第二位线上的第二信号阈值。

在本公开示例性实施方式中，第二信号阈值指的是被感应放大器失配导致的噪声消耗后，第二存储单元中剩余的信号裕度无法满足需求，导致在该剩余的信号裕度下第二存储单元失效的情况下，第二存储单元中第二位线BL’上的电压变化量。

假设第二存储单元如图3中所示，将电容器310的极板命名为第三极板311和第四极板312，第三极板311和第四极板312相对设置，且第四极板312与第一存储单元中晶体管230的源极相连。

在本公开示例性实施方式中，在第二存储单元执行写入和读取操作过程中，确定第二位线BL’上的第二信号阈值是通过改变第二存储单元中电容器的第三极板311上的电压来实现的，同时，还需要保持第一存储单元中电容器极板上的电压不变，以保持第一位线BL上的电压不变，从而可以仅仅对第二存储单元中的第二位线BL’上的电压变化情况进行确定。此确定过程中，由于第二位线BL’上电压的放大是由第二晶体管102和第三晶体管103来完成的，因此，在保持第一位线BL上的电压不变的情况下，可以确定只与第二晶体管102和第三晶体管103的性能有关的第二信号阈值。

具体的确定第二位线上的第二信号阈值的过程包括：在第二存储单元所在的存储器的多个存储单元中写入相同的数据，将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间，以确定第二信号阈值。

如前所述，通过在多个存储单元中写入相同的数据，可以避免数据背景噪声带来的影响；通过将数据保留时间设置为第一预设时间，可以避免数据保留时间噪声带来的影响；通过将信号时序时间设置为第二预设时间，可以避免信号时序噪声带来的影响。从而可以在不受数据背景噪声、数据保留时间噪声以及信号时序噪声影响的情况下，确定出只由感应放大器失配导致的噪声相关的第二信号阈值。

本公开示例性实施方式中，确定第二信号阈值的过程包括：改变第二存储单元中电容器310的第三极板311上的电压，获取在不同电压影响下存储器中失效位元的数量。通过改变第三极板311上的电压，可以改变第三极板311和第四极板312之间的电压差，即改变电容器310两个极板之间的电压差。通过改变电容器310两个极板之间的电压差，可以衡量感应放大器中第二晶体管102和第三晶体管103的性能，为感应放大器失配的确定提供基础。

在本公开示例性实施方式中，改变第二存储单元中电容器310的第三极板311上的电压包括：在第二存储单元执行写入操作之前，将第二存储单元中电容器310的第三极板311的电压从第三电压V₃改为第四电压V₄；而在第二存储单元执行读取操作之前，将第三极板311的电压改变回第三电压V₃。

通常，在第二存储单元执行写入操作之前，第三极板311上的电压为第三电压V₃，第三电压V₃的大小为Vcc/2。假如该Vcc/2＝0.5V，即第三电压V₃＝0.5V。

本公开示例性实施方式中，在第二存储单元执行写入操作之前，需要将第三电压V₃改为第四电压V₄。例如，将0.5V的第三电压V₃改为0.8V的第四电压V₄。在第二存储单元执行读取操作之前，需要将第三极板311的电压改变回第三电压V₃，也就是说，需要将第三极板311上的电压从0.8V改为0.5V。

假如第四极板312写入的电压为Vcc＝1V。由于在写入的时候，第三极板311上的电压为0.8V，第四极板312上的电压为1V，此时，第三极板311和第四极板312的电压差为-0.2V。由于改变其中任意一个极板上的电压，电容器两个极板之间的电压差是不变的，因此，当将第三极板311上的电压从0.8V改为0.5V，第四极板312上的电压变为了0.7V，从而保持第三极板311和第四极板312的电压差仍然为-0.2V。

通过上述对第三极板311上的电压的改变，从而改变了第三极板311和第四极板312之间的电压差，从而改变了感应放大器所要放大的信号，相当于模拟了感应放大器失配对信号的消耗。

在实际应用中，可以根据实际情况设置第四电压V₄的大小，并且可以通过改变第四电压V₄的大小，获取不同的第四电压V₄影响下的失效位元的数量FBC，参照图8示出了失效位元的数量FBC随第四电压V₄的变化曲线。

基于图8所示的失效位元的数量FBC随第四电压V₄的变化曲线，可以确定出感应放大器发生失配的临界电压差。在临界电压差下，感应放大器即使放大了该电压差也无法正确判别所要读取的数据，从而导致存储单元失效，即位元失效。如果存储器中失效位元的数量FBC达到预设允许失效数量FBC*时，根据预设允许失效数量FBC*对应的第四电压V₄₁，就可以将第二存储单元在读取操作过程中第二位线BL’上的电压变化量确定为第二信号阈值V_L2。在第四电压V₄大于V₄₁之后，失效位元会发生大量失效，导致存储器读取数据出错。

在本公开示例性实施方式中，第二信号阈值V_L2的大小可以根据公式(3)计算得到：

参照图9，示出了本公开示例性实施方式提供的一种第二信号阈值的确定步骤流程图。如图9所示，在步骤S901中，先进入条件二设置，所设置的条件二包括：在第二存储单元所在的存储器的多个存储单元中写入相同的数据，将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间；进入步骤S902，保持第一存储单元中电容器极板上的电压不变，改变第二存储单元中电容器的第三极板上的电压，具体包括：在第二存储单元执行写入操作之前，将第二存储单元中电容器的第三极板的电压从第三电压改为第四电压V₄；而在第二存储单元执行读取操作之前，将第三极板的电压改变回第三电压；在步骤S903中，计算在该第四电压V₄对应下的存储器中失效位元的数量FBC，即统计V₄对应下的FBC；在步骤S904中，进入判断条件，即判断失效位元的数量FBC是否达到预设允许失效数量FBC*；如果否，则转入步骤S902，继续改变第二存储单元中电容器的第三极板上的电压；如果是，则进入步骤S905，确定第二信号阈值，具体包括：将该第四电压V₄对应下的第二存储单元在读取操作过程中第二位线上的电压变化量确定为所述第二信号阈值。

在步骤S530中，根据第一信号阈值和第二信号阈值，确定感应放大器是否失配。

如前所述，第一信号阈值衡量的是感应放大器中第一晶体管101和第四晶体管104的性能，第二信号阈值衡量的是感应放大器中第二晶体管102和第三晶体管103的性能。由于在实际情况中，感应放大器的失配主要是由第二晶体管102和第四晶体管104之间的电压差，以及第一晶体管101和第三晶体管103之间的电压差导致的，因此，通过第一信号阈值和第二信号阈值之间的差值正好可以对感应放大器的失配情况进行确认。

基于此，本公开示例性实施方式中，在确定出第一位线BL上的第一信号阈值V_L1和第二位线BL’上的第二信号阈值V_L2之后，可以对第一信号阈值V_L1和第二信号阈值V_L2进行大小比较，以确定第一信号阈值V_L1和第二信号阈值V_L2的差值绝对值ΔV₁₂，如果该差值绝对值ΔV₁₂大于或等于预设差值V_P，则可以确定感应放大器失配。其中，差值绝对值ΔV₁₂的计算公式如图(4)所示：

感应放大器是否失配的判断公式如(5)所示：

ΔV ₁₂≥V_P (5)

如果计算的差值绝对值ΔV₁₂满足公式(5)，则说明所判断的感应放大器失配。

在实际应用中，预设差值V_P的大小可以根据实际情况设置，例如预设差值V_P可以是0.1-100mV等，本公开示例性实施方式对此不作特殊限定。

需要说明的是，本公开示例性实施方式中，由于第一存储单元和第二存储单元连接的是同一个感应放大器，因此，第一存储单元所在的存储器和第二存储单元所在的存储器为同一个存储器。并且，为了防止由于第一存储单元和第二存储单元的不同带来的误差，上述的第一存储单元和第二存储单元为同一种存储单元，第一存储单元和第二存储单元的性能一致。

综上，本公开示例性实施方式通过获取与感应放大器连接的两个位线上的信号阈值，并通过对这两个信号阈值取差值，就可以根据该差值判断感应放大器的失配情况，从而为感应放大器的失配确定提供基础。

需要说明的是，尽管在附图中以特定顺序描述了本发明中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。

此外，在本示例实施例中，还提供了一种感应放大器失配确定装置。参考图10，该感应放大器失配确定装置1000用于对连接第一位线和第二位线的感应放大器的失配情况进行确定，其中，第一位线位于第一存储单元，第二位线位于第二存储单元。该感应放大器失配确定装置1000可以包括：第一信号阈值确定模块1010、第二信号阈值确定模块1020和失配确定模块1030，其中：

第一信号阈值确定模块1010，用于在所述第一存储单元执行写入和读取操作过程中，确定所述第一位线上的第一信号阈值；

第二信号阈值确定模块1020，用于在所述第二存储单元执行写入和读取操作过程中，确定所述第二位线上的第二信号阈值；

失配确定模块1030，用于根据所述第一信号阈值和所述第二信号阈值，确定所述感应放大器是否失配。

上述中各感应放大器失配确定装置的虚拟模块的具体细节已经在对应的感应放大器失配确定方法中进行了详细的描述，因此此处不再赘述。

应当注意，尽管在上文详细描述中提及了感应放大器失配确定装置的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。

所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。

下面参照图11来描述根据本发明的这种实施方式的电子设备1100。图11显示的电子设备1100仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。

如图11所示，电子设备1100以通用计算设备的形式表现。电子设备1100的组件可以包括但不限于：上述至少一个处理单元1110、上述至少一个存储单元1120、连接不同系统组件(包括存储单元1120和处理单元1110)的总线1130、显示单元1140。

其中，所述存储单元1120存储有程序代码，所述程序代码可以被所述处理单元1110执行，使得所述处理单元2010执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如，所述处理单元1110可以执行如图5中所示的步骤S510，在第一存储单元执行写入和读取操作过程中，确定第一位线上的第一信号阈值；步骤S520，在第二存储单元执行写入和读取操作过程中，确定第二位线上的第二信号阈值；步骤S530，根据第一信号阈值和第二信号阈值，确定感应放大器是否失配。

存储单元1120可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(RAM)11201和/或高速缓存存储单元11202，还可以进一步包括只读存储单元(ROM)11203。

存储单元1120还可以包括具有一组(至少一个)程序模块11205的程序/实用工具11204，这样的程序模块11205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。

总线1130可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。

电子设备1100也可以与一个或多个外部设备1170(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备1100交互的设备通信，和/或与使得该电子设备1100能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口1150进行。并且，电子设备1100还可以通过网络适配器1160与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器1160通过总线1130与电子设备1100的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备1100使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。

在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。

根据本发明的实施方式的用于实现上述方法的程序产品，其可以采用便携式紧凑盘只读存储器(CD-ROM)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。

计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。

此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (15)

1.一种感应放大器失配确定方法，所述感应放大器连接第一位线和第二位线，其中，所述第一位线位于第一存储单元，所述第二位线位于第二存储单元，其特征在于，所述感应放大器失配的确定方法包括：

在所述第一存储单元执行写入和读取操作过程中，确定所述第一位线上的第一信号阈值；

在所述第二存储单元执行写入和读取操作过程中，确定所述第二位线上的第二信号阈值；

根据所述第一信号阈值和所述第二信号阈值，确定所述感应放大器是否失配。

2.根据权利要求1所述的感应放大器失配确定方法，其特征在于，在所述第一存储单元执行写入和读取操作过程中，确定所述第一位线上的第一信号阈值包括：

在所述第一存储单元所在的存储器的多个存储单元中写入相同的数据；

将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间，确定所述第一信号阈值。

3.根据权利要求2所述的感应放大器失配确定方法，其特征在于，确定所述第一信号阈值包括：

保持所述第二存储单元中电容器极板上的电压不变，改变所述第一存储单元中电容器的第一极板上的电压，获取在不同电压影响下所述存储器中失效位元的数量；其中，所述第一存储单元中电容器的第二极板与所述第一存储单元中晶体管的源极相连，所述第一极板与所述第二极板相对设置；

在所述失效位元的数量达到预设允许失效数量时，将所述第一存储单元在读取操作过程中所述第一位线上的电压变化量确定为所述第一信号阈值。

4.根据权利要求3所述的感应放大器失配确定方法，其特征在于，改变所述第一存储单元中电容器的第一极板上的电压包括：

在所述第一存储单元执行写入操作之前，将所述第一存储单元中电容器的第一极板的电压从第一电压改为第二电压；

在所述第一存储单元执行读取操作之前，将所述第一极板的电压改变回所述第一电压。

5.根据权利要求4所述的感应放大器失配确定方法，其特征在于，获取在不同电压影响下所述第一存储器中失效位元的数量包括：

改变所述第二电压的大小，获取不同的所述第二电压影响下的所述失效位元的数量。

6.根据权利要求1所述的感应放大器失配确定方法，其特征在于，在所述第二存储单元执行写入和读取操作过程中，确定所述第二位线上的第二信号阈值包括：

在所述第二存储单元所在的存储器的多个存储单元中写入相同的数据；

将数据保留时间设置为第一预设时间，将信号时序时间设置为第二预设时间，确定所述第二信号阈值。

7.根据权利要求6所述的感应放大器失配确定方法，其特征在于，确定所述第二信号阈值包括：

保持所述第一存储单元中电容器极板上的电压不变，改变所述第二存储单元中电容器的第三极板上的电压，获取在不同电压影响下所述存储器中失效位元的数量；其中，所述第二存储单元中电容器的第四极板与所述第二存储单元中晶体管的源极相连，所述第三极板与所述第四极板相对设置；

在所述失效位元的数量达到预设允许失效数量时，将所述第二存储单元在读取操作过程中第二位线上的电压变化量确定为所述第二信号阈值。

8.根据权利要求7所述的感应放大器失配确定方法，其特征在于，改变所述第二存储单元中电容器的第三极板上的电压包括：

在所述第二存储单元执行写入操作之前，将所述第二存储单元中电容器的第三极板的电压从第三电压改为第四电压；

在所述第二存储单元执行读取操作之前，将所述第三极板的电压改变回所述第三电压。

9.根据权利要求8所述的感应放大器失配确定方法，其特征在于，获取在不同电压影响下所述存储器中失效位元的数量包括：

改变所述第四电压的大小，获取不同的所述第四电压影响下的所述失效位元的数量。

10.根据权利要求1-9任一项所述的感应放大器失配确定方法，其特征在于，根据所述第一信号阈值和所述第二信号阈值，确定所述感应放大器是否失配包括：

确定所述第一信号阈值和所述第二信号阈值的差值，在所述差值大于或等于预设差值时，则确定所述感应放大器失配。

11.根据权利要求1所述的感应放大器失配确定方法，其特征在于，所述第一存储单元和所述第二存储单元为同一种存储单元。

12.根据权利要求1或11所述的感应放大器失配确定方法，其特征在于，所述第一存储单元所在的存储器和所述第二存储单元所在的存储器为同一个存储器。

13.一种感应放大器失配确定装置，所述感应放大器连接第一位线和第二位线，其中，所述第一位线位于第一存储单元，所述第二位线位于第二存储单元，其特征在于，所述感应放大器失配的确定装置包括：

第一信号阈值确定模块，用于在所述第一存储单元执行写入和读取操作过程中，确定所述第一位线上的第一信号阈值；

第二信号阈值确定模块，用于在所述第二存储单元执行写入和读取操作过程中，确定所述第二位线上的第二信号阈值；

失配确定模块，用于根据所述第一信号阈值和所述第二信号阈值，确定所述感应放大器是否失配。

14.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1～12中任意一项所述的感应放大器失配确定方法。

15.一种电子设备，其特征在于，包括：

处理器；以及

存储器，用于存储所述处理器的可执行指令；

其中，所述处理器配置为经由执行所述可执行指令来执行权利要求1～12中任意一项所述的感应放大器失配确定方法。

Images