CN114187956B - 存储器预充电时长边界的测试方法、装置、设备及存储介质 - Google Patents

存储器预充电时长边界的测试方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN114187956B
CN114187956B CN202210041371.9A CN202210041371A CN114187956B CN 114187956 B CN114187956 B CN 114187956B CN 202210041371 A CN202210041371 A CN 202210041371A CN 114187956 B CN114187956 B CN 114187956B
Authority
CN
China
Prior art keywords
word line
precharge
voltage
memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210041371.9A
Other languages
English (en)
Other versions
CN114187956A (zh
Inventor
楚西坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210041371.9A priority Critical patent/CN114187956B/zh
Publication of CN114187956A publication Critical patent/CN114187956A/zh
Application granted granted Critical
Publication of CN114187956B publication Critical patent/CN114187956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

本公开提供一种存储器预充电时长边界的测试方法、装置、设备及介质。所述测试方法包括：在所述存储器中至少一对第一字线和第二字线对应的存储单元中写入相同数据；根据第一电压，确定预设预充电时长；激活所述第一字线并预充电；在所述预设预充电时长之后，读取对应的所述第二字线对应的存储单元中的数据；当读取的所述第二字线对应的存储单元中的数据与写入数据不一致时，确定所述预设预充电时长为所述存储器预充电时长边界。本公开通过调节第一电压制造临界条件，以降低存储器预充电能力，进而调整预设预充电时长；根据跨感应放大器读取的数据，确定存储器预充电时长边界，提升对预充电能力的检测准确度和覆盖率，提升产品可靠性和良率。

Description

存储器预充电时长边界的测试方法、装置、设备及存储介质
技术领域
本公开涉及半导体技术领域，尤其涉及一种存储器预充电时长边界的测试方法、装置、设备及介质。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由于具有结构简单，密度高，功耗低，价格低廉等优点，在计算机领域和电子行业中受到了广泛的应用。
对于DRAM而言，在读写阶段往往需要通过感应放大器将位线上的微小电压变化放大，并转化成数字信号，以便于完成数据的读取。读取数据前的位线电位会直接影响读取数据的准确性，因此，在对数据进行读取之前，通过均衡器进行预充电，以控制位线电位稳定。
可见，存储器中均衡器的预充电能力，对数据的读取准确性有直接影响。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供一种存储器预充电时长边界的测试方法、装置、设备及存储介质。
根据本公开实施例的第一方面，提供一种存储器预充电时长边界的测试方法，所述测试方法包括：
在所述存储器中至少一对第一字线和第二字线对应的存储单元中写入相同数据，所述第一字线和第二字线分别位于感应放大器的两侧；
根据第一电压，确定预设预充电时长；所述第一电压包括所述存储器的均衡电压、位线预充电压、字线开启电压、字线关闭电压中的至少一种；
激活所述第一字线并预充电；
在所述预设预充电时长之后，读取相应的所述第二字线对应的存储单元中的数据；
当读取的所述第二字线对应的存储单元中的数据与写入数据不一致时，确定所述预设预充电时长为所述存储器预充电时长边界值。
根据本公开的一些实施例，所述第一电压包括所述位线预充电压时，所述测试方法还包括：
所述第一字线和第二字线对应的存储单元中写入的数据均为0时，降低所述位线预充电压，确定所述预设预充电时长。
根据本公开的一些实施例，所述第一电压包括所述位线预充电压时，所述测试方法还包括：
所述第一字线和第二字线对应的存储单元中写入的数据均为1时，升高所述位线预充电压，确定所述预设预充电时长。
根据本公开的一些实施例，所述第一电压包括所述字线开启电压时，所述测试方法还包括：
减小所述字线开启电压，确定所述预设预充电时长。
根据本公开的一些实施例，所述第一电压包括所述字线关闭电压时，所述测试方法还包括：
增大所述字线关闭电压，确定所述预设预充电时长。
根据本公开的一些实施例，其特征在于，所述测试方法还包括：
当读取的所述第二字线对应的存储单元中的数据与写入数据一致时，调整所述存储器的位线预充电压，确定改变后的预设预充电时长，直至读取的所述第二字线对应的存储单元中的数据与写入数据不一致时，确定所述改变后的预设预充电时长为所述存储器预充电时长边界值。
根据本公开的一些实施例，所述测试方法还包括：
当读取的所述第二字线对应的存储单元中的数据与写入数据不一致时，调整所述存储器的位线预充电压，确定改变后的预设预充电时长，直至读取的所述第二字线对应的存储单元中的数据与写入数据一致时，确定改变前的预设预充电时长为所述存储器预充电时长边界值。
根据本公开的一些实施例，多对所述第一字线和第二字线对应的存储单元中写入的数据相同。
本公开的第二方面提供一种存储器预充电时长边界的测试装置，所述测试装置包括：
数据写入模块，被配置为，在所述存储器中至少一对第一字线和第二字线对应的存储单元中写入相同数据，所述第一字线和第二字线分别位于感应放大器的两侧；
第一确定模块，被配置为，根据第一电压，确定预设预充电时长；所述第一电压包括所述存储器的均衡电压、位线预充电压、字线开启电压、字线关闭电压中的至少一种；
第一字线处理模块，被配置为，激活所述第一字线并预充电；
第二字线处理模块，被配置为，在所述预设预充电时长之后，读取相应的所述第二字线对应的存储单元中的数据；
第二确定模块，被配置为，当读取的所述第二字线对应的存储单元中的数据与写入数据不一致时，确定所述预设预充电时长为所述存储器预充电时长边界值。
根据本公开的一些实施例，所述第一电压包括所述位线预充电压时，所述第一确定模块被配置为，
所述第一字线和第二字线对应的存储单元中写入的数据均为0时，降低所述位线预充电压，确定所述预设预充电时长。
根据本公开的一些实施例，所述第一电压包括所述位线预充电压时，所述第一确定模块被配置为，
所述第一字线和第二字线对应的存储单元中写入的数据均为1时，升高所述位线预充电压，确定所述预设预充电时长。
根据本公开的一些实施例，所述第一电压包括所述字线开启电压时，所述第一确定模块被配置为，
减小所述字线开启电压，确定所述预设预充电时长。
根据本公开的一些实施例，所述第一电压包括所述字线关闭电压时，所述第一确定模块被配置为，
增大所述字线关闭电压，确定所述预设预充电时长。
根据本公开的一些实施例，所述第二确定模块还被配置为，
当读取的所述第二字线对应的存储单元中的数据与写入数据一致时，调整所述存储器的位线预充电压，确定改变后的预设预充电时长，直至读取的所述第二字线对应的存储单元中的数据与写入数据不一致时，确定所述改变后的预设预充电时长为所述存储器预充电时长边界值。
根据本公开的一些实施例，所述第二确定模块还被配置为，
当读取的所述第二字线对应的存储单元中的数据与写入数据不一致时，调整所述存储器的位线预充电压，确定改变后的预设预充电时长，直至读取的所述第二字线对应的存储单元中的数据与写入数据一致时，确定改变前的预设预充电时长为所述存储器预充电时长边界值。
根据本公开的一些实施例，多对所述第一字线和第二字线对应的存储单元中写入的数据相同。
本公开的第三方面提供一种存储器预充电时长边界的测试设备，所述测试设备包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器被配置为执行：
在所述存储器中至少一对第一字线和第二字线中写入相同数据，所述第一字线和第二字线分别位于感应放大器的两侧；
根据第一电压，确定预设预充电时长；所述第一电压包括所述存储器的均衡电压、位线预充电压、字线开启电压、字线关闭电压中的至少一种；
激活所述第一字线并预充电；
在所述预设预充电时长之后，读取相应的所述第二字线对应的存储单元中的数据；
当读取的所述第二字线对应的存储单元中的数据与写入数据不一致时，确定所述预设预充电时长为所述存储器预充电时长边界。
根据本公开实施例的第四方面，提供一种非临时性计算机可读存储介质，当所述存储介质中的指令由存储器预充电时长边界的测试设备的处理器执行时，使得所述测试设备能够执行：
在所述存储器中至少一对第一字线和第二字线中写入相同数据，所述第一字线和第二字线分别位于感应放大器的两侧；
根据第一电压，确定预设预充电时长；所述第一电压包括所述存储器的均衡电压、位线预充电压、字线开启电压、字线关闭电压中的至少一种；
激活所述第一字线并预充电；
在所述预设预充电时长之后，读取相应的所述第二字线对应的存储单元中的数据；
当读取的所述第二字线对应的存储单元中的数据与写入数据不一致时，确定所述预设预充电时长为所述存储器预充电时长边界。
本公开实施例所提供的存储器预充电时长边界的测试方法、装置、设备及存储介质，通过调节第一电压制造临界条件，以降低存储器预充电能力，进而调整预设预充电时长；在感应放大器两侧对应的第一字线和第二字线中写入相同数据，根据跨感应放大器读取的数据是否一致，确认调整的预充电时长是否满足预充电需求，直到跨感应放大器读取的数据不一致时，确定当前的预设预充电时长为存储器预充电时长边界，实现对存储器预充电时长边界的精准确定和衡量，提升对预充电能力的检测准确度和覆盖率，提升产品可靠性和良率。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的一种存储器的结构示意图；
图2是根据一示例性实施例示出的一种从存储器中读取数据0的电位变化示意图；
图3a是根据一示例性实施例示出的TRP较长时读取数据0的电位变化示意图；
图3b是根据一示例性实施例示出的TRP较短时读取数据0的电位变化示意图；
图4a是根据一示例性实施例示出的TRP较长时读取数据1的电位变化示意图；
图4b是根据一示例性实施例示出的TRP较短时读取数据1的电位变化示意图；
图5是根据一示例性实施例示出的存储器预充电时长边界的测试方法的流程图；
图6是根据一示例性实施例示出的存储器的存储阵列的结构示意图；
图7a-7d各是根据一示例性实施例示出的确定预设预充电时长的流程图；
图8是根据一示例性实施例示出的存储器预充电时长边界的测试装置的框图；
图9是根据一示例性实施例示出的一种存储器预充电时长边界的测试设备的框图。
附图标记：
100、存储器；110、存储单元；111、电容器；112、晶体管；120、感应放大器；130、均衡器；140、位线选择模块；
300、测试装置；310、数据写入模块；320、第一确定模块；330、第一字线处理模块；340、第二字线处理模块；350、第二确定模块。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
半导体存储器，例如DRAM，用于计算机、服务器、诸如移动电话等手持设备、打印机和许多其他电子设备和应用。存储器根据存储容量不同，设置有相应数量的位线(BitLine，BL)和字线(Word Line，WL)，其位线和字线彼此交叉，每个交叉处形成一个存储单元，进而构成存储阵列。其中，每个存储单元存储信息的至少一位。
在DRAM集成电路设备中，存储单元阵列典型地以行和列布置，使得特定的存储单元可以通过指定其阵列的行和列来寻址。字线将行连接到一组探测单元中数据的位线感应放大器(Sense Amplifier，SA)。在读取操作中，选择或者“列选择”感应放大器中的数据子集用于输出。
以DRAM存储器为例，图1是根据一示例性实施例示出的存储器的部分结构示意图，参照图1所示，存储器100包括字线WL、位线BL、参考位线/BL、存储单元110、感应放大器120、均衡器130和位线选择模块140。其中，存储单元110位于字线WL与位线BL的交叉处，用于存储数据；感应放大器120利用位线BL和参考位线/BL工作，用以检测和放大一对位线BL和参考位线/BL上的电压差；均衡器130位于位线BL和参考位线/BL之间，用于提供均衡电压VEQ(Voltage of Equalizer)，以使得位线BL和参考位线/BL恢复至同一电位；位线选择模块140用于选择执行读写操作的位线BL，并控制位线BL开启或关闭，即控制是否通过该条位线对存储单元110进行读写操作，并通过LIO端将读取的数据输出。
存储单元110由一个电容器111和一个晶体管112组成。其中，电容器111用于存储电荷；晶体管112的源极与电容器111相连，晶体管112用于访问电容器111，可以读取电容器111中存储了多少电荷，也可以向电容器111中存储新的电荷。
位线BL连接到晶体管112的源极，可读取存储在电容器111中的电荷，或在向电容器111写入新值时提供电压。字线WL连接到晶体管112的栅极，字线WL上的电压信号用于控制晶体管112的打开或关闭，进而控制对电容器111的访问，即通过位线BL读取存储在电容器111中的信息，或通过位线BL将信息写入到电容器111中进行存储。
感应放大器120用于在读取存储单元110中的数据的过程中，对位线BL上的微小电压变化进行放大，并转化成数字信号。
在图1所示的实施例中，感应放大器120包括第一晶体管①、第二晶体管②、第三晶体管③和第四晶体管④，其中，第一晶体管①和第二晶体管②均为NMOS(Negative channelMetal Oxide Semiconductor，N型金属氧化物半导体)晶体管，第三晶体管③和第四晶体管④均为PMOS(Positive channel Metal Oxide Semiconductor)晶体管。
图2是根据一示例性实施例示出的从存储器中正常读取数据0的电位变化示意图，综合图1和图2所示，当接收到字线激活信号(即ACT)后，关闭均衡器130(即VEQ OFF)，并开启字线WL(即WL ON)。VBLP(Voltage of Bit Line Precharge)为位线预充电压，△V是位线BL在感应放大器SA的电荷共享(charge sharing)阶段的电压变化量，在位线BL的电压为VBLP-△V、参考位线/BL的电压为VBLP的情况下，第一晶体管①和第二晶体管②被打开，并且第一晶体管①比第二晶体管②打开的程度更大，因此，位线BL的电位快速地被拉低至节点NCS处的电压Vss。同时，在位线BL的电位被拉低的过程中，第二晶体管②会被关闭，第四晶体管④被打开，节点PCS处的电压VARY会施加至参考位线/BL上，使得参考位线/BL的电位被拉高至Vary。在此过程中，感应放大器SA工作，对位线BL和参考位线/BL上的电压差进行检测并放大，此时，可进行正常的数据读取(Read Data，RD)工作。也就是说，在对数据进行读取时，位线BL的电位为Vss，参考位线/BL的电位为Vary。
在数据读取结束后，可以关闭字线WL(即WL OFF)，并关闭感应放大器120(即SAOFF)，开启均衡器130(即VEQ ON)，由均衡器130提供均衡电压VEQ，以使得位线BL和参考位线/BL恢复至同一电位，以关闭对存储单元110的读取操作，完成存储单元110的读取过程。
在完成一次数据读取过程之后，下一个激活信号ACT到来之前，会有一个预充电(Precharge，PRE)的过程，该过程所耗费的时间为预充电时长(RAS Precharge Time，TRP)。此预充电过程是为了保证均衡器130能够将位线BL和参考位线/BL完全恢复至同一电位。也就是说，预充电时长TRP的大小，决定了接收激活信号时位线BL和参考位线/BL的电位高低。若预充电时长较长，则会影响数据读取效率；而若预充电时长较短，则可能出现位线BL和参考位线/BL未能恢复至同一电位的情况，此时可能会导致数据读取错误。
图3a是根据一示例性实施例示出的TRP较长时读取数据0的电位变化示意图，图3b为TRP较短时读取数据0的电位变化示意图。在图3a中，由于预充电时长TRP充足，接收到激活信号时，位线BL和参考位线/BL的电位相同，此时执行读取操作过程中，可准确读取数据0。结合图1所示的结构，在图3b中，由于预充电时长TRP较短，接收到激活信号时，位线BL和参考位线/BL未能处于同一电位，此时，参考位线/BL的电位高于位线BL的电位，在跨感应放大器读取数据的过程中，第一晶体管①比第二晶体管②打开的程度更大，因此，位线BL的电位快速地被拉低至节点NCS处的电压Vss。同时，在位线BL的电位被拉低的过程中，第二晶体管②会被关闭，第四晶体管④被打开，节点PCS处的电压VARY会施加至参考位线/BL上，使得参考位线/BL的电位被拉高至Vary，导致对原存储数据0的读取结果为数据1，即出现数据读取错误。
对于数据1的读取则与上述数据0的读取相反，结合图1所示的结构，如图4a和图4b所示，在预充电时长TRP较长的情况下，接收到激活信号时，位线BL和参考位线/BL的电位相同，此时执行读取操作过程中，位线BL的电位被拉高至Vary、参考位线/BL的电位被拉低至Vss，可准确读取数据1。而在预充电时长TRP较短的情况下，接收到激活信号时，位线BL和参考位线/BL的电位尚未恢复至同一电位，此时，位线BL的电位高于参考位线/BL的电位，在感应放大器读取数据的过程中，第二晶体管②比第一晶体管①打开的程度更大，因此，参考位线/BL的电位快速地被拉低至节点NCS处的电压Vss。同时，在参考位线/BL的电位被拉低的过程中，第一晶体管①会被关闭，第三晶体管③被打开，节点PCS处的电压VARY会施加至位线BL上，使得位线BL的电位被拉高至Vary，会出现位线BL的电位被拉低至Vss、参考位线/BL的电位被拉高至Vary的情况，导致数据读取结果为0，即把存储的数据1错误地读取为数据0。
为在保证数据读取准确的前提下，提高数据读取效率，需要对预充电时长TRP的边界进行精确，以达到在尽量短的预充电时长内，确保在接收到激活信号时，位线BL和参考位线/BL的电位处于同一电位。相应的，也可以确认对读取数据的准确性，来测试存储器预充电时长的边界，从而对位线均衡模块的预充电能力进行检测，有助于提升产品可靠性和良率。
在预充电时长TRP较长的情况下，随着预充电时长TRP越来越小，位线BL的电位与参考位线/BL的电位会逐渐出现差值。以读取数据0为例，位线BL的电位会逐渐高于参考位线/BL的电位；再例如读取数据1时，位线BL的电位会逐渐低于参考位线/BL的电位。当位线BL上的电位与参考电位/BL的电位差值达到某一临界值时，会出现数据读取错误的情况，此时所对应的预充电时长TRP就可以作为存储器的预充电时长边界，此预充电时长TRP即为存储器所需位线均衡模块的最小预充电能力。
图5是本公开一示例性实施例的存储器预充电时长边界的测试方法的流程图，参照图5所示，该测试方法包括以下步骤：
步骤S210，在存储器中至少一对第一字线和第二字线对应的存储单元中写入相同数据，第一字线和第二字线分别位于存储器中感应放大器的两侧；
步骤S220，根据第一电压，确定预设预充电时长；第一电压包括存储器的均衡电压、位线预充电压、字线开启电压、字线关闭电压中的至少一种；
步骤S230，激活第一字线并预充电；
步骤S240，在预设预充电时长之后，读取相应的第二字线对应的存储单元中的数据；
步骤S250，当读取的第二字线对应的存储单元中的数据与写入数据不一致时，确定预设预充电时长为存储器预充电时长边界值。
本公开提供的存储器预充电时长边界的测试方法，在感应放大器两侧相应的第一字线和第二字线对应的存储单元中写入相同数据，利用位线BL和参考位线/BL的互锁效应，根据跨感应放大器读取的数据是否一致，确认调整的预充电时长是否满足预充电需求；并且，通过调节第一电压制造临界条件，以降低存储器预充电能力，进而调整预设预充电时长，对预充电时长量化，直到跨感应放大器读取的数据不一致时，确定当前的预设预充电时长为存储器预充电时长边界值，实现对存储器预充电时长边界的精准确定和衡量，提升对预充电能力的检测准确度和覆盖率，提升产品可靠性和良率。
在步骤S210中，在存储器中感应放大器两侧对应的至少一对第一字线和第二字线对应的存储单元中写入相同数据，可以是在感应放大器两侧的一对第一字线和第二字线对应的存储单元中写入相同数据，也可以是在感应放大器两侧对应的两对或两对以上的第一字线和第二字线对应的存储单元中写入相同数据，以便于后续根据读取的数据直接确认当前的预设预充电时长是否可以作为预充电时长边界值。
图6示出了一示例性实施例中存储器的存储阵列的结构示意图，参照图6所示，在本公开的存储器中，位线对应的感应放大器SA两侧各设置有多条字线。示例性地，按照图示方向，感应放大器SA左侧的字线为第一字线，感应放大器SA右侧的字线为第二字线。其中，XC为字线的编号，第一字线与第二字线的对应方式可以根据实际情况选择设置。例如，在本实施例中，第XC号第一字线对应第XC+4号第二字线。在实际应用中，第XC号第一字线也可以对应第XC+5号或第XC+6号等第二字线。本公开示例性实施例对于第一字线和第二字线的对应方式不作限定。
在本公开实施例中，第一字线和第二字线共用感应放大器SA所对应的位线，也就是说，某一条第一字线和其所对应的第二字线共用同一条位线。当第一字线翻转时，位线上的电位变化会影响到第二字线，从而可以影响第二字线对应的存储单元的读取结果，为测试存储器预充电时长边界提供基础。
至少一对相互对应的第一字线和第二字线对应的存储单元中写入的数据需相同，例如，可以均为1，也可以均为0。在一对第一字线和第二字线对应的存储单元中写入的数据均为0的情况下，确定的预充电时长边界值为存储器准确读取数据0的预充电时长边界；在一对第一字线和第二字线对应的存储单元中写入的数据均为1的情况下，所确定的预充电时长边界值为存储器准确读取数据1的预充电时长边界值。
需要指出的是，在至少一对第一字线和第二字线对应的存储单元中写入相同数据，可以是在一对第一字线和第二字线的所有存储单元中均写入相同的数据，也可以根据突发长度(Burst Lengths)来确定在第一字线和第二字线中写入数据的存储单元的数量，只需保证相对于的一对第一字线和第二字线中写入相同数据的存储单元的数量相等。
在第一字线和第二字线有多对的情况下，可以逐条字线地向同一条位线上的所有字线对应的存储单元写入数据。在一些实施例中，写入同一条位线上的字线对应的存储单元内的数据可以一致，即写入同一位线上的所有第一字线和第二字线对应的存储单元内的数据均相同，例如，均写入数据0，即同一条位线上的字线内写入“00000000”，或者均写入数据1，即同一位线上的字线内写入“11111111”。在一些实施例中，写入同一条位线上的字线对应的存储单元内的数据也可以不同，例如，写入数据为“10101010”或“01010101”或“10001000”等。需要注意的是，同一位线上的字线对应的存储单元内的数据不同时，仍要保证成对相对应的第一字线和第二字线对应的存储单元中被写入的数据相同，也就是说，在同一位线上的不同对的第一字线和第二字线对应的存储单元中写入的数据可以完全相同也可以不完全相同，而按照预定规则确定的同一对的第一字线和第二字线对应的存储单元中写入的数据需要相同，以便于对第一字线和第二字线对应的存储单元中数据的读取结果是否一致进行确认，并依据数据读取结果确定存储器预充电时长边界值。
在步骤S220中，根据第一电压，确定预设预充电时长。其中，第一电压包括存储器的均衡电压、位线预充电压、字线开启电压、字线关闭电压中的至少一种。本公开通过调节存储器的均衡电压、位线预充电压、字线开启电压或字线关闭电压中的至少一种，以制造临界条件，调整预设预充电时长，然后在接收到激活信号后据此调整后的预设预充电时长进行预充电，以确认调整后的预设预充电时长是否可以作为存储器预充电时长边界值。
在步骤S230中，激活第一字线并依据步骤S220中确定的预设预充电时长进行预充电。
在步骤S240中，预充电预设预充电时长之后，读取与该第一字线相对应的第二字线对应的存储单元中的数据。
在本公开的示例性实施例中，对于第一字线，只进行激活ACT和预充电PRE操作，不进行读取操作。在预充电之后，对与该激活和预充电的第一字线相对应的第二字线中对应的存储单元，执行读取操作。
返回参照图3a、图3b、图4a以及图4b所示，在预充电PRE过程中，位线BL和参考位线/BL上的电位会发生翻转，翻转后的电位直接影响第二字线对应的存储单元的读取结果。
如图3a和图3b所示，以第一字线及其对应的第二字线对应的存储单元中均写入数据0为例，在激活第一字线后，预充电的过程中，位线BL上的电位会升高，而参考位线/BL上的电位会降低。在跨感应放大器读取第二字线对应存储单元中的数据的过程中，若预设预充电时长TRP不够长的情况下，导致预充电完成后，位线BL上的电位仍低于参考位线/BL上的电位，从而出现数据读取结果为1，导致数据读取错误。
如图4a和图4b所示，以第一字线及其对应的第二字线对应的存储单元中均写入数据1为例，在激活第一字线后的预充电过程中，位线BL上的电位会降低，而参考位线/BL上的电位会升高。在跨感应放大器读取第二字线对应存储单元中的数据的过程中，若预设预充电时长TRP不够长的情况下，导致预充电完成后，位线BL上的电位仍高于参考位线/BL上的电位，从而出现数据读取结果为0，导致数据读取错误。
本公开实施例提供的测试方法，所确定的存储器预充电时长边界，即为上述会导致数据读取错误的位线BL与参考位线/BL的电位差所对应的预设预充电时长TRP的值，从而对存储器预充电能力进行检测和衡量评估。也就是说，理想状态下，存储器预充电时长边界是指会导致数据读取出现错误的最长预充电时长，或者可描述为，会保证数据读取正确的最短预充电时长。由此可见，此预充电时长边界为一理想值。在实际测试中，只能通过不断调整预充电时长，来逐一测试，以期得到无限接近理想状态的存储器预充电时长边界值。
在本公开提供的测试方法中，将统一感应放大器两侧的字线分别作为第一字线和第二字线，并按照预设规律形成一一对应的关系，然后向同一对第一字线和第二字线对应的存储单元中写入相同数据；再通过调整第一电压来对预设预充电时长进行不断调整并检测，以在测得第二字线对应的存储单元中的数据读取错误时，确定较为接近理想状态的存储器预充电时长边界值。
在步骤S250中，对读取的第二字线对应的存储单元中的数据与写入数据进行对比，根据对比结果确定当前的预设预充电时长是否可以作为存储器预充电时长边界值。因为一对第一字线与第二字线对应的存储单元中写入数据相同，此作为对比的写入数据可以为该第二字线对应的存储单元中写入数据，也可以为该第二字线所对应的第一字线对应的存储单元中写入数据。
当读取的第二字线对应的存储单元中的数据与写入数据一致，说明数据读取正确，存储器预充电时长边界值应小于或等于当前的预设预充电时长。此时，可再次根据第一电压对预设预充电时长进行调整，并据此调整后的预设预充电时长重复上述步骤，继续进行测试。当读取的第二字线对应的存储单元中的数据与写入数据不一致时，说明数据读取错误，可认为当前的预设预充电时长为接近理想状态的预充电时长边界值，因此，可确定当前的预设预充电时长为存储器预充电时长边界值。
在第一字线和第二字线有多对的情况下，对每一对字线均执行步骤S210-S250，确定每对字线对应的存储单元中写入数据所对应的预充电时长边界值，避免因偶然因素导致单条字线或单个存储单元的预充电时长边界值偏差而影响测试结果，提高测试结果的准确性及可靠性。
本公开利用存储器的均衡电压、位线预充电压、字线开启电压以及字线关闭电压中的至少一种作为第一电压，据此制造临界条件，对预设预充电时长进行调整，即卡TRP，可快速、精准确定存储器预充电时长边界值，将未能准确读取第二字线对应的存储单元中所写入数据时对应的预设预充电时长确定为存储器预充电时长边界值。
在一些实施例中，第一电压包括均衡电压VEQ时，该测试方法的步骤S220可以包括：降低均衡电压，确定预设预充电时长。
返回参照图1和图2所示，降低均衡器130提供的均衡电压VEQ，会延迟位线BL和参考位线/BL回到平衡电位的时间或降低位线BL和参考位线/BL回到平衡电位的能力，从而减小读取数据时位线BL的△V，从而减小预设预充电时长TRP，达到调节读取数据0时的预设预充电时长的目的。
本公开实施例中，通过降低均衡电压VEQ，减小预设预充电时长TRP，使得预设预充电时长向预充电时长边界靠近，以精准检测存储器预充电能力，有助于提升产品可靠性和产品良率。
在一些实施例中，第一电压包括位线预充电压VBLP时，参照图7a所示，该测试方法的步骤S220包括：
步骤S221，第一字线和第二字线对应的存储单元中写入的数据均为0时，降低位线预充电压，确定预设预充电时长。
参照图1和图2所示，当第一字线和第二字线对应的存储单元中写入的数据均为0时，降低位线预充电压VBLP，在位线BL的电压(VBLP-△V)不变的情况下，在读取数据的过程中，△V减小，从而减小预设预充电时长TRP，达到调节读取数据0时的预设预充电时长的目的。
在本公开实施例中，通过降低位线预充电压VBLP，减小读取数据0的预设预充电时长，使得预设预充电时长向预充电时长边界靠近，以精准检测存储器预充电能力，有助于提升产品可靠性和产品良率。
在一些实施例中，第一电压包括位线预充电压VBLP时，参照图7b所示，该测试方法的步骤S220包括：
步骤S222，第一字线和第二字线对应的存储单元中写入的数据均为1时，升高位线预充电压，确定预设预充电时长。
参照图1和图4a所示，当第一字线和第二字线对应的存储单元中写入的数据均为1时，升高位线预充电压VBLP，在读取数据的过程中，位线BL的△V减小，从而减小预设预充电时长TRP，达到调节读取数据1时的预设预充电时长的目的。
在本公开实施例中，通过升高位线预充电压VBLP，减小读取数据1的预设预充电时长，使得预设预充电时长向预充电时长边界值靠近，以精准检测存储器预充电能力，有助于提升产品可靠性和产品良率。
在一些实施例中，第一电压包括字线开启电压VPP时，参照图7c所示，该测试方法的步骤S220包括：
步骤S223，减小字线开启电压，确定预设预充电时长。
参照图1和图2所示，在将数据1或0写入存储单元110后，该存储单元110的晶体管112关闭。在要对某一存储单元110内的数据进行读取时，需开启晶体管112。此时减小施加在该存储单元110的字线上的电压，使得该条字线的电压略小于该条字线的开启电压VPP，从而该存储单元110的晶体管112打开程度减小，从而降低电荷分享的程度。无论该存储单元110内存储的数据为0或1，在图2所示Charge sharing阶段，位线BL的△V减小，从而减小预设预充电时长TRP，达到调节读取数据1时的预设预充电时长的目的。
在本公开实施例中，通过减小字线开启电压VPP，即减小第二字线的开启电压，以创造不利条件，减小预设预充电时长TRP，使得预设预充电时长向预充电时长边界靠近，以期引起感应放大器120读数时资料翻转错误，导致数据读取错误，以精准检测存储器预充电能力，有助于提升产品可靠性和产品良率。
在一些实施例中，第一电压包括字线关闭电压VKK时，参照图7d所示，该测试方法的步骤S220包括：
步骤S224，增大字线关闭电压，确定预设预充电时长。
参照图1和图2所示，在将数据1或0写入存储单元110后，该存储单元110的晶体管112关闭。在要对某一存储单元110内的数据进行读取时，增大与该存储单元110连接的字线的电压，使得该条字线的电压略大于该条字线的关闭电压Vkk，从而该存储单元110的晶体管112关闭程度减弱，从而导致电容器111泄漏电荷，存储单元110中存储的0或1的数据就会减少。当对该存储单元110内的数据进行读取时，位线BL的△V减小，从而减小预设预充电时长TRP，达到调节读取数据1时的预设预充电时长的目的。
在本公开实施例中，通过增大字线关闭电压VKK，即增大第二字线的关闭电压，减小预设预充电时长TRP，使得预设预充电时长向预充电时长边界靠近，以期引起感应放大器120读数时资料翻转错误，导致数据读取错误，以精准检测存储器预充电能力，有助于提升产品可靠性和产品良率。
前述实施例均是以第一电压包括存储器的均衡电压、位线预充电压、字线开启电压或字线关闭电压中的一种为例，进行的示例性说明。在一些实施例中，第一电压也可以包括存储器的均衡电压、位线预充电压、字线开启电压、字线关闭电压中的两种或者两种以上。
示例性地，在调整预设预充电时长的过程中，可以在降低均衡电压VEQ的基础上，同时减小字线开启电压VPP或增大字线关闭电压VKK，也可以同时对应地升高或降低位线预充电压VBLP，以能够更贴近需求、按照预设规律调整预设充电时长TRP。
在一些实施例中，本公开的测试方法还包括：
当读取的第二字线对应的存储单元中的数据与写入数据一致时，调整存储器的位线预充电压，确定改变后的预设预充电时长，直至读取的第二字线对应的存储单元中的数据与写入数据不一致时，确定改变后的预设预充电时长为存储器预充电时长边界值。
在第一字线和第二字线仅有一对或者仅选用其中一对的情况下，可以按照上述步骤S210～S250重复操作，直至读取的第二字线对应的存储单元中的数据与写入数据不一致时，确定当前的预设预充电时长为存储器预充电时长边界值。
而在第一字线和第二字线有多对可用、并且选用了多对第一字线和第二字线的情况下，对每一对第一字线和第二字线均执行上述步骤S210～S250，确定各自的预充电时长边界值，避免因偶然因素导致单条字线或单个存储单元的预充电时长边界值偏差而影响测试结果，提高测试结果的准确性及可靠性。
在对于每对第一字线和第二字线执行上述步骤的过程中，读取的第二字线对应的存储单元中的数据与写入数据一致时，认为存储器预充电时长边界值仍小于当前的预设预充电时长。此时，适当减小预设预充电时长，对该对第一字线和第二字线对应的存储单元执行写入和读取操作，直至读取的第二字线对应的存储单元中的数据与写入数据不一致时，确定当前一次改变后的预设预充电时长为存储器预充电时长边界值。
如上所述，在本实施例中，调整预设预充电时长的方式可以为调整存储器的位线预充电压，在其它实施例中，也可以采用减小字线开启电压、和/或增大字线关闭电压、和/或降低均衡电压的方式，适当减小预设预充电时长。
以上示例性实施例均是以对预设预充电时长由大向小调整，以期预设预充电时长能更接近于理想状态下的存储器预充电时长边界。在其它实施例中，也可能存在预设预充电时长偏小的情况，即首次从第二字线对应的存储单元中读取的数据即出错的情况，此时，需要对预设预充电时长由小向大调整，以接近理想状态下的存储器预充电时长边界。
相适应的，此种情况对于存储器预充电时长边界的测试，仍然可以选用存储器中感应放大器两侧对应的至少一对第一字线和第二字线进行读写操作。
根据本公开的一些实施例，本公开提供的测试方法还包括：
当读取的第二字线对应的存储单元中的数据与写入数据不一致时，调整存储器的位线预充电压，确定改变后的预设预充电时长，直至读取的第二字线对应的存储单元中的数据与写入数据一致时，确定改变前的预设预充电时长为存储器预充电时长边界值。
在第一字线和第二字线有多对可用、并且选用了多对第一字线和第二字线的情况下，每对一对第一字线和第二字线执行上述步骤S210～S250，确定各自的预充电时长边界值。
在读取的第二字线对应的存储单元中的数据与写入数据不一致时，认为存储器预充电时长边界值大于当前的预设预充电时长。此时，适当增大预设预充电时长，对下一对第一字线和第二字线对应的存储单元执行写入和读取操作，直至读取的第二字线对应的存储单元中的数据与写入数据一致时，确定当前一次改变后的预设预充电时长为存储器预充电时长边界值。
如上所述，在本实施例中，增大预设预充电时长的方式可以为调整存储器的位线预充电压，在其它实施例中，也可以采用减小字线开启电压、和/或增大字线关闭电压、和/或降低均衡电压的方式，适当减小预设预充电时长。
根据本公开的一些实施例，选用存储器中感应放大器两侧对应的多对第一字线和第二字线对应的存储单元执行上述测试方法时，多对第一字线和第二字线对应的存储单元中写入的数据相同。示例性地，写入的数据可以为“00000000”或“11111111”。
为了提高所确定的存储器预充电时长边界的可比性，以衡量对比各产品的可靠性等性能，本公开所提供的测试方法中采用的每对第一字线和第二字线中所施加在第一字线上的电压一致。
本公开示例性实施例所提供的存储器预充电时长边界的测试方法，根据存储器的均衡电压、位线预充电压、字线开启电压、字线关闭电压等，调整预设预充电时长；并且，通过在感应放大器两侧对应的至少一对第一字线和第二字线对应的存储单元中写入相同数据，激活第一字线并根据预设预充电时长进行预充电，基于读取的第二字线对应的存储单元中的数据与写入数据是否一致，确定当前的预设预充电时长是否可作为存储器预充电时长边界值。本公开通过卡预设预充电时长TRP的方式，改变位线BL与参考位线/BL之间的电位差，当该电位差达到某一临界值时，会出现数据读取错误的情况，据此测试存储器预充电时长边界值，可有效精准评估存储器预充电能力，检测产品可靠性。
本公开的第二方面提供一种存储器预充电时长边界的测试装置，图8示出了该测试装置的一示例性实施例的框图，参照图8所示，该存储器预充电时长边界的测试装置300至少包括：数据写入模块310、第一确定模块320、第一字线处理模块330、第二字线处理模块340和第二确定模块350。其中，
数据写入模块310被配置为，在存储器中至少一对第一字线和第二字线对应的存储单元中写入相同数据，第一字线和第二字线分别位于感应放大器的两侧；
第一确定模块320被配置为，根据第一电压，确定预设预充电时长；第一电压包括存储器的均衡电压、位线预充电压、字线开启电压、字线关闭电压中的至少一种；
第一字线处理模块330被配置为，激活第一字线并预充电；
第二字线处理模块340被配置为，在预设预充电时长之后，读取对应的第二字线对应的存储单元中的数据；
第二确定模块350被配置为，当读取的第二字线对应的存储单元中的数据与写入数据不一致时，确定预设预充电时长为存储器预充电时长边界值。
本公开提供的存储器预充电时长边界的测试装置，通过数据写入模块310在感应放大器两侧对应的第一字线和第二字线中写入相同数据；第一确定模块320通过调节第一电压以制造临界调节，进而调整预设预充电时长，将预设预充电时长量化；第一字线处理模块330激活第一字线后，根据第一确定模块320的确定结果进行预充电；第二字线处理模块340在预充电之后读取第二字线对应的存储单元中写入的数据；第二确定模块350根据第二字线处理模块340的读取结果，确定预设预充电时长是否可以作为存储器预充电时长边界值。
本公开实施例提供的方案，利用存储器的均衡电压、位线预充电压、字线开启电压以及字线关闭电压中的至少一种作为第一电压，据此制造临界条件，对预设预充电时长进行调整，即卡TRP，可快速、精准确定存储器预充电时长边界，将未能准确读取第二字线对应的存储单元中所写入数据时对应的预设预充电时长确定为存储器预充电时长边界值。
在一些示例性实施例中，第一电压包括均衡电压VEQ时，第一确定模块320被配置为，降低均衡电压VEQ，确定预设预充电时长。
在一些示例性实施例中，第一电压包括位线预充电压时，第一确定模块320被配置为，
第一字线和第二字线对应的存储单元中写入的数据均为0时，降低位线预充电压，确定预设预充电时长。
在一些示例性实施例中，第一电压包括位线预充电压时，第一确定模块320被配置为，
第一字线和第二字线对应的存储单元中写入的数据均为1时，升高位线预充电压，确定预设预充电时长。
在一些示例性实施例中，第一电压包括字线开启电压时，第一确定模块320被配置为，
减小字线开启电压，确定预设预充电时长。
在一些示例性实施例中，第一电压包括字线关闭电压时，第一确定模块320被配置为，
增大字线关闭电压，确定预设预充电时长。
前述实施例均是以第一电压包括存储器的均衡电压、位线预充电压、字线开启电压或字线关闭电压中的一种为例，进行的示例性说明。在一些示例性实施例中，第一确定模块320可以在降低均衡电压VEQ的基础上，同时减小字线开启电压VPP或增大字线关闭电压VKK，也可以同时对应地升高或降低位线预充电压VBLP，以能够更贴近需求、按照预设规律调整预设充电时长TRP。
在一些示例性实施例中，预设预充电时长大于预充电时长边界，即初次读取的第二字线对应的存储单元中的数据与写入数据一致时，第二确定模块350还被配置为，
当读取的第二字线对应的存储单元中的数据与写入数据一致时，调整存储器的位线预充电压，确定改变后的预设预充电时长，直至读取的第二字线对应的存储单元中的数据与写入数据不一致时，确定改变后的预设预充电时长为存储器预充电时长边界值。
在一些示例性实施例中，预设预充电时长小于预充电时长边界，即初次读取的第二字线对应的存储单元中的数据与写入数据不一致时，第二确定模块350还被配置为，
当读取的第二字线对应的存储单元中的数据与写入数据不一致时，调整存储器的位线预充电压，确定改变后的预设预充电时长，直至读取的第二字线对应的存储单元中的数据与写入数据一致时，确定改变前的预设预充电时长为存储器预充电时长边界值。
在一些示例性实施例中，多对第一字线和第二字线对应的存储单元中写入的数据相同。
本公开示例性实施例提供的存储器预充电时长边界的测试装置，其具体原理和测试运行过程，可参照上述存储器预充电时长边界的测试方法中的示例性描述，此处不再赘述。
图9是根据一示例性实施例示出的一种存储器预充电时长边界的测试设备，即计算机设备400的框图。例如，计算机设备400可以被提供为终端设备。参照图9，计算机设备400包括处理器401，处理器的个数可以根据需要设置为一个或者多个。计算机设备400还包括存储器402，用于存储可由处理器401的执行的指令，例如应用程序。存储器的个数可以根据需要设置一个或者多个。其存储的应用程序可以为一个或者多个。处理器401被配置为执行指令，以执行上述方法。
本领域技术人员应明白，本公开的实施例可提供为方法、装置(设备)、或计算机程序产品。因此，本公开可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本公开可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质上实施的计算机程序产品的形式。计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质,包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质等。此外，本领域技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
在示例性实施例中，提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器402，上述指令可由装置400的处理器401执行以完成上述方法。例如，所述非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。
一种非临时性计算机可读存储介质，当所述存储介质中的指令由存储器预充电时长边界的测试设备的处理器执行时，使得内存测试设备能够执行以下操作：
在存储器中至少一对第一字线和第二字线中写入相同数据，第一字线和第二字线分别位于存储器中感应放大器的两侧；
根据第一电压，确定预设预充电时长；第一电压包括存储器的均衡电压、位线预充电压、字线开启电压、字线关闭电压中的至少一种；
激活第一字线并预充电；
在预设预充电时长之后，读取对应的第二字线对应的存储单元中的数据；
当读取的第二字线对应的存储单元中的数据与写入数据不一致时，确定预设预充电时长为存储器预充电时长边界值。
本公开是参照根据本公开实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
尽管已描述了本公开的优选实施例，但本领域技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
显然，本领域技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开的意图也包含这些改动和变型在内。

Claims (14)

1.一种存储器预充电时长边界的测试方法，其特征在于，所述测试方法包括：
在所述存储器中至少一对第一字线和第二字线对应的存储单元中写入相同数据，所述第一字线和第二字线分别位于感应放大器的两侧；
根据第一电压，确定预设预充电时长，所述第一电压包括所述存储器的均衡电压、位线预充电压、字线开启电压、字线关闭电压中的至少一种；
激活所述第一字线并预充电；
在所述预设预充电时长之后，读取相应的所述第二字线对应的存储单元中的数据；
当读取的所述第二字线对应的存储单元中的数据与写入数据一致时，调整所述存储器的位线预充电压，确定改变后的预设预充电时长，直至读取的所述第二字线对应的存储单元中的数据与写入数据不一致时，确定所述改变后的预设预充电时长为所述存储器预充电时长边界值，或者，当读取的所述第二字线对应的存储单元的数据与写入数据不一致时，调整所述存储器的位线预充电压，确定改变后的预设预充电时长，直至读取的所述第二字线对应的存储单元中的数据与写入数据一致时，确定改变前的预设预充电时长为所述存储器预充电时长边界值，其中，所述存储器预充电时长边界值是指会导致数据读取出现错误的最长预充电时长。
2.根据权利要求1所述的存储器预充电时长边界的测试方法，其特征在于，所述第一电压包括所述位线预充电压时，所述测试方法还包括：
所述第一字线和第二字线对应的存储单元中写入的数据均为0时，降低所述位线预充电压，确定所述预设预充电时长。
3.根据权利要求1所述的存储器预充电时长边界的测试方法，其特征在于，所述第一电压包括所述位线预充电压时，所述测试方法还包括：
所述第一字线和第二字线对应的存储单元中写入的数据均为1时，升高所述位线预充电压，确定所述预设预充电时长。
4.根据权利要求1所述的存储器预充电时长边界的测试方法，其特征在于，所述第一电压包括所述字线开启电压时，所述测试方法还包括：
减小所述字线开启电压，确定所述预设预充电时长。
5.根据权利要求1所述的存储器预充电时长边界的测试方法，其特征在于，所述第一电压包括所述字线关闭电压时，所述测试方法还包括：
增大所述字线关闭电压，确定所述预设预充电时长。
6.根据权利要求1所述的存储器预充电时长边界的测试方法，其特征在于，多对所述第一字线和第二字线对应的存储单元中写入的数据相同。
7.一种存储器预充电时长边界的测试装置，其特征在于，所述测试装置包括：
数据写入模块，被配置为，在所述存储器中至少一对第一字线和第二字线对应的存储单元中写入相同数据，所述第一字线和第二字线分别位于感应放大器的两侧；
第一确定模块，被配置为，根据第一电压，确定预设预充电时长；所述第一电压包括所述存储器的均衡电压、位线预充电压、字线开启电压、字线关闭电压中的至少一种；
第一字线处理模块，被配置为，激活所述第一字线并预充电；
第二字线处理模块，被配置为，在所述预设预充电时长之后，读取相应的所述第二字线对应的存储单元中的数据；
第二确定模块，被配置为，当读取的所述第二字线对应的存储单元中的数据与写入数据一致时，调整所述存储器的位线预充电压，确定改变后的预设预充电时长，直至读取的所述第二字线对应的存储单元中的数据与写入数据不一致时，确定所述改变后的预设预充电时长为所述存储器预充电时长边界值，或者，当读取的所述第二字线对应的存储单元中的数据与写入数据不一致时，调整所述存储器的位线预充电压，确定改变后的预设预充电时长，直至读取的所述第二字线对应的存储单元中的数据与写入数据一致时，确定改变前的预设预充电时长为所述存储器预充电时长边界值，其中，所述存储器预充电时长边界值是指会导致数据读取出现错误的最长预充电时长。
8.根据权利要求7所述的存储器预充电时长边界的测试装置，其特征在于，所述第一电压包括所述位线预充电压时，所述第一确定模块被配置为，
所述第一字线和第二字线对应的存储单元中写入的数据均为0时，降低所述位线预充电压，确定所述预设预充电时长。
9.根据权利要求7所述的存储器预充电时长边界的测试装置，其特征在于，所述第一电压包括所述位线预充电压时，所述第一确定模块被配置为，
所述第一字线和第二字线对应的存储单元中写入的数据均为1时，升高所述位线预充电压，确定所述预设预充电时长。
10.根据权利要求7所述的存储器预充电时长边界的测试装置，其特征在于，所述第一电压包括所述字线开启电压时，所述第一确定模块被配置为，
减小所述字线开启电压，确定所述预设预充电时长。
11.根据权利要求7所述的存储器预充电时长边界的测试装置，其特征在于，所述第一电压包括所述字线关闭电压时，所述第一确定模块被配置为，
增大所述字线关闭电压，确定所述预设预充电时长。
12.根据权利要求7所述的存储器预充电时长边界的测试装置，其特征在于，多对所述第一字线和第二字线对应的存储单元中写入的数据相同。
13.一种存储器预充电时长边界的测试设备，其特征在于，所述测试设备能够执行权利要求1-6中任一项所述的存储器预充电时长边界的测试方法，所述测试设备包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器被配置为执行：
在所述存储器中至少一对第一字线和第二字线中写入相同数据，所述第一字线和第二字线分别位于感应放大器的两侧；
根据第一电压，确定预设预充电时长；所述第一电压包括所述存储器的均衡电压、位线预充电压、字线开启电压、字线关闭电压中的至少一种；
激活所述第一字线并预充电；
在所述预设预充电时长之后，读取对应的所述第二字线对应的存储单元中的数据；
当读取的所述第二字线对应的存储单元中的数据与写入数据一致时，调整所述存储器的位线预充电压，确定改变后的预设预充电时长，直至读取的所述第二字线对应的存储单元中的数据与写入数据不一致时，确定所述改变后的预设预充电时长为所述存储器预充电时长边界值，或者，当读取的所述第二字线对应的存储单元中的数据与写入数据不一致时，调整所述存储器的位线预充电压，确定改变后的预设预充电时长，直至读取的所述第二字线对应的存储单元中的数据与写入数据一致时，确定改变前的预设预充电时长为所述存储器预充电时长边界值，其中，所述存储器预充电时长边界值是指会导致数据读取出现错误的最长预充电时长。
14.一种非临时性计算机可读存储介质，其特征在于，当所述存储介质中的指令由存储器预充电时长边界的测试设备的处理器执行时，使得所述测试设备能够执行权利要求1-6中任一项所述的存储器预充电时长边界的测试方法。
CN202210041371.9A 2022-01-14 2022-01-14 存储器预充电时长边界的测试方法、装置、设备及存储介质 Active CN114187956B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210041371.9A CN114187956B (zh) 2022-01-14 2022-01-14 存储器预充电时长边界的测试方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210041371.9A CN114187956B (zh) 2022-01-14 2022-01-14 存储器预充电时长边界的测试方法、装置、设备及存储介质

Publications (2)

Publication Number Publication Date
CN114187956A CN114187956A (zh) 2022-03-15
CN114187956B true CN114187956B (zh) 2023-09-05

Family

ID=80545689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210041371.9A Active CN114187956B (zh) 2022-01-14 2022-01-14 存储器预充电时长边界的测试方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN114187956B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116844616A (zh) * 2022-03-23 2023-10-03 长鑫存储技术有限公司 感应放大器感应边界确定方法及装置、介质及设备
CN116844591A (zh) * 2022-03-23 2023-10-03 长鑫存储技术有限公司 感应放大器感应边界确定方法及装置、介质及设备
CN116844618A (zh) 2022-03-23 2023-10-03 长鑫存储技术有限公司 存储器测试方法及装置、介质及设备
US11798617B2 (en) 2022-03-23 2023-10-24 Changxin Memory Technologies, Inc. Method and apparatus for determining sense boundary of sense amplifier, medium, and device
US11978504B2 (en) 2022-03-23 2024-05-07 Changxin Memory Technologies, Inc. Method and apparatus for determining sense boundary of sense amplifier, medium, and device
CN114639434B (zh) * 2022-05-09 2022-08-26 长鑫存储技术有限公司 存储芯片的测试方法、装置、设备及存储介质
CN116013395B (zh) * 2023-03-28 2023-08-15 长鑫存储技术有限公司 测试方法以及测试电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1662997A (zh) * 2002-06-17 2005-08-31 飞思卡尔半导体公司 存储器中软故障检测的方法和装置
CN101231883A (zh) * 2007-01-22 2008-07-30 台湾积体电路制造股份有限公司 动态随机存取存储器的高效操作的方法及装置
JP2011165271A (ja) * 2010-02-10 2011-08-25 Renesas Electronics Corp 半導体記憶装置および半導体記憶装置の試験方法
KR20110106107A (ko) * 2010-03-22 2011-09-28 주식회사 하이닉스반도체 반도체 장치의 테스트 방법
CN105957552A (zh) * 2016-04-21 2016-09-21 华为技术有限公司 存储器
CN109817260A (zh) * 2017-11-20 2019-05-28 中芯国际集成电路制造(上海)有限公司 位线预置电路、读操作电路、sram和方法
CN110675904A (zh) * 2018-07-03 2020-01-10 三星电子株式会社 存储器设备及其操作方法
CN113012745A (zh) * 2021-03-23 2021-06-22 长鑫存储技术有限公司 存储器的检测方法及检测装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4583703B2 (ja) * 2002-10-30 2010-11-17 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7120070B2 (en) * 2004-08-31 2006-10-10 Infineon Technologies Ag Method for testing the serviceability of bit lines in a DRAM memory device
JP2008146727A (ja) * 2006-12-07 2008-06-26 Elpida Memory Inc 半導体記憶装置及びその制御方法
US7518924B2 (en) * 2007-02-07 2009-04-14 Macronix International Co., Ltd. NOR architecture memory and operation method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1662997A (zh) * 2002-06-17 2005-08-31 飞思卡尔半导体公司 存储器中软故障检测的方法和装置
CN101231883A (zh) * 2007-01-22 2008-07-30 台湾积体电路制造股份有限公司 动态随机存取存储器的高效操作的方法及装置
JP2011165271A (ja) * 2010-02-10 2011-08-25 Renesas Electronics Corp 半導体記憶装置および半導体記憶装置の試験方法
KR20110106107A (ko) * 2010-03-22 2011-09-28 주식회사 하이닉스반도체 반도체 장치의 테스트 방법
CN105957552A (zh) * 2016-04-21 2016-09-21 华为技术有限公司 存储器
CN109817260A (zh) * 2017-11-20 2019-05-28 中芯国际集成电路制造(上海)有限公司 位线预置电路、读操作电路、sram和方法
CN110675904A (zh) * 2018-07-03 2020-01-10 三星电子株式会社 存储器设备及其操作方法
CN113012745A (zh) * 2021-03-23 2021-06-22 长鑫存储技术有限公司 存储器的检测方法及检测装置

Also Published As

Publication number Publication date
CN114187956A (zh) 2022-03-15

Similar Documents

Publication Publication Date Title
CN114187956B (zh) 存储器预充电时长边界的测试方法、装置、设备及存储介质
KR20090110494A (ko) 반도체 메모리 장치
CN114639434B (zh) 存储芯片的测试方法、装置、设备及存储介质
US11609705B2 (en) Memory detection method and detection apparatus
US20200035272A1 (en) Memory device with control and test circuit, and method for test reading and writing using bit line precharge voltage levels
CN114550799A (zh) 存储阵列故障检测方法、装置与电子设备
US9455049B2 (en) Semiconductor memory device and method of testing the same
JP6287043B2 (ja) 半導体記憶装置
US20240062806A1 (en) Memory devices having sense amplifiers therein that support offset cancellation and methods of operating same
CN114512174A (zh) 存储器的检测方法、检测系统、可读介质及电子设备
CN114512173A (zh) 存储器的检测方法、检测系统、可读介质及电子设备
CN116092543A (zh) 存储器的检测方法
CN110619903B (zh) 存储装置及其测试读写方法
CN114765049A (zh) 动态随机存储器的芯片测试方法及装置
CN116110483B (zh) 半导体器件的测试方法、设备及存储介质
CN116580750B (zh) 存储器的工艺缺陷筛选方法、装置、电子设备和存储介质
CN114388019B (zh) 存储器的检测方法
KR20140060684A (ko) 반도체 메모리 장치의 오버 드라이브 펄스 및 컬럼 선택 펄스 생성 회로
CN110379446B (zh) 输出入多工器
US11978504B2 (en) Method and apparatus for determining sense boundary of sense amplifier, medium, and device
WO2024000618A1 (zh) 存储单元的检测方法及设备
TWI646549B (zh) 輸出入多工器
KR100983717B1 (ko) 반도체 메모리 장치
US20230268020A1 (en) Test method, computer apparatus, and computer-readable storage medium
US20230376370A1 (en) Memory system and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant