CN114512173A - 存储器的检测方法、检测系统、可读介质及电子设备 - Google Patents

Abstract

本公开提供了一种存储器的检测方法、检测系统、计算机可读介质及电子设备，该检测方法包括：向多条第一位线连接的存储单元写入第一电压，向多条第二位线连接的存储单元写入第二电压，所述第一位线与所述第二位线交替设置，所述第一电压大于所述第二电压；经过加长的预设暂停时间使所述存储单元进行漏电后，读取所述第一位线或所述第二位线连接的所述存储单元，并判断各所述存储单元的读取结果是否等于其写入的所述第一电压或所述第二电压；若所述存储单元的读取结果不等于其写入的所述第一电压或所述第二电压，则判断所述存储器存在同轴字线双位元电容漏电。能够提前判断出存储器是否存在同轴字线双位元电容漏电。

Description

存储器的检测方法、检测系统、可读介质及电子设备

技术领域

本公开涉及存储器技术领域，具体而言，涉及一种存储器的检测方法、存储器的检测系统、计算机可读介质及电子设备。

背景技术

动态随机存取存储器(DRAM，Dynamic Random Access Memory)包括用于存储数据的多个存储单元，每个存储单元可以包括晶体管和电容器，晶体管用作数据向存储单元的流动以及数据从存储单元的流动的门控，电容器用于以电荷的形式来存储数据。

由于DRAM的结构过于精细，量产工艺复杂繁琐，在DRAM的电容工艺制程中，形成电容器的电容柱体之间容易相互倾斜，导致临近的电容单元容易产生故障。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开实施例的目的在于提供一种存储器的检测方法、存储器的检测系统、计算机可读介质及电子设备，能够提前判断出存储器是否存在同轴字线双位元电容漏电。

根据本公开实施例的一个方面，提供了一种存储器的检测方法，用于测试待测存储器，所述检测方法包括：

向多条第一位线连接的存储单元写入第一电压，向多条第二位线连接的存储单元写入第二电压，所述第一位线与所述第二位线交替设置，所述第一电压大于所述第二电压；

经过加长的预设暂停时间使所述存储单元进行漏电后，读取所述第一位线或所述第二位线连接的所述存储单元，并判断各所述存储单元的读取结果是否等于其写入的所述第一电压或所述第二电压；

若所述存储单元的读取结果不等于其写入的所述第一电压或所述第二电压，则判断所述存储器存在同轴字线双位元电容漏电。

在本公开的一种示例性实施例中，向多条所述第一位线连接的存储单元写入第一电压，包括：

控制连接感应放大器的目标电荷泵开启以生成第一电压，控制连接所述第一电压和所述感应放大器的目标开关元件开启，以对所述感应放大器输入所述第一电压；

通过所述感应放大器向多条所述第一位线连接的所述存储单元中写入所述第一电压。

在本公开的一种示例性实施例中，所述第一电压高于待检测存储器的电源电压。

在本公开的一种示例性实施例中，所述第二电压为零电压或负电压。

在本公开的一种示例性实施例中，读取所述第一位线或所述第二位线连接的所述存储单元，并判断各所述存储单元的读取结果是否等于其写入的所述第一电压或所述第二电压，包括：

读取所述第二位线连接的存储单元，并判断各所述存储单元的读取结果是否等于其写入的所述第二电压。

在本公开的一种示例性实施例中，所述预设暂停时间为100ms-500ms。

在本公开的一种示例性实施例中，向多条所述第一位线连接的存储单元写入第一电压，向多条所述第二位线连接的存储单元写入第二电压，包括：

开启目标字线，对所述目标字线连接的连续预设数量个存储单元交替写入所述第一电压和所述第二电压，关闭所述目标字线。

在本公开的一种示例性实施例中，所述预设数量等于所述待测存储阵列的突发长度；向多条所述第一位线连接的存储单元写入第一电压，向多条所述第二位线连接的存储单元写入第二电压，包括：

在关闭所述目标字线之后，开启所述目标字线，以对所述目标字线连接的未进行写入操作的连续所述预设数量个存储单元交替写入所述第一电压和所述第二电压，关闭所述目标字线；

重复以上步骤，直至所述目标字线连接的全部存储单元均被写入所述第一电压或所述第二电压。

在本公开的一种示例性实施例中，所述预设数量等于所述字线连接的全部存储单元的数量；向多条所述第一位线连接的存储单元写入第一电压，向多条所述第二位线连接的存储单元写入第二电压，包括：

在关闭所述目标字线之后，开启所述目标字线的下一条字线以对所述下一条字线连接的连续所述预设数量个存储单元交替写入所述第一电压和所述第二电压。

在本公开的一种示例性实施例中，读取所述第一位线或所述第二位线连接的所述存储单元，包括：

开启目标字线，读取对所述目标字线连接的连续预设数量个存储单元交替写入的所述第一电压或所述第二电压；

关闭所述目标字线。

在本公开的一种示例性实施例中，所述预设数量等于所述待测存储阵列的突发长度；读取所述第一位线或所述第二位线连接的所述存储单元，包括：

在关闭所述目标字线之后，开启所述目标字线，以读取所述目标字线连接的未读取的连续所述预设数量个存储单元；

重复以上步骤，直至读取所述目标字线连接的全部存储单元。

在本公开的一种示例性实施例中，所述预设数量等于所述字线连接的全部存储单元的数量；读取所述第一位线或所述第二位线连接的所述存储单元，包括：

在关闭所述目标字线之后，开启所述目标字线的下一条字线以读取所述下一条字线连接的全部存储单元。

根据本公开实施例的另一个方面，提供了一种存储器的检测系统，用于测试待测存储器，所述检测系统包括：

数据写入模块，被配置为向多条第一位线连接的存储单元写入第一电压，向多条第二位线连接的存储单元写入第二电压，所述第一位线与所述第二位线交替设置，所述第一电压大于所述第二电压；

数据读取模块，被配置为经过加长的预设暂停时间使所述存储单元进行漏电后，读取所述第一位线或所述第二位线连接的所述存储单元；

数据判断模块，被配置为判断各所述存储单元的读取结果是否等于其写入的所述第一电压或所述第二电压；若所述存储单元的读取结果不等于其写入的所述第一电压或所述第二电压，则判断所述存储器存在同轴字线双位元电容漏电。

根据本公开实施例的又一个方面，提供了一种计算机可读介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现上述的检测方法。

根据本公开实施例的再一个方面，提供了一种电子设备，其特征在于，包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如上述的检测方法。

本公开提供的存储器的检测方法，通过向多条第一位线连接的存储单元写入第一电压，向多条第二位线连接的存储单元写入第二电压，第一位线与第二位线交替设置，且使第一电压大于第二电压；接着经过加长的预设暂停时间使存储单元进行漏电后，读取第一位线或第二位线连接的存储单元，并判断各存储单元的读取结果是否等于其写入的第一电压或第二电压；若存储单元的读取结果不等于其写入的第一电压或第二电压，则判断存储器存在同轴字线双位元电容漏电；实现了将具有潜在同轴字线双位元失效的芯片提前筛选出来，使用该检测方法应用于预烧工程量产程式，可以提升存储阵列部分同轴字线双位元缺陷的检测能力，有助于提升产品可靠性和良率。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1为本公开提供的存储器的存储阵列示意图；

图2为本公开提供的存储阵列中字线与位元的位置关系示意图；

图3为本公开提供的存储阵列中存在双位元失效故障的示意图；

图4为本公开的一种实施例提供的存储器的检测方法的流程图；

图5为本公开的一种实施例提供的激励“1”失效的示意图；

图6为本公开的一种实施例提供的激励“0”失效的示意图；

图7为本公开的一种实施例提供的存储单元的读取电路示意图；

图8为本公开的一种实施例提供通过图7所示电路读取存储单元状态的过程示意图；

图9为本公开的一种实施例提供的正常情况下读取数据“1”的过程中位线电位变化示意图；

图10为本公开的一种实施例提供的正常情况下读取数据“0”的过程中位线电位变化示意图；

图11为本公开的一种实施例提供的不正常情况下读取数据“1”的过程中位线电位变化示意图；

图12为本公开的一种实施例提供的不正常情况下读取数据“0”的过程中位线电位变化示意图；

图13为本公开的一种实施例提供的存储器的检测系统的示意图；

图14示出了适于用来实现本公开实施例的电子设备的计算机系统的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。

如图1所示，存储器包括多个存储单元Cell、多条相互分立的位线BL以及多条相互分立的字线WL，每条位线BL连接多个存储单元Cell，每条字线WL连接多个存储单元Cell，且每一存储单元Cell与相应的一条位线BL以及一条字线WL连接。

如图1和图2所示，字线WL与位元的位置关系共有七种类型。双位元是指Cell toCell(电容to电容)，即两个存储单元，其中同轴WL双位元是指一根字线WL控制两个存储单元，即图中标注的RDB类型；除RDB类型外其他均为异轴WL双位元，包括HDB类型、ICDB类型、CDB类型、VDB类型、GDB类型与DDB类型。

如图3所示，在DRAM电容工艺制程中，电容柱体之间容易相互倾斜，导致临近的Cell单元容易产生双位元故障。本公开旨在提供一种检测存储器中的RDB类型的同轴双位元故障的检测方法，解决因电容柱体缺陷导致的产品良率损失。

针对上述技术问题，本公开的实施例首先提供了一种存储器的检测方法，用于测试待测存储器，如图4所示，检测方法包括：

步骤S100、向多条第一位线连接的存储单元写入第一电压，向多条第二位线连接的存储单元写入第二电压，第一位线与第二位线交替设置，第一电压大于第二电压；

步骤S200、经过加长的预设暂停时间使存储单元进行漏电后，读取第一位线或第二位线连接的存储单元，并判断各存储单元的读取结果是否等于其写入的第一电压或第二电压；

步骤S300、若存储单元的读取结果不等于其写入的第一电压或第二电压，则判断存储器存在同轴字线双位元电容漏电。

本公开提供的存储器的检测方法，通过向多条第一位线连接的存储单元写入第一电压，向多条第二位线连接的存储单元写入第二电压，第一位线与第二位线交替设置，且使第一电压大于第二电压；接着经过加长的预设暂停时间使存储单元进行漏电后，读取第一位线或第二位线连接的存储单元，并判断各存储单元的读取结果是否等于其写入的第一电压或第二电压；若存储单元的读取结果不等于其写入的第一电压或第二电压，则判断存储器存在同轴字线双位元电容漏电；实现了将具有潜在同轴字线双位元失效的芯片提前筛选出来，使用该检测方法应用于预烧工程量产程式，可以提升存储阵列部分同轴字线双位元缺陷的检测能力，有助于提升产品可靠性和良率。

下面，将对本公开提供的存储器的检测方法中的各步骤进行详细的说明。

在步骤S100中，向多条第一位线连接的存储单元写入第一电压，向多条第二位线连接的存储单元写入第二电压，第一位线与第二位线交替设置，第一电压大于第二电压。

具体地，如图5所示，偶数行的位线为第一位线，奇数行的位线为第二位线，在偶数行的位线连接的存储单元写入第一电压，在奇数行的位线连接的存储单元写入第二电压。如图6所示，在整个存储阵列中一半被写入第二电压(即数据“0”)的存储单元完成测试后，整个存储阵列更换数据写入方案，测试另一半存储单元；即奇数行的位线为第一位线，偶数行的位线为第二位线，在奇数行的位线连接的存储单元写入第一电压，在偶数行的位线连接的存储单元写入第二电压。

其中，第一电压对应数据“1”，第二电压对应数据“0”。由于同轴字线相邻的存储单元分别被写入不同的电压，电容之间具有电压差，若这两个存储单元之间存在电容漏电，存储单元存储的数据会发生变动。

其中，为了提高检测效率，使可能存在的电容漏电更加明显，设置第一电压高于存储器的存储阵列的电源电压(VDD)。例如，存储器的存储阵列的电源电压等于1.0V，则可以设置第一电压为1.2V。第一电压与电源电压之间的差值可以由本领域技术人员根据待测存储阵列的实际运行参数自行设置，本公开对比不做限制。

示例的，生成第一电压的方法例如可以通过电荷泵或短路。例如，在对存储阵列中目标字线连接的存储单元写入第一电压之前，控制连接感应放大器的目标电荷泵开启以生成第一电压，控制连接第一电压和感应放大器的目标开关元件开启，将第一电压输入感应放大器，进而通过感应放大器写入存储单元，存储单元的上极板电压增大△V_PLT后，存储单元的下极板电压也随之增大△V_PLT，使存储单元下的极板电压为VDD+△V_PLT。通过感应放大器写入存储单元的方法可以有多种，本公开对此不作特殊限制。

示例的，第二电压(VSS)可以为零电压或负电压，进一步增加了异轴字线双位元之间的电压差。

将第一电压通过电荷泵或者短路方式拉到较高电位VDD+△V_PLT，连接目标字线的感应放大器对应的存储单元写数据“1”，连接其他字线的偶数位感应放大器对应的存储单元写数据“0”。连接目标字线的感应放大器对应的存储单元与连接其他字线的感应放大器对应的存储单元具有较高的电压差VDD+△V_PLT-Vss；对存储单元分别写入第一电压或第二电压后，由于相邻存储单元之间存在较大的电压差，电容漏电开始产生。

在步骤S200中，经过加长的预设暂停时间使存储单元进行漏电后，读取第一位线或第二位线连接的存储单元，并判断各存储单元的读取结果是否等于其写入的第一电压或第二电压。

具体地，在向多条第一位线连接的存储单元写入第一电压，向多条第二位线连接的存储单元写入第二电压之后，加长预设暂停(Pause)时间使高电位的Cell“1”对低电位的Cell“0”进行漏电。

加长预设暂停时间后，可使暂停时间达到毫秒级，例如100ms-500ms，暂停时间具体可为100ms、200ms、300ms、400ms、500ms等，本公开在此不一一列举；当然，暂停时间也可小于100ms或大于500ms，本公开对此不做限制。通过加长时间的Pause，可提高检测的精确度。

通过加长时间的Pause后，在本公开的一个实施例中，开启目标字线，控制与目标字线连接的位线所连接的感应放大器开启以读取与目标字线连接的存储单元，读取写“1”的存储单元，判断其是否仍旧为“1”。如果发生漏电，则该存储单元的电容中电荷量变少不会为“1”，如图5和图6所示，会变为“0”。如果开启目标字线WL和目标存储单元对应的感应放大器读取一个目标存储单元后，发现被写入数据“1”的目标存储单元读取为“0”，则判断存储单元的“1”信号对到存储单元的“0”信号有漏电，说明目标字线WL对相邻的存储单元发生了漏电，此时可以判断同轴双位元电容漏电现象存在。

在本公开的另一个实施例中，开启目标字线，控制与目标字线连接的位线连接的感应放大器开启以读取与目标字线连接的存储单元，读取写“0”的存储单元，判断其是否仍旧为“0”；如果发生漏电，则该存储单元的电容中电荷量不会为“0”，如图5和图6所示，会变为“1”。如果开启目标字线WL和目标存储单元对应的感应放大器读取一个目标存储单元后，发现被写入数据“0”的目标存储单元读取为“1”，则判断存储单元的“1”信号对到存储单元的“0”信号有漏电，则说明目标字线WL对相邻的存储单元发生了漏电，此时可以判断同轴双位元电容漏电现象存在。该方法在高温中使用时可以有效降低存储单元“1”数据由于保持时间(retention)不足带来的误宰(overkill)影响。

示例的，如图7所示，读取电路的存储单元510包括M1和电容C，M1例如可以为N型晶体管，M1的源极连接电容C，漏极连接位线BL，栅极连接字线WL。位线BL上顺次设置有列选择单元、平衡单元和感应放大器。

列选择单元520包括第二开关元件M2，第二开关元件M2为N型晶体管，源极连接本地输入输出信号线LIO(Local Input/Output)，漏极连接位线BL，栅极连接列选择信号线YS(Y Select)。

平衡单元530包括第三开关元件M3、第四开关元件M4和第五开关元件M5，第三开关元件M3、第四开关元件M4和第五开关元件M5均为N型晶体管，第三开关元件M3、第四开关元件M4和第五开关元件M5的栅极均连接电压均衡器VEQ(Voltage Equalizer)。其中，第三开关元件M3的源极和第四开关元件M4的漏极均连接位线预充电压V_BLP(Voltage of Bit LinePrecharge)，第三开关元件M3的漏极连接位线BL，第四开关元件M4的源极连接互补位线/BL。

感应放大器(Sense Amplifier，SA)540是一种差分放大器，两个输入端分别连接位线BL和互补位线/BL，用于将位线BL和互补位线/BL的电压差放大。感应放大器包括第六开关元件M6、第七开关元件M7、第八开关元件M8、第九开关元件M9。其中，第六开关元件M6、第七开关元件M7均为N型晶体管，第八开关元件M8、第九开关元件M9均为P型晶体管。第六开关元件M6的一端通过第一节点N1连接位线BL，另一端连接低电位节点NCS，低电位节点NCS连接低电压Vss，第六开关元件M6的控制端连接互补位线/BL。第七开关元件M7的一端通过第二节点N2连接互补位线/BL，另一端连接低电位节点NCS，第七开关元件M7的控制端连接位线BL。第八开关元件M8的一端通过第一节点N1连接位线BL，另一端连接高电位节点PCS，高电位节点PCS连接高电压Vary，第八开关元件M8的控制端连接互补位线/BL。第九开关元件M9的一端通过第二节点N2连接互补位线/BL，另一端连接高电位节点PCS，第九开关元件M9的控制端连接位线BL。

在读取之前，电压均衡器VEQ打开平衡单元中的三个开关元件，位线BL和互补位线/BL均等于位线预充电压V_BLP。激活信号ACT到达后，电压均衡器VEQ关闭，允许位线BL和互补位线/BL之间存在电压差。接下来，控制字线WL打开，存储单元中的M1开启。

如图8所示，在感应放大器将位线BL的电压拉到高电压Vary或者低电压Vss后，通过列选择信号YS控制列选择单元开启(YS ON)，将位线BL的电压读取到本地信号线LIO上。如果位线BL的电位为高电压Vary，则读取结果为“1”；如果位线BL的电位为低电压Vss，则读取结果为“0”。关闭列选择信号YS(YS OFF)后，控制感应放大器进入下一次读取的预备阶段(PRE)。关闭字线WL(WL OFF)和感应放大器(SA OFF)，控制电压均衡器VEQ开启(VEQ ON)，使位线BL和互补位线/BL均等于位线预充电压V_BLP，直至再次接到激活信号ACT，这一段时间称为行预充电时间t_RP(Row Precharge Time)。

图9和图10分别为正常情况下对应的读取数据“1”和“0”过程中位线电位变化示意图。

如图9所示，当电容间不存在漏电现象时，字线WL开启，进入电荷分享阶段，位线BL的电位被电容C抬升，第一节点N1的电位高于第二节点N2的电位。控制感应放大器开启后，第一节点N1控制第七开关元件M7打开，第二节点N2控制第八开关元件M8打开，第七开关元件M7的打开程度大于第六开关元件M6的打开程度，位线BL和互补位线/BL均有一定程度的电位下降。但是随后，第二节点N2率先经由打开程度较大的第七开关元件M7拉到第二电压Vss，第八开关元件M8打开，第六开关元件M6关闭，第一节点N1的电位迅速上升到第一电压Vary，第九开关元件M9被关闭，第七开关元件M7被打开，第二节点N2的电位被固定为第二电压Vss。至此，通过列选择信号YS读取位线BL的电压时，能够读取到第一电压Vary，即读取结果为“1”。

如图10所示，当电容间不存在漏电现象时，则电容C为低电平，位线BL通过M1对电容C漏电，位线BL上的电压由V_BLP开始下降。控制字线WL开启一定时间之后，可以通过使能信号控制感应放大器开启，开始感应放大过程。设位线BL的电位下降为ΔV，电压为V_BLP-ΔV。在正常情况下，如果ΔV足够大，则第六开关元件M6的开启程度大于第七开关元件M7的开启程度，第一节点N1的电压比第二节点N2的电压更快达到第二电压Vss，受第一节点N1控制的第九开关元件M9的被首先打开，第二节点N2的电压被迅速拉到第一电压Vary，受第二节点N2控制的第八开关元件M8被关闭。此时第一节点N1通过打开的第六开关元件M6连接第二电压Vss，即位线BL的电压等于第二电压Vss，第七开关元件M7被关闭，第二节点N2通过打开的第九开关元件M9连接第一电压Vary，即互补位线/BL的电压被拉到第一电压Vary。至此，位线BL对电容C漏电造成的电压差ΔV被感应放大器放大，位线BL的电位等于第二电压Vss，互补位线/BL的电位等于第一电压Vary。至此，通过列选择信号YS读取位线BL的电压时，能够读取到第二电压Vss，即读取结果为“0”。

图11和图12分别为不正常情况下对应的读取数据“1”和“0”过程中位线电位变化示意图。

如图11所示，当电容间存在漏电现象时，字线WL开启，进入电荷分享阶段，位线BL的电位被电容C抬升，由于电容C同时对相邻存储单元的电容漏电，位线BL的电位抬升速度较慢，但是仍旧高于互补位线/BL的电压V_BLP。控制感应放大器开启后，第一节点N1控制第七开关元件M7打开，第二节点N2控制第八开关元件M8打开，第七开关元件M7的打开程度仍旧大于第六开关元件M6的打开程度。即使经过加长的预设暂停时间，位线BL的电位仍旧比互补位线/BL的电位V_BLP高，且随着WL打开时间的延长，电容C分享的电荷越来越多，位线BL的电位持续上升，与互补位线/BL的电位的差值会越来越大。因此，在这种情况下，位线BL的读取结果仍旧为“1”，不容易被检测到存在电容漏电现象。

如图12所示，当电容间存在漏电现象时，字线WL开启，被漏电的电容C对位线BL进行电荷分享，导致位线BL的电位出现下降，但下降差值越来越小。感应放大器被使能后，第六开关元件M6的开启程度与第七开关元件M7的开启程度的差别不大，第一节点N1和第二节点N2几乎同时达到第二电压Vss，第六开关元件M6和第七开关元件M7均关闭，第八开关元件M8和第九开关元件M9同时被打开，第一节点N1和第二节点N2的电压同时抬升。在此过程中，被漏电的电容C持续对位线BL进行电荷分享，第一节点N1的电位抬升速度较第二节点N2快，第九开关元件M9的开启程度小于第八开关元件M8的开启程度，第一节点N1比第二节点N2更快达到第一电压Vary，此时第九开关元件M9被彻底关闭，第七开关元件M7被彻底打开，第二节点N2的电位被拉到第二电压Vss。至此，通过列选择信号YS读取位线BL的电压时，能够读取到第一电压Vary，即读取结果为“1”。

在步骤S300中，若存储单元的读取结果不等于其写入的第一电压或第二电压，则判断存储器存在同轴字线双位元电容漏电。

具体地，在读取存储单元之后，对待测存储阵列中多条第一位线连接的存储单元和多条第二位线连接的存储单元分别写入第二电压和第一电压；顺次控制多条字线开启以读取存储单元，其中控制多条字线开启包括控制每条字线开启预设时长后，控制连接第一位线或第二位线的感应放大器开启以读取存储单元；在存储单元的读取结果不等于其写入的第一电压或第二电压时，判断待测存储阵列存在同轴字线双位元电容漏电。

例如，在测试中，首先对奇数位位线连接的存储单元写“1”，对偶数位位线连接的存储单元写“0”，然后按照上述实施例读取连接偶数位位线连接的存储单元，在任意存储单元的读取结果不为“0”时，判断存在同轴字线双位元电容漏电。

测试完全部偶数位位线连接的存储单元后，对偶数位位线连接的存储单元写“1”，对奇数位位线连接的存储单元写“0”，然后按照上述实施例读取连接奇数位位线连接的存储单元，在任意存储单元的读取结果不为“0”时，判断存在同轴字线双位元电容漏电。

具体地，在上述连个实施例在对存储阵列进行检测时，可以预先设定写入数据的顺序，以对存储单元写入第一电压或第二电压。

示例的，数据的写入过程可以包括：开启目标字线，对目标字线连接的连续预设数量个存储单元交替写入第一电压和第二电压，关闭目标字线。

其中，预设数量等于待测存储阵列的突发长度(Burst Length，BL)；在关闭目标字线之后，开启目标字线，以对目标字线连接的未进行写入操作的连续预设数量个存储单元交替写入第一电压和第二电压，关闭目标字线；重复以上步骤，直至目标字线连接的全部存储单元均被写入第一电压或第二电压。

其中，预设数量还可等于目标字线连接的全部存储单元的数量。此时，在关闭目标字线之后，开启目标字线的下一条字线以对下一条字线连接的连续预设数量个存储单元交替写入第一电压和第二电压。

在预设数量等于待测存储阵列的突发长度时，开启目标字线的下一条字线以对下一条字线连接的连续突发长度个存储单元写入第一电压与第二电压的过程可以称为X-Fast写入方式，即在X方向上实现快速写入。在关闭目标字线之后，开启目标字线，以对目标字线连接的未进行写入操作的连续突发长度个存储单元交替写入第一电压和第二电压，关闭目标字线；重复以上步骤，直至目标字线连接的全部存储单元均被写入第一电压或第二电压。这种写入方式可以成为Y-Fast写入方式，即在Y方向上实现快速写入。

在预设数量等于字线连接的全部存储单元的数量时，在关闭目标字线之后，开启目标字线的下一条字线以对下一条字线连接的连续预设数量个存储单元交替写入第一电压与第二电压的方式称为Y-Page写入方式，即在Y方向上实现整页写入。

预设数量等于待测存储阵列的突发长度，可以在关闭目标字线之后，开启目标字线，以对目标字线连接的未进行写入操作的连续突发长度个存储单元写入第一电压或第二电压，关闭目标字线；重复以上步骤，直至目标字线连接的全部存储单元均被写入第一电压或第二电压。这种写入方式可以成为Y-Fast写入方式，即在Y方向上实现快速写入。

同理，读取过程同样可以预先设置读取顺序。

在一个实施例中，读取过程可以包括：开启目标字线，对目标字线连接的连续预设数量个存储单元交替写入第一电压和第二电压，关闭目标字线。

其中，预设数量可等于待测存储阵列的突发长度。突发长度即为存储阵列对应的能够同时读取的位线的数量，例如，DDR4支持的突发长度为8位，DDR5支持的最大突发长度为16位。

接着，可以在关闭目标字线之后，开启目标字线，以读取目标字线连接的未读取的连续预设数量个存储单元；重复以上步骤，直至读取目标字线连接的全部存储单元。这种读取方式称为Y-Fast读取方式，能够实现Y方向上的快速读取。

其中，预设数量可等于待测存储阵列的全部存储单元的数量。在关闭目标字线之后，可以开启目标字线的下一条字线以读取下一条字线连接的连续预设数量个存储单元，这种读取方式称为X-Fast读取方式，能够实现X方向上的快速读取。

本公开的实施例还提供了一种存储器的检测系统，存储器包括多个存储单元、多条相互分立的位线以及多条相互分立的字线，每条位线连接多个存储单元，每条字线连接多个存储单元，且每一存储单元与相应的一条位线以及一条字线连接，如图13所示，该检测系统1000包括：

数据写入模块1010，被配置为向多条第一位线连接的存储单元写入第一电压，向多条第二位线连接的存储单元写入第二电压，第一位线与第二位线交替设置，第一电压大于第二电压；

数据读取模块1020，被配置为经过加长的预设暂停时间使存储单元进行漏电后，读取第一位线或第二位线连接的存储单元；

数据判断模块1030，被配置为判断各存储单元的读取结果是否等于其写入的第一电压或第二电压；若存储单元的读取结果不等于其写入的第一电压或第二电压，则判断存储器存在同轴字线双位元电容漏电。

本公开提供的存储器的检测系统，数据写入模块通过向多条第一位线连接的存储单元写入第一电压，向多条第二位线连接的存储单元写入第二电压，第一位线与第二位线交替设置，且使第一电压大于第二电压；接着数据读取模块经过加长的预设暂停时间使存储单元进行漏电后，读取第一位线或第二位线连接的存储单元，数据判断模块判断各存储单元的读取结果是否等于其写入的第一电压或第二电压；若存储单元的读取结果不等于其写入的第一电压或第二电压，则判断存储器存在同轴字线双位元电容漏电；实现了将具有潜在同轴字线双位元失效的芯片提前筛选出来，使用该检测方法应用于预烧工程量产程式，可以提升存储阵列部分同轴字线双位元缺陷的检测能力，有助于提升产品可靠性和良率。

由于本公开的示例实施例的存储器的检测系统装置的各个功能模块与上述存储器的检测方法的示例实施例的步骤对应，因此对于本公开装置实施例中未披露的细节，请参照本公开上述的存储器的检测方法的实施例。

下面参考图14，其示出了适于用来实现本公开实施例的电子设备的计算机系统1200的结构示意图。图14示出的电子设备的计算机系统1200仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。

如图14所示，计算机系统1200包括中央处理单元(CPU)1201，其可以根据存储在只读存储器(ROM)1202中的程序或者从存储部分1208加载到随机访问存储器(RAM)1203中的程序而执行各种适当的动作和处理。在RAM 1203中，还存储有系统操作所需的各种程序和数据。CPU 1201、ROM 1202以及RAM 1203通过总线1204彼此相连。输入/输出(I/O)接口1205也连接至总线1204。

以下部件连接至I/O接口1205：包括键盘、鼠标等的输入部分1206；包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分1207；包括硬盘等的存储部分1208；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分1209。通信部分1209经由诸如因特网的网络执行通信处理。驱动器1210也根据需要连接至I/O接口1205。可拆卸介质1211，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器1210上，以便于从其上读出的计算机程序根据需要被安装入存储部分1208。

特别地，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分1209从网络上被下载和安装，和/或从可拆卸介质1211被安装。在该计算机程序被中央处理单元(CPU)1201执行时，执行本申请的系统中限定的上述功能。

需要说明的是，本公开所示的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、RF等等，或者上述的任意合适的组合。

附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

描述于本公开实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现，所描述的单元也可以设置在处理器中。其中，这些单元的名称在某种情况下并不构成对该单元本身的限定。

作为另一方面，本申请还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被一个该电子设备执行时，使得该电子设备实现如上述实施例中所述的检测方法。

例如，所述的电子设备可以实现如图4中所示的：步骤S100、向多条第一位线连接的存储单元写入第一电压，向多条第二位线连接的存储单元写入第二电压，第一位线与第二位线交替设置，第一电压大于第二电压；步骤S200、经过加长的预设暂停时间使存储单元进行漏电后，读取第一位线或第二位线连接的存储单元，并判断各存储单元的读取结果是否等于其写入的第一电压或第二电压；步骤S300、若存储单元的读取结果不等于其写入的第一电压或第二电压，则判断存储器存在同轴字线双位元电容漏电。

又如，所述的电子设备可以实现如图4所示的各个步骤。

应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、触控终端、或者网络设备等)执行根据本公开实施方式的方法。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其他实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (15)

1.一种存储器的检测方法，用于测试待测存储器，其特征在于，所述检测方法包括：

向多条第一位线连接的存储单元写入第一电压，向多条第二位线连接的存储单元写入第二电压，所述第一位线与所述第二位线交替设置，所述第一电压大于所述第二电压；

经过加长的预设暂停时间使所述存储单元进行漏电后，读取所述第一位线或所述第二位线连接的所述存储单元，并判断各所述存储单元的读取结果是否等于其写入的所述第一电压或所述第二电压；

若所述存储单元的读取结果不等于其写入的所述第一电压或所述第二电压，则判断所述存储器存在同轴字线双位元电容漏电。

2.根据权利要求1所述的检测方法，其特征在于，向多条所述第一位线连接的存储单元写入第一电压，包括：

控制连接感应放大器的目标电荷泵开启以生成第一电压，控制连接所述第一电压和所述感应放大器的目标开关元件开启，以对所述感应放大器输入所述第一电压；

通过所述感应放大器向多条所述第一位线连接的所述存储单元中写入所述第一电压。

3.根据权利要求1所述的检测方法，其特征在于，所述第一电压高于待检测存储器的电源电压。

4.根据权利要求1所述的检测方法，其特征在于，所述第二电压为零电压或负电压。

5.根据权利要求1所述的检测方法，其特征在于，读取所述第一位线或所述第二位线连接的所述存储单元，并判断各所述存储单元的读取结果是否等于其写入的所述第一电压或所述第二电压，包括：

读取所述第二位线连接的存储单元，并判断各所述存储单元的读取结果是否等于其写入的所述第二电压。

6.根据权利要求1所述的检测方法，其特征在于，所述预设暂停时间为100ms-500ms。

7.根据权利要求1所述的检测方法，其特征在于，向多条所述第一位线连接的存储单元写入第一电压，向多条所述第二位线连接的存储单元写入第二电压，包括：

开启目标字线，对所述目标字线连接的连续预设数量个存储单元交替写入所述第一电压和所述第二电压，关闭所述目标字线。

8.根据权利要求7所述的检测方法，其特征在于，所述预设数量等于所述待测存储阵列的突发长度；向多条所述第一位线连接的存储单元写入第一电压，向多条所述第二位线连接的存储单元写入第二电压，包括：

在关闭所述目标字线之后，开启所述目标字线，以对所述目标字线连接的未进行写入操作的连续所述预设数量个存储单元交替写入所述第一电压和所述第二电压，关闭所述目标字线；

重复以上步骤，直至所述目标字线连接的全部存储单元均被写入所述第一电压或所述第二电压。

9.根据权利要求7所述的检测方法，其特征在于，所述预设数量等于所述字线连接的全部存储单元的数量；向多条所述第一位线连接的存储单元写入第一电压，向多条所述第二位线连接的存储单元写入第二电压，包括：

在关闭所述目标字线之后，开启所述目标字线的下一条字线以对所述下一条字线连接的连续所述预设数量个存储单元交替写入所述第一电压和所述第二电压。

10.根据权利要求1所述的检测方法，其特征在于，读取所述第一位线或所述第二位线连接的所述存储单元，包括：

开启目标字线，读取对所述目标字线连接的连续预设数量个存储单元交替写入的所述第一电压或所述第二电压；

关闭所述目标字线。

11.根据权利要求10所述的检测方法，其特征在于，所述预设数量等于所述待测存储阵列的突发长度；读取所述第一位线或所述第二位线连接的所述存储单元，包括：

在关闭所述目标字线之后，开启所述目标字线，以读取所述目标字线连接的未读取的连续所述预设数量个存储单元；

重复以上步骤，直至读取所述目标字线连接的全部存储单元。

12.根据权利要求10所述的检测方法，其特征在于，所述预设数量等于所述字线连接的全部存储单元的数量；读取所述第一位线或所述第二位线连接的所述存储单元，包括：

在关闭所述目标字线之后，开启所述目标字线的下一条字线以读取所述下一条字线连接的全部存储单元。

13.一种存储器的检测系统，用于测试待测存储器，其特征在于，所述检测系统包括：

数据写入模块，被配置为向多条第一位线连接的存储单元写入第一电压，向多条第二位线连接的存储单元写入第二电压，所述第一位线与所述第二位线交替设置，所述第一电压大于所述第二电压；

数据读取模块，被配置为经过加长的预设暂停时间使所述存储单元进行漏电后，读取所述第一位线或所述第二位线连接的所述存储单元；

数据判断模块，被配置为判断各所述存储单元的读取结果是否等于其写入的所述第一电压或所述第二电压；若所述存储单元的读取结果不等于其写入的所述第一电压或所述第二电压，则判断所述存储器存在同轴字线双位元电容漏电。

14.一种计算机可读介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1-13任一项所述的检测方法。

15.一种电子设备，其特征在于，包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现如权利要求1-13任一项所述的检测方法。

Images