JP2011165271A - 半導体記憶装置および半導体記憶装置の試験方法 - Google Patents

半導体記憶装置および半導体記憶装置の試験方法 Download PDF

Info

Publication number
JP2011165271A
JP2011165271A JP2010027152A JP2010027152A JP2011165271A JP 2011165271 A JP2011165271 A JP 2011165271A JP 2010027152 A JP2010027152 A JP 2010027152A JP 2010027152 A JP2010027152 A JP 2010027152A JP 2011165271 A JP2011165271 A JP 2011165271A
Authority
JP
Japan
Prior art keywords
voltage
memory device
semiconductor memory
word line
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010027152A
Other languages
English (en)
Inventor
Hideyuki Ooka
秀幸 大岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010027152A priority Critical patent/JP2011165271A/ja
Publication of JP2011165271A publication Critical patent/JP2011165271A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

【課題】ストレス試験の条件設定の自由度が大きく、様々な欠陥を検出可能な半導体記憶装置及び半導体記憶装置の試験方法を提供することである。
【解決手段】本発明にかかる半導体記憶装置は、行列状に配置された複数のメモリセル10と、メモリセルの行毎に対応して配線された複数のワード線WLと、メモリセル10の列毎に対応して配線された複数のビット線対BL、XBLと、テストモードの書き込み期間に、ワード線WLに第1の電圧を印加することでメモリセル10へデータを書き込み、書き込み期間の後のストレス印加期間に、ビット線対BL、XBLにプリチャージ電圧を印加すると共に、前記書き込み期間よりも長い時間、ワード線WLに任意の電圧値である第2の電圧を印加する制御回路と、を有する。
【選択図】図1

Description

本発明は半導体記憶装置および半導体記憶装置の試験方法に関し、特にSRAM(Static Random Access Memory)のメモリセルの欠陥を検出することが可能な半導体記憶装置および半導体記憶装置の試験方法に関する。
SRAMのメモリセルとして、6個のMOSトランジスタから構成されたCMOS型の6トランジスタセルがある。これは、2つのCMOSインバータからなるフリップフロップと、フリップフロップの両ノードを、ビット線対に接続する2つのアクセストランジスタからなる。SRAMは、データ記憶を、フリップフロップを用いて行うので、データ保持が安定的にできるという特徴がある。
SRAMセルの安定性指標の一つに、スタティックノイズマージン(Static Noise Margin(SNM))がある。スタティックノイズマージンとは、ワード線を活性化した時に、メモリセルが保持しているデータが破壊されないかどうかを表す指標であり、スタティックノイズマージンが大きいほど読み出し時のメモリセルは安定である。
特許文献1には、経時的又は動作環境の変化によりSRAMセルの特性が悪化しても、適切な動作マージンを確保することができる半導体記憶装置に関する技術が開示されている。図13は特許文献1に開示されている半導体記憶装置(SRAM)を説明するための回路図である。図13に示すSRAMセルは、PMOSトランジスタ108とNMOSトランジスタ109とで構成されたインバータ121と、PMOSトランジスタ111とNMOSトランジスタ112とで構成されたインバータ122と、を有する。また、ビット線対(BL、NBL)106、107と2つのインバータ121、122との接続を制御する2つのNMOSトランジスタ113、114を有する。2つのNMOSトランジスタ113、114のゲートはワード線105と接続されている。
インバータ122の出力はノード115を介してインバータ121の入力に接続され、インバータ121の出力はノード116を介してインバータ122の入力に接続されている。つまり、インバータ121、122はフリップフロップを構成している。ノード115はNMOSトランジスタ113を介してビット線BL(106)と接続され、ノード116はNMOSトランジスタ114を介してビット線NBL(107)と接続されている。
また、インバータ121を構成するPMOSトランジスタ108のソース、及びインバータ122を構成するPMOSトランジスタ111のソースには、ノード100から電源電圧VDDMが供給される。SRAMセルに電源電圧VDDMを供給する回路は、リード/ライト制御回路103とラッチ電位制御回路101とを備える。リード/ライト制御回路103にはテストモード設定ピン102が設けられている。テストモード設定ピン102は、通常の読み出し/書き込み動作を行なうノーマルモード、又はSNM値を経時劣化後と同等かそれ以下の状態とするSNMストレステストモードを指定するために使用される。
リード/ライト制御回路103は、テストモードに設定された場合、読み出し動作時の少なくともワード線105が開いている間、ノードVDDMCONT104がハイ電位となる制御を行なう。そして、ラッチ電位制御回路101はノードVDDMCONT104がハイ電位となった場合に、インバータ121、122に供給する電源電圧VDDMを若干下げる制御を行なう。
このように、特許文献1に開示されているSRAMセルでは、テストモード時に、ビット線対(BL、NBL)106、107のレベルを保ったままの状態で、インバータ121、122に供給される電源電圧VDDMを低くし、インバータ121、122の論理閾値を低下させることができる。これにより、インバータ121、122のラッチの保持能力を意図的に低下させることができるため、SNMの低い状態を作り出すことができる。よって、特許文献1に開示されている半導体記憶装置では、SNMを低下させたストレス試験を実施することができるので、適切な動作マージンを確保することが可能となる。
特開2007−157287号公報
特許文献1にかかる半導体記憶装置の試験方法では、SNMを低下させたストレス試験を実施する際に、インバータ121、122に供給される電源電圧VDDMを低くしている。このため、ドライブトランジスタ(NMOSトランジスタ109、112)のソースフォロアによる電位の浮きが小さくなるため、例えばロードトランジスタ(PMOSトランジスタ108、111)のソースとメモリセル電源間に存在する抵抗性欠陥(図4参照)を検出する感度を高くできない。
また、特許文献1にかかる半導体記憶装置の試験方法では、SNM不足の発生原因がPMOSトランジスタ108、111の劣化を含めた負荷側に生じた欠陥としており、この欠陥を検出対象としている。このため、PMOSトランジスタ108、111以外の要因(例えばノード115、116のリークに起因する不良。図5参照)に対応できていない。
このように、特許文献1にかかる半導体記憶装置及び半導体記憶装置の試験方法では、ストレス試験の条件設定の自由度が小さく、検出可能な欠陥レベルが限定されてしまうという問題があった。
本発明にかかる半導体記憶装置は、行列状に配置された複数のメモリセルと、前記メモリセルの行毎に対応して配線された複数のワード線と、前記メモリセルの列毎に対応して配線された複数のビット線対と、テストモードの書き込み期間に、前記ワード線に第1の電圧を印加することで前記メモリセルへデータを書き込み、前記書き込み期間の後のストレス印加期間に、前記ビット線対にプリチャージ電圧を印加すると共に、前記書き込み期間よりも長い時間、前記ワード線に任意の電圧値である第2の電圧を印加する制御回路と、を有する。
本発明にかかる半導体記憶装置では、テストモードにおいて、データが記憶されているメモリセルの2つのノードの電位が反転し易い状態を意図的に作り出すことができる。さらに、ノード電位の遷移時間に対応した自由度が大きい、SNMストレス試験を実施することができるので、SNMの弱いセルを高感度で検出することが可能となる。
本発明にかかる、行列状に配置された複数のメモリセルと、前記メモリセルの行毎に対応して配線された複数のワード線と、前記メモリセルの列毎に対応して配線された複数のビット線対と、を備えた半導体記憶装置の試験方法は、テストモードの書き込み期間に、前記ワード線に第1の電圧を印加することで前記メモリセルへデータを書き込み、前記書き込み期間の後のストレス印加期間に、前記ビット線対にプリチャージ電圧を印加すると共に、前記書き込み期間よりも長い時間、前記ワード線に任意の電圧値である第2の電圧を印加する。
本発明にかかる半導体記憶装置の試験方法では、テストモードにおいて、データが記憶されているメモリセルの2つのノードの電位が反転し易い状態を意図的に作り出すことができる。さらに、ノード電位の遷移時間に対応した自由度が大きい、SNMストレス試験を実施することができるので、SNMの弱いセルを高感度で検出することが可能となる。
本発明により、ストレス試験の条件設定の自由度が大きく、様々な欠陥を検出可能な、より品質の高い半導体記憶装置及び半導体記憶装置の試験方法を提供することが可能となる。
実施の形態1にかかる半導体記憶装置の回路図である。 実施の形態1にかかる半導体記憶装置の動作を説明するためのタイミングチャートである。 実施の形態1にかかる半導体記憶装置の動作を説明するためのタイミングチャートである。 本発明の動作原理を説明するための回路図である。 本発明の動作原理を説明するための回路図である。 実施の形態1にかかる半導体記憶装置の動作を説明するためのタイミングチャートである。 実施の形態1にかかる半導体記憶装置の回路図である。 実施の形態1にかかる半導体記憶装置の制御回路を示すブロック図である。(a)は電源が外部電源VDDのみの場合であり、(b)は電源が外部電源VDDと外部電源VDDMの場合である。 実施の形態2にかかる半導体記憶装置の動作を説明するためのタイミングチャートである。 実施の形態3にかかる半導体記憶装置の動作を説明するためのタイミングチャートである。 実施の形態3にかかる半導体記憶装置の動作を説明するためのタイミングチャートである。 実施の形態3にかかる半導体記憶装置の制御回路を示すブロック図である。(a)は電源が外部電源VDDのみの場合であり、(b)は電源が外部電源VDDと外部電源VDDMの場合である。 特許文献1にかかる半導体記憶装置を説明するための回路図である。
実施の形態1
以下、図面を参照して本発明の実施の形態1について説明する。図1は本実施の形態にかかる半導体記憶装置を説明するための回路図である。図1に示す半導体記憶装置は、ワード線WL、ビット線対BL、XBLに接続されたメモリセル10と、ビット線対BL、XBLをプリチャージするプリチャージ回路20と、制御回路30とを備える。本実施の形態にかかる半導体記憶装置では複数のメモリセルが行列状に配置されており、このメモリセルの行毎に対応して複数のワード線が配線されている。また、メモリセルの列毎に対応して複数のビット線対が配線されている。図1では、代表して1つのメモリセルについて図示している。
メモリセル10は、PMOSトランジスタMP1とNMOSトランジスタMN1とで構成されたインバータ11と、PMOSトランジスタMP2とNMOSトランジスタMN2とで構成されたインバータ12と、を有する。また、ビット線対BL、XBLと2つのインバータ11、12との接続を制御する2つのNMOSトランジスタMN3、MN4を有する。2つのNMOSトランジスタMN3、MN4のゲートはワード線WLと接続されている。
インバータ11の出力はノードNDを介してインバータ12の入力に接続され、インバータ12の出力はノードXNDを介してインバータ11の入力に接続されている。つまり、インバータ11、12はフリップフロップを構成している。インバータ11を構成するトランジスタMP1のソース、及び第2のインバータを構成するトランジスタMP2のソースは電源VDDと接続されている。また、インバータ11を構成するトランジスタMN1のソース、及び第2のインバータを構成するトランジスタMN2のソースは電源VSS(接地電位)と接続されている。ノードNDはトランジスタMN3を介してビット線BLと接続され、ノードXNDはトランジスタMN4を介してビット線XBLと接続されている。
例えば、メモリセル10のノードNDにローレベル(以下、Lレベルと記載する)、ノードXNDにハイレベル(以下、Hレベルと記載する)のデータを書き込む際は、データドライバ(不図示)を用いてビット線BLをLレベル、ビット線XBLをHレベルとする。そして、この状態でワード線WLをHレベルとすることで、トランジスタMN3、MN4がオン状態となり、ノードNDとビット線BLが、またノードXNDとビット線XBLが接続される。このとき、ビット線BLはLレベルなのでノードNDはLレベルとなり、また、ノードXNDはHレベルなのでノードXNDはHレベルとなる。
その後、ワード線WLをLレベルとすることで、トランジスタMN3、MN4がオフ状態となる。このとき、2つのインバータ11、12で構成されるフリップフロップにより、ノードNDにはLレベルの電圧が、またノードXNDにはHレベルの電圧が保持される。なお、ノードNDにHレベル、ノードXNDにLレベルの信号を書き込む場合は、ビット線BLをHレベル、XBLをLレベルとする。
一方、メモリセル10に書き込まれたデータを読み出す際は、ワード線WLをHレベルとしてトランジスタMN3、MN4をオン状態とする。このとき、ノードND(Lレベル)とビット線BLが、またノードXND(Hレベル)とビット線XBLが接続される。そして、このときのビット線対BL、XBLの電圧の変化を、ビット線対BL、XBLと接続されているセンスアンプ(不図示)を用いて検出することでメモリセル10に書き込まれたデータを読み出すことができる。
プリチャージ回路20は、例えば3つのPMOSトランジスタMP3、MP4、MP5で構成することができる。トランジスタMP3のソースは電源VDDと接続され、ドレインはビット線BLと接続され、ゲートにはプリチャージ制御信号42が供給される。トランジスタMP4のソースは電源VDDと接続され、ドレインはビット線XBLと接続され、ゲートにはプリチャージ制御信号42が供給される。トランジスタMP5のソース・ドレインはそれぞれビット線対BL、XBLと接続され、ゲートにはプリチャージ制御信号42が供給される。
プリチャージ制御信号42がHレベルの場合、トランジスタMP3、MP4、MP5はオフ状態となるため、ビット線対BL、XBLはプリチャージされない。一方、プリチャージ制御信号42がLレベルの場合、トランジスタMP3、MP4、MP5はオン状態となるため、ビット線対BL、XBLはプリチャージされる。なお、プリチャージ回路20は、上記構成に限定されることはなく、同様の動作をする回路であれば上記以外の構成を有する回路を用いてもよい。
制御回路30は、ワード線WLを駆動するワードドライバ40の電源にワードドライバ電源電圧45を出力する。また、制御回路30は、プリチャージ回路20の電源線にプリチャージ電源電圧46を出力する。図1では、代表して1つのメモリセル10について図示しているため、制御回路30は1つのワード線WLへの出力を示しているが、制御回路30はメモリセルに対応して設けられた複数のワードドライバに対して電源を供給することができる。また、制御回路30はプリチャージ回路が複数ある場合は複数のプリチャージ回路にプリチャージ電源を供給することができる。
次に、本実施の形態にかかる半導体記憶装置の動作について説明する。図2は本実施の形態にかかる半導体記憶装置の動作を説明するためのタイミングチャートである。本実施の形態にかかる半導体記憶装置では、動作モード信号がLレベルの時は通常動作モードで動作し、動作モード信号がHレベルの時はテストモードで動作する。また、メモリセル10にはメモリセル電源(VDD)が供給されている。
通常動作モードの場合、制御回路30は動作モード信号を受けてプリチャージ電源線にプリチャージ電源電圧46としてVDDを出力する。メモリセル10に対するデータの書き込み及び読み出しの前に、Lレベルのプリチャージ制御信号42によりビット線対BL、XBLはVDDにプリチャージされる。また、メモリセル10へのデータの書き込み及び読み出しのタイミングではHレベルのプリチャージ制御信号42により、ビット線対BL、XBLへのプリチャージは停止する。また、制御回路30はワードドライバ40の電源線にワードドライバ電源電圧45としてVDDを出力する。メモリセル10に対するデータの書き込み及び読み出しのタイミングで、ワード線WLに供給電圧に応じたHレベルのワード線信号43をワード線制御信号41に対応して出力する。通常動作モードにおける半導体記憶装置の動作は一般的な半導体記憶装置の動作と同様であるので、詳細な説明は省略する。
次に、テストモードの場合の半導体記憶装置の動作について説明する。本実施の形態にかかる半導体記憶装置のテストは、(1)メモリセル10へのデータの書き込み(T2〜T3)、(2)メモリセル10へのストレス印加(T4〜T5)、(3)メモリセル10に保持されているデータの読み出し(T6〜T7)、の3つの動作により実施される。なお、本実施の形態では(1)のメモリセル10へのデータの書き込みをテストモードにおいて実施しているが、通常動作モードにおいて予めメモリセル10にテスト用のデータを書き込み、上記(2)、(3)の動作をテストモードにおいて実施してもよい。
まず、T1のタイミングで動作モード信号を通常動作モードからテストモードに遷移させる。このタイミングの前後において、制御回路30はプリチャージ回路20の電源線に対して電源電圧46としてVDDを供給し、これがLレベルのプリチャージ制御信号42によりビット線対BL、XBLに出力されている。
T2のタイミングで、プリチャージ制御信号42をLレベルからHレベルに遷移させる。このタイミングでビット線対BL、XBLへのプリチャージ電圧の供給が停止される。また、T2のタイミングでデータドライバ(不図示)からビット線対BL、XBLに対してテスト用のデータが出力される。本実施の形態では、例えばノードNDにLレベル、ノードXNDにHレベルのデータをテスト用データとして書き込む場合について説明する。この場合、ビット線BLはLレベル、ビット線XBLはHレベルとなる。この状態でワード線WLにHレベルのワード線制御信号41がワードドライバ40を介して供給されると、トランジスタMN3、MN4がオン状態となり、ビット線BLとノードNDが、またビット線XBLとノードXNDが接続される。このときのワード線を駆動するワード線信号43の電圧、つまりトランジスタMN3、MN4のゲートに供給される電圧を第1の電圧とする。
T3のタイミングで、ワード線信号43をHレベルからLレベルに遷移させる。このとき、トランジスタMN3、MN4がオフ状態となり、ノードNDにはLレベルの信号が、またノードXNDにはHレベルの信号が保持される。また、T3のタイミングでプリチャージ制御信号42をHレベルからLレベルに遷移させる。これにより、ビット線対BL、XBLにはプリチャージ電圧が印加される。
次に、T4のタイミングでワード線WLにHレベルのワード線信号43を供給する。このときワードドライバ40に供給される電源電圧は、例えばT2からT3の書き込み動作の時にワード線に供給された電圧(第1の電圧)よりも高い電圧(第2の電圧)とする。換言すれば、第2の電圧は通常動作モードにおいて書き込み/読み出しの際にワード線に印加された電圧よりも高い電圧とすることができる。
また、ワード線WLに第2の電圧が印加されている間(T4〜T5)は、プリチャージ制御信号42をLレベルの状態、つまりビット線対BL、XBLにプリチャージ電圧が印加されている状態とする。また、メモリセル10へストレスを印加する時間(T4〜T5)は、書き込み期間(T2〜T3)よりも長い時間とする。なお、ストレス印加時間が長いほど、メモリセルに対してより厳しい条件のテストを実施することができる。
なお、本実施の形態では第2の電圧が第1の電圧よりも高い場合について説明しているが、第2の電圧はテスト条件に応じて任意に設定することができる。例えば、ストレス印加期間(T4〜T5)を比較的長く設定できる場合は、第2の電圧を第1の電圧と同程度とすることができる。一方、ストレス印加期間(T4〜T5)を長く設定できない場合やより厳しい条件のテストを実施する場合は、第2の電圧を第1の電圧よりも高く設定することができる。
次に、T6のタイミングで、プリチャージ制御信号42をLレベルからHレベルに遷移させる。このタイミングでビット線対BL、XBLへのプリチャージ電圧の供給が停止される。また、T6のタイミングでワード線WLにHレベルのワード線信号43を供給する。Hレベルのワード線信号43が供給されると、トランジスタMN3、MN4がオン状態となり、ビット線BLとノードNDが、またビット線XBLとノードXNDが接続され、ノードND、XNDに保持されているデータがセンスアンプ(不図示)を用いて読み出される。このとき、ワード線WLに供給される電圧を第1の電圧よりも高い第2の電圧とすることで、読み出す信号のSN比をより大きくすることができる。ただし、読み出し時にワード線WLに供給される電圧は第2の電圧に限定されることはない。例えば第2の電圧よりも低い第1の電圧としてもよく、任意に決定することができる。
次に、T7のタイミングでプリチャージ制御信号42をHレベルからLレベルに遷移させる。また、ワード線WLに供給されていたHレベルの信号をLレベルに遷移させる。最後に、メモリセル10に書き込まれたデータと、ストレス印加後にメモリセル10から読み出されたデータとを比較し、これらのデータが一致している場合は正常、一致していない場合は異常と判断することができる。
次に、メモリセル10に欠陥がある場合の半導体記憶装置の動作について図3を用いて説明する。図3は、図2に示すタイミングでワード線WLにワード線信号43が、またプリチャージ回路20にプリチャージ制御信号42が供給された場合のビット線BL、XBL、ノードND、XNDの電位の変化を示すタイミングチャートである。図3に示すタイミングT1〜T7は図2のタイミングT1〜T7に対応している。
テストモードにおける書き込みの際、つまりT2のタイミングで、プリチャージ制御信号42はLレベルからHレベルとなる。このタイミングでビット線対BL、XBLへのプリチャージ電圧の供給が停止される。また、T2のタイミングでデータドライバ(不図示)からビット線BLにLレベルの電圧が、またビット線XBLにHレベルの電圧が供給される。そして、ワード線WLにワード線信号43として第1の電圧が供給されると、トランジスタMN3、MN4がオン状態となり、ビット線BLとノードNDが、またビット線XBLとノードXNDが接続される。これにより、図3に示すようにT2のタイミングでノードNDがLレベルに、ノードXNDがハイレベルに遷移し、メモリセル10にテスト用のデータが書き込まれる。
T3のタイミングで、ワード線信号43をHレベルからLレベルに遷移させる。また、T3のタイミングでプリチャージ制御信号42をHレベルからLレベルに遷移させる。これにより、ビット線対BL、XBLにはプリチャージ電圧が印加される。このため、図3においてビット線BLがT3のタイミングで再びHレベルとなる。
次に、T4のタイミングでワード線WLにワード線信号43として第2の電圧を供給する。また、ワード線WLに第2の電圧が印加されている間(T4〜T5)は、プリチャージ制御信号42をLレベルの状態、つまりビット線対BL、XBLにプリチャージ電圧が印加されている状態とする。このとき、ワード線WLには第1の電圧よりも高い第2の電圧が供給されているため、トランジスタMN3のオン抵抗が下がり、通常よりも高い電圧(ストレス)がビット線対BL、XBLからノードND、XNDに印加され続ける。
そして、メモリセル10に欠陥がある場合、ノードND、XNDに保持されているデータが反転する。つまり、図3に示すようにノードNDがLレベルからHレベルに、またノードXNDがHレベルからLレベルに反転する。その後、T5のタイミングでワード線WLがLレベルとなりストレス印加が終了する。
次に、T6のタイミングで、プリチャージ制御信号42をLレベルからHレベルに遷移させる。このタイミングでビット線対BL、XBLへのプリチャージ電圧の供給が停止される。また、T6のタイミングでワード線WLにワード線信号43として第2の電圧を供給する。これにより、トランジスタMN3、MN4がオン状態となり、ビット線BLとノードNDが、またビット線XBLとノードXNDが接続される。
このとき、図3に示すようにノードNDはHレベルであるためビット線BLの電位は大きく変化しない。一方、ノードXNDはLレベルであるためビット線XBLの電位は低下する。そして、このビット線対BL、XBLの電圧をセンスアンプ(不図示)を用いて検出することで、データ(ノードNDがHレベル、ノードXNDがLレベル)を読み出すことができる。
この場合は、メモリセル10に書き込まれたデータ(ノードNDがLレベル、ノードXNDがHレベル)が、ストレス印加により反転しているためメモリセル10には欠陥があると判断される。
次に、図4を用いて本発明の動作原理について説明する。図4はトランジスタMP2のソースと電源VDDとの間に抵抗性の欠陥RRが存在する場合を示している。これ以外は、図1に示したメモリセルと同様の構成である。図4に示すメモリセルでは書き込みの際、ノードNDにLレベルが、ノードXNDにHレベルが書き込まれている。この場合、トランジスタMP1はオフ状態、トランジスタMN1はオン状態、トランジスタMP2はオン状態、トランジスタMN2はオフ状態となっている。また、ビット線対BL、XBLはHレベルとなっている。
読み出し動作時、ワード線WLがHレベルになるとトランジスタMN3がオン状態となり、オン状態のトランジスタMN1との引き合いでノードNDの電位は若干上昇する。これにより、対向するトランジスタMN2のゲート電圧が若干上昇するためトランジスタMN2のオフリーク電流(弱反転電流)が増大し、ノードXNDの電位を低下させようとする。ここで、トランジスタMP2のソースと電源VDDとの間に抵抗性の欠陥が存在しない場合は、トランジスタMN2のオフリーク電流が増大したとしても、トランジスタMP2のプルアップが働きノードXNDの電位はHレベルに維持されたままとなる。
しかし、図4に示すようにトランジスタMP2のソースと電源VDDとの間に抵抗性の欠陥RRが存在する場合は、トランジスタMP2のプルアップ機能よりもトランジスタMN2のオフリーク電流の増加のほうが支配的となるため、ノードXNDの電位はHレベルからLレベルへと反転する。
トランジスタMP2のソースと電源VDDとの間の抵抗性の欠陥RRがMΩレベル以上の高抵抗欠陥である場合は、従来のテスト方法を用いることで上記メカニズムにより異常を検出することができた。しかし、この抵抗性の欠陥がトランジスタMN2のオフリーク電流(弱反転電流)と拮抗する領域では、ノード電位を引き下げるのに長い時間がかかる。また、従来の書き込み、擬似読み出しストレスを印加するテスト手法では、トランジスタMP2のプルアップ機能との競合で、ノード電位が回復してデータ反転しないため異常を検出することができなかった。
本実施の形態にかかる発明では、テストモード時の書き込み期間に、ワード線WLに第1の電圧を印加することでメモリセル10へデータを書き込み、ストレス印加期間に、ビット線対BL、XBLにプリチャージ電圧を印加すると共に、書き込み期間よりも長い時間、ワード線WLに第1の電圧よりも高い第2の電圧を印加している。このため、メモリセル10へのストレス印加期間において、トランジスタMN3のオン抵抗を低下させることができ、ノードNDの電位を高くすることができる。これにより、トランジスタMN2のゲートに印加される電位を高くすることができ、トランジスタMN2のオフリーク電流を意図的に増加した状態を長く保持させることができる。
このように、トランジスタMP2のプルアップ機能よりもトランジスタMN2のオフリーク電流のほうが勝っている状態を意図的に作り出すことができるため、テストモードにおいてノードNDとノードXNDの電位が反転し易い状態を意図的に作り出すことができる。本実施の形態にかかる発明ではこのような加速試験によりメモリセルの欠陥をより高い感度で検出することができる。
次に、図5を用いて本発明の動作原理について説明する。図5はノードXNDに接合リークRRが存在する場合を示している。これ以外は、図1に示したメモリセルと同様の構成である。図5に示すメモリセルでは書き込みの際、ノードNDにLレベルが、ノードXNDにHレベルが書き込まれている。この場合、トランジスタMP1はオフ状態、トランジスタMN1はオン状態、トランジスタMP2はオン状態、トランジスタMN2はオフ状態となっている。また、ビット線対BL、XBLはHレベルとなっている。
図5に示すメモリセルではノードXNDに接合リークRRが存在するため、ノードXNDからリーク電流が流れ、ノードXNDの電位がVDDよりも低下する。リークが大きい場合は、ノードXNDの電位が論理しきい値を超えることができず、Hレベルに書き換えられないライト不良となる。一方、リーク抵抗がトランジスタMN2のオン抵抗と同レベルの場合には、トランジスタMP1のゲートおよびトランジスタMN1のゲートに印加される電位が低下するため、トランジスタMN1のオン抵抗が通常よりも高い状態となる。そして、読み出し動作時、ワード線WLがHレベルになるとトランジスタMN3がオン状態となるため、ノードNDの電位が若干上昇する。このとき、ノードNDの電位が正常値よりも大きくなり、ノードNDとノードXNDの電位が反転し、異常となる。
しかし、ノードXNDから接合リークRRへ流れるリーク電流が微少な場合は、トランジスタMP2のプルアップ機能が働きノードXNDの電位はHレベルに維持されたままとなり、異常を検出することができなかった。
本実施の形態にかかる発明では、テストモード時の書き込み期間に、ワード線WLに第1の電圧を印加することでメモリセル10へデータを書き込み、ストレス印加期間に、ビット線対BL、XBLにプリチャージ電圧を印加すると共に、書き込み期間よりも長い時間、ワード線WLに第1の電圧よりも高い第2の電圧を印加している。このため、メモリセル10へのストレス印加期間において、トランジスタMN3のオン抵抗を低下させることができ、ノードNDの電位を高くすることができる。これにより、トランジスタMN2およびMP2のゲートに印加される電位が上昇するため、トランジスタMN2のオフリーク電流を増加させると同時にトランジスタMP2のオン抵抗を上昇させてプルアップ電流を意図的に減少した状態を長く保持させることができる。
トランジスタMN2のオフリーク電流が増加し、かつトランジスタMP2のプルアップ能力が不足した状態とすることで、ノードXNDの電位が低下するため、トランジスタMP1のオン抵抗が減少し、トランジスタMN1のオン抵抗が増加し、ノードNDの電位が上昇する。そして、最終的にはノードNDとノードXNDの電位を反転させることができるため、メモリセルの欠陥を検出することができる。
このデータ反転に要する期間は、ストレス印加の条件およびノード容量に依存するが、少なくとも通常動作時のクロック周期よりも長い。したがって、テストモード時のストレス印加期間、つまりワード線WLの活性化期間を通常動作時よりも長く設定することでより高い感度で異常を検出することができる。
また、本実施の形態にかかる発明では、図6に示すように、ストレス期間にワード線に印加する電圧を、周期的なオン・オフの繰り返しパルスで与えることもできる。この場合、例えばオン期間(Ton)がオフ期間(Toff)よりも長いパルス波形として印加し、また、総オン期間が総オフ期間よりも長くなる設定とすることで、有効なストレスを印加することができる。
次に、図7、図8を用いて本実施の形態にかかる半導体記憶装置の制御回路30について説明する。図7に示す半導体記憶装置のメモリセル10、プリチャージ回路20は図1に示した半導体記憶装置のメモリセル10、プリチャージ回路20と同様であるので重複した説明は省略する。図7に示す半導体記憶装置は、ワード線WLにワード線信号43を供給する端子37、トランジスタMP1、MP2のソースにセル電源(VDD)を供給する端子39、プリチャージ回路20にプリチャージ制御信号42を供給する端子38、プリチャージ回路20にプリチャージ電源(VDD)を供給する端子44を備えている。
図8(a)に示す制御回路30は、テストモード制御回路31と、リード/ライト電源制御回路32と、降圧/昇圧回路33とを備える。テストモード制御回路31には通常動作モードとテストモードとを切り替える信号がテストモード設定ピン36から供給される。テストモード設定ピン36に供給される制御信号は、例えばチップ外部から供給される。また、制御信号はBIST(built-in self test)回路から供給される構成としてもよい。
リード/ライト電源制御回路32には、テストモード制御回路31から通常動作モードであるか、またはテストモードであるかを示す動作モード信号が供給される。また、リード/ライト電源制御回路32には、セルの動作がリードなのか、またはライトなのかを指定するリード/ライト制御信号47が供給され、さらに端子34から外部電源(VDD)が直接および降圧/昇圧回路33を経由して供給される。外部電源は例えばチップの外部から供給される。リード/ライト電源制御回路32は、テストモード制御回路31からの動作モード信号とリード/ライト制御信号47に基づき、ワードドライバ電源電圧45およびプリチャージ電源電圧46を発生し、端子37、38を経由してワードドライバ40およびプリチャージ回路20に供給される。
本実施の形態にかかる半導体記憶装置では、テストモードの書き込み期間(図2のT2〜T3)においてワード線WLに対して第1の電圧を供給し、ストレス印加期間(図2のT4〜T5)および読み出し期間(T6〜T7)においてワード線WLに対して第2の電圧を供給している。図8(a)に示すリード/ライト電源制御回路32は、書き込み期間において外部電源VDDをそのまま第1の電圧としてワード線WLに供給し、またストレス印加期間および読み出し期間において外部電源VDDを降圧/昇圧回路33で昇圧した第2の電圧をワード線WLに供給している。
なお、図8(a)では降圧/昇圧回路33を用いて第2の電圧を生成しているが、例えば図8(b)に示す制御回路30のように、第1の電圧に対応する外部電源VDDMと第2の電圧に対応する外部電源VDDをそれぞれ、リード/ライト電源制御回路32に対して供給するように構成してもよい。図8(b)に示す制御回路30のその他の構成は、図8(a)に示す制御回路30と同様である。
以上で説明したように、本実施の形態にかかる半導体記憶装置では、テストモード時に、ワード線WLに第1の電圧を印加することでメモリセル10へデータを書き込み、書き込みの後のストレス印加期間において、ビット線対BL、XBLにプリチャージ電圧を印加すると共に、書き込み期間よりも長い時間、ワード線WLに第1の電圧よりも高い第2の電圧を印加している。これにより、メモリセル10のノードNDとノードXNDの電位を意図的に反転し易くすることができるため、従来では検出できなかったメモリセル10の欠陥を検出することが可能となる。
つまり、本実施の形態にかかる半導体記憶装置では、メモリセル10のノードND、XNDに保持されている電位を維持するプルアップ能力を低下させた状態を意図的に作り出すことができる。このため、条件設定の自由度が大きい、SNMを低下させたストレス試験を実施することができる。
よって、本実施の形態にかかる発明により、ストレス試験の条件設定の自由度が大きく、様々な欠陥を検出可能な半導体記憶装置及び半導体記憶装置の試験方法を提供することが可能となる。
実施の形態2
次に本発明の実施の形態2について説明する。図9は本実施の形態にかかる半導体記憶装置の動作を説明するためのタイミングチャートである。なお、本実施の形態にかかる半導体記憶装置の構成は、図1に示した実施の形態1にかかる半導体記憶装置と同様であるので重複した説明は省略する。本実施の形態では半導体記憶装置の動作波形が実施の形態1にかかる半導体記憶装置と異なる。
図9に示すように、本実施の形態ではテストモードのストレス印加期間(T4〜T5)にビット線対BL、XBLに印加されるプリチャージ電圧を、書き込み時の電圧VDD1よりも高い電圧VDD2としている。また、本実施の形態ではテストモードのストレス印加期間(T4〜T5)にワード線WLに印加される電圧を、第1の電圧VDD1よりも高い第2の電圧VDD2としている。
このように、本実施の形態ではテストモードのストレス印加期間(T4〜T5)においてビット線対BL、XBLに印加される電圧を通常動作モードの場合よりも高く設定しているので、ノードND、XNDに保持される電圧レベルを通常よりも高くすることができる。このため、ストレス印加期間(T4〜T5)にセル電源に印加される電圧を、通常動作モードと同程度としても、メモリセル10に対してより強いストレスを印加することができる。
つまり、本実施の形態では書き込み時にノードND、XNDに印加される電圧レベルを通常よりも高く設定することで、ノードND、XNDのデータが反転しやすい状態を意図的につくりだし、メモリセルの欠陥を検出する精度を向上させている。
なお、本実施の形態かかる半導体記憶装置は、例えば図8(a)、(b)に示す制御回路30を用いて構成することができる。つまり、図8(a)に示す制御回路30の降圧/昇圧回路33を用いて外部電源VDDを昇圧してプリチャージ電源に出力することで第2の電圧VDD2を生成することができる。また、図8(b)に示す制御回路30のように、第2の電圧に対応する外部電源VDDと第1の電圧に対応する外部電源VDDM(この場合は、VDDよりも低い電圧)とを設け、これらをリード/ライト電源制御回路32に対して供給してもよい。
本実施の形態においても、メモリセル10のノードND、XNDに保持されているデータが反転しやすい状態を意図的に作り出すことができる。このため、SNMを低下させたストレス試験を実施することができる。よって、本実施の形態にかかる発明により、ストレス試験の条件設定の自由度が大きく、様々な欠陥を検出可能な半導体記憶装置及び半導体記憶装置の試験方法を提供することが可能となる。
実施の形態3
次に本発明の実施の形態3について説明する。図10は本実施の形態にかかる半導体記憶装置の動作を説明するためのタイミングチャートである。なお、本実施の形態にかかる半導体記憶装置の構成は、図1に示した実施の形態1にかかる半導体記憶装置と同様であるので重複した説明は省略する。本実施の形態では半導体記憶装置の動作波形が実施の形態1にかかる半導体記憶装置と異なる。
図10に示すように、本実施の形態ではテストモードの書き込み時(T2〜T3)およびストレス印加時(T4〜T5)において、メモリセル10の電源電圧を低くしている。また、テストモードの書き込み時(T2〜T3)にワード線WLに印加される電圧(第1の電圧)も、セル電源電圧と同じく、通常動作モードの書き込み/読みだし時にワード線WLに印加される電圧よりも低い電圧としている。本実施の形態では実施の形態1の場合と同様に、テストモード時に、ワード線WLに第1の電圧を印加することでメモリセル10へデータを書き込み(T2〜T3)、書き込みの後のストレス印加期間(T4〜T5)において、ビット線対BL、XBLにプリチャージ電圧を印加すると共に、ワード線WLに第1の電圧よりも高い第2の電圧を印加している。
本実施の形態では、テストモードの書き込み時(T2〜T3)においてメモリセル10の電源電圧を低く設定しているので、ノードND、XNDに保持される論理しきい値レベルを実施の形態1の場合よりも低くすることができる。また、ストレス印加時(T4〜T5)において、メモリセル10の電源電圧を低く設定しているので、トランジスタMP1、MP2のプルアップ能力を実施の形態1の場合よりも低くすることができる。
また、図11に示すように本実施の形態にかかる半導体記憶装置では、テストモードの書き込み時(T2〜T3)およびストレス印加時(T4〜T5)において、メモリセル10の電源電圧を低くすると共に、ストレス印加期間(T4〜T5)にビット線対BL、XBLに印加されるプリチャージ電圧を、書き込み時の電圧VDD1よりも高い電圧VDD2としてもよい。つまり、本実施の形態と実施の形態2で説明した発明を組み合わせることで、メモリセルの欠陥を検出する感度をより向上させることができる。
なお、本実施の形態かかる半導体記憶装置は、例えば図12(a)、(b)に示す制御回路30を用いて構成することができる。つまり、図12(a)に示す制御回路30の降圧/昇圧回路33を用いて外部電源VDDを降圧することでメモリセルの電源電圧VDDMを生成することができる。また、制御回路30は、外部電源VDDと外部電源VDDを降圧/昇圧回路33で降圧・昇圧した電圧とを用いることで、第1および第2の電圧を持つワード線信号43およびプリチャージ電圧45を生成することができる。
また、図12(b)に示す制御回路30のように、メモリセルの電源電圧VDDMに対応する外部電源VDDMを新たに設け、リード/ライト電源制御回路32に対して外部電源VDDMを供給してもよい。なお、図12(a)、(b)の制御回路30のこれ以外の構成、動作は、図8(a)、(b)に示した制御回路30と同様である。
本実施の形態においても、メモリセル10のノードND、XNDに保持されているデータが反転しやすい状態を意図的に作り出すことができる。このため、SNMを低下させたストレス試験を実施することができる。よって、本実施の形態にかかる発明により、ストレス試験の条件設定の自由度が大きく、様々な欠陥を検出可能な半導体記憶装置及び半導体記憶装置の試験方法を提供することが可能となる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、テストモードのストレス印加期間においてビット線対BL、XBLに印加されるプリチャージ電圧を通常よりも高く設定することで、メモリセル10のノードNDとノードXNDの電位を意図的に反転し易くすることができる。
また、上記第1および第2の電圧は任意に設定することができる。例えば、図9に示すタイミングチャートにおいて、テストモードの書き込み時(T2〜T3)に第1の電圧をワード線に印加し、ストレス印加時(T4〜T5)に通常動作モードにおいて書き込み/読み出しの際にワード線に印加される電圧よりも高い電圧(つまり、図9のストレス印加時に印加される電圧よりも高い電圧)を第2の電圧としてワード線に印加してもよい。
この場合は、通常動作モードにおいて書き込み/読み出しの際にワード線に印加される電圧と、第1の電圧と、第2の電圧の3種類の電圧が必要となるが、例えば図8(a)に示した降圧/昇圧回路33を用いることでこれらの電圧を容易に生成することができる。
また、上記実施の形態ではメモリセルにストレスを印加する際に、ノードNDとノードXNDの両方にストレスを印加していた。しかし、メモリセルにストレスを印加する際は、例えばノードNDとノードXNDのうち少なくともローレベルの電圧が書き込まれたノードに対してストレスを印加してもよい。この場合、トランジスタMN3とMN4のゲートに独立にワード線制御信号を供給する構成としてもよく、また、ビット線対BL、XBLにそれぞれ別々にプリチャージ電圧が供給される構成としてもよい。
以上、本発明を上記実施の形態に即して説明したが、上記実施の形態の構成にのみ限定されるものではなく、本願特許請求の範囲の請求項の発明の範囲内で当業者であればなし得る各種変形、修正、組み合わせを含むことは勿論である。
10 メモリセル
11、12 インバータ
20 プリチャージ回路
30 制御回路
31 テストモード制御回路
32 リード/ライト電源制御回路
33 降圧/昇圧回路
34、35、37、38、39 端子
36 テストモード設定ピン
41 ワード線制御信号
42 プリチャージ制御信号
43 ワード線信号
45 ワードドライバ電源電圧
46 プリチャージ電源電圧
47 リード/ライト制御信号

Claims (20)

  1. 行列状に配置された複数のメモリセルと、
    前記メモリセルの行毎に対応して配線された複数のワード線と、
    前記メモリセルの列毎に対応して配線された複数のビット線対と、
    テストモードの書き込み期間に、前記ワード線に第1の電圧を印加することで前記メモリセルへデータを書き込み、前記書き込み期間の後のストレス印加期間に、前記ビット線対にプリチャージ電圧を印加すると共に、前記書き込み期間よりも長い時間、前記ワード線に任意の電圧値である第2の電圧を印加する制御回路と、
    を有する半導体記憶装置。
  2. 前記制御回路は、前記第2の電圧として通常動作モードにおいて書き込み/読み出しの際にワード線に印加される電圧よりも高い電圧をワード線に印加する、請求項1に記載の半導体記憶装置。
  3. 前記制御回路は、前記第1の電圧として通常動作モードにおいて書き込み/読み出しの際にワード線に印加される電圧よりも低い電圧をワード線に印加する、請求項1または2に記載の半導体記憶装置。
  4. 前記制御回路は、前記テストモードの前記書き込み期間および前記ストレス印加期間において前記メモリセルに供給される電源電圧を通常動作モードの時よりも低くする、請求項1乃至3のいずれか一項に記載の半導体記憶装置。
  5. 前記制御回路は、前記テストモードにおける書き込み期間とストレス印加期間において、異なる電圧をワード線に印加する、請求項1乃至4のいずれか一項に記載の半導体記憶装置。
  6. 前記制御回路は、前記ストレス印加期間後に前記メモリセルに保持されているデータを読み出す読み出し期間において、前記ワード線に電圧を印加する、請求項1乃至5のいずれか一項に記載の半導体記憶装置。
  7. 前記制御回路は、前記読み出し期間において前記ワード線に第2の電圧を印加する、請求項6に記載の半導体記憶装置。
  8. 前記書き込み期間に書き込まれたデータと前記読み出し期間に読み出されたデータとを比較し、前記メモリセルに欠陥が存在するか否かを判断する、請求項6または7に記載の半導体記憶装置。
  9. 前記メモリセルは、
    出力が第1のノードを介して第2のインバータの入力に接続された第1のインバータと、出力が第2のノードを介して前記第1のインバータの入力に接続された第2のインバータと、を備えるフリップフロップと、
    前記ビット線対のうちの一方と前記第1のノードとの間、及び前記ビット線対のうちの他方と前記第2のノードとの間にそれぞれ設けられたトランジスタと、を有し、
    前記制御回路は、前記ストレス印加期間において前記第1および第2のノードのうち少なくともローレベルの電圧が書き込まれたノードに対してストレスを印加し、前記メモリセルのうち欠陥が存在するメモリセルのフリップフロップに保持されているデータを反転させる、請求項1乃至8のいずれか一項に記載の半導体記憶装置。
  10. 前記制御回路は、
    入力される信号に基づき前記通常動作モードと前記テストモードとを切り替えるテストモード制御回路と、
    前記第1及び第2の電圧を入力すると共に、前記テストモード制御回路からの信号に基づき前記ワード線に前記第1及び第2の電圧をワード線制御信号として出力するリードライト電源制御回路と、
    を有する、請求項1乃至9のいずれか一項に記載の半導体記憶装置。
  11. 前記制御回路は、外部電源の電圧を降圧または昇圧する降圧昇圧回路を更に有し、
    前記リードライト電源制御回路は、前記外部電源の電圧を直接および前記降圧昇圧回路を介して入力する、請求項10に記載の半導体記憶装置。
  12. 行列状に配置された複数のメモリセルと、
    前記メモリセルの行毎に対応して配線された複数のワード線と、
    前記メモリセルの列毎に対応して配線された複数のビット線対と、を備えた半導体記憶装置の試験方法であって、
    テストモードの書き込み期間に、前記ワード線に第1の電圧を印加することで前記メモリセルへデータを書き込み、
    前記書き込み期間の後のストレス印加期間に、前記ビット線対にプリチャージ電圧を印加すると共に、前記書き込み期間よりも長い時間、前記ワード線に任意の電圧値である第2の電圧を印加する、
    半導体記憶装置の試験方法。
  13. 前記第2の電圧を周期的なオン・オフの繰り返しパルスで与える場合、オン期間がオフ期間よりも長いパルス波形として印加する、請求項12に記載の半導体記憶装置の試験方法。
  14. 前記第2の電圧として通常動作モードにおいて書き込み/読み出しの際にワード線に印加される電圧よりも高い電圧をワード線に印加する、請求項12または13に記載の半導体記憶装置の試験方法。
  15. 前記第1の電圧として通常動作モードにおいて書き込み/読み出しの際にワード線に印加される電圧よりも低い電圧をワード線に印加する、請求項12乃至14のいずれか一項に記載の半導体記憶装置の試験方法。
  16. 前記テストモードの前記書き込み期間および前記ストレス印加期間において前記メモリセルに供給される電源電圧を通常動作モードの時よりも低くする、請求項12乃至15のいずれか一項に記載の半導体記憶装置の試験方法。
  17. 前記通常動作モードにおけるクロック周期よりも長い時間を前記ストレス印加期間とする、請求項12乃至16のいずれか一項に記載の半導体記憶装置の試験方法。
  18. 前記ストレス印加期間後に前記メモリセルに保持されているデータを読み出す読み出し期間において、前記ワード線に電圧を印加する、請求項12乃至17のいずれか一項に記載の半導体記憶装置の試験方法。
  19. 前記読み出し期間において前記ワード線に第2の電圧を印加する、請求項18に記載の半導体記憶装置の試験方法。
  20. 前記書き込み期間に書き込まれたデータと前記読み出し期間に読み出されてデータとを比較し、前記メモリセルに欠陥が存在するか否かを判断する、請求項19に記載の半導体記憶装置の試験方法。
JP2010027152A 2010-02-10 2010-02-10 半導体記憶装置および半導体記憶装置の試験方法 Pending JP2011165271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010027152A JP2011165271A (ja) 2010-02-10 2010-02-10 半導体記憶装置および半導体記憶装置の試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010027152A JP2011165271A (ja) 2010-02-10 2010-02-10 半導体記憶装置および半導体記憶装置の試験方法

Publications (1)

Publication Number Publication Date
JP2011165271A true JP2011165271A (ja) 2011-08-25

Family

ID=44595775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010027152A Pending JP2011165271A (ja) 2010-02-10 2010-02-10 半導体記憶装置および半導体記憶装置の試験方法

Country Status (1)

Country Link
JP (1) JP2011165271A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013254533A (ja) * 2012-06-05 2013-12-19 Hitachi Ltd 半導体集積回路装置
CN114187956A (zh) * 2022-01-14 2022-03-15 长鑫存储技术有限公司 存储器预充电时长边界的测试方法、装置、设备及存储介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013254533A (ja) * 2012-06-05 2013-12-19 Hitachi Ltd 半導体集積回路装置
CN114187956A (zh) * 2022-01-14 2022-03-15 长鑫存储技术有限公司 存储器预充电时长边界的测试方法、装置、设备及存储介质
CN114187956B (zh) * 2022-01-14 2023-09-05 长鑫存储技术有限公司 存储器预充电时长边界的测试方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
JP4988588B2 (ja) 静的ランダムアクセスメモリ用のワード線ドライバ回路
TWI485705B (zh) 具備列式讀取及/或寫入輔助電路之記憶體電路
US7248525B2 (en) Semiconductor memory device and refresh method for the same
US7697320B2 (en) Semiconductor memory device
JP2015060611A (ja) 半導体記憶装置及びそのテスト方法
KR970023375A (ko) 데이터 유지회로
JP2006059523A (ja) メモリーセル
KR960038981A (ko) 다이나믹형 반도체메모리 및 그 테스트방법
CN111161785A (zh) 静态随机存储器及其故障检测电路
KR20070086643A (ko) Sram 테스트 장치 및 방법
US8724374B1 (en) Data-dependent pullup transistor supply and body bias voltage application for a static random access memory (SRAM) cell
JP2006127728A (ja) 低電圧用半導体メモリ装置
JP2009070480A (ja) 半導体記憶装置
JPH11219589A (ja) スタティック型半導体記憶装置
JP2009064512A (ja) 半導体記憶装置
US8488401B2 (en) Semiconductor storage device
JP2007102902A (ja) 半導体記憶装置、及びその検査方法
TWI528531B (zh) 電晶體系記憶體單元及相關之操作方法
JP2009295229A (ja) 半導体記憶装置
JP2008146784A (ja) 半導体記憶装置
JP2011165271A (ja) 半導体記憶装置および半導体記憶装置の試験方法
US8737118B2 (en) Semiconductor memory device and test method therefor
JP5291593B2 (ja) 半導体記憶装置
KR100655810B1 (ko) 메모리를 구비한 반도체 장치
US20120014191A1 (en) Semiconductor memory device