CN116524983A - 均衡器测试方法、电路、装置、设备及存储介质 - Google Patents
均衡器测试方法、电路、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN116524983A CN116524983A CN202310384271.0A CN202310384271A CN116524983A CN 116524983 A CN116524983 A CN 116524983A CN 202310384271 A CN202310384271 A CN 202310384271A CN 116524983 A CN116524983 A CN 116524983A
- Authority
- CN
- China
- Prior art keywords
- bit line
- equalizer
- chip
- sense amplifier
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 67
- 230000000295 complement effect Effects 0.000 claims abstract description 57
- 238000005259 measurement Methods 0.000 claims abstract description 35
- 230000004044 response Effects 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 24
- 230000035945 sensitivity Effects 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000010998 test method Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 8
- 238000004590 computer program Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本公开提供一种均衡器测试方法、电路、装置、设备及存储介质，涉及半导体技术领域。该方法包括：在关闭芯片的当前字线供电电源后，向灵敏放大器施加灵敏放大器控制电压以保持灵敏放大器开启，当前字线连接芯片的存储晶体管的栅极，存储晶体管的漏极连接芯片的位线，灵敏放大器位于位线和对应的互补位线之间，以使在响应于预充电信号执行的向均衡器施加均衡控制电压的操作后，测量芯片在灵敏放大器控制电压下的功耗，获得芯片功耗测量结果，均衡器位于位线与互补位线之间，并根据芯片功耗测量结果获得均衡器的状态，以对均衡器进行测试。
Description
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种均衡器测试方法、电路、装置、电子设备及可读存储介质。
背景技术
在动态随机存取存储器(Dynamic Random Access Memory，DRAM)电路中，通常设置大量的存储单元，这些存储单元排成阵列，并在行方向和列方向利用多条位线和字线写入各个存储单元或从各个存储单元中读取。存储单元阵列中一列通常接到一对位线(BitLine，BL)上。在DRAM工作过程中，需要将位线预充电到预定的电压，即进行预充电(Precharge)操作。通常利用均衡器对一对位线进行预充电，因此，如何判断均衡器是否正常工作成为亟待解决的问题。
在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种均衡器测试方法、电路、装置、电子设备及可读存储介质。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开的一方面，提供一种均衡器测试方法，包括：在关闭芯片的当前字线供电电源操作后，向灵敏放大器施加灵敏放大器控制电压以保持所述灵敏放大器开启，所述当前字线连接所述芯片的存储晶体管的栅极，所述存储晶体管的漏极连接所述芯片的位线，所述灵敏放大器位于所述位线和对应的互补位线之间，以使在向均衡器施加均衡控制电压后，测量所述芯片在所述灵敏放大器控制电压下的功耗，获得芯片功耗测量结果，所述均衡器位于所述位线与所述互补位线之间，并根据所述芯片功耗测量结果获得所述均衡器的状态，以对所述均衡器进行测试。
根据本公开的一实施例，在关闭芯片的当前字线供电电源操作后，向灵敏放大器施加灵敏放大器控制电压以保持所述灵敏放大器开启，包括：响应于进入测试模式控制信息，在响应于预充电信号执行的关闭所述当前字线供电电源操作后，向所述灵敏放大器施加所述灵敏放大器控制电压以保持所述灵敏放大器开启，所述预充电信号用于为所述位线与所述互补位线预充电；在向均衡器施加均衡控制电压后，测量所述芯片在所述灵敏放大器控制电压下的功耗，包括：在响应于所述预充电信号执行向所述均衡器施加所述均衡控制电压的操作后，测量所述芯片在所述灵敏放大器控制电压下的功耗。
根据本公开的一实施例，响应于进入测试模式控制信息，在响应于预充电信号执行的关闭芯片的当前字线供电电源操作后，向所述灵敏放大器施加所述灵敏放大器控制电压以保持所述灵敏放大器开启，包括：接收响应于所述进入测试模式控制信息发送的位线组选定信息，所述位线组选定信息包括选定所述位线与所述互补位线的信息；在响应于预充电信号执行的关闭当前字线供电电源操作后，根据所述位线组选定信息向所述灵敏放大器施加所述灵敏放大器控制电压以保持所述灵敏放大器开启。
根据本公开的一实施例，根据所述芯片功耗测量结果获得所述均衡器的状态，以对所述均衡器进行测试，包括：判断所述芯片在所述灵敏放大器控制电压下的功耗是否小于预设功耗阈值；若所述芯片在所述灵敏放大器控制电压下的功耗小于预设功耗阈值，则获得所述均衡器的状态为失效。
根据本公开的一实施例，若所述芯片在所述灵敏放大器控制电压下的功耗小于预设功耗阈值，获得所述均衡器的状态为失效，包括：若所述芯片在所述灵敏放大器控制电压下的功耗小于预设功耗阈值，则获得所述均衡器的状态为失效，并输出位线组失效信息，所述位线组失效信息用于指示所述位线和/或所述互补位线失效。
根据本公开的一实施例，根据所述芯片功耗测量结果获得所述均衡器的状态，以对所述均衡器进行测试，还包括：若所述芯片在所述灵敏放大器控制电压下的功耗不小于预设功耗阈值，则获得所述均衡器的状态为有效，并输出位线组有效信息，所述位线组有效信息用于指示所述位线和/或所述互补位线有效；其中，所述位线组失效信息包括低电平，所述位线组有效信息包括高电平。
根据本公开的再一方面，提供一种均衡器测试电路，包括灵敏控制器和负载电阻，其中：所述灵敏控制器与灵敏放大器的PMOS源极供电电源和/或所述灵敏放大器的NMOS漏极供电电源相连接；所述灵敏控制器用于在关闭芯片的当前字线供电电源后，向灵敏放大器施加灵敏放大器控制电压以保持所述灵敏放大器开启的情况下，在向均衡器施加均衡控制电压后，通过测量通过所述负载电阻的电流或测量所述负载电阻两端的电压，测量所述芯片在所述灵敏放大器控制电压下的功耗，获得芯片功耗测量结果，所述当前字线连接所述芯片的存储晶体管的栅极，所述存储晶体管的漏极连接所述芯片的位线，所述灵敏放大器位于所述位线和对应的互补位线之间，所述均衡器位于所述位线与所述互补位线之间；所述灵敏控制器还用于根据所述芯片功耗测量结果获得所述均衡器的状态，以对所述均衡器进行测试；所述负载电阻与灵敏放大器的PMOS源极供电电源和/或所述灵敏放大器的NMOS漏极供电电源相连接。
根据本公开的一实施例，所述负载电阻位于所述灵敏放大器的PMOS源极供电电源与所述均衡器之间，和/或所述负载电阻位于所述灵敏放大器的NMOS漏极供电电源与所述均衡器之间。
根据本公开的一实施例，所述电路还包括地址生成器，其中：所述地址生成器与所述芯片相连接，用于响应于进入测试模式控制信息，向所述灵敏控制器发送位线组选定信息，所述位线组选定信息包括选定所述位线与所述互补位线的信息。
根据本公开的一实施例，所述灵敏控制器还用于判断所述芯片在所述灵敏放大器控制电压下的功耗是否小于预设功耗阈值；所述灵敏控制器还用于若所述芯片在所述灵敏放大器控制电压下的功耗小于预设功耗阈值，则获得所述均衡器的状态为失效。
根据本公开的一实施例，所述电路还包括失效存储与计数器，所述失效存储与计数器分别与所述地址生成器和所述灵敏控制器相连接；所述地址生成器还用于向所述失效存储与计数器发送所述位线组选定信息；所述灵敏控制器还用于若所述芯片在所述灵敏放大器控制电压下的功耗小于预设功耗阈值，则获得所述均衡器的状态为失效，并向所述失效存储与计数器输出位线组失效信息，所述位线组失效信息用于指示所述位线和/或所述互补位线失效；所述失效存储与计数器还用于根据所述位线组选定信息和所述位线组失效信息记录所述位线和/或所述互补位线失效。
根据本公开的一实施例，所述灵敏控制器还用于若所述芯片在所述灵敏放大器控制电压下的功耗不小于预设功耗阈值，则获得所述均衡器的状态为有效，并向所述失效存储与计数器输出位线组有效信息，所述位线组有效信息用于指示所述位线和/或所述互补位线有效；其中，所述位线组失效信息包括低电平，所述位线组有效信息包括高电平。
根据本公开的再一方面，提供一种均衡器测试装置，包括：设置在芯片内部，所述装置包括主控制模块和灵敏控制模块，其中：所述主控制模块用于在关闭所述芯片的当前字线供电电源后，向所述灵敏放大器施加灵敏放大器控制电压以保持所述灵敏放大器开启，所述当前字线连接所述芯片的存储晶体管的栅极，所述存储晶体管的漏极连接所述芯片的位线，所述灵敏放大器位于所述位线和对应的互补位线之间；所述灵敏控制模块用于在向均衡器施加均衡控制电压的操作后，测量所述芯片在所述灵敏放大器控制电压下的功耗，获得芯片功耗测量结果，所述均衡器位于所述位线与所述互补位线之间；根据所述芯片功耗测量结果获得所述均衡器的状态，以对所述均衡器进行测试。
根据本公开的一实施例，所述灵敏控制模块连接到所述芯片的外围输出路径。
根据本公开的再一方面，提供一种电子设备，包括：存储器、处理器及存储在所述存储器中并可在所述处理器中运行的可执行指令，所述处理器执行所述可执行指令时实现如上述任一种方法。
根据本公开的再一方面，提供一种计算机可读存储介质，其上存储有计算机可执行指令，所述可执行指令被处理器执行时实现如上述任一种方法。
本公开的实施例提供的均衡器测试方法，通过在关闭芯片的当前字线供电电源操作后，向位于位线和互补位线之间的灵敏放大器施加灵敏放大器控制电压以保持灵敏放大器开启，以使在向位于位线与互补位线之间的均衡器施加均衡控制电压后，测量芯片在灵敏放大器控制电压下的功耗，获得芯片功耗测量结果，然后根据芯片功耗测量结果获得均衡器的状态，从而可实现对均衡器进行测试。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。
附图说明
通过参照附图详细描述其示例实施例，本公开的上述和其它目标、特征及优点将变得更加显而易见。
图1示例性示出了一种DRAM核心操作顺序示意图。
图2根据图1示例性示出了一种均衡电路示意图。
图3A是根据一示例性实施例示出的一种均衡器测试电路。
图3B是根据一示例性实施例示出的另一种均衡器测试电路。
图3C是根据一示例性实施例示出的再一种均衡器测试电路。
图4A是根据图3A至图3C示出的一种均衡器测试电路实现示意图。
图4B是根据图3A至图3C示出的另一种均衡器测试电路实现示意图。
图5是根据图3C示出的又一种均衡器测试电路。
图6是根据图5示出的一种均衡器测试方法的流程图。
图7是根据一示例性实施例示出的一种均衡器测试装置设置在芯片内部的示意图。
图8是根据图7示出的一种均衡器测试方法的流程图。
图9根据图6和图8示出了一种DRAM测试模式下操作顺序示意图。
图10示出本公开实施例中一种电子设备的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现或者操作以避免喧宾夺主而使得本公开的各方面变得模糊。
在本公开的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。符号“/”一般表示前后关联对象是一种“或”的关系。
在本公开中，除非另有明确的规定和限定，“连接”等术语应做广义理解，例如，可以是电连接或可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
如上所述，如何判断均衡器是否正常工作成为亟待解决的问题。相关技术中通过限制行预充电的时间(Row Pre-charge Time，tRP)，在有限时间内预充电后进行读取，然后判断读取的数据与写入的数据是否相同，以判断均衡器(Equalizer)是否正常工作。这种判断均衡器状态的方式存在一些问题。一方面，这种判断方式一方面容易引入一些噪声，如感测容限(Sensing margin)等，而且存储单元数据保持能力(Cell retention performance)不同，可能会影响判断结果的正确性。另一方面，由于这种判断方式涉及读写操作，会占用机台输入输出(Input Output，IO)，从而会限制邻行概率激活(Probabilistic AdjacentRow Activation，PARA)测试计数(test count)。
图1示例性示出了一种DRAM核心操作顺序示意图。如图1所示，主控制器对于DRAM的预充电过程的控制逻辑，相关技术中核心操作顺序为：预充电控制信号(S102)→字线(Word Line，WL)关闭(S104)→灵敏放大器(Sensing Amplifier，SA)关闭(S106)→BLEQ打开(S108)，使能均衡器(Equalizer，EQ)，然后在自预充电控制信号之后tRP时间后，进行激活操作(S110)。
图2根据图1示例性示出了一种均衡电路示意图。如图2所示，按照图1的控制逻辑，在步骤S106 SA 202关闭后，由于SA 202的高电压控制信号(Positive Collect Select，PCS)和低电压控制信号(Negative Collect Select，NCS)不再产生，在步骤S108 BLEQ2008打开后，无论均衡器204是否使能成功，BL 2002与/BL 2004(BL 2002的互补位线)短路也不会导致外部电源持续供电，因此芯片的存储单元206(其栅极连接WL 2006)无功耗产生。
鉴于此，本公开提供了一种均衡器测试方法，通过在关闭芯片的当前字线供电电源后，向位于位线和互补位线之间的灵敏放大器施加灵敏放大器控制电压以保持灵敏放大器开启，以使在向位于位线与互补位线之间的均衡器施加均衡控制电压后，测量芯片在灵敏放大器控制电压下的功耗，获得芯片功耗测量结果，然后根据芯片功耗测量结果获得均衡器的状态，从而可实现对均衡器进行测试的前提下，避免采用限制tRP的判断均衡器状态的方式中的引入噪声、占用机台输入输出的技术问题。
图3A是根据一示例性实施例示出的一种均衡器测试电路。如图3A所示，均衡器测试电路中可以包括灵敏控制器302和负载电阻304，灵敏控制器302和负载电阻304与灵敏放大器对应的待测均衡器(即均衡器)所属的()芯片3002、灵敏放大器的PMOS源极供电电源(例如PCS电压可以是VDD、Vary)3004、灵敏放大器的NMOS漏极供电电源(例如NCS电压可以是VSS)3006形成回路。
参照图4A，存储晶体管406的栅极连接当前字线(WL)4006，存储晶体管406的漏极连接位线(BL)4002，位线4002与互补位线(/BL)4004之间设置有灵敏放大器402和均衡器404，列选择晶体管408的栅极连接列选择信号线(YSelect，YS)4010，列选择晶体管408的源极连接局部信号线(Local Input/Output，LIO)4012，列选择晶体管408的漏极连接位线(BL)4002。灵敏控制器302和负载电阻304可以对应设置在图4A中的B点，灵敏控制器302可以与灵敏放大器402的PMOS源极供电电源3004相连接。主控制器(图中未示出)响应于预充电信号执行的关闭芯片3002的当前字线4006供电电源操作后，向灵敏放大器402施加灵敏放大器控制电压以保持灵敏放大器402开启。其中，主控制器可以通过提供PCS 3004对应的电压Vary，以使与NCS 3006对应的电压VSS之间形成电压差，这个电压差即为灵敏放大器控制电压。
在一些实施例中，主控制器还可用于响应于(例如可以是主控制器发送的)进入测试模式控制信息，在(例如可以是主控制器)响应于预充电信号执行的关闭芯片3002的当前字线4006供电电源操作后，向灵敏放大器402施加灵敏放大器控制电压以保持灵敏放大器402开启。该测试模式用于测试均衡器404的状态。
预充电信号可以用于为芯片的位线4002与互补位线4004预充电，灵敏放大器402位于位线4002和互补位线4004之间，均衡器也位于位线4002和互补位线4004之间。
灵敏控制器302中可集成电流表和/或电压表，还可用于在主控制器响应于预充电信号执行的向均衡器404施加均衡控制电压BLEQ 4008的操作后，通过测量通过负载电阻304的电流或测量负载电阻两端的电压，测量芯片3002在灵敏放大器控制电压下的功耗，获得芯片功耗测量结果。
在一些实施例中，一定温度状态下，负载电阻304的电阻值固定，所以负载电阻304的功耗正比于回路中电流。
灵敏控制器302还可用于根据芯片功耗测量结果获得均衡器404的状态，以对均衡器进行测试。
图3B是根据一示例性实施例示出的另一种均衡器测试电路。图3B与图3A的区别在于，在回路中负载电阻304设置于灵敏放大器的PMOS源极供电电源3004与(芯片3002的)均衡器之间，灵敏控制器302位于灵敏放大器的NMOS漏极供电电源3006与(芯片3002的)均衡器之间。参照图4A，灵敏控制器302可以对应设置在图中的A点，负载电阻304可以对应设置在图中的B点。主控制器(图中未示出)可以通过提供NCS 3006对应的电压VSS，以使与PCS3004对应的电压Vary之间形成电压差，这个电压差即为灵敏放大器控制电压。
图3C是根据一示例性实施例示出的再一种均衡器测试电路。图3C与图3A的区别在于，在回路中设置了两个负载电阻304，分别设置于灵敏放大器的PMOS源极供电电源3004与(芯片3002的)均衡器之间、以及灵敏放大器的NMOS漏极供电电源3006与(芯片3002的)均衡器之间。参照图4A，灵敏控制器302和一个负载电阻304可以对应设置在图中的B点，另一个负载电阻304可以对应设置在图中的A点。灵敏控制器302可以在根据芯片功耗测量结果获得均衡器404的状态时，综合两个负载电阻304的电压和/或电流测量结果，获得芯片功耗测量结果。
图4A是根据图3A至图3C示出的一种均衡器测试电路实现示意图。图4A示出的是均衡器404状态正常的情况，即均衡器404的三个MOS管打开，以使在PCS 3004与NCS 3006之间与在A点和/或B点设置的灵敏控制器302和施加了负载电阻304形成的回路导通，因此在测得负载电阻304的功耗(即芯片3003在灵敏放大器控制电压下的功耗大于预设功耗阈值)时，表示均衡器404状态正常。
图4B是根据图3A至图3C示出的另一种均衡器测试电路实现示意图。图4A示出的是均衡器404状态不正常的情况，即均衡器404的三个MOS管未打开，以使在PCS 3004与NCS3006之间与在A点和/或B点设置的灵敏控制器302和施加了负载电阻304未形成导通回路，因此在测不到负载电阻304的功耗(即芯片3003在灵敏放大器控制电压下的功耗小于预设功耗阈值)时，表示均衡器404状态为失效。
图5是根据图3C示出的又一种均衡器测试电路。图5(以及图3A至图3C)所示的均衡器测试电路可以设置在测试端(Tester)。与图3C相比，图5的电路中还包括地址生成器506、失效存储与计数器508。灵敏控制器502可以实现与灵敏控制器302相同的功能，负载电阻504可以实现与负载电阻302相同的功能。
参照图5，地址生成器506与芯片5003相连接，可用于响应于(例如可以是主控制器发送的)进入测试模式控制信息，向灵敏控制器502发送位线组选定信息，位线组选定信息包括选定位线与互补位线的信息(例如可以是Y地址，参照图4A和/或图4B，可通过在列选择信号线4010上施加YS信号来选择位线4002与互补位线4004形成的位线组)。地址生成器506还用于向失效存储与计数器508发送该位线组选定信息。
芯片5002中的主控制器可用于在响应于预充电信号执行的关闭当前字线供电电源操作后，根据位线组选定信息(例如可以是Y地址)向灵敏放大器施加灵敏放大器控制电压以保持灵敏放大器开启。
失效存储与计数器508可以分别与地址生成器506和灵敏控制器502相连接。
灵敏控制器502还可用于，根据灵敏控制器502中集成的电流表A和/或电压表V中的值，判断负载电阻是否有功耗(即芯片在灵敏放大器控制电压下是否有功耗)，若芯片在灵敏放大器控制电压下的功耗小于预设功耗阈值(即没有功耗)，则获得均衡器的状态为失效，并向失效存储与计数器508输出位线失效组信息，位线组失效信息用于指示所述位线和/或互补位线失效。
在一些实施例中，位线组失效信息可以包括低电平，即灵敏控制器502在判定均衡器的状态为失效时，向失效存储与计数器508输出低电平。
灵敏控制器502还可用于若芯片在灵敏放大器控制电压下的功耗不小于预设功耗阈值，则获得均衡器的状态为有效，并输出位线组有效信息，位线组有效信息用于指示位线和/或互补位线有效。
在一些实施例中，位线组有效信息可以包括高电平，即灵敏控制器502在判定均衡器的状态为有效时，向失效存储与计数器508输出高电平。
失效存储与计数器508可用于根据位线组选定信息和位线组失效信息记录位线和/或互补位线失效。
失效存储与计数器508还可用于根据位线组选定信息和位线组有效信息记录位线和/或互补位线有效。
图6是根据图5示出的一种均衡器测试方法的流程图。参考图6，本公开实施例提供的方法60可以包括以下步骤。
在步骤S602中，接收响应于进入测试模式控制信息发送的位线组选定信息，位线组选定信息包括选定位线与互补位线的信息。
在步骤S604中，在响应于预充电信号执行的关闭当前字线供电电源操作后，根据位线组选定信息向灵敏放大器施加灵敏放大器控制电压以保持灵敏放大器开启。
在一些实施例中，参照图4A和/或图4B，可通过在列选择信号线4010上施加信号来选择位线4002与互补位线4004形成的位线组。
预充电信号用于为芯片的位线与互补位线预充电，灵敏放大器位于位线和互补位线之间。
在步骤S606中，判断芯片在灵敏放大器控制电压下的功耗是否小于预设功耗阈值。
在步骤S608中，若芯片在灵敏放大器控制电压下的功耗小于预设功耗阈值，则获得均衡器的状态为失效，并输出位线失效信息，位线组失效信息用于指示位线和/或互补位线失效。
图6提供的方法中的各个步骤的具体实现可以参照上述图3A至图5的电路中的内容，此处不再赘述。
图7是根据一示例性实施例示出的一种均衡器测试装置设置在芯片内部的示意图。参考图7，图7示出了一种DDR(Double Data RateSynchronous Dynamic Random AccessMemory，DDR SDRAM，双倍速率同步动态随机存储器，简称为DDR)内部芯片架构图，可以划分为阵列(Array)702、外围控制逻辑电路704和外围输入输出路径706三部分，本公开实施例提供的装置可以包括灵敏控制模块7002，灵敏控制模块7002可以连接到芯片的外围输入输出路径706中的外围输出路径，并且进入测试模式(test mode entry)后灵敏控制模块7002才使能(正常工作)。
外围控制逻辑电路704可以包括主控制器7042、地址寄存器7044、行地址数据选择器(MUX)、列地址锁存器&解码器7048、刷新计数器70410、Bank控制逻辑单元70412和行地址锁存器&解码器70414等等，用于实现控制在哪(些)行、列进行写入/读取等功能。
存储器阵列Bank0至Bank15 7022及其对应的SA与列解码器7026设置在阵列(Array)702部分，数据掩码(Data I/O Mask，简称DQM)模块7024用于控制I/O端口取消哪些向存储器阵列7022输入或输出的数据。
外围输入输出路径706可以包括读先进先出(First Input First Output，FIFO)数据选择器(MUX)7062、数据接口(interface)7064、读驱动器7066、写驱动器&输入逻辑7068以及实现数据选通脉冲的电路70610。外围输出路径为图7中数据掩码模块7024——>读FIFO MUX 7062——>读驱动器7066，灵敏控制模块7002例如可以连接到读驱动器7066。
主控制器7042可用于在响应于预充电信号执行的关闭芯片的当前字线供电电源操作后，向灵敏放大器施加灵敏放大器控制电压以保持灵敏放大器开启，预充电信号用于为芯片的位线与互补位线预充电，灵敏放大器位于位线和互补位线之间。
灵敏控制模块7002还可用于在主控制器7042响应于预充电信号执行的向均衡器施加均衡控制电压的操作后，测量芯片在灵敏放大器控制电压下的功耗，获得芯片功耗测量结果，均衡器位于位线与互补位线之间。
灵敏控制模块7002还可用于根据芯片功耗测量结果获得均衡器的状态，以对均衡器进行测试。灵敏控制模块7002的输出(output)可从IO pin输出。可以通过设计灵敏控制模块7002的运算逻辑，根据芯片功耗测量结果确定位线与互补位线谁是失效(fail)电平，进而获得均衡器的状态。
图8是根据图7示出的一种均衡器测试方法的流程图。参考图8，本公开实施例提供的方法80可以包括以下步骤。
在步骤S802中，在关闭芯片的当前字线供电电源后，向灵敏放大器施加灵敏放大器控制电压以保持灵敏放大器开启。
当前字线连接芯片的存储晶体管的栅极，存储晶体管的漏极连接芯片的位线，，灵敏放大器位于位线和对应的互补位线之间。
在一些实施例中，响应于进入测试模式控制信息，在响应于预充电信号执行的关闭芯片的当前字线供电电源操作后，向灵敏放大器施加灵敏放大器控制电压以保持灵敏放大器开启，其中，预充电信号用于为芯片的位线与互补位线预充电。
在步骤S804中，在向均衡器施加均衡控制电压后，测量芯片在灵敏放大器控制电压下的功耗，获得芯片功耗测量结果。
均衡器位于位线与互补位线之间。
在一些实施例中，在响应于预充电信号执行的向均衡器施加均衡控制电压的操作后，测量芯片在灵敏放大器控制电压下的功耗，获得芯片功耗测量结果。
在步骤S806中，根据芯片功耗测量结果获得均衡器的状态，以对均衡器进行测试。
在一些实施例中，判断芯片在灵敏放大器控制电压下的功耗是否小于预设功耗阈值；
若芯片在灵敏放大器控制电压下的功耗小于预设功耗阈值，则获得均衡器的状态为失效。
图8中的各个步骤对应的具体实施方式可参照3A至图5的电路中的内容，此处不再赘述。
图9根据图6和图8示出了一种DRAM测试模式下操作顺序示意图。参照图1，可通过进入测试模式，改变核心操作顺序：预充电控制信号(S902)→WL关闭(S904)→SA保持开启(S906)→BLEQ打开(S908)，使能EQ，然后在自预充电控制信号之后tRP时间后，进行激活操作(S910)。可通过功耗监测的方式，直接评估均衡器是否正常工作。避免感测容限、存储单元数据保持能力等噪声干扰。
图10示出本公开实施例中一种电子设备的结构示意图。需要说明的是，图10示出的设备仅以计算机系统为示例，不应对本公开实施例的功能和使用范围带来任何限制。
如图10所示，设备1000包括中央处理单元(CPU)1001，其可以根据存储在只读存储器(ROM)1002中的程序或者从存储部分1008加载到随机访问存储器(RAM)1003中的程序而执行各种适当的动作和处理。在RAM 1003中，还存储有设备1000操作所需的各种程序和数据。CPU1001、ROM 1002以及RAM 1003通过总线1004彼此相连。输入/输出(I/O)接口1005也连接至总线1004。
以下部件连接至I/O接口1005：包括键盘、鼠标等的输入部分1006；包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分1007；包括硬盘等的存储部分1008；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分1009。通信部分1009经由诸如因特网的网络执行通信处理。驱动器1010也根据需要连接至I/O接口1005。可拆卸介质1011，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器1010上，以便于从其上读出的计算机程序根据需要被安装入存储部分1008。
特别地，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分1009从网络上被下载和安装，和/或从可拆卸介质1011被安装。在该计算机程序被中央处理单元(CPU)1001执行时，执行本公开的系统中限定的上述功能。
需要说明的是，本公开所示的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、RF等等，或者上述的任意合适的组合。
附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
描述于本公开实施例中所涉及到的模块可以通过软件的方式实现，也可以通过硬件的方式来实现。所描述的模块也可以设置在处理器中，例如，可以描述为：一种处理器包括灵敏控制模块。其中，模块的名称在某种情况下并不构成对该模块本身的限定，例如，灵敏控制模块还可以被描述为“向所连接的灵敏放大器发送控制信号的模块”。
作为另一方面，本公开还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的设备中所包含的；也可以是单独存在，而未装配入该设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被一个该设备执行时，使得该设备包括：
在关闭芯片的当前字线供电电源操作后，向灵敏放大器施加灵敏放大器控制电压以保持灵敏放大器开启，当前字线连接芯片的存储晶体管的栅极，存储晶体管的漏极连接芯片的位线，灵敏放大器位于位线和对应的互补位线之间；在响应于预充电信号执行的向均衡器施加均衡控制电压的操作后，测量芯片在灵敏放大器控制电压下的功耗，获得芯片功耗测量结果，均衡器位于位线与互补位线之间；根据芯片功耗测量结果获得均衡器的状态，以对均衡器进行测试。
以上具体地示出和描述了本公开的示例性实施例。应可理解的是，本公开不限于这里描述的详细结构、设置方式或实现方法；相反，本公开意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。
Claims (16)
1.一种均衡器测试方法，其特征在于，包括：
在关闭芯片的当前字线供电电源后，向灵敏放大器施加灵敏放大器控制电压以保持所述灵敏放大器开启，所述当前字线连接所述芯片的存储晶体管的栅极，所述存储晶体管的漏极连接所述芯片的位线，所述灵敏放大器位于所述位线和对应的互补位线之间，以使在向均衡器施加均衡控制电压后，测量所述芯片在所述灵敏放大器控制电压下的功耗，获得芯片功耗测量结果，所述均衡器位于所述位线与所述互补位线之间，并根据所述芯片功耗测量结果获得所述均衡器的状态，以对所述均衡器进行测试。
2.根据权利要求1所述的方法，其特征在于，在关闭芯片的当前字线供电电源后，向灵敏放大器施加灵敏放大器控制电压以保持所述灵敏放大器开启，包括：
响应于进入测试模式控制信息，在响应于预充电信号执行的关闭所述当前字线供电电源操作后，向所述灵敏放大器施加所述灵敏放大器控制电压以保持所述灵敏放大器开启，所述预充电信号用于为所述位线与所述互补位线预充电；
在向均衡器施加均衡控制电压后，测量所述芯片在所述灵敏放大器控制电压下的功耗，包括：
在响应于所述预充电信号执行向所述均衡器施加所述均衡控制电压的操作后，测量所述芯片在所述灵敏放大器控制电压下的功耗。
3.根据权利要求2所述的方法，其特征在于，响应于进入测试模式控制信息，在响应于预充电信号执行的关闭芯片的当前字线供电电源操作后，向所述灵敏放大器施加所述灵敏放大器控制电压以保持所述灵敏放大器开启，包括：
接收响应于所述进入测试模式控制信息发送的位线组选定信息，所述位线组选定信息包括选定所述位线与所述互补位线的信息；
在响应于预充电信号执行的关闭当前字线供电电源操作后，根据所述位线组选定信息向所述灵敏放大器施加所述灵敏放大器控制电压以保持所述灵敏放大器开启。
4.根据权利要求1所述的方法，其特征在于，根据所述芯片功耗测量结果获得所述均衡器的状态，以对所述均衡器进行测试，包括：
判断所述芯片在所述灵敏放大器控制电压下的功耗是否小于预设功耗阈值；
若所述芯片在所述灵敏放大器控制电压下的功耗小于预设功耗阈值，则获得所述均衡器的状态为失效。
5.根据权利要求4所述的方法，其特征在于，若所述芯片在所述灵敏放大器控制电压下的功耗小于预设功耗阈值，获得所述均衡器的状态为失效，包括：
若所述芯片在所述灵敏放大器控制电压下的功耗小于预设功耗阈值，则获得所述均衡器的状态为失效，并输出位线组失效信息，所述位线组失效信息用于指示所述位线和/或所述互补位线失效。
6.根据权利要求5所述的方法，其特征在于，根据所述芯片功耗测量结果获得所述均衡器的状态，以对所述均衡器进行测试，还包括：
若所述芯片在所述灵敏放大器控制电压下的功耗不小于预设功耗阈值，则获得所述均衡器的状态为有效，并输出位线组有效信息，所述位线组有效信息用于指示所述位线和/或所述互补位线有效；
其中，所述位线组失效信息包括低电平，所述位线组有效信息包括高电平。
7.一种均衡器测试电路，其特征在于，包括灵敏控制器和负载电阻，其中：
所述灵敏控制器与灵敏放大器的PMOS源极供电电源和/或所述灵敏放大器的NMOS漏极供电电源相连接；
所述灵敏控制器用于在关闭芯片的当前字线供电电源后，向灵敏放大器施加灵敏放大器控制电压以保持所述灵敏放大器开启的情况下，在向均衡器施加均衡控制电压后，通过测量通过所述负载电阻的电流或测量所述负载电阻两端的电压，测量所述芯片在所述灵敏放大器控制电压下的功耗，获得芯片功耗测量结果，所述当前字线连接所述芯片的存储晶体管的栅极，所述存储晶体管的漏极连接所述芯片的位线，所述灵敏放大器位于所述位线和对应的互补位线之间，所述均衡器位于所述位线与所述互补位线之间；
所述灵敏控制器还用于根据所述芯片功耗测量结果获得所述均衡器的状态，以对所述均衡器进行测试；
所述负载电阻与灵敏放大器的PMOS源极供电电源和/或所述灵敏放大器的NMOS漏极供电电源相连接。
8.根据权利要求7所述的电路，其特征在于，所述负载电阻位于所述灵敏放大器的PMOS源极供电电源与所述均衡器之间，和/或所述负载电阻位于所述灵敏放大器的NMOS漏极供电电源与所述均衡器之间。
9.根据权利要求7所述的电路，其特征在于，还包括地址生成器，其中：
所述地址生成器与所述芯片相连接，用于响应于进入测试模式控制信息，向所述灵敏控制器发送位线组选定信息，所述位线组选定信息包括选定所述位线与所述互补位线的信息。
10.根据权利要求9所述的电路，其特征在于，所述灵敏控制器还用于判断所述芯片在所述灵敏放大器控制电压下的功耗是否小于预设功耗阈值；
所述灵敏控制器还用于若所述芯片在所述灵敏放大器控制电压下的功耗小于预设功耗阈值，则获得所述均衡器的状态为失效。
11.根据权利要求10所述的电路，其特征在于，所述电路还包括失效存储与计数器，所述失效存储与计数器分别与所述地址生成器和所述灵敏控制器相连接；
所述地址生成器还用于向所述失效存储与计数器发送所述位线组选定信息；
所述灵敏控制器还用于若所述芯片在所述灵敏放大器控制电压下的功耗小于预设功耗阈值，则获得所述均衡器的状态为失效，并向所述失效存储与计数器输出位线组失效信息，所述位线组失效信息用于指示所述位线和/或所述互补位线失效；
所述失效存储与计数器还用于根据所述位线组选定信息和所述位线组失效信息记录所述位线和/或所述互补位线失效。
12.根据权利要求11所述的电路，其特征在于，所述灵敏控制器还用于若所述芯片在所述灵敏放大器控制电压下的功耗不小于预设功耗阈值，则获得所述均衡器的状态为有效，并向所述失效存储与计数器输出位线组有效信息，所述位线组有效信息用于指示所述位线和/或所述互补位线有效；
其中，所述位线组失效信息包括低电平，所述位线组有效信息包括高电平。
13.一种均衡器测试装置，其特征在于，设置在芯片内部，所述装置包括主控制模块和灵敏控制模块，其中：
所述主控制模块用于在关闭所述芯片的当前字线供电电源后，向所述灵敏放大器施加灵敏放大器控制电压以保持所述灵敏放大器开启，所述当前字线连接所述芯片的存储晶体管的栅极，所述存储晶体管的漏极连接所述芯片的位线，所述灵敏放大器位于所述位线和对应的互补位线之间；
所述灵敏控制模块用于在向均衡器施加均衡控制电压后，测量所述芯片在所述灵敏放大器控制电压下的功耗，获得芯片功耗测量结果，所述均衡器位于所述位线与所述互补位线之间；
所述灵敏控制模块还用于根据所述芯片功耗测量结果获得所述均衡器的状态，以对所述均衡器进行测试。
14.根据权利要求13所述的装置，其特征在于，所述灵敏控制模块连接到所述芯片的外围输出路径。
15.一种电子设备，包括：存储器、处理器及存储在所述存储器中并可在所述处理器中运行的可执行指令，其特征在于，所述处理器执行所述可执行指令时实现如权利要求1-6任一项所述的方法。
16.一种计算机可读存储介质，其上存储有计算机可执行指令，其特征在于，所述可执行指令被处理器执行时实现如权利要求1-6任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310384271.0A CN116524983A (zh) | 2023-04-06 | 2023-04-06 | 均衡器测试方法、电路、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310384271.0A CN116524983A (zh) | 2023-04-06 | 2023-04-06 | 均衡器测试方法、电路、装置、设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116524983A true CN116524983A (zh) | 2023-08-01 |
Family
ID=87393200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310384271.0A Pending CN116524983A (zh) | 2023-04-06 | 2023-04-06 | 均衡器测试方法、电路、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116524983A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116913341A (zh) * | 2023-09-12 | 2023-10-20 | 温州核芯智存科技有限公司 | 一种存储器及补偿方法 |
-
2023
- 2023-04-06 CN CN202310384271.0A patent/CN116524983A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116913341A (zh) * | 2023-09-12 | 2023-10-20 | 温州核芯智存科技有限公司 | 一种存储器及补偿方法 |
| CN116913341B (zh) * | 2023-09-12 | 2024-04-30 | 温州核芯智存科技有限公司 | 一种存储器及补偿方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1084497B1 (en) | On-chip circuit and method for testing memory devices | |
| US6295618B1 (en) | Method and apparatus for data compression in memory devices | |
| KR19990069337A (ko) | 복합 반도체 메모리장치의자기 테스트 회로 및 이를 이용한 자기 테스트 방법 | |
| EP0642134A2 (en) | Test of a static random access memory | |
| CN116524983A (zh) | 均衡器测试方法、电路、装置、设备及存储介质 | |
| US8381049B2 (en) | Apparatus and method for testing shadow logic | |
| JPH09231797A (ja) | ダイナミック・ランダム・アクセス・メモリにおける試験時間短縮装置及び方法 | |
| US10650909B2 (en) | Testing method for reading current of static random access memory | |
| JP3901250B2 (ja) | 集積回路メモリ装置の単一ビット欠陥テスト回路及び方法 | |
| US20100103756A1 (en) | Semiconductor memory device | |
| US9208832B2 (en) | Functional screening of static random access memories using an array bias voltage | |
| US5903582A (en) | Memory circuit | |
| CN115219940A (zh) | 内存芯片的电源噪声测试方法、装置、存储介质及设备 | |
| CN114512174A (zh) | 存储器的检测方法、检测系统、可读介质及电子设备 | |
| CN114512173A (zh) | 存储器的检测方法、检测系统、可读介质及电子设备 | |
| JPH11317100A (ja) | 半導体記憶装置 | |
| KR100996091B1 (ko) | 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치 | |
| KR0157292B1 (ko) | 비트라인에 스트레스전압을 인가하는 웨이퍼번인 테스트방법 | |
| JP3878243B2 (ja) | 半導体メモリデバイスの検査方法 | |
| JPH0877798A (ja) | Ｓｒａｍ装置及びその試験方法 | |
| KR100668500B1 (ko) | 반도체 메모리의 데이터 검증 회로 | |
| KR20010063035A (ko) | 복합 반도체장치의 리프레쉬 특성 자가 테스터 | |
| CN114944184A (zh) | 字线驱动电路故障检测方法、装置与电子设备 | |
| CN114550796A (zh) | 存储器的检测方法、检测系统、可读介质及电子设备 | |
| CN114582412A (zh) | 存储芯片的测试方法、装置、存储介质与电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |