CN110197683B - 一种具有自校准功能的mram读出电路 - Google Patents

一种具有自校准功能的mram读出电路 Download PDF

Info

Publication number
CN110197683B
CN110197683B CN201810164155.7A CN201810164155A CN110197683B CN 110197683 B CN110197683 B CN 110197683B CN 201810164155 A CN201810164155 A CN 201810164155A CN 110197683 B CN110197683 B CN 110197683B
Authority
CN
China
Prior art keywords
group
calibration
resistance
unit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810164155.7A
Other languages
English (en)
Other versions
CN110197683A (zh
Inventor
戴瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201810164155.7A priority Critical patent/CN110197683B/zh
Publication of CN110197683A publication Critical patent/CN110197683A/zh
Application granted granted Critical
Publication of CN110197683B publication Critical patent/CN110197683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种具有自校准功能的MRAM读出电路，包括由NMOS管N和电容C组成的电阻基准单元、选择开关组K1、开关K2、比较器和校准电路。进行读操作时，所述选择开关组K1连接所述NMOS管N的漏极和所述被读存储单位以及所述比较器的输入端，并在所述电阻基准单元和所述被读存储单元两端分别加电压Vb和Vb+V_read；所述比较器的另外一个输入为参考电压V_ref，所述比较器输出读的结果。本发明使用一个NMOS管作为电阻基准进行读操作，通过校准电路调整NMOS管的栅极电压使其电阻精准，大幅减少了占用的芯片面积。此外使用低压V_read(300‑400mV)进行读操作，大大降低了读功耗。

Description

一种具有自校准功能的MRAM读出电路
技术领域
本发明属于半导体芯片存储器领域，尤其涉及一种具有自校准功能的MRAM读出电路。
背景技术
磁性随机存储器(MRAM)是一种新兴的非挥发性存储技术。它拥有高速的读写速度和高集成度，且可以被无限次的重复写入。MRAM可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。
MRAM具有很好的经济性和性能，它的单位容量占用的硅片面积比SRAM有很大的优势，比在此类芯片中经常使用的NOR Flash也有优势，比嵌入式NOR Flash的优势更大。MRAM读写时延接近最好的SRAM，功耗则在各种内存和存储技术最好；而且MRAM与标准CMOS半导体工艺兼容，DRAM以及Flash与标准CMOS半导体工艺不兼容；MRAM还可以和逻辑电路集成到一个芯片中。
MRAM基于MTJ(磁性隧道结)结构。由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1所示：下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层相平行或反平行。由于量子物理的效应，电流可以穿过中间的隧道势垒层，但是MTJ的电阻和可变磁化层的磁化方向有关。前一种情况电阻低，后一种情况电阻高。
读取MRAM的过程就是对MTJ的电阻进行测量。写MRAM使用比较新的STT-MRAM技术使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把可变磁化层置成与固定层平行的方向，自上而下的电路把它置成反平行的方向。
如图2所示，每个MRAM的记忆单元由一个MTJ和一个NMOS管组成。NMOS管的门极(gate)连接到芯片的Word Line负责接通或切断这个单元，MTJ和MOS管串接在芯片的BitLine上。读写操作在Bit Line上进行。
如图3所示，一个MRAM芯片由一个或多个MRAM存储单元的阵列组成，每个阵列有若干外部电路，如：
●行地址解码器：把收到的地址变成Word Line的选择
●列地址解码器：把收到的地址变成Bit Line的选择
●读写控制器：控制Bit Line上的读(测量)写(加电流)操作
●输入输出控制：和外部交换数据
MRAM的读出电路需要检测MRAM记忆单元的电阻。由于MTJ的电阻会随着温度等而漂移，一般的方法是使用芯片上的一些已经被写成高阻态或低阻态记忆单元作为参考单元。再使用读出放大器(Sense Amplifier)来比较记忆单元和参考单元的电阻。
MRAM的读出过程是对存储单元电阻的检测和比较。一般通过参考单元组合成一个标准电阻来和存储单元进行比较来判定存储单元是处在高阻态还是低阻态。
图4是现有技术的一种MRAM读出电路原理图，图4所示的P1、P2、P3是相同PMOS管，形成电流镜，上面的每一路的电流是相等的(I_read)。电阻的差别造成V_out和V_out_n的差别，被输入到下一级的比较器产生输出。图4中的例子是一路存储单元，对比一路置于P状态的参考单元和一路AP状态下的参考单元。实际使用中可以有多路存储单元对比m路AP和n路P参考单元。
图4示出的现有技术一种MRAM读出电路的一个问题是是耗电较大。测量存储单元的电阻时，不可避免地通直流电，这种读出电路的功耗占了MRAM读功耗的大部分。此电路中要产生一定的信号强度就要求一定的I_read，而该电路的读功耗正比于V_DD*I_read。实际上，存储单元上的电压只有150-200mV，而V_DD通常是1.2V，因此，在使用该读出电路的MRAM中，绝大部分功耗不是消耗在存储单元上，而是在读出电路上。
发明内容
针对现有技术的上述缺陷，本发明的目的在于提供一种自校准功能的MRAM读出电路，不仅能够大幅减少读出电路占用的芯片面积，而且能够有效降低读出电路的读功耗。
为实现上述目的，本发明提供了一种自校准功能的MRAM读出电路，包括电阻基准单元、选择开关组K1、开关K2、比较器和校准电路。
所述电阻基准单元包括一个NMOS管N和一个电容C，所述电容C连接在所述NMOS管N的源极和栅极之间，所述NMOS管N的漏极连接到所述选择开关组K1。
所述选择开关组K1的另一端，根据所述电阻基准单元工作在读操作状态或校准状态，连接到被读存储单元和比较器的输入端，或者连接到所述校准电路的校准输入端。
所述电阻基准单元中的NMOS管N的栅极通过所述开关K2连接所述校准电路的校准输出端。
所述校准电路用于校准所述电阻基准单元成为一个电阻基准，进行校准操作时，所述选择开关组K1连通所述NMOS管N的漏极和所述校准电路的输入端，所述开关K2接通；所述校准电路调整所述NMOS管N的栅极电压使其电阻等于希望中的参考值。
所述读出电路进行读操作时，所述选择开关组K1连接所述NMOS管N的漏极和所述被读存储单位以及所述比较器的输入端，所述开关K2断开，并在所述电阻基准单元和所述被读存储单元两端分别加电压Vb和Vb+V_read；所述比较器的另外一个输入为参考电压V_ref，所述比较器输出读的结果。
进一步地，所述校准电路包括电流镜、限流单元、参考单元组和运算放大器OP；所述电流镜包括一组等同的PMOS管和与之等同的另外一个PMOS管；所述限流单元包括一组等同的NMOS管和与之等同的另外一个NMOS管；所述参考单元组包括一组并联的参考单元；所述电流镜的一组等同的PMOS管和所述限流单元的一组等同的NMOS管串联，连接点为A，再和所述参考单元组的参考单元串联；所述电流镜的另外一个PMOS管和所述限流单元的另外一个NMOS管串联，连接点为B，所述NMOS管的另一端是所述校准电路的输入端；所述运算放大器OP的两个输入分别连接所述A点和B点，所述运算放大器OP的输出即所述校准电路输出。
进一步地，所述校准电路还包括轮转控制单元，位于运算放大器OP的输出与所述NMOS管N的输入之间，所述轮转控制单元周期性地给MRAM芯片中所有的读出电路进行校准。
进一步地，所述校准电路包括参考电阻组、参考单元组和运算放大器OP；所述参考电阻组包括一组等同的参考电阻和与之等同的另外一个参考电阻；所述参考单元组包括一组并联连接的参考单元；所述参考电阻组的一组等同的参考电阻和所述参考单元组的参考单元串联，连接点为A；所述参考电阻组的另外一个参考电阻的一端和所述一组等同的参考电阻组连接到一起，另一端连接到所述校准电路的输入端B点；所述运算放大器OP的两个输入分别连接到所述A点和B点，所述运算放大器OP的输出即所述校准电路的输出。
本发明公开的具有自校准功能的MRAM使用一个NMOS管作为电阻基准进行读操作，一个面积很小的NMOS管可以实现所需要的电阻值，而传统电路为了控制制造工艺造成的每个管子差别，需要选择非常大的MOS管；并引进了一个校准电路，用参考单元来校准调整NMOS管的栅极电压使其电阻精准地成为参考电阻的标准，再用一个电容来保持栅极电压，许多周期后才需要校准一次。因此，大幅度减少了读出电路占用的芯片面积。此外，使用低压V_read(300-400mV)进行读操作，和使用VDD(1.2V)的电流镜相比把读功耗降低到原来的1/3。
附图说明
图1是现有技术MTJ示意图。
图2是现有技术MRAM存储单元架构示意图。
图3是现有技术MRAM芯片架构图。
图4是现有技术一种MRAM读出电路原理图。
图5是本发明一较佳实施例的自校准功能的MRAM读出电路原理图。
图6是本发明一较佳实施例的校准电路原理图。
图7是本发明另一较佳实施例的校准电路原理图。
具体实施方式
下面对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
如图5所示，一种具有自校准功能的MRAM读出电路，包括电阻基准单元、选择开关组K1、开关K2、比较器和校准电路。
电阻基准单元包括一个NMOS管N和一个电容C，其中，NMOS管N的漏极连接到所述选择开关组K1。，电容C连接在NMOS管N的源极和栅极之间，电容C用于维持NMOS管N栅极电压来稳定电阻的值。
选择开关组K1的另一端，根据电阻基准单元工作在读操作状态或校准状态，连接到被读存储单元和比较器的输入端，或者连接到校准电路的校准输入端。
电阻基准单元的NMOS管N通N的栅极通过开关K2连接所述校准电路的输出端。
校准电路用于校准所述电阻基准单元成为一个电阻基准，进行校准操作时，选择开关组K1连通NMOS管N的漏极和校准电路的输入端，开关K2接通；校准电路调整NMOS管N的栅极电压使其电阻等于希望中的参考值。
校准电路原理图如图6所示，包括电流镜、限流单元、参考单元组和运算放大器OP；其中，电流镜包括一组等同的PMOS管和与之等同的另外一个PMOS管；限流单元包括一组等同的NMOS管和与之等同的另外一个NMOS管；参考单元组包括一组并联的参考单元；电流镜的一组等同的PMOS管和限流单元的一组等同的NMOS管串联，连接点为A，再和参考单元组的参考单元串联；电流镜的另外一个PMOS管和限流单元的另外一个NMOS管串联，连接点为B，NMOS管的另一端是校准电路的输入端；运算放大器OP的两个输入分别连接A点和B点，运算放大器OP的输出即所述校准电路输出，作为电阻基准单元的输入，控制图5所示的读出电路中的NMOS管N的栅极电压使得N的电阻等于参考单元的并联平均电阻值。被校准的电阻基准单元与电流镜和限流单元串联，图6所示的校准电路中的运算放大器OP起到反馈作用，输出控制NMOS管N的栅极电压，保证图6中A点和B点电压相等。完成校准后，因为开关K2关断，N的栅极电压可以通过电容C保持很多个时钟周期不需要再校准。
图6示出的校准电路还包括轮转控制单元，位于运算放大器OP的输出与NMOS管N的输入之间，轮转控制单元周期性地给芯片中所有的读出电路进行校准。
在本发明另一较佳实施例中，校准电路原理图如图7所示，包括参考电阻组、参考单元组和运算放大器OP；所述参考电阻组包括一组等同的参考电阻和与之等同的另外一个参考电阻；参考单元组包括一组并联连接的参考单元；参考电阻组的一组等同的参考电阻和参考单元组的参考单元串联，连接点为A；参考电阻组的另外一个参考电阻的一端和一组等同的参考电阻组连接到一起，另一端连接到所述校准电路的输入端B点；运算放大器OP的两个输入分别连接到A点和B点，运算放大器OP的输出即所述校准电路的输出，作为电阻基准单元的输入，控制图5所示的读出电路中的电阻基准单元的NMOS管N的栅极电压使得N的电阻等于参考单元的并联平均电阻值。图7中的运算放大器OP起到反馈作用，输出控制N的栅极电压，保证图7中A点和B点电压相等。完成校准后，因为开关K2关断，N的栅极电压可以通过电容C保持很多个时钟周期不需要再校准。
图7示出的校准电路还包括轮转控制单元，位于运算放大器OP的输出与NMOS管N的输入之间，轮转控制单元周期性地给芯片中所有的读出单元进行校准。
进行读操作时，所述选择开关组K1连接所述NMOS管N的漏极和所述被读存储单位以及所述比较器的输入端，并在所述电阻基准单元和所述被读存储单元两端分别加电压Vb和Vb+V_read；开关K2关断，电容C将维持NMOS管N的门极电压一段时间，使得它保持校准后的电阻值；比较器OP的另外一个输入为参考电压V_ref，所述比较器输出读的结果。参考电压V_ref值可以配置，用于补偿所述校准电路的误差。
以上实施例公开的具有自校准功能的MRAM读出电路使用NMOS管和配套的电容作为电阻基准进行读操作，一个NMOS管和配套的电容面积1-1.5平方微米，而一路电流镜占用的面积接近100平方微米。此外使用低压V_read(300-400mV)进行读操作，和使用VDD(1.2V)的电流镜相比把读功耗降低到原来的1/3。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (4)

1.一种具有 自校准功能的MRAM读出电路，包括电阻基准单元、选择开关组K1、开关K2、比较器和校准电路，其特征在于，
所述电阻基准单元包括一个NMOS管N和一个电容C，所述电容C连接在所述NMOS管N的源极和栅极之间，所述NMOS管N的漏极连接到所述选择开关组K1；
所述选择开关组K1的另一端，根据所述电阻基准单元工作在读操作状态或校准状态，连接到被读存储单元和所述比较器的输入端，或者连接到所述校准电路的校准输入端；
所述电阻基准单元中的NMOS管N的栅极通过所述开关K2连接所述校准电路的校准输出端；
所述校准电路用于校准所述电阻基准单元成为一个电阻基准，进行校准操作时，所述选择开关组K1连通所述NMOS管N的漏极和所述校准电路的输入端，所述开关K2接通；所述校准电路调整所述NMOS管N的栅极电压使其电阻等于希望中的参考值；
所述读出电路进行读操作时，所述选择开关组K1连接所述NMOS管N的漏极和所述被读存储单位以及所述比较器的输入端，所述开关K2断开，并在所述电阻基准单元和所述被读存储单元两端分别加电压Vb和Vb+V_read；所述比较器的另外一个输入为参考电压V_ref，所述比较器输出读的结果。
2.如权利要求1所述的具有自校准功能的MRAM读出电路，其特征在于，所述校准电路包括轮转控制单元，所述轮转控制单元周期性地给MRAM芯片中所有的读出电路进行校准。
3.如权利要求1所述的具有自校准功能的MRAM读出电路，其特征在于，所述校准电路包括电流镜、限流单元、参考单元组和运算放大器OP；所述电流镜包括一组等同的PMOS管和与之等同的另外一个PMOS管；所述限流单元包括一组等同的NMOS管和与之等同的另外一个NMOS管；所述参考单元组包括一组并联的参考单元；所述电流镜的一组等同的PMOS管和所述限流单元的一组等同的NMOS管串联，连接点为A，再和所述参考单元组的参考单元串联；所述电流镜的另外一个PMOS管和所述限流单元的另外一个NMOS管串联，连接点为B，所述NMOS管的另一端是所述校准电路的输入端；所述运算放大器OP的两个输入分别连接所述A点和B点，所述运算放大器OP的输出即所述校准电路输出。
4.如权利要求1所述的具有自校准功能的MRAM读出电路，其特征在于，所述校准电路包括参考电阻组、参考单元组和运算放大器OP；所述参考电阻组包括一组等同的参考电阻和与之等同的另外一个参考电阻；所述参考单元组包括一组并联连接的参考单元；所述参考电阻组的一组等同的参考电阻和所述参考单元组的参考单元串联，连接点为A；所述参考电阻组的另外一个参考电阻的一端和所述一组等同的参考电阻组连接到一起，另一端连接到所述校准电路的输入端B点；所述运算放大器OP的两个输入分别连接到所述A点和B点，所述运算放大器OP的输出即所述校准电路的输出。
CN201810164155.7A 2018-02-27 2018-02-27 一种具有自校准功能的mram读出电路 Active CN110197683B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810164155.7A CN110197683B (zh) 2018-02-27 2018-02-27 一种具有自校准功能的mram读出电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810164155.7A CN110197683B (zh) 2018-02-27 2018-02-27 一种具有自校准功能的mram读出电路

Publications (2)

Publication Number Publication Date
CN110197683A CN110197683A (zh) 2019-09-03
CN110197683B true CN110197683B (zh) 2021-04-27

Family

ID=67750925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810164155.7A Active CN110197683B (zh) 2018-02-27 2018-02-27 一种具有自校准功能的mram读出电路

Country Status (1)

Country Link
CN (1) CN110197683B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111796539A (zh) * 2020-06-30 2020-10-20 上海芯圣电子股份有限公司 一种基于mram的低功耗mcu电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050118952A (ko) * 2004-06-15 2005-12-20 삼성전자주식회사 히스테리리스 특성을 갖는 온도 감지 회로
US7898838B2 (en) * 2008-10-31 2011-03-01 Seagate Technology Llc Resistive sense memory calibration for self-reference read method
WO2010085405A1 (en) * 2009-01-22 2010-07-29 Rambus Inc. Maintenance operations in a dram
KR101997079B1 (ko) * 2012-07-26 2019-07-08 삼성전자주식회사 가변 저항 메모리를 포함하는 저장 장치 및 그것의 동작 방법
US20160071568A1 (en) * 2014-09-08 2016-03-10 Shintaro SAKAI Semiconductor memory device
CN105489235B (zh) * 2015-11-26 2019-04-09 上海兆芯集成电路有限公司 数据接收芯片
US9431094B1 (en) * 2016-01-04 2016-08-30 Micron Technology, Inc. Input buffer
CN107342103A (zh) * 2016-04-29 2017-11-10 上海磁宇信息科技有限公司 一种磁性随机存储器及其磁性记忆单元读取方法

Also Published As

Publication number Publication date
CN110197683A (zh) 2019-09-03

Similar Documents

Publication Publication Date Title
US6678189B2 (en) Method and system for performing equipotential sensing across a memory array to eliminate leakage currents
US9042152B2 (en) Data read circuit, a non-volatile memory device having the same, and a method of reading data from the non-volatile memory device
US20140153310A1 (en) Content addressable memory
US9058884B2 (en) Driving method of semiconductor storage device and semiconductor storage device
US20160078915A1 (en) Resistance change memory
CN108257633B (zh) 一种mram芯片及其存储单元的读取方法
US10403357B2 (en) Resistive non-volatile memory and a method for sensing a memory cell in a resistive non-volatile memory
US10020040B2 (en) Semiconductor memory device
WO2007124205A2 (en) Mram array with reference cell row and method of operation
KR102580707B1 (ko) 판독 동안 mram 내의 신호 보존
US20180374525A1 (en) Integrated circuit memory device and method of operating same
TWI782302B (zh) 半導體記憶裝置
CN108182957B (zh) 一种使用参考电压的mram读出电路
CN110197683B (zh) 一种具有自校准功能的mram读出电路
CN111462794B (zh) 一种mram存储器件及写状态检测方法
TWI537947B (zh) 磁阻記憶體裝置
KR102580529B1 (ko) 판독 동안 mram에서의 신호 증폭
CN108133725B (zh) 一种使用低压脉冲的mram读出电路
CN110197681B (zh) 一种mram读出电路
CN108288481B (zh) 一种可调电压的mram读出电路
CN108182956B (zh) 一种高速的mram读出电路
CN112927736B (zh) 磁性随机存储器之读写电路
CN108257635B (zh) 一种磁性随机存储器及其读取方法
CN110136760B (zh) Mram芯片
CN110556137B (zh) 一种抵消偏差的mram读出放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant