CN110556137B - 一种抵消偏差的mram读出放大器 - Google Patents

一种抵消偏差的mram读出放大器 Download PDF

Info

Publication number
CN110556137B
CN110556137B CN201810564247.4A CN201810564247A CN110556137B CN 110556137 B CN110556137 B CN 110556137B CN 201810564247 A CN201810564247 A CN 201810564247A CN 110556137 B CN110556137 B CN 110556137B
Authority
CN
China
Prior art keywords
point
mram
sense amplifier
switches
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810564247.4A
Other languages
English (en)
Other versions
CN110556137A (zh
Inventor
戴瑾
杨帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201810564247.4A priority Critical patent/CN110556137B/zh
Publication of CN110556137A publication Critical patent/CN110556137A/zh
Application granted granted Critical
Publication of CN110556137B publication Critical patent/CN110556137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明公开了一种抵消偏差的MRAM读出放大器，作为MRAM读出电路的后级放大器，包括参数等同的NMOS管M0和M1，参数等同的NMOS管M2和M3，参数等同的PMOS管M4和M5，电容器C0和C1，三个相同的开关K1和开关K2；M2的漏极和M4的漏极连接，连接点为A点，M2的栅极和M4的栅极连接，连接点为B点，M3的漏极和M5的漏极连接，连接点为C点，M3的栅极和M5的栅极连接，连接点位D点，电容器C0接在B点和C点之间，电容器C1接在A点和D点之间。在工作阶段，电容器C0和C1抵消了读出差分放大器的不对称。本发明在一般的差分比较器的基础上增加了一对电容，能够抵消读出差分放大器的不对称，同时该放大器的面积不需要做得很大。

Description

一种抵消偏差的MRAM读出放大器
技术领域
本发明属于半导体芯片技术领域，尤其涉及一种抵消偏差的MRAM读出放大器。
背景技术
磁性随机存储器(MRAM)是一种新兴的非挥发性存储技术。它拥有高速的读写速度和高集成度，且可以被无限次的重复写入。MRAM可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。
MRAM具有很好的经济性和性能，它的单位容量占用的硅片面积比SRAM有很大的优势，比在此类芯片中经常使用的NOR Flash也有优势，比嵌入式NOR Flash的优势更大。MRAM读写时延接近最好的SRAM，功耗则在各种内存和存储技术最好；而且MRAM与标准CMOS半导体工艺兼容，DRAM以及Flash与标准CMOS半导体工艺不兼容；MRAM还可以和逻辑电路集成到一个芯片中。
MRAM基于MTJ(磁性隧道结)结构。由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1所示：下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层相平行或反平行。由于量子物理的效应，电流可以穿过中间的隧道势垒层，但是MTJ的电阻和可变磁化层的磁化方向有关。前一种情况电阻低，后一种情况电阻高。
读取MRAM的过程就是对MTJ的电阻进行测量。写MRAM使用比较新的STT-MRAM技术使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把可变磁化层置成与固定层平行的方向，自上而下的电路把它置成反平行的方向。
如图2所示，每个MRAM的记忆单元由一个MTJ和一个NMOS管组成。NMOS管的门极(gate)连接到芯片的Word Line负责接通或切断这个单元，MTJ和MOS管串接在芯片的BitLine上。读写操作在Bit Line上进行。
如图3所示，一个MRAM芯片由一个或多个MRAM存储单元的阵列组成，每个阵列有若干外部电路，如：
●行地址解码器：把收到的地址变成Word Line的选择
●列地址解码器：把收到的地址变成Bit Line的选择
●读写控制器：控制Bit Line上的读(测量)写(加电流)操作
●输入输出控制：和外部交换数据
MRAM的读出电路需要检测MRAM记忆单元的电阻。由于MTJ的电阻会随着温度等而漂移，一般的方法是使用芯片上的一些已经被写成高阻态或低阻态记忆单元作为参考单元。再使用读出放大器(Sense Amplifier)来比较记忆单元和参考单元的电阻。
MRAM的读出过程是对存储单元电阻的检测和比较。一般通过参考单元组合成一个标准电阻来和存储单元进行比较来判定存储单元是处在高阻态还是低阻态。
读出电路分为前后两部分，前级首先把两个电阻的差转变为一个模拟信号，典型的前级电路图4所示，其中，P1、P2、P3是相同PMOS管，形成电流镜，上面的每一路的电流是相等的(I_read)。电阻的差别造成V_out和V_out_n的差别，被输入到下一级的比较器产生输出。图4中的例子是一路存储单元，对比一路置于P状态的参考单元和一路AP状态下的参考单元。实际使用中可以有多路存储单元对比并联的m路AP状态和n路P状态参考单元。V_clamp是钳位电压，控制N1、N2、N3等NMOS管的电阻，保护存储单元参考单元不被施加高电压影响稳定性。后级则是把前一级输出的模拟信号进一步放大为数字信号的放大器。
读出电路设计中的一个重要问题是控制由于器件差异带来的测量偏差。测量偏差会造成错误率的升高和产品良率的下降。一种控制方法是把电路器件尽量做大，这样器件之间的差异就会减小，付出的代价的芯片面积暨成本。另外一种方法是采用偏差补偿电路。
美国专利US9613674B2中公开了图4和图5所示的偏差补偿电路。图4和图5示出的电路比较复杂，要求每一个被读单元搭配两个参考单元(RefA、RefB)使用，需要两个时钟周期工作。第一个周期被读单元的位线BLdata连接到单元LEG1，它和RefA的电阻差，连同电路器件的差被存储在两个电容器C0和C中。第二个周期Bldata连接到单元LEG0，抵消了器件偏差的Rdata-RrefA和RrefB-Rdata分别从D0和D1输出被送出到后级。所述电路除了附属的开关控制比较复杂外，还存在如下两个问题：
1)每一个被读单元需要搭配两个参考单元。如果芯片有64路输出就需要128个参考单元。用来做产品很不方便；
2)需要两个时钟周期才能完成读操作，严重影响速度。
发明内容
针对现有技术的上述缺陷，本发明的目的在于提供一种抵消偏差的MRAM读出放大器，不仅能够抵消读出差分放大器的不对称，而且还可以使得放大器的面积大幅度减小。
MRAM的读出电路包括前级和后级。前级电路分别将存储单元和参考单元的电阻转变为模拟信号。
为实现上述目的，本发明提供了一种抵消偏差的MRAM读出放大器，作为MRAM读出电路的后级放大器，所述读出放大器包括参数等同的NMOS管M0和M1，参数等同的NMOS管M2和M3，参数等同的PMOS管M4和M5，电容器C0和C1，三个相同的开关K1和开关K2。
所述M1的栅极通过所述开关K2连接输入电压VIN，所述M0的栅极连接参考电压VREF，所述M1和所述M0的源极连接在一起，连接地VSS；所述M1和所述M0的栅极通过其中一个所述开关K1连接。
所述M0的漏极和所述M2的源极连接，所述M2的漏极和所述M4的漏极连接，连接点为A点；所述M2的栅极和所述M4的栅极连接，连接点为B点；所述M1的漏极和所述M3的源极连接，所述M3的漏极和所述M5的漏极连接，连接点为C点；所述M3的栅极和所述M5的栅极连接，连接点位D点；所述M4的源极和所述M5的源极连接，连接电源VDD。
所述电容器C0接在所述B点和所述C点之间，其中一个所述开关K1接在所述A点和所述B点之间；所述电容器C1接在所述A点和所述D点之间，其中一个所述开关K1接在所述D点和所述C点之间。
所述A点接输出OUTN；所述C点接输出OUTP，所述读出放大器比较所述VIN和VREF，结果输出到所述OUTP和OUTN。
进一步地，所述读出放大器在准备状态下，所述三个开关K1接通，所述开关K2断开；所述读出放大器在工作状态下，所述三个开关K1断开，所述开关K2接通。
本发明公开的抵消偏差的MRAM读出放大器，在一般的差分比较器的基础上增加了一对电容，能够抵消读出差分放大器的不对称，同时该放大器的面积不需要做得很大。
与已公开的专利US9613674B2相比，具有本发明公开的抵消偏差的MRAM读出放大器的MRAM读出电路有如下两大优势：
1)在参考单元的配置上更加灵活，用于产品设计更容易；
2)只需要一个时钟周期，通过准备阶段和测量阶段的开关调整，即可完成偏差抵消功能，比需要两个周期才能完成读出操作的所述现有技术更快。
附图说明
图1是现有技术MTJ示意图。
图2是现有技术MRAM存储单元架构示意图。
图3是现有技术MRAM芯片架构图。
图4是现有技术一种偏差补偿电路。
图5是是现有技术另一种偏差补偿电路。
图6是现有技术一种MRAM读出电路原理图。
图7是本发明一较佳实施例的抵消偏差的MRAM读出放大器电路原理图。
具体实施方式
下面对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
MRAM读出电路包括将存储单元和参考电阻差转换为电压信号的前级电路和后级电路。典型的前级电路如图6所示，包括电流镜、参考单元组和控制限流单元。图6所示的前级电路的输出作为后级电路的输入。
如果芯片中需要同时读出很多个单元，图6的电路可以进行并联扩展，其中的一对参考单元可以被所有的待单元共享。未来控制统计偏差也可以通过并联扩展增加参考单元。比如64比特配16个参考单元，8个置于P状态，8个置于AP状态。
本实施例公开了一种如图7所示的抵消偏差的MRAM读出放大器，作为MRAM读出电路的后级放大器。所述读出放大器包括参数等同的NMOS管M0和M1，参数等同的NMOS管M2和M3，参数等同的PMOS管M4和M5，电容器C0和C1，三个相同的开关K1和开关K2。
M1的栅极通过开关K2连接输入电压VIN，M0的栅极连接参考电压VREF，M1和M0的源极连接在一起，连接地VSS；M1和M0的栅极通过其中一个开关K1连接。
M2的源极和M0的漏极连接，M2的漏极和M4的漏极连接，连接点为A点；M2的栅极和M4的栅极连接，连接点为B点；M1的漏极和M3的源极连接，M3的漏极和M5的漏极连接，连接点为C点；M3的栅极和M5的栅极连接，连接点位D点；M4的源极和M5的源极连接，连接电源VDD。
电容器C0接在B点和C点之间，其中一个开关K1接在A点和B点之间；电容器C1接在A点和D点之间，其中一个开关K1接在D点和C点之间。
A点接输出OUTN；C点接输出OUTP，读出放大器比较所述VIN和VREF，结果输出到所述OUTP和OUTN。
所述读出放大器在准备阶段，三个开关K1接通，电路的不对称性会导致所述电容器C0和C1上有一定的电压，储存不同的电荷。在工作阶段，三个开关K1断开，开关K2接通，电容器C0和C1保持原来的电压，由输入差分带来的变化在两个电容器原来的电压上变化，在产生输出的过程中原来的不对性被两个电容器C0和C1抵消。
本实施例公开的抵消偏差的MRAM读出放大器，在一般的差分比较器的基础上增加了一对电容，能够抵消读出差分放大器的不对称，同时该放大器的面积不需要做得很大。增加的一对电容器，经模拟仿真，容量4fF足够，面积也非常小。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (2)

1.一种抵消偏差的MRAM读出放大器，作为MRAM读出电路的后级放大器，其特征在于，
所述读出放大器包括参数等同的NMOS管M0和M1，参数等同的NMOS管M2和M3，参数等同的PMOS管M4和M5，电容器C0和C1，三个相同的开关K1A、K1B、K1C和开关K2；
所述M1的栅极通过所述开关K2连接输入电压VIN，所述M0的栅极连接参考电压VREF，所述M1和所述M0的源极连接在一起，连接地VSS；所述M1和所述M0的栅极通过其中一个所述开关K1A连接；
所述M0的漏极和所述M2的源极连接，所述M2的漏极和所述M4的漏极连接，连接点为A点；所述M2的栅极和所述M4的栅极连接，连接点为B点；所述M1的漏极和所述M3的源极连接，所述M3的漏极和所述M5的漏极连接，连接点为C点；所述M3的栅极和所述M5的栅极连接，连接点为D点；所述M4的源极和所述M5的源极连接，连接电源VDD；
所述电容器C0接在所述B点和所述C点之间，其中一个所述开关K1B接在所述A点和所述B点之间；所述电容器C1接在所述A点和所述D点之间，其中一个所述开关K1C接在所述D点和所述C点之间；
所述A点接输出OUTN；所述C点接输出OUTP，所述读出放大器比较所述VIN和VREF，结果输出到所述OUTP和OUTN。
2.如权利要求1所述的抵消偏差的MRAM读出放大器，其特在在于，
所述读出放大器在准备状态下，三个所述开关K1A、K1B、K1C接通，所述开关K2断开；
所述读出放大器在工作状态下，三个所述开关K1A、K1B、K1C断开，所述开关K2接通。
CN201810564247.4A 2018-06-04 2018-06-04 一种抵消偏差的mram读出放大器 Active CN110556137B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810564247.4A CN110556137B (zh) 2018-06-04 2018-06-04 一种抵消偏差的mram读出放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810564247.4A CN110556137B (zh) 2018-06-04 2018-06-04 一种抵消偏差的mram读出放大器

Publications (2)

Publication Number Publication Date
CN110556137A CN110556137A (zh) 2019-12-10
CN110556137B true CN110556137B (zh) 2021-05-04

Family

ID=68735908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810564247.4A Active CN110556137B (zh) 2018-06-04 2018-06-04 一种抵消偏差的mram读出放大器

Country Status (1)

Country Link
CN (1) CN110556137B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072244B1 (en) * 2010-08-31 2011-12-06 National Tsing Hua University Current sensing amplifier and method thereof
US9378781B1 (en) * 2015-04-09 2016-06-28 Qualcomm Incorporated System, apparatus, and method for sense amplifiers
CN105741864A (zh) * 2016-02-03 2016-07-06 上海磁宇信息科技有限公司 一种读出放大器及mram芯片
CN106782652A (zh) * 2015-11-24 2017-05-31 意法半导体股份有限公司 用于非易失性存储器设备的具有偏移补偿的感测放大器电路
US9741417B1 (en) * 2016-10-14 2017-08-22 Nxp Usa, Inc. Sense amplifier circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072244B1 (en) * 2010-08-31 2011-12-06 National Tsing Hua University Current sensing amplifier and method thereof
US9378781B1 (en) * 2015-04-09 2016-06-28 Qualcomm Incorporated System, apparatus, and method for sense amplifiers
CN107995991A (zh) * 2015-04-09 2018-05-04 高通股份有限公司 用于感测放大器的系统、装置和方法
CN106782652A (zh) * 2015-11-24 2017-05-31 意法半导体股份有限公司 用于非易失性存储器设备的具有偏移补偿的感测放大器电路
CN105741864A (zh) * 2016-02-03 2016-07-06 上海磁宇信息科技有限公司 一种读出放大器及mram芯片
US9741417B1 (en) * 2016-10-14 2017-08-22 Nxp Usa, Inc. Sense amplifier circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Fully Differential Switched Capacitor Amplifier d.c. Common Mode Rejection vs. Capacitors Mismatch;Andrei Danchiv等;《2007 International Symposium on Signals, Circuits and Systems》;20070820;全文 *

Also Published As

Publication number Publication date
CN110556137A (zh) 2019-12-10

Similar Documents

Publication Publication Date Title
US9728239B2 (en) Semiconductor memory device
US7130235B2 (en) Method and apparatus for a sense amplifier
CN111724840B (zh) 基于磁隧道结的电路及基于磁隧道结的器件
US9502114B1 (en) Non-volatile ternary content-addressable memory with bi-directional voltage divider control and multi-step search
US9502106B2 (en) Semiconductor memory device and method of controlling semiconductor memory device
US10192604B2 (en) Semiconductor memory device
US9966126B2 (en) Delay circuit of a semiconductor memory device, a semiconductor memory device and a method of operating the same
US10741233B2 (en) Semiconductor memory device
US10020040B2 (en) Semiconductor memory device
US9443585B2 (en) Resistance change memory
US9312006B2 (en) Non-volatile ternary content-addressable memory with resistive memory device
CN108182957B (zh) 一种使用参考电压的mram读出电路
JP2011204287A (ja) 記憶装置
CN110556137B (zh) 一种抵消偏差的mram读出放大器
KR101704933B1 (ko) 오프셋 전압 상쇄를 이용한 메모리 셀 읽기 회로
CN108288481B (zh) 一种可调电压的mram读出电路
CN108133725B (zh) 一种使用低压脉冲的mram读出电路
CN108182956B (zh) 一种高速的mram读出电路
CN110136760B (zh) Mram芯片
CN110197683B (zh) 一种具有自校准功能的mram读出电路
CN110197681B (zh) 一种mram读出电路
CN110890116B (zh) 一种磁存储器及其写状态检测方法
US20230402080A1 (en) Semiconductor device
US11501811B2 (en) Semiconductor storage device and controlling method thereof
US11049550B1 (en) Multi-bit current sense amplifier with pipeline current sampling of resistive memory array structure and sensing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant