CN107995991A - 用于感测放大器的系统、装置和方法 - Google Patents

用于感测放大器的系统、装置和方法 Download PDF

Info

Publication number
CN107995991A
CN107995991A CN201680017549.9A CN201680017549A CN107995991A CN 107995991 A CN107995991 A CN 107995991A CN 201680017549 A CN201680017549 A CN 201680017549A CN 107995991 A CN107995991 A CN 107995991A
Authority
CN
China
Prior art keywords
switch
coupled
load transistor
paired
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680017549.9A
Other languages
English (en)
Other versions
CN107995991B (zh
Inventor
郑成煜
那太辉
金基苏
金俊培
康相赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Academic Cooperation Foundation
Qualcomm Inc
Original Assignee
Industrial Academic Cooperation Foundation
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Academic Cooperation Foundation, Qualcomm Inc filed Critical Industrial Academic Cooperation Foundation
Publication of CN107995991A publication Critical patent/CN107995991A/zh
Application granted granted Critical
Publication of CN107995991B publication Critical patent/CN107995991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/10—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45775—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using cross switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0042—Read using differential sensing, e.g. bit line [BL] and bit line bar [BLB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据本公开的一些示例的偏移消除感测放大器可以使用双感测裕度结构和正反馈来实现更好的性能特性和读取稳定性，而无需多级操作。例如，感测放大器可以包括与第一成对的感测开关并联地交叉耦合的第二对感测开关、以及在成对的负载晶体管之前耦合在线路中的成对的退化晶体管。

Description

用于感测放大器的系统、装置和方法
技术领域
本公开一般地涉及感测放大器电路，并且更具体地但不排他地，涉及电流采样感测放大器。
背景技术
在常规的计算机存储器中，感测放大器是构成半导体存储器芯片(集成电路)上的电路系统的元件之一。感测放大器是当从存储器读取数据时使用的读取电路系统的一部分，它的作用是感测来自表示存储器单元中存储的数据位(1或0)的位线的低功率信号，并将小电压摆幅或裕度放大到可识别的逻辑电平，从而数据可以由存储器外部的逻辑恰当地解释。通常的感测放大器电路由两个到六个(通常是四个)晶体管组成。一般而言，针对存储器单元的每列有一个感测放大器，因此在现代存储器芯片上可能存在数百或数千个相同的感测放大器。
然而，在常规的感测放大器中，感测裕度随着技术缩放而被劣化，这归因于供电电压的减小、工艺变化的增大、以及为了防止读取扰动的受限的感测电流。为了应对这些问题，设计者已经转向更紧密的磁隧道结(MTJ)电阻(RL和RH)分布、更高的TMR、或新颖的位单元结构(例如，分离的读取和写入路径)。不幸的是，这些解决方案具有它们自己的问题，诸如低劣的感测裕度和缓慢的速度、以及导致电路的宽广变化性能的制造工艺变化的问题。一般而言，感测裕度的劣化通过使用偏移消除电路来克服。然而，由于使用多级感测操作，这些电路具有固有的性能劣化。
因此，需要改进常规方法的系统、装置和方法，包括于此提供的改进的方法、系统和装置。
发明性特征(即本教导的特性)以及进一步的特征和优点从详细描述和附图被更好地理解。每个附图被提供仅用于说明和描述的目的，并且不限制本教导。
发明内容
下文提出了涉及与本文公开的装置和方法相关联的一个或多个方面和/或示例的简化概述。如此，以下概述不应当被考虑为涉及所有所想到的方面和/或示例的广泛概览，以下概述也不应当被视为识别涉及所有所想到的方面和/或示例的重要或关键元素，或划定与任何特定方面和/或示例相关联的范围。因此，以下概述具有的唯一目的是在下文所提出的详细描述之前，以简化形式提出涉及与本文公开的装置和方法有关的一个或多个方面和/或示例的某些概念。
本公开的一些示例针对用于改进感测裕度和速度的感测放大器电路的系统、装置和方法，其可以包括：成对的退化晶体管，该成对的退化晶体管中的每个退化晶体管的栅极选择性地耦合到接地和供电电压；成对的负载晶体管，耦合到该成对的退化晶体管；成对的电容器，该成对的电容器中的每个电容器耦合到该成对的负载晶体管中的一个负载晶体管的漏极和该成对的负载晶体管中的另一负载晶体管的栅极；第一成对的感测开关，第一成对的感测开关中的每个感测开关耦合到该成对的负载晶体管中的一个负载晶体的栅极和该成对的负载晶体管中的相同负载晶体管的漏极；第二成对的感测开关，第二成对的感测开关中的每个感测开关耦合到该成对的负载晶体管中的一个负载晶体管的漏极；以及第三成对的感测开关，被配置为与第一成对的感测开关并联，第三成对的感测开关中的每个感测开关耦合到该成对的负载晶体管中的一个负载晶体管的漏极并且交叉耦合在第二成对的感测开关中的相对的感测开关下面。
本公开的一些示例针对用于存储器单元的电流感测电路的系统，装置和方法，其具有：第一退化晶体管，耦合到存储器单元的位线，第一退化晶体管具有选择性地耦合到接地和供电电压的栅极；第二退化晶体管，耦合到存储器单元的虚设位线，第二退化晶体管具有选择性地耦合到接地和供电电压的栅极；第一开关，耦合到第一退化晶体管与存储器单元之间的位线，第一开关被配置为接通位线；第二开关，耦合到第二退化晶体管与存储器单元之间的虚设位线，第二开关被配置为接通虚设位线；第三开关，耦合到第一退化晶体管与第一开关之间的位线并且耦合到第二开关与存储器单元之间的虚设位线；以及第四开关，耦合到第二退化晶体管与第二开关之间的虚设位线并且耦合到第一开关与存储器单元之间的位线。
在本公开的一些示例中，该系统、装置和方法包括通过以下来采样和放大存储器单元的读取电路中的电流：闭合位线中的第一开关、虚设位线中的第二开关、位线与第一负载晶体管的栅极之间的第三开关、以及虚设位线与第二负载晶体管的栅极之间的第四开关；打开第五开关，第五开关耦合到第一开关与第一负载晶体管的漏极之间的位线并且耦合到第二开关与存储器单元之间的虚设位线；以及打开第六开关，第六开关耦合到第二开关与第二负载晶体管的漏极之间的虚设位线并且耦合到第一开关与存储器单元之间的位线。
基于附图和详细描述，与本文公开的装置和方法相关联的其他特征和优点对本领域的技术人员将是明显的。
附图说明
随着本公开的各方面以及它们的许多附带优点通过在结合附图进行考虑时参考以下详细描述而更好地被理解，将容易地获得对其的更完整的了解，附图被呈现仅为了说明而不是对本公开的限制，并且在附图中：
图1图示了根据本公开的一些示例的耦合到存储器单元的电流感测放大器的示例性电路图。
图2图示了根据本公开的一些示例的电流感测放大器的示例性时序图。
图3图示了根据本公开的一些示例的感测放大器的示例性电路图。
图4图示了根据本公开的一些示例的示例性感测放大器和时序图。
图5图示了根据本公开的一些示例的示例性感测放大器和时序图。
图6图示了根据本公开的一些示例的感测放大器的漏极电流对电压的示例性图形。
根据通常的实践，由附图所描绘的特征可以不按比例绘制。因此，为了清楚，所描绘的特征的尺寸可以被任意地扩大或缩小。根据通常的实践，为了清楚，简化了一些附图。因此，附图可能未描绘特定装置或方法的所有组件。进一步地，贯穿说明书和附图，相似的参考标号标示相似的特征。
具体实施方式
本文公开的示例性方法、装置和系统有利地解决了长期以来的行业需求，以及其他以前未发现的需求，并且缓解了常规方法、装置和系统的缺点。
本文使用词语“示例性”来意指“用作示例、实例或例证”。本文描述为“示例性”的任何细节不是必然被解释为相对于其他示例更优选或有利。类似地，术语“示例”不要求所有示例都包括所讨论的特征、优点或操作模式。在本说明书中使用术语“在一个示例中”、“一种示例”、“在一个特征中”和/或“一种特征”不是必然指代相同的特征和/或示例。再者，特定特征和/或结构可以与一个或多个其他特征和/或结构组合。此外，于此描述的装置的至少一部分可以被配置为执行于此描述的方法的至少一部分。
本文使用的术语仅用于描述特定示例的目的，并且不意图是对本公开的示例的限制。如本文所使用的，单数形式“一”、“一种”和“该”也意图包括复数形式，除非上下文清楚地另有指示。将进一步理解，术语“包括”、“包括有”、“包括了”和/或“包括着”在本文中被使用时，指定所陈述的特征、整数、步骤、操作、元件、和/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、组件、和/或它们的群组的存在或添加。
应当注意，术语“连接”、“耦合”或它们的任何变体意指在元件之间的直接或间接的任何连接或耦合，并且可以涵盖两个元件之间的中间元件的存在，该两个元件经由中间元件“连接”或“耦合”在一起。元件之间的耦合和/或连接可以是物理的、逻辑的、或它们的组合。如本文所采用的，元件可以通过使用一个或多个电线、电缆、和/或印刷电连接、以及通过使用电磁能量而“连接”或“耦合”在一起。电磁能量可以具有在射频区域、微波区域和/或光(可见和不可见两者)区域中的波长。这些是若干非限制性和非穷举的示例。
本文对使用诸如“第一”、“第二”等的名称的元素的任何参考不限制这些元素的数量和/或顺序。更确切地，这些名称被用作区分两个或更多元素和/或元素实例的便利方法。因此，对第一和第二元素的参考不意味着仅两个元素可以被采用，或者第一元素必须必然在第二元素之前。此外，除非另有陈述，否则元素集合可以包括一个或多个元素。另外，本描述或权利要求中使用的形式为“A、B或C中的至少一个”的术语可以被解释为“A或B或C或这些元素的任何组合”。
图1图示了根据本公开的一些示例的耦合到存储器单元的电流感测放大器的示例性电路图。如图1中示出的，感测放大器电路100可以包括耦合到供电电压101的第一退化晶体管110、耦合到供电电压101的第二退化晶体管120、耦合到第一退化晶体管110的第一负载晶体管130、耦合到第二退化晶体管120的第二负载晶体管140、耦合到第二负载晶体管140的第一电容器150、耦合到第一负载晶体管130的第二电容器160、耦合到第一负载晶体管130和第二电容器160的第一开关170、耦合到第二负载晶体管140和第一电容器150的第二开关180、耦合到第一电容器150的第一钳位晶体管190、以及耦合到第二电容器160的第二钳位晶体管195。
第一退化晶体管110和第二退化晶体管120的栅极可以选择性地耦合到接地102和供电电压101。第一退化晶体管110和第二退化晶体管120使得感测放大器电路100对供电电压噪声以及工艺变化不敏感，它们使得感测放大器电路100的晶体管和其他组件不同于它们的理想参数，其可能影响感测放大器电路100的操作。第一电容器150可以耦合在第一负载晶体管130的漏极与第二负载晶体管140的栅极之间。第二电容器160可以耦合在第二负载晶体管140的漏极与第一负载晶体管130的栅极之间。第一电容器150和第二电容器160可以是p型金属氧化物半导体电容器(MOSCAP)。MOSCAP结构具有半导体衬底，其具有薄的氧化物层和被称为栅极的顶部金属接触件。第二金属层形成到半导体的背面的欧姆接触并且被称为体接触件(bulk contact)。第一退化晶体管110、第二退化晶体管120、第一负载晶体管130、以及第二负载晶体管140可以是p沟道金属氧化物半导体(PMOS)晶体管。第一钳位晶体管190和第二钳位晶体管195可以是n沟道金属氧化物半导体(NMOS)晶体管。另外，第一感测放大器节点(SA1)103可以位于第一电容器150与第一负载晶体管130的漏极之间的一点处。第二感测放大器节点(SA2)104可以位于第二电容器160与第二负载晶体管140的漏极之间的一点处。
感测放大器电路100还可以包括耦合到第一钳位晶体管190的第三开关171、耦合到第二钳位晶体管195的第四开关172、耦合在第一钳位晶体管190与第四开关172之间的第五开关173、以及耦合在第二钳位晶体管195与第三开关171之间的第六开关174。第三开关171被配置为与第五开关173并联并且第四开关172被配置为与第六开关174并联，以使得第三开关171打开沿着位线175到数据单元181的路径，第四开关172打开沿着虚设位线176到参考单元182的路径，第五开关173打开从位线175到虚设位线176的路径，并且第六开关174打开从虚设位线176到位线175的路径。第五开关173和第六开关174改进了感测放大器电路100的性能，诸如速度，并且显著增大了感测放大器电路100的感测裕度。
数据单元181通过第一选择开关183耦合到位线175并且通过数据单元开关184耦合到接地102。数据单元181被配置为存储数据并且可以包括与数据负载186串联的字线开关185。参考单元182通过第二选择开关187耦合到虚设位线176并且通过参考单元开关188耦合到接地102。参考单元被配置为提供用于数据单元181的参考，并且可以包括与参考负载布置191串联的参考字线开关布置189。
图2图示了根据本公开的一些示例的电流感测放大器的示例性时序图200。如图2中示出的，感测放大器电路(诸如感测放大器电路100)的操作包括两个阶段，阶段210(#1)和阶段220(#2)。阶段210是操作的预充电和电流采样阶段，并且阶段220是操作的放大阶段。在阶段210的起始处，第一开关170、第二开关180、第三开关171和第四开关172被接通，而第五开关173和第六开关174被关断。同时，字线被转移到逻辑高值，由此闭合字线开关185和参考字线开关的布置189。在阶段220的起始处，第一开关170、第二开关180、第三开关171和第四开关172被关断，而第五开关173和第六开关174被接通。同时，字线被保持在逻辑高值而保持字线开关185和参考字线开关的布置189闭合。在阶段220的末尾处，字线被转移到逻辑低值，而第一钳位晶体管190和第二钳位晶体管195被用来将这些节点保持在逻辑高值。
图3图示了根据本公开的一些示例的感测放大器的示例性电路图。如图3中示出的，感测放大器电路300可以包括耦合到供电电压(VDD)301的第一退化晶体管(M3)310、耦合到供电电压301的第二退化晶体管(M4)320、耦合到第一退化晶体管310的第一负载晶体管(M1)330、耦合到第二退化晶体管320的第二负载晶体管(M2)340、耦合到第二负载晶体管(M2)340的第一电容器(C1)350、耦合到第一负载晶体管330的第二电容器(C2)360、耦合到第一负载晶体管330和第二电容器360的第一开关(S3)370、以及耦合到第二负载晶体管340和第一电容器350的第二开关(S4)380。
第一退化晶体管310和第二退化晶体管320的栅极可以选择性地耦合到接地302和供电电压301。第一退化晶体管310和第二退化晶体管320使得感测放大器电路300对供电电压噪声以及工艺变化不敏感，它们使得感测放大器电路300的晶体管和其他组件不同于它们的理想参数，其可能影响感测放大器电路300的操作。第一电容器350可以耦合在第一负载晶体管330的漏极与第二负载晶体管340的栅极之间。第二电容器360可以耦合在第二负载晶体管340的漏极与第一负载晶体管330的栅极之间。第一电容器350和第二电容器360可以是p型MOSCAP。第一退化晶体管310、第二退化晶体管320、第一负载晶体管330、以及第二负载晶体管340可以是p沟道金属氧化物半导体(PMOS)晶体管。第一钳位晶体管390和第二钳位晶体管395可以是n沟道金属氧化物半导体(NMOS)晶体管。另外，第一感测放大器节点(SA1)303可以位于第一电容器350与第一负载晶体管330的漏极之间的一点处。第二感测放大器节点(SA2)304可以位于第二电容器360与第二负载晶体管340的漏极之间的一点处。
感测放大器电路300还可以包括耦合到第一负载晶体管330、第一开关370和第一电容器350的第三开关371；耦合到第二负载晶体管340、第二开关380和第二电容器360的第四开关372；耦合在第一负载晶体管330与第四开关372之间的第五开关373；以及耦合在第二负载晶体管340与第三开关371之间的第六开关374。第三开关371被配置为与第五开关373并联并且第四开关372被配置为与第六开关374并联，以使得第三开关371打开沿着位线375到存储器单元(未示出)的路径，第四开关372打开沿着虚设位线376到参考单元(未示出)的路径，第五开关373打开从位线375到虚设位线376的路径，并且第六开关374打开从虚设位线376到位线375的路径。第五开关373和第六开关374改进了感测放大器电路300的性能，诸如速度，并且显著增大了感测放大器电路300的感测裕度。感测放大器电路300在两个阶段中操作，第一阶段410是位线预充电和电流采样阶段(参见图4)。第二阶段420是放大阶段(参见图5)。
图4图示了根据本公开的一些示例的在操作的第一阶段410期间的示例性感测放大器和时序图。如图4中示出的，感测放大器电路300的操作的第一阶段410可以包括位线375和虚设位线376在节点303和304处进行预充电和电流采样。在第一阶段410的起始处，第一开关370、第二开关380、第三开关371和第四开关372被接通(S1-S4)。然后，可以是二极管连接的第一负载晶体管330和第二负载晶体管340(M1和M2)向位线375(BL)提供大的第一预充电电流430(IPRE1)并且向虚设位线376(DBL)提供大的第二预充电电流440(IPRE2)。在操作中的这一点上，第一负载电流450(IM1)和第二负载电流460(IM2)分别等于数据单元电流470(I单元)+第一预充电电流430(IPRE1)和参考电流480(IREF)+第二预充电电流440(IPRE2)。
在充足的预充电时间490(tPRE)之后，位线375(BL)和虚设位线376(DBL)的预充电操作结束。这将迫使第一预充电电流430(IPRE1)和第二预充电电流440(IPRE2)为0。然后，第一负载电流450(IM1)和第二负载电流460(IM2)分别变为数据单元电流470(I单元)和参考电流480(IREF)，而导致在节点303(SA1＝VSA1)和节点404(SA2＝VSA2)处的电压饱和。应当理解，第一负载电流450(IM1)和第二负载电流460(IM2)分别变为数据单元电流470(I单元)和参考电流480(IREF)，而不论第一负载晶体管330和第二负载晶体管340(M1和M2)的参数的制造引起的变化如何。在操作的第一阶段410的末尾处，通过分别使用第二电容器360和第一电容器350存储VSA1和VSA2来对第一负载电流450(IM1)和第二负载电流460(IM2)进行采样。
图5图示了根据本公开的一些示例的在操作的第二阶段420期间的示例性感测放大器和时序图。如图5中示出的，感测放大器电路300的操作的第二阶段420可以包括使用双感测裕度结构和强正反馈的放大。在第二阶段420的起始处，第一开关370、第二开关380、第三开关371和第四开关372被关断(S1-S4)，但是第五开关373和第六开关374(S5和S6)被接通。然后，第一负载晶体管330(M1)和第二负载晶体管340(M2)利用采样的第一负载电流450(IM1)和第二负载电流460(IM2)向节点303(SA1)和节点304(SA2)充电。同时，第五开关373(S5)和第六开关374(S6)利用电流(参考电流480(IREF)/数据单元电流470(I单元))对节点303(SA1)和节点304(SA2)放电。因此，SA1 303和SA2 304节点之间的总电流差异变为数据单元电流470(I单元)的变化的两倍(ΔISA＝2*ΔI单元)。在一种场景中，如果数据单元电流470(I单元)大于参考电流480(IREF)，则由于充电电流和放电电流之间的差异，VSA1增大并且VSA2减小。因此，并联配置的第五开关373和第六开关374允许感测裕度的两重增大。强正反馈是由于第一电容器350(C1)和第二电容器360(C2)的AC耦合的行为，节点303处的电压变化(ΔVSA1)增大第二负载晶体管340的栅极电压(VG2)，而导致第二负载晶体管340的过驱动电压的减小(VOV2＝VSG2-VTH2)。过驱动电压的这一减小使得负载电流(IM2和IM1)分别减小ΔIM2和ΔIM1。与这个结果相反，节点304处的电压变化(-ΔVSA2)减小第二负载晶体管的栅极电压(VG2)，而导致第一负载晶体管330的过驱动电压的增大(VOV1＝VSG1-VTH1)。由于这一原因，VSA1反复增大并且VSA2反复减小。由于这种强正反馈，VSA1/VSA2非常迅速地几乎变成轨至轨电压。如所描述的，偏移消除可以被完成而无需通过多级操作，借助于第五开关373(S5)和第六开关(S6)创建了双感测裕度结构，借助于强正反馈获得了相对于常规电路的更高速度性能，并且借助于双感测裕度结构和正反馈实现了更高的读取稳定性。
图6图示了根据本公开的一些示例的感测放大器的漏极电流对电压的示例性图形。如图6中示出的，即使由于第一阶段410(P1)中的不可控的制造工艺变化，第一负载电流450(IM1)可能大于第二负载电流460(IM2)，但是由于双感测裕度结构，节点303处的电压(VSA1)减小并且节点304处的电压(VSA2)增大，并且通过正反馈，节点303处的电压(VSA1)持续减小到接地(GND)并且节点304处的电压(VSA2)持续增大几乎达到供电电压301(VDD)。因此，即使电流采样不正确，感测放大器电路300也可以正确感测。换言之，只要参考电流480(IREF)和数据单元电流470(I单元)不因工艺变化被翻转(flipped)，则感测放大器电路300可以正确感测而不论工艺变化如何。
本申请中所陈述或说明描绘的任何事物不意图将任何组件、步骤、特征、益处、优点或等价物献给公众，而不论该组件、步骤、特征、益处、优点或等价物是否被记载在权利要求中。
虽然一些方面已经关于电路被描述，但是不言而喻的是，这些方面也构成了对应方法的描述，并且因此电路的块或组件也应当被理解为对应的方法步骤或作为方法步骤的特征。与此类似地，关于或作为方法步骤描述的方面也构成对应电路的对应块或细节或特征的描述。
在上面的详细描述中，可以看出不同的特征在示例中被分组在一起。这种公开方式不应当被理解为所要求保护的示例要求比在各自权利要求中明确提及的特征更多的特征的意图。更确切地，情况是发明性内容可以存在于比所公开的个体示例的所有特征少的特征中。因此，以下权利要求应当于此被视为并入本描述中，其中每个权利要求本身可以作为单独的示例成立。虽然每个权利要求本身可以作为单独的示例成立，但是应当注意，虽然从属权利要求可以在权利要求书中参考与一个或多个权利要求的特定组合，但是其他示例也可以涵盖或包括所述从属权利要求与任何其他从属权利要求的主题的组合，或任何特征与其他从属和独立权利要求的组合。这样的组合在本文中被提出，除非明确地表达了不意图特定的组合。此外，也意图的是权利要求的特征可以被包括在任何其他独立权利要求中，即使所述权利要求不直接从属于该独立权利要求。
此外应当注意，本描述中或权利要求中公开的方法可以由包括用于执行这一方法的相应步骤或动作的部件的设备来实施。
此外，在一些示例中，个体的步骤/动作可以被细分为多个子步骤或包含多个子步骤。这样的子步骤可以被包含在个体步骤的公开中并且是个体步骤的公开的一部分。
尽管前述公开示出了本公开的说明性示例，但是应当注意，本文中可以进行各种改变和修改而不脱离由所附权利要求限定的本公开的范围。根据本文所描述的本公开的示例的方法权利要求的功能、步骤和/或动作不需要以任何特定顺序执行。另外，公知的元件将不详细描述或可以被省略，以便不模糊本文公开的方面和示例的相关细节。此外，虽然本公开的元件可能以单数被描述或要求保护，但是复数也被考虑到，除非明确阐述限制为单数。

Claims (26)

1.一种用于改进感测裕度和速度的感测放大器电路，包括：
成对的退化晶体管，所述成对的退化晶体管中的每个退化晶体管的栅极选择性地耦合到接地和供电电压；
成对的负载晶体管，耦合到所述成对的退化晶体管；
成对的电容器，所述成对的电容器中的每个电容器耦合到所述成对的负载晶体管中的一个负载晶体管的漏极和所述成对的负载晶体管中的另一负载晶体管的栅极；
第一成对的感测开关，所述第一成对的感测开关中的每个感测开关耦合到所述成对的负载晶体管中的一个负载晶体管的栅极和所述成对的负载晶体管中的相同负载晶体管的漏极；
第二成对的感测开关，所述第二成对的感测开关中的每个感测开关耦合到所述成对的负载晶体管中的一个负载晶体管的漏极；以及
第三成对的感测开关，被配置为与所述第二成对的感测开关并联，所述第三成对的感测开关中的每个感测开关耦合到所述成对的负载晶体管中的一个负载晶体管的漏极并且交叉耦合在所述第二成对的感测开关中的相对的感测开关下面。
2.根据权利要求1所述的感测放大器电路，进一步包括成对的钳位晶体管，所述成对的钳位晶体管中的每个钳位晶体管耦合到所述成对的负载晶体管中的一个负载晶体管的漏极。
3.根据权利要求2所述的感测放大器电路，其中所述成对的钳位晶体管是n沟道金属氧化物半导体(NMOS)晶体管。
4.根据权利要求2所述的感测放大器电路，其中所述成对的退化晶体管是p沟道金属氧化物半导体(PMOS)晶体管。
5.根据权利要求2所述的感测放大器电路，其中所述成对的负载晶体管是p沟道金属氧化物半导体(PMOS)晶体管。
6.根据权利要求2所述的感测放大器电路，其中所述成对的电容器是p型金属氧化物半导体电容器(MOSCAP)。
7.根据权利要求2所述的感测放大器电路，其中所述第二成对的感测开关和所述第三成对的感测开关耦合到用于存储器单元的位线和用于参考单元的虚设位线。
8.根据权利要求7所述的感测放大器，其中所述感测放大器电路被并入从由以下各项构成的组中选择的设备：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机，并且进一步包括所述设备。
9.一种用于存储器单元的电流感测电路，包括：
第一退化晶体管，耦合到存储器单元的位线，所述第一退化晶体管具有选择性地耦合到接地和供电电压的栅极；
第二退化晶体管，耦合到所述存储器单元的虚设位线，所述第二退化晶体管具有选择性地耦合到接地和所述供电电压的栅极；
第一开关，耦合到所述第一退化晶体管与所述存储器单元之间的所述位线，所述第一开关被配置为接通所述位线；
第二开关，耦合到所述第二退化晶体管与所述存储器单元之间的所述虚设位线，所述第二开关被配置为接通所述虚设位线；
第三开关，耦合到所述第一退化晶体管与所述第一开关之间的所述位线，并且耦合到所述第二开关与所述存储器单元之间的所述虚设位线；以及
第四开关，耦合到所述第二退化晶体管与所述第二开关之间的所述虚设位线，并且耦合到所述第一开关与所述存储器单元之间的所述位线。
10.根据权利要求9所述的电流感测电路，进一步包括：
第一负载晶体管，耦合到所述第一退化晶体管与所述第一开关之间的所述位线；以及
第二负载晶体管，耦合到所述第二退化晶体管与所述第二开关之间的所述虚设位线。
11.根据权利要求10所述的电流感测电路，进一步包括：
第一电容器，耦合到所述第一负载晶体管与所述第一开关之间的所述位线并且耦合到所述第二负载晶体管的栅极；以及
第二电容器，耦合到所述第二负载晶体管与所述第二开关之间的所述虚设位线并且耦合到所述第一负载晶体管的栅极。
12.根据权利要求11所述的电流感测电路，进一步包括：
第五开关，耦合到所述第一负载晶体管与所述第一开关之间的所述位线并且耦合在所述第一负载晶体管的栅极与所述第二电容器之间；以及
第六开关，耦合到所述第二负载晶体管与所述第二开关之间的所述虚设位线并且耦合在所述第二负载晶体管的栅极与所述第一电容器之间。
13.根据权利要求12所述的电流感测电路，进一步包括：
第一钳位晶体管，耦合到所述第一负载晶体管与所述第一开关之间的所述位线；以及
第二钳位晶体管，耦合到所述第二负载晶体管与所述第二开关之间的所述虚设位线。
14.根据权利要求13所述的电流感测电路，其中所述第一钳位晶体管和所述第二钳位晶体管是n沟道金属氧化物半导体(NMOS)晶体管。
15.根据权利要求13所述的电流感测电路，其中所述第一退化晶体管和所述第二退化晶体管是p沟道金属氧化物半导体(PMOS)晶体管。
16.根据权利要求13所述的电流感测电路，其中所述第一负载晶体管和所述第二负载晶体管是p沟道金属氧化物半导体(PMOS)晶体管。
17.根据权利要求13所述的电流感测电路，其中所述第一电容器和所述第二电容器是p型金属氧化物半导体电容器(MOSCAP)。
18.根据权利要求13所述的电流感测电路，其中所述位线在所述第一退化晶体管之前耦合到供电电压并且在所述第一开关之后耦合到所述存储器单元。
19.根据权利要求13所述的电流感测电路，其中所述虚设位线在所述第二退化晶体管之前耦合到供电电压并且在所述第二开关之后耦合到参考单元。
20.根据权利要求13所述的电流感测电路，其中所述电流感测电路被并入从由以下各项构成的组中选择的设备：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元、以及计算机、并且进一步包括所述设备。
21.一种用于采样和放大存储器单元的读取电路中的电流的方法，所述方法包括：
闭合位线中的第一开关、虚设位线中的第二开关、所述位线与第一负载晶体管的栅极之间的第三开关、以及所述虚设位线与第二负载晶体管的栅极之间的第四开关；
打开第五开关，所述第五开关耦合到所述第一开关与所述第一负载晶体管的漏极之间的所述位线并且耦合到所述第二开关与存储器单元之间的所述虚设位线；以及
打开第六开关，所述第六开关耦合到所述第二开关与所述第二负载晶体管的漏极之间的所述虚设位线并且耦合到所述第一开关与所述存储器单元之间的所述位线。
22.根据权利要求21所述的用于采样和放大电流的方法，进一步包括：
通过所述第一负载晶体管向所述位线提供第一预充电电流；以及
通过所述第二负载晶体管向所述虚设位线提供第二预充电电流。
23.根据权利要求22所述的用于采样和放大电流的方法，进一步包括：
在预充电时间之后，打开所述第一开关、所述第二开关、所述第三开关和所述第四开关；以及
在所述预充电时间之后，闭合所述第五开关和所述第六开关。
24.根据权利要求23所述的用于采样和放大电流的方法，进一步包括：
在所述第一负载晶体管处采样第一负载电流；以及
在所述第二负载晶体管处采样第二负载电流。
25.根据权利要求24所述的用于采样和放大电流的方法，进一步包括：
放大所述第一负载电流和所述第二负载电流之间的电流差异；以及
响应于放大的所述电流差异来增大所述第二负载晶体管的栅极电压。
26.根据权利要求24所述的用于采样和放大电流的方法，进一步包括：
放大所述第一负载电流和所述第二负载电流之间的电流差异；以及
响应于放大的所述电流差异来减小所述第二负载晶体管的栅极电压。
CN201680017549.9A 2015-04-09 2016-04-01 用于感测放大器的系统、装置和方法 Active CN107995991B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/683,008 US9378781B1 (en) 2015-04-09 2015-04-09 System, apparatus, and method for sense amplifiers
US14/683,008 2015-04-09
PCT/US2016/025594 WO2016164270A1 (en) 2015-04-09 2016-04-01 System, apparatus, and method for sense amplifiers

Publications (2)

Publication Number Publication Date
CN107995991A true CN107995991A (zh) 2018-05-04
CN107995991B CN107995991B (zh) 2021-09-03

Family

ID=55702192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680017549.9A Active CN107995991B (zh) 2015-04-09 2016-04-01 用于感测放大器的系统、装置和方法

Country Status (4)

Country Link
US (1) US9378781B1 (zh)
EP (1) EP3281201B1 (zh)
CN (1) CN107995991B (zh)
WO (1) WO2016164270A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556137A (zh) * 2018-06-04 2019-12-10 上海磁宇信息科技有限公司 一种抵消偏差的mram读出放大器
CN111755058A (zh) * 2019-03-27 2020-10-09 中芯国际集成电路制造(上海)有限公司 一种动态反馈读出放大电路
CN112397111A (zh) * 2019-08-13 2021-02-23 力旺电子股份有限公司 操作方法以及感测放大器
WO2021155521A1 (en) * 2020-02-06 2021-08-12 Changxin Memory Technologies, Inc. Sense amplifier circuit, memory device, and operation method thereof
CN115547383A (zh) * 2022-12-01 2022-12-30 安徽大学 一种存储电路及磁芯随机存储器读关键电路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032509B2 (en) * 2015-03-30 2018-07-24 Toshiba Memory Corporation Semiconductor memory device including variable resistance element
US9773537B2 (en) 2015-10-27 2017-09-26 Nxp Usa, Inc. Sense path circuitry suitable for magnetic tunnel junction memories
US9659622B1 (en) * 2016-01-22 2017-05-23 Nxp Usa, Inc. Sense amplifier
US9741435B1 (en) 2016-09-30 2017-08-22 Nxp Usa, Inc. Sense amplifier circuit
US9741417B1 (en) * 2016-10-14 2017-08-22 Nxp Usa, Inc. Sense amplifier circuit
JP7080231B2 (ja) 2017-06-27 2022-06-03 株式会社半導体エネルギー研究所 半導体装置
KR102387462B1 (ko) 2017-09-27 2022-04-15 삼성전자주식회사 센싱 동작을 일정하게 제어할 수 있는 비트라인 센스앰프를 포함하는 메모리 장치
JP7258764B2 (ja) 2017-10-13 2023-04-17 株式会社半導体エネルギー研究所 記憶装置
US10319425B1 (en) 2018-03-29 2019-06-11 QUALCOMM Technologies Incorporated Offset-cancellation sensing circuit (OCSC)-based non-volatile (NV) memory circuits
KR102478221B1 (ko) * 2018-07-09 2022-12-15 에스케이하이닉스 주식회사 읽기 동작을 제어하는 제어회로를 포함하는 반도체 메모리 장치
US11031400B2 (en) * 2018-08-10 2021-06-08 Micron Technology, Inc. Integrated memory comprising secondary access devices between digit lines and primary access devices
US11145358B2 (en) * 2018-08-31 2021-10-12 Micron Technology, Inc. Offsetting capacitance of a digit line coupled to storage memory cells coupled to a sense amplifier using offset memory cells
US10615750B1 (en) * 2018-11-28 2020-04-07 Nxp B.V. Preamplifier circuit with floating transconductor
US11404118B1 (en) 2021-01-27 2022-08-02 Nxp Usa, Inc. Memory with sense amplifiers
JP2023090454A (ja) * 2021-12-17 2023-06-29 キオクシア株式会社 記憶装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319910A (ja) * 1986-07-14 1988-01-27 Agency Of Ind Science & Technol センスアンプ回路
US7176719B2 (en) * 2004-08-31 2007-02-13 Micron Technology, Inc. Capacitively-coupled level restore circuits for low voltage swing logic circuits
JP4409018B2 (ja) * 1999-12-08 2010-02-03 パナソニック株式会社 半導体メモリ装置
CN101904091A (zh) * 2007-12-18 2010-12-01 高通股份有限公司 低噪声和低输入电容的差动修正型导数叠加低噪声放大器
CN102045035A (zh) * 2010-11-24 2011-05-04 东南大学 一种低功耗宽带高增益高摆率单级运算跨导放大器
US7978011B1 (en) * 2009-04-09 2011-07-12 Zoran Corporation Systems and methods for mitigating distortion in single-ended amplifiers
US8072244B1 (en) * 2010-08-31 2011-12-06 National Tsing Hua University Current sensing amplifier and method thereof
CN103534940A (zh) * 2011-05-13 2014-01-22 高通股份有限公司 正反馈共栅极低噪声放大器
US20140269031A1 (en) * 2013-03-15 2014-09-18 Industry-Academic Cooperation Foundation, Yonsei University System and method of sensing a memory cell
US20150015307A1 (en) * 2011-11-03 2015-01-15 Mediatek Inc. Comparator and amplifier
CN104467709A (zh) * 2013-09-19 2015-03-25 美国亚德诺半导体公司 电流反馈运算放大器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522592B2 (en) 2001-04-19 2003-02-18 Micron Technology, Inc. Sense amplifier for reduction of access device leakage
US6757202B2 (en) 2002-08-29 2004-06-29 Micron Technology, Inc. Bias sensing in DRAM sense amplifiers
US8605528B2 (en) 2011-11-03 2013-12-10 International Business Machines Corporation Sense amplifier having an isolated pre-charge architecture, a memory circuit incorporating such a sense amplifier and associated methods

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319910A (ja) * 1986-07-14 1988-01-27 Agency Of Ind Science & Technol センスアンプ回路
JP4409018B2 (ja) * 1999-12-08 2010-02-03 パナソニック株式会社 半導体メモリ装置
US7176719B2 (en) * 2004-08-31 2007-02-13 Micron Technology, Inc. Capacitively-coupled level restore circuits for low voltage swing logic circuits
CN101904091A (zh) * 2007-12-18 2010-12-01 高通股份有限公司 低噪声和低输入电容的差动修正型导数叠加低噪声放大器
US7978011B1 (en) * 2009-04-09 2011-07-12 Zoran Corporation Systems and methods for mitigating distortion in single-ended amplifiers
US8072244B1 (en) * 2010-08-31 2011-12-06 National Tsing Hua University Current sensing amplifier and method thereof
CN102045035A (zh) * 2010-11-24 2011-05-04 东南大学 一种低功耗宽带高增益高摆率单级运算跨导放大器
CN103534940A (zh) * 2011-05-13 2014-01-22 高通股份有限公司 正反馈共栅极低噪声放大器
US20150015307A1 (en) * 2011-11-03 2015-01-15 Mediatek Inc. Comparator and amplifier
US20140269031A1 (en) * 2013-03-15 2014-09-18 Industry-Academic Cooperation Foundation, Yonsei University System and method of sensing a memory cell
CN104467709A (zh) * 2013-09-19 2015-03-25 美国亚德诺半导体公司 电流反馈运算放大器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556137A (zh) * 2018-06-04 2019-12-10 上海磁宇信息科技有限公司 一种抵消偏差的mram读出放大器
CN110556137B (zh) * 2018-06-04 2021-05-04 上海磁宇信息科技有限公司 一种抵消偏差的mram读出放大器
CN111755058A (zh) * 2019-03-27 2020-10-09 中芯国际集成电路制造(上海)有限公司 一种动态反馈读出放大电路
CN112397111A (zh) * 2019-08-13 2021-02-23 力旺电子股份有限公司 操作方法以及感测放大器
WO2021155521A1 (en) * 2020-02-06 2021-08-12 Changxin Memory Technologies, Inc. Sense amplifier circuit, memory device, and operation method thereof
CN115547383A (zh) * 2022-12-01 2022-12-30 安徽大学 一种存储电路及磁芯随机存储器读关键电路
CN115547383B (zh) * 2022-12-01 2023-03-03 安徽大学 一种存储电路及磁性随机存储器读关键电路

Also Published As

Publication number Publication date
EP3281201B1 (en) 2021-07-14
US9378781B1 (en) 2016-06-28
EP3281201A1 (en) 2018-02-14
CN107995991B (zh) 2021-09-03
WO2016164270A1 (en) 2016-10-13

Similar Documents

Publication Publication Date Title
CN107995991A (zh) 用于感测放大器的系统、装置和方法
EP4198980A1 (en) Sensitive amplifier and control method thereof
TWI378448B (en) A new method to improve the write speed for memory products
US10242720B2 (en) Dual sensing current latched sense amplifier
US6396733B1 (en) Magneto-resistive memory having sense amplifier with offset control
WO2022147981A1 (zh) 灵敏放大器、灵敏放大器的控制方法及存储器
US9524766B2 (en) Symmetrical differential sensing method and system for STT MRAM
KR101369093B1 (ko) 캐패시터로 절연된 미스매치 보상 센스 증폭기
JPS63293790A (ja) メモリ・アレイ・デバイス
US7778097B2 (en) AC coupling circuits including resistive feedback and related methods and devices
US7292484B1 (en) Sense amplifier with multiple bits sharing a common reference
US20150146475A1 (en) Memory sense amplifier with multiple modes of operation
US20160224082A1 (en) Memory cell and storage device
US6614682B2 (en) Magnetic material memory and information reproducing method of the same
CN104718575B (zh) 用于补偿单端感测放大器中pvt变化的参考电路
US9275702B2 (en) Memory circuitry including read voltage boost
US9406354B1 (en) System, apparatus, and method for an offset cancelling single ended sensing circuit
JP5135609B2 (ja) 半導体装置
TWI257628B (en) Cascode sense amp and column select circuit and method of operation
US9865331B2 (en) Amplifier
KR101685702B1 (ko) 낮은 임피던스를 이용한 오프셋 제거 비트-라인 감지 증폭기
KR20200134144A (ko) 감지 증폭기 회로를 위한 입력 회로 장치
KR102050281B1 (ko) 메모리 장치 및 판독 방법
KR20050018290A (ko) 비트 라인 감지 증폭기
CN113643732A (zh) 一种磁性存储器件读取电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant