KR20050118952A - 히스테리리스 특성을 갖는 온도 감지 회로 - Google Patents

히스테리리스 특성을 갖는 온도 감지 회로 Download PDF

Info

Publication number
KR20050118952A
KR20050118952A KR1020040044116A KR20040044116A KR20050118952A KR 20050118952 A KR20050118952 A KR 20050118952A KR 1020040044116 A KR1020040044116 A KR 1020040044116A KR 20040044116 A KR20040044116 A KR 20040044116A KR 20050118952 A KR20050118952 A KR 20050118952A
Authority
KR
South Korea
Prior art keywords
reference voltage
temperature
voltage generator
sensing
output
Prior art date
Application number
KR1020040044116A
Other languages
English (en)
Inventor
최종현
조법래
서영훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040044116A priority Critical patent/KR20050118952A/ko
Priority to US11/117,159 priority patent/US7177218B2/en
Priority to TW094119831A priority patent/TWI282558B/zh
Priority to JP2005175750A priority patent/JP2006004612A/ja
Publication of KR20050118952A publication Critical patent/KR20050118952A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Abstract

반도체 메모리 장치의 온도 감지 회로가 개시된다. 본 발명에 따른 온도 감지 회로는, 반도체 장치의 동작 온도를 감지한 결과를 바탕으로 온도 감지 회로 내부의 스위칭 소자로 피드백하여, 반도체 장치의 온도가 올라갈 때와 내려갈 대, 서로 다른 감지 온도 특성을 갖는 히스테리시스 특성의 온도 감지 회로를 제공한다. 본 발명에 따른 온도 감지 회로는 반도체 집적회로 내의 내부 회로, 예를 들어 리프레시 주기 조절회로를 제어하기 위한 회로에 제공되어 반도체 장치 제어 수단의 오동작을 방지하여 신뢰성을 향상시킬 수 있다.

Description

히스테리리스 특성을 갖는 온도 감지 회로{Temperature sensor having hysteresis characteristic}
본 발명은 반도체 메모리 장치에 관한 것으로, 구체적으로는, 리프레시 전류를 줄이기 위해, 히스테리시스 특성을 갖고 온도를 검출하며, 검출된 온도에 대응하여 리프레시 주기를 제어하는 DRAM 메모리 장치에 관한 것이다.
DRAM 메모리 장치는 일정한 주기로 메모리 셀에 저장된 데이터를 리프레시 해야 한다. DRAM 메모리 장치의 메모리 셀은 커패시터로 구성되어 있어 시간이 지나면 누설전류로 인해 데이터가 소멸되기 때문이다. 이때, 리프레시 주기가 너무 짧으면 불필요한 전류의 낭비가 생기게 되고, 리프레시 주기가 너무 길면 데이터가 소멸될 우려가 있다. 따라서, DRAM 의 메모리 셀을 리프레시 하는 주기를 적절하게 조절할 필요가 있다. 또한, 메모리 셀의 데이터는 반도체 메모리 장치의 온도에 따라서 데이터의 저장 시간이 다르다. 따라서, DRAM 메모리 장치 등의 반도체 장치는 온도 감지 회로(Temperature sensor)를 장착하고, 감지된 온도에 따라, 특정 회로, 예를 들어 DRAM 의 경우는 리프레시의 주기를 조절하는 회로를 제어한다.
도 1은 DRAM 장치의 온도 변화에 따른 리프레시 주기의 변화를 나타낸 도면이다.
도 1에서, x 좌표는 반도체 장치의 온도를 나타내며, y 좌표는 로그 스케일로 표시된 리프레시 주기를 나타낸다. DRAM 장치의 온도가 5℃ 정도이면, 리프레시 주기가 1s 정도 되지만, DRAM 장치의 온도가 85℃ 정도가 되면 리프레시 주기가 100ms 정도로 떨어진다. 따라서, 반도체 장치의 온도를 감지하여 낮은 동작 온도에서는 리프레시 주기를 크게 주고, 높은 동작 온도에서는 리프레시 주기를 작게 설정해야 한다. 도 1에 나타낸 예에서는, 45℃를 기준으로 해서, 도 1의 그래프 아래에서 45℃ 이하에서는 주기를 길게 설정하고 45℃ 이상에서는 주기를 짧게 설정하였다.
이와 같이 반도체 집적회로에 온도 감지 회로를 사용하는 주된 목적은 온도 감지 회로의 출력을 이용하여 반도체 집적 회로의 제어 수단의 동작을 제어함으로써 시스템의 전류소모를 줄이려는 데 있다. 하지만, 온도 감지 회로의 감지 결과로 인해 잦은 제어 회로의 변동이 생겨 불필요한 오동작을 일으키고, 소비 전류가 증가하는 문제점이 있다.
도 2는 종래의 온도 감지 회로의 감지 온도 특성을 나타내는 도면이다.
도 2를 참조하면, 반도체 메모리 장치가 특정 온도 이상이 될 때 온도 감지 회로가 로직 하이 레벨의 신호를 출력하고, 반도체 메모리 장치가 특정 온도 이하가 될 때 온도 감지 회로가 로직 로우 레벨의 신호를 출력한다.
예를 들어, 도 2에 도시된 바와 같이, 50℃를 감지할 수 있는 온도 감지 회로가 1ms 마다 한 번씩 동작한다고 가정하면, 이 온도 감지 회로를 내장한 반도체 칩이 50℃ 부근에서 동작하는 경우, 온도 감지 회로의 출력이 1ms 마다 한 번씩 50℃ 이상/이하의 반대되는 결과 데이터를 출력할 수도 있다. 이러한 경우, 온도 감지 회로의 출력을 이용하여 리프레시 주기 등을 조절하는 제어 회로 등에서 이로 인한 오동작 발생 가능성이 있다.
또한, 1ms 마다 반대되는 결과를 출력함으로써, 잦은 제어 회로의 동작 변경으로 인해 반도체 장치의 동작 속도가 저하되는 문제가 발생할 수 있다. 예를 들어, SIP와 같이 DRAM 과 컨트롤러(controller)가 하나의 패키지(package)에 내장되고, DRAM의 온도 감지 회로의 출력을 컨트롤러가 받아 오토 리프레시(Auto-refresh) 등에 이용하는 경우, DRAM으로부터의 낮은 온도 변화로 인해 상기 컨트롤러가 온도 감지 회로의 출력을 1ms 마다 계속 받게 되고, 계속해서 컨트롤러가 인터럽트에 걸리는 경우가 발생한다.
본 발명이 이루고자 하는 기술적 과제는, 온도 감지 회로가 특정 온도 부근에서 동작할 때 잦은 출력 신호의 변동을 방지하고, 제어 회로의 오동작을 방지할 수 있는 반도체 장치의 온도 감지 회로를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 DRAM 메모리 장치에서 적절한 리프레시 주기를 제공할 수 있으면서, 컨트롤러에 생기는 불필요한 인터럽트를 방지하여 인해 메모리 장치의 동작 속도를 향상시키는 DRAM 의 온도 감지 회로를 제공하는 데 있다.
상술한 바와 같은 본 발명의 목적을 달성하기 위해, 본 발명의 특징에 의하면, DRAM의 리프레시 주기를 제어하는 온도 감지 회로는, 외부의 온도에 따라 소정의 제1 기울기를 갖고 변화하는 제1 기준 전압을 발생하는 제1 기준 전압 발생부, 상기 외부의 온도에 따라 소정의 제2 기울기를 갖고 변화하는 제2 기준 전압을 발생하는 제2 기준 전압 발생부, 상기 제1 기준 전압 및 상기 제2 기준 전압을 비교하는 비교부, 상기 비교부의 출력 레벨에 따라 상기 제2 기준 전압 발생부의 제2 기준 전압의 레벨을 변화시키는 피드백부를 포함한다.
본 발명의 일 실시예에서, 상기 제1 기울기와 상기 제2 기울기는 서로 다르게 설정된다.
본 발명의 일 실시예에서, 상기 제1 기준 전압 발생부는 비대칭 다이오드 구조를 포함한다.
본 발명의 일 실시예에서, 상기 제2 기준 전압 발생부는 외부에서 제어될 수 있는 다수의 저항 구조를 포함한다.
바람직하게는, 상기 제2 기준 전압 발생부는 반도체 집적회로의 동작 온도가 상승할 때 제1 감지 온도에서 상기 제1 기준 전압과 동일한 값의 제2 기준 전압을 발생하고, 상기 반도체 집적회로의 동작 온도가 하강할 때 제2 감지 온도에서 상기 제1 기준 전압과 동일한 값의 상기 제2 기준 전압을 발생할 수 있다.
바람직하게는, 상기 반도체 집적 회로의 동작 온도가 상승하여 상기 비교부에서 로직 하이의 신호가 출력되면 상기 로직 하이의 신호는 상기 제2 기준 전압 발생부의 저항 값을 증가시키고, 상기 반도체 집적 회로의 동작 온도가 하강하여 상기 비교부에서 로직 로우의 신호가 출력되면 상기 로직 로우의 신호는 상기 제2 기준 전압 발생부의 저항 값을 감소시킬 수 있다.
더욱 바람직하게는, 상기 제2 전압 발생부의 저항 값이 증가하면, 상기 감지 온도는 감소하고, 상기 저항 값이 감소하면, 상기 감지 온도는 증가할 수 있다.
본 발명의 다른 실시예에 따른 반도체 집적회로에 사용되는 온도 감지 회로는, 제1 기준 전압을 발생하는 제1 전압 발생부, 반도체 집적회로의 동작 온도가 상승할 때 제1 감지 온도에서 상기 제1 기준 전압과 동일한 값의 제2 기준 전압을 발생하고, 상기 반도체 집적회로의 동작 온도가 하강할 때 제2 감지 온도에서 상기 제1 기준 전압과 동일한 값의 상기 제2 기준 전압을 발생하는 제2 기준 전압 발생부를 포함하고, 상기 제1 감지 온도 및 상기 제2 감지 온도는 서로 다른 값을 갖는다.
본 발명의 또 다른 실시예에 따른 반도체 장치의 온도 감지 회로는, 상기 반도체 장치의 온도 변화에 따라 서로 다른 기울기를 갖고 변화하는 전압 레벨을 가지는 제1 기준 전압과 제2 기준 전압을 발생하는 온도 대응 전압 발생부 및 상기 제1 기준 전압과 상기 제2 기준 전압의 전압 레벨을 비교하여, 소정의 설정 온도를 검출하는 비교부를 구비하고, 상기 제2 기준 전압은 상기 비교부의 출력 신호에 따라 히스테리시스 특성을 갖는다.
본 발명과 본 발명의 동작성의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명에 따른 온도 감지 회로의 감지 온도 특성을 나타내는 도면이다.
도 3을 참조하면, 본 발명에 따른 온도 감지 회로는 반도체 장치의 온도가 상승할 때의 감지 온도와 반도체 장치의 온도가 하강 할 대의 감지 온도를 다르게 설정하였다. 즉, 반도체 장치의 온도가 상승할 때는, 50℃ 이상이 되는 경우에 온도 감지 회로가 로직 하이의 신호를 출력하고, 반도체 장치의 온도가 하강할 때는, 45℃ 이하가 되는 경우에 온도 감지 회로가 로직 로우의 신호를 출력한다.
따라서, 반도체 장치가, 50℃ 근방에서 동작하는 경우에도, 온도 감지 회로가 일단 로직 하이 레벨의 신호를 출력하면, 반도체 장치의 온도가 45℃ 이하로 떨어지기 전에는 출력 신호의 변화가 없다.
또한, 반도체 메모리 장치가, 45℃ 근방에서 동작하는 경우에도, 온도 감지 회로가 일단 로직 로우 레벨의 신호를 출력하면, 반도체 장치의 온도가 50℃ 이상으로 오르기 전에는 출력 신호의 변화가 없다.
따라서, 잦은 온도 감지 회로의 출력 신호 변화를 방지할 수 있고, 소비 전류의 낭비를 방지하게 된다. 한편, 온도의 변화에 따라 반도체 장치를 제어하는 제어부에 걸리는 인터럽트가 감소하게 되고, 이로 인한 속도의 저하를 방지할 수 있다. 또한, 잦은 출력 신호의 변화로 인한 제어 회로의 오동작을 방지할 수 있다.
도 3에서는 반도체 장치의 온도가 상승 할 때의 감지 온도(50℃)가 반도체 장치의 온도가 하강 할 때의 감지 온도(45℃)보다 큰 경우를 예를 들어 도시하였다. 하지만, 반도체 장치의 온도가 상승 할 때의 감지 온도가 반도체 장치의 온도가 하강할 때의 감지 온도보다 작게 설정해도 동일한 효과를 얻을 수 있다.
도 3과 같이 히스테리시스(Hysteresis) 특성을 갖는 온도 감지 회로는 온도 감지 회로의 출력 신호를 래치(latch)하여 온도 감지 회로에 피드백 해줌으로써 이루어질 수 있다.
도 4는 본 발명에 따른 감지 온도 특성을 얻기 위한 온도 감지 회로의 블록도를 나타낸다.
도 4를 참조하면, 온도 감지 회로(40)가 반도체 온도를 감지하여 소정의 출력 신호(41)를 출력하면, 이 로직 하이 또는 로직 로우 형태의 출력 신호(41)는 피드백 경로(43)를 통해 온도 감지 회로(40) 내부의 기준 전압 발생부(42)로 입력된다. 이때, 출력 신호(41)는 기준 전압 발생부(42) 내부에서 트랜지스터의 게이트를 제어하며, 상기 트랜지스터의 온/오프 동작으로 인해 감지 온도의 히스테리시스 특성을 구현할 수 있다.
즉, 피드백 경로(43)를 통해 입력된 출력 신호(41)는 온도 감지 회로(40) 내부에서 온도에 대응되는 기준 전압을 발생하는 기준 전압 발생부(42)의 특정 소자를 온/오프 시킨다. 그리고, 상기 특정 소자의 온/오프 여부에 따라 기준 전압 발생부(42)에서 출력되는 기준 전압의 출력 레벨이 변화된다. 출력 신호(41)가 로직 하이 일 때와 로직 로우 일 때에 따라 상기 특정 소자의 온/오프 여부가 달라지고 이로 인해 기준 전압의 레벨이 달라지기 때문에, 상기 온도 감지 회로는 반도체 장치의 온도가 상승 할 때의 감지 온도와 반도체 장치의 온도가 하강 할 때의 감지 온도를 다르게 설정할 수 있다. 따라서, 온도 감지 회로는 히스테리시스 특성을 갖도록 구현될 수 있다.
도 5는 본 발명에 따른 온도 감지 회로의 일 예를 나타낸 회로도이다.
도 5를 참조하면, 온도 감지 회로(500)는 제1 기준 전압 발생부(501), 제2 기준 전압 발생부(503), 비교부(505) 및 피드백부(507)를 포함한다.
제1 기준 전압 발생부(501)는 반도체 장치의 온도에 대응하여 소정의 제1 기울기를 갖는 제1 기준 전압(Oref; 511)을 발생한다. 여기서 기울기는 온도의 변화에 대한 출력되는 기준 전압의 레벨의 비율을 의미한다. 제2 기준 전압 발생부(503)는 반도체 장치의 온도에 대응하여 상기 제1 기울기와는 다른 소정의 제2 기울기를 갖는 제2 기준 전압(OTa; 513)을 발생한다.
비교부(505)는 상기 제1 기준 전압 발생기(501)에서 출력된 제1 기준 전압(511)과 상기 제2 기준 전압 발생기(503)에서 출력된 제2 기준 전압(513)을 입력받고, 상기 두 기준 전압의 크기를 비교하여 이에 대응되는 출력 신호(OUT; 515)를 출력한다. 예를 들어, 제2 기준 전압이 제1 기준 전압의 레벨보다 크면, 로직 하이의 신호를 출력하고, 제2 기준 전압이 제1 기준 전압의 레벨보다 작으면, 로직 로우의 신호를 출력할 수 있다.
피드백부(507)는 비교부(505)에서 출력되는 출력 신호(515)를 제2 기준 전압 발생부(503)의 히스테리시스 저항(517)의 스위칭부(519)로 입력한다. 따라서, 상기 출력 신호(515)의 상태에 따라 상기 스위칭부(519)를 온 오프 시킬 수 있고, 이에 따라, 제2 기준 전압 발생부(503)의 저항값이 변화될 수 있다. 즉, 제2 기준 전압 발생부(503) 내부의 브랜치(branch) 저항이 커지면 제2 기준 전압이 증가하여 감지 온도가 내려가고, 반대로 저항이 작아지면 제2 기준 전압이 감소하여 감지 온도가 증가한다.
도 5를 참조하여 제1 기준 전압 발생부(501)의 구체적인 회로 구성을 살펴보면, 제1 기준 전압발생부(501)는 2개의 PMOS 트랜지스터(P1, P2), 두 개의 NMOS 트랜지스터(N1, N2), 저항(R), 크기가 다른 두 개의 다이오드(D1, D2)를 포함한다. PMOS 트랜지스터(P1) 및 NMOS 트랜지스터(N1)는 PMOS 트랜지스터(P2) 및 NMOS 트랜지스터(N2)에 대하여 전류 미러를 형성한다. 그리고, 상기 PMOS 트랜지스터(P2)의 소오스로부터 제1 기준 전압(511)이 출력된다. NMOS 트랜지스터(N1)의 소오스에는 다이오드(D2)가 연결된다. NMOS 트랜지스터(N2)의 소오스에는 저항(R) 및 다이오드(D1)가 직렬로 연결된다. 다이오드(D1) 및 다이오드(D2)의 크기는 M;1의 비율을 갖는다. NMOS 트랜지스터(N2)에 흐르는 전류(Ir)는 반도체 장치의 온도(T), 저항(R)의 크기, 및 두 다이오드(D1, D2)의 비율(M)에 비례한다. 또한, PMOS 트랜지스터(P2)의 소오스로부터 출력되는 제1 기준 전압(511)도 온도에 비례하여 출력된다.
제2 기준 전압 발생부(503)의 구체적인 회로 구성을 살펴보면, 제2 기준 전압 발생부는 PMOS 트랜지스터(P3), NMOS 트랜지스터(N3), 직렬로 연결된 다수의 저항 소자(RA0, HR, 32RA, 16RA, 8RA, 4RA, 2RA, 및 RA) 및 상기 저항 소자에 병렬로 연결된 다수의 NMOS 트랜지스터를 포함한다.
PMOS 트랜지스터(P3) 및 NMOS 트랜지스터(N3)는 제1 기준 전압 발생부(501)의 PMOS 트랜지스터(P1) 및 NMOS 트랜지스터(N1)에 대하여, 전류 미러를 형성한다. PMOS 트랜지스터(P3)의 소오스로부터 제2 기준 전압(513)이 출력된다.
NMOS 트랜지스터(N3)의 소오스에는 다수의 저항 소자들이 연결된다. 상기 다수의 저항 소자들은 반도체 장치의 온도에 비례하여 출력되는 제2 기준 전압의 레벨을 조절한다. 즉, 상기 저항 값이 크면, 제2 기준 전압도 증가하고, 저항 값이 작으면, 제2 기준 전압도 감소한다. 또한, 히스테리시스 저항(HR; 517)은 비교부(505)에서 출력되는 신호에 응답하여 저항 값이 온/오프 된다.
제2 기준 전압 발생부(503) 내부의 다수의 NMOS 트랜지스터는 각각 외부에서 설정된 제어 신호(A0 내지 A5)에 응답하여 직렬로 연결된 저항들의 전체 저항 값을 제어한다. 온도 감지 회로(500)가 원하는 온도 (예를 들어 50℃)를 감지하도록 설계되었다고 하더라도, 실제 공정으로 인해 온도 감지 회로(500)의 감지 온도는 50℃ 로 정확히 설정되는 것이 불가능하다. 따라서, 외부에서 제2 기준 전압 발생부(503)의 저항 값을 조절하여 감지 온도를 정확히 50℃로 조절할 필요가 있다. 이러한 목적으로, 각각 크기가 다른 저항 소자에 병렬로 연결된 스위치를 적절히 선택하여 제2 기준 전압(513)의 레벨을 조절할 수 있다. 따라서, 제2 기준 전압의 레벨 조절을 통해 감지 온도를 정확하게 원하는 온도로 설정할 수 있다.
한편, 히스테리시스 저항(HR; 517)에 연결된 NMOS 트랜지스터(519)는 외부에서 설정되는 신호가 아닌 비교부(505)의 출력 신호(515)에 의해 제어된다. 즉, NMOS 트랜지스터(519)는 피드백 신호(521)가 로직 하이 이면 턴 온 되어 전제 저항 값을 감소시키고, 피드백 신호(521)가 로직 로우 이면 턴 오프 되어 전제 저항 값을 증가시킨다.
비교부(505)의 구체적인 회로 구성을 살펴보면, 비교부(505)는 증폭기(AMP), 두 개의 스위치(SW1, SW2) 및 두 개의 래치 회로(LT1, LT2)를 포함한다. 증폭기(AMP)는 제1 기준 전압 발생기(501)로부터 출력되는 제1 기준 전압(Oref; 511)과 제2 기준 전압 발생기(503)로부터 출력되는 제2 기준 전압(OTa; 513)을 입력받아, 상기 두 기준 전압의 상대적인 크기에 따라 로직 하이 또는 로직 로우의 신호 전압을 출력한다. 스위치(SW1) 및 래치(LT1)는 온도를 감지하는 시간 동안의 데이터를 일시 저장하기 위한 것이며, 스위치(SW2) 및 래치(LT2)는 온도를 충분히 감지하는 시간이 지나면, 비교부(505)의 출력 신호를 외부로 출력하기 위한 회로이다. 즉, 온도 감지 회로의 인에이블 신호(EN)가 로직 하이로 천이하면 스위치(SW1)는 턴 온 되고 래치(LT1)는 감지된 온도에 대응되는 출력 신호를 래치한다. 그리고, 인에이블 신호(EN)가 로직 로우로 천이되면, 스위치(SW2)가 턴 온 되고 비교부(505)는 출력 신호(515)를 외부로 출력한다.
한편, 스위치(SW2)의 출력 신호(521)는 제2 기준 전압 발생부(503)의 NMOS 트랜지스터(519)의 게이트로 연결된다. 상기 스위치 출력 신호(521)는 비교부의 출력 신호(515)의 반전 신호가 된다. 이때, NMOS 트랜지스터(519)의 게이트로 입력되는 신호가 비교부(505)의 출력 신호(515)의 반전 신호(521)이면, 반도체 장치의 온도가 상승할 때의 감지 온도가 하강할 때의 감지 온도 보다 높게 설정된다. 반면에, 비교부(505)의 출력 신호(515)가 바로 NMOS 트랜지스터(519)의 게이트로 입력되면, 반도체 장치의 온도가 상승할 때의 감지 온도가 하강할 때의 감지 온도 보다 낮게 설정될 수 있다. 또한, 이러한 설정은, 제2 기준 전압 발생부(503)의 히스테리시스 저항(517)을 스위칭하는 소자를 NMOS 트랜지스터가 아닌 PMOS 트랜지스터로 설정함으로써 동일하게 달성될 수 있다.
도 6은 도 5에 도시된 온도 감지 회로를 이용하여 생성되는 기준 전압을 나타낸 그래프이다.
도 5 및 도 6을 참조하여, 본 발명에 따른 온도 감지 회로의 동작을 살펴본다. 제1 기준 전압 발생부(501)에서 출력되는 제1 기준 전압(511)과 제2 기준 전압 발생부(503)에서 출력되는 제2 기준 전압(513)은 서로 온도에 따른 전압의 증가율이 상이하여 특정 온도에서 레벨의 크기가 교차하게 되고, 그 지점의 온도가 감지 온도가 된다. 이때, 반도체 장치의 제조 공정 상 감지 온도는 원하는 온도로 정확하게 설정되는 것이 힘들다. 따라서, 다수의 저항 소자를 적절한 값으로 온/오프 시킴으로써 제1 기준 전압 또는 제2 기준 전압의 레벨을 쉬프트 시켜, 원하는 감지 온도를 정확하게 설정할 수 있다.
먼저, 반도체 장치의 온도가 45℃ 이하인 상태에서 온도가 상승하는 경우를 살펴본다. 이 경우 제1 기준 전압(511)이 제2 기준 전압(513)보다 크기 때문에, 온도 감지 회로(500) 내의 비교부(505)는 로직 로우 레벨('0')의 신호(515)를 출력할 수 있다. 제2 기준 전압 발생부(503)의 NMOS 트랜지스터(519)로 입력되는 피드백 신호(521)는 출력 신호(515)의 반전 신호로 로직 하이의 레벨을 갖는다. 따라서, NMOS 트랜지스터(519)는 턴 온 되고 제2 기준 전압 발생부(503)의 전제 저항 값은 작아지며, 이에 따라 제2 기준 전압(513)의 레벨은 낮아진다. 따라서, 도 6에 도시된 바와 같이 감지 온도가 50℃로 설정된다. 따라서, 반도체 온도가 50℃ 이상이 되기 전에는 비교부(505)는 반도체 온도 감지 시 로직 로우 레벨의 신호만을 출력한다.
따라서, 반도체 장치가 50℃ 근처에서 동작하는 경우에도, 한 번 출력 신호(513)가 로직 하이로 천이되면 감지 온도가 45℃로 설정되기 때문에 온도 감지 회로(500)가 온도 감지 시마다 다른 출력 신호를 발생시키는 문제를 방지할 수 있다.
그리고, 반도체 온도가 50℃ 이상이 되면, 제2 기준 전압(513)이 제1 기준 전압(511)보다 커지기 때문에, 비교부(505)는 로직 하이 레벨('1')의 신호(515)를 출력할 수 있다. 제2 기준 전압 발생부(503)의 NMOS 트랜지스터(519)로 입력되는 피드백 신호(521)는 출력 신호(515)의 반전 신호로 로직 로우의 레벨을 갖는다. 따라서, NMOS 트랜지스터(519)는 턴 오프 되고 제2 기준 전압 발생부(503)의 전체 저항 값은 커지며, 이에 따라 제2 기준 전압(513)의 레벨은 높아진다. 따라서, 도 6에 도시된 바와 같이 감지 온도가 45℃로 설정될 수 있다. 따라서, 반도체 온도가 45℃ 이하로 떨어지기 전에는 비교부(505)는 반도체 온도 감지 시 로직 하이 레벨의 신호만을 출력한다.
또한, 반도체 장치가 45℃ 근처에서 동작하는 경우에도, 한 번 출력 신호(513)가 로직 로우로 천이되면 감지 온도가 50℃로 설정되기 때문에 온도 감지 회로(500)가 온도 감지 시마다 다른 출력 신호를 발생시키는 문제를 방지할 수 있다.
한편, 도 5에 도시된 온도 감지 회로(500)에서 히스테리시스 저항(517)의 크기를 조절하면 적당한 온도 간격의 히스테리시스 특성을 갖는 온도 감지 회로를 설정할 수 있다.
따라서, 본 발명에 따른 온도 감지 회로를 이용하면, 반도체 장치 내의 제어 회로 등에서 잦은 검출 신호의 변동으로 인한 오동작을 방지할 수 있다. 특히, DRAM 메모리 장치에서는 온도의 변화에 따라 적절한 리프레시 주기를 설정할 필요가 있는데, 온도를 검출하는 시간마다 다른 검출 신호를 내보내는 문제를 해결하여 동작의 신뢰성을 향상시킬 수 있다.
또한, 낮은 검출 온도의 변동으로 인한 제어 회로부의 인터럽트 문제를 해결하여, DRAM 메모리 장치 등의 반도체 장치에서의 동작 속도를 향상시킬 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 반도체 메모리 장치의 온도 감지 회로에 따르면, 반도체 장치의 온도가 올라갈 때와 내려갈 대, 서로 다른 감지 온도 특성을 갖는 온도 감지 회로를 제공하여 반도체 장치 제어 수단의 오동작을 방지하여 신뢰성을 향상시킬 수 있다.
도 1은 DRAM 장치의 온도 변화에 따른 리프레시 주기의 변화를 나타낸 도면이다.
도 2는 종래의 온도 감지 회로의 감지 온도 특성을 나타내는 도면이다.
도 3은 본 발명에 따른 온도 감지 회로의 감지 온도 특성을 나타내는 도면이다.
도 4는 본 발명에 따른 감지 온도 특성을 얻기 위한 온도 감지 회로의 블록도를 나타낸다.
도 5는 본 발명에 따른 온도 감지 회로의 일 예를 나타낸 회로도이다.
도 6은 도 5에 도시된 온도 감지 회로를 이용하여 생성되는 기준 전압을 나타낸 그래프이다.

Claims (17)

  1. DRAM 의 리프레시(refresh) 주기를 제어하는 온도 감지 회로에 있어서,
    외부의 온도에 따라 소정의 제1 기울기를 갖고 변화하는 제1 기준 전압을 발생하는 제1 기준 전압 발생부;
    상기 외부의 온도에 따라 소정의 제2 기울기를 갖고 변화하는 제2 기준 전압을 발생하는 제2 기준 전압 발생부;
    상기 제1 기준 전압 및 상기 제2 기준 전압을 비교하는 비교부; 및
    상기 비교부의 출력 레벨에 따라 상기 제2 기준 전압 발생부의 제2 기준 전압의 레벨을 변화시키는 피드백부를 포함하는 온도 감지 회로.
  2. 제 1 항에 있어서,
    상기 제1 기울기와 상기 제2 기울기는 서로 다른 것을 특징으로 하는 온도 감지 회로.
  3. 제 1 항에 있어서,
    상기 제1 기준 전압 발생부는 비대칭 다이오드 구조를 포함하는 것을 특징으로 하는 온도 감지 회로.
  4. 제 3 항에 있어서,
    상기 제2 기준 전압 발생부는 외부에서 제어될 수 있는 다수의 저항 구조를 포함하는 것을 특징으로 하는 온도 감지 회로.
  5. 제 4 항에 있어서,
    상기 제1 기울기를 갖는 제1 기준 전압과 상기 제2 기울기를 갖는 제2 기준 전압은 특정 온도에서 동일한 전압인 것을 특징으로 하는 온도 감지 회로.
  6. 제 5 항에 있어서,
    상기 제2 기준 전압 발생부는 상기 다수의 저항 구조에 각각 병렬로 연결된 스위치들을 더 포함하고,
    상기 특정 온도는 상기 제2 기준 전압 발생부의 다수의 스위치들의 제어를 통해 사용자가 원하는 감지 온도로 설정되도록 하는 것을 특징으로 하는 온도 감지 회로.
  7. 제 3 항에 있어서,
    상기 제1 기준 전압 발생부는 PTAT(proportional to absolute temperature) 전압 발생부 인 것을 특징으로 하는 온도 감지 회로.
  8. 제 6 항에 있어서,
    상기 제2 기준 전압 발생부는 반도체 집적회로의 동작 온도가 상승할 때 제1 감지 온도에서 상기 제1 기준 전압과 동일한 값의 제2 기준 전압을 발생하고, 상기 반도체 집적회로의 동작 온도가 하강할 때 제2 감지 온도에서 상기 제1 기준 전압과 동일한 값의 상기 제2 기준 전압을 발생하는 것을 특징으로 하는 온도 감지 회로.
  9. 제 6 항에 있어서,
    상기 반도체 집적 회로의 동작 온도가 상승하여 상기 비교부에서 로직 하이의 신호가 출력되면 상기 로직 하이의 신호는 상기 제2 기준 전압 발생부의 저항 값을 증가시키고, 상기 반도체 집적 회로의 동작 온도가 하강하여 상기 비교부에서 로직 로우의 신호가 출력되면 상기 로직 로우의 신호는 상기 제2 기준 전압 발생부의 저항 값을 감소시키는 것을 특징으로 하는 온도 감지 회로.
  10. 제 9 항에 있어서,
    상기 제2 전압 발생부의 저항 값이 증가하면, 상기 감지 온도는 감소하고, 상기 저항 값이 감소하면, 상기 감지 온도는 증가하는 것을 특징으로 하는 온도 감지 회로.
  11. 제 9 항에 있어서,
    상기 저항 값의 변화는 소정 저항 소자와 병렬로 연결된 스위칭 수단을 제어하여 변화시킬 수 있는 것을 특징으로 하는 온도 감지 회로.
  12. 반도체 집적회로에 사용되는 온도 감지 회로에 있어서,
    제1 기준 전압을 발생하는 제1 전압 발생부;
    반도체 집적회로의 동작 온도가 상승할 때 제1 감지 온도에서 상기 제1 기준 전압과 동일한 값의 제2 기준 전압을 발생하고, 상기 반도체 집적회로의 동작 온도가 하강할 때 제2 감지 온도에서 상기 제1 기준 전압과 동일한 값의 상기 제2 기준 전압을 발생하는 제2 기준 전압 발생부를 포함하고,
    상기 제1 감지 온도 및 상기 제2 감지 온도는 서로 다른 값을 갖는 것을 특징으로 하는 온도 감지 회로.
  13. 제 12 항에 있어서,
    상기 제1 감지 온도는 상기 제2 감지 온도보다 높은 값인 것을 특징으로 하는 온도 감지 회로.
  14. 제 12 항에 있어서,
    상기 제1 감지 온도는 상기 제2 감지 온도보다 낮은 값인 것을 특징으로 하는 온도 감지 회로.
  15. 제 12 항에 있어서,
    상기 제2 기준 전압 발생부는 상기 비교부의 출력 신호에 따라 저항 값을 변화시켜 상기 제2 기준 전압을 변화시키는 것을 특징으로 하는 온도 감지 회로.
  16. 제 12 항의 온도 감지 회로를 이용하여, 상기 비교부의 출력 값에 따라 DRAM의 리프레시 주기를 조절하는 것을 특징으로 하는 DRAM 장치.
  17. 반도체 장치의 온도 감지 회로에 있어서,
    상기 반도체 장치의 온도 변화에 따라 서로 다른 기울기를 갖고 변화하는 전압 레벨을 가지는 제1 기준 전압과 제2 기준 전압을 발생하는 온도 대응 전압 발생부; 및
    상기 제1 기준 전압과 상기 제2 기준 전압의 전압 레벨을 비교하여, 소정의 설정 온도를 검출하는 비교부를 구비하고,
    상기 제2 기준 전압은 상기 비교부의 출력 신호에 따라 히스테리시스 특성을 갖는 것을 특징으로 하는 온도 가지 회로.
KR1020040044116A 2004-06-15 2004-06-15 히스테리리스 특성을 갖는 온도 감지 회로 KR20050118952A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040044116A KR20050118952A (ko) 2004-06-15 2004-06-15 히스테리리스 특성을 갖는 온도 감지 회로
US11/117,159 US7177218B2 (en) 2004-06-15 2005-04-28 DRAM device with a refresh period that varies responsive to a temperature signal having a hysteresis characteristic
TW094119831A TWI282558B (en) 2004-06-15 2005-06-15 DRAM device with a refresh period that varies responsive to a temperature signal having a hysteresis characteristic
JP2005175750A JP2006004612A (ja) 2004-06-15 2005-06-15 ヒステリシス特性を有する温度感知回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040044116A KR20050118952A (ko) 2004-06-15 2004-06-15 히스테리리스 특성을 갖는 온도 감지 회로

Publications (1)

Publication Number Publication Date
KR20050118952A true KR20050118952A (ko) 2005-12-20

Family

ID=35460384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040044116A KR20050118952A (ko) 2004-06-15 2004-06-15 히스테리리스 특성을 갖는 온도 감지 회로

Country Status (4)

Country Link
US (1) US7177218B2 (ko)
JP (1) JP2006004612A (ko)
KR (1) KR20050118952A (ko)
TW (1) TWI282558B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
KR100944328B1 (ko) * 2008-08-04 2010-03-03 주식회사 하이닉스반도체 온도 보상 상 변화 메모리 장치
KR101131561B1 (ko) * 2010-08-31 2012-04-04 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936203B2 (en) * 2006-02-08 2011-05-03 Micron Technology, Inc. Temperature compensation via power supply modification to produce a temperature-independent delay in an integrated circuit
US7460394B2 (en) * 2006-05-18 2008-12-02 Infineon Technologies Ag Phase change memory having temperature budget sensor
US7383149B1 (en) * 2006-04-19 2008-06-03 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
US8049145B1 (en) * 2006-04-19 2011-11-01 Agerson Rall Group, L.L.C. Semiconductor device having variable parameter selection based on temperature and test method
US7286377B1 (en) 2006-04-28 2007-10-23 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
US7539050B2 (en) * 2006-11-22 2009-05-26 Qimonda North America Corp. Resistive memory including refresh operation
ITRM20060675A1 (it) * 2006-12-14 2008-06-15 Micron Technology Inc Sensore di temperatura su chip
US7843753B2 (en) * 2008-03-19 2010-11-30 Qimonda Ag Integrated circuit including memory refreshed based on temperature
JP5259270B2 (ja) 2008-06-27 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
TWI475562B (zh) * 2012-06-07 2015-03-01 Elite Semiconductor Esmt 具有自我更新時序電路的半導體記憶體元件
US9224449B2 (en) 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
KR102140783B1 (ko) 2013-06-17 2020-08-04 삼성전자주식회사 반도체 메모리 장치 및 반도체 패키지
KR102048230B1 (ko) 2014-01-28 2019-11-25 에스케이하이닉스 주식회사 온도센서
US9772232B2 (en) 2014-03-28 2017-09-26 Darryl G. Walker Semiconductor device having temperature sensor circuit that detects a temperature range upper limit value and a temperature range lower limit value
US10302502B2 (en) 2014-05-15 2019-05-28 Microchip Technology Incorporated Determining rate of change in temperature measurements
US9645191B2 (en) 2014-08-20 2017-05-09 Darryl G. Walker Testing and setting performance parameters in a semiconductor device and method therefor
KR102254098B1 (ko) 2014-11-20 2021-05-20 삼성전자주식회사 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
US9928925B1 (en) 2015-02-17 2018-03-27 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
CN110197683B (zh) * 2018-02-27 2021-04-27 上海磁宇信息科技有限公司 一种具有自校准功能的mram读出电路
US10504581B1 (en) 2018-06-26 2019-12-10 Nanya Technology Corporation Memory apparatus and operating method thereof
TWI690697B (zh) * 2019-01-29 2020-04-11 華邦電子股份有限公司 溫度感測器的評估方法
US10978136B2 (en) 2019-07-18 2021-04-13 Apple Inc. Dynamic refresh rate control
KR20210052710A (ko) * 2019-10-30 2021-05-11 삼성전자주식회사 동작 온도에 기초하여 동작 주기를 조절하는 메모리 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63205713A (ja) 1987-02-20 1988-08-25 Fujitsu Ltd 温度検出用ヒステリシス回路
US5278796A (en) 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
JP3613979B2 (ja) * 1997-11-17 2005-01-26 富士電機デバイステクノロジー株式会社 温度検出機能内蔵ドライバｉｃ
JP2001174337A (ja) * 1999-12-17 2001-06-29 Mitsumi Electric Co Ltd 温度スイッチ回路
JP4194237B2 (ja) * 1999-12-28 2008-12-10 株式会社リコー 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
JP2001332082A (ja) * 2000-05-18 2001-11-30 Nec Corp 強誘電体メモリ
US6438057B1 (en) * 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
KR100404295B1 (ko) 2001-08-02 2003-11-03 (주)실리콘세븐 히스테리시스 발생 수단을 포함하는 온도 감지 회로
JP4222766B2 (ja) * 2002-03-22 2009-02-12 株式会社リコー 温度検出回路
KR100475736B1 (ko) 2002-08-09 2005-03-10 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법
JP4477429B2 (ja) * 2003-11-05 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体集積回路
US7035157B2 (en) * 2004-08-27 2006-04-25 Elite Semiconductor Memory Technology, Inc. Temperature-dependent DRAM self-refresh circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
US7876636B2 (en) 2007-01-03 2011-01-25 Hynix Semiconductor Inc. Semiconductor memory device and method for driving the same
KR100944328B1 (ko) * 2008-08-04 2010-03-03 주식회사 하이닉스반도체 온도 보상 상 변화 메모리 장치
KR101131561B1 (ko) * 2010-08-31 2012-04-04 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로

Also Published As

Publication number Publication date
TWI282558B (en) 2007-06-11
US7177218B2 (en) 2007-02-13
JP2006004612A (ja) 2006-01-05
US20050276139A1 (en) 2005-12-15
TW200620308A (en) 2006-06-16

Similar Documents

Publication Publication Date Title
KR20050118952A (ko) 히스테리리스 특성을 갖는 온도 감지 회로
US7443754B2 (en) Semiconductor memory device
US7737768B2 (en) Internal voltage generator
US8283609B2 (en) On die thermal sensor in semiconductor memory device
US8385134B2 (en) Semiconductor integrated circuit device
US8390265B2 (en) Circuit for generating reference voltage of semiconductor memory apparatus
TW201833708A (zh) 低壓差調節器電路
US7135913B2 (en) Reference voltage generating circuit for integrated circuit
US9922699B1 (en) Adaptive diode sizing techniques for reducing memory power leakage
US7539072B2 (en) Semiconductor memory device
KR20110023112A (ko) 온도센서
KR100401392B1 (ko) 전압조절회로및그방법,조절된전압조절회로및메모리회로
US20070150770A1 (en) Power-up circuit and semiconductor memory apparatus with the same
US8487603B2 (en) Reference voltage generating circuit of semiconductor memory apparatus
KR100812299B1 (ko) 전압 강하 회로
US6201380B1 (en) Constant current/constant voltage generation circuit with reduced noise upon switching of operation mode
JPH0612876A (ja) 電源切換え回路
KR100440262B1 (ko) 온도 감지 회로
KR100520580B1 (ko) 반도체 메모리 장치
US8217322B2 (en) Temperature responsive back bias control for integrated circuit
US7276941B2 (en) Power up circuit of semiconductor memory device and compensating method thereof
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR100776739B1 (ko) 반도체 메모리 장치의 전원 공급 회로 및 방법
KR20060077126A (ko) 반도체 메모리 장치
US20070236260A1 (en) Supply voltage sensing circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application