KR100401392B1 - 전압조절회로및그방법,조절된전압조절회로및메모리회로 - Google Patents

전압조절회로및그방법,조절된전압조절회로및메모리회로 Download PDF

Info

Publication number
KR100401392B1
KR100401392B1 KR1019970709006A KR19970709006A KR100401392B1 KR 100401392 B1 KR100401392 B1 KR 100401392B1 KR 1019970709006 A KR1019970709006 A KR 1019970709006A KR 19970709006 A KR19970709006 A KR 19970709006A KR 100401392 B1 KR100401392 B1 KR 100401392B1
Authority
KR
South Korea
Prior art keywords
voltage
coupled
terminal
circuit
regulated
Prior art date
Application number
KR1019970709006A
Other languages
English (en)
Other versions
KR19990022525A (ko
Inventor
카스페 엘. 스테펜
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR19990022525A publication Critical patent/KR19990022525A/ko
Application granted granted Critical
Publication of KR100401392B1 publication Critical patent/KR100401392B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
    • G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Abstract

회로는 전압 발생기를 제어함으로써 전압을 조절한다. 분압기는 조절된 전압(VINT)과 공급 전압(Vdd)간에 결합되며, 감지 전압을 발생시킨다. 클램프 회로(22)는 분압기(24)에 결합되고, 그 양단의 전압을 소정 값을 초과하는 것을 실질적으로 방지함으로써, 공급 전압(Vdd)과 조절된 전압(VINT)간의 감응성을 감소시킨다. 검출기 회로(38)는 분압기(24)와 전압 발생기간에 결합되며, 감지 전압이 제 1 소정 임계값에 도달할 때 발생기를 비활성화시키고, 상기 감지 전압이 제 2 소정 임계값에 도달할 때 상기 발생기를 활성화시키는 제어 신호를 제공한다.

Description

전압 조절 회로 및 그 방법, 조절된 전압 조절 회로 및 메모리 회로
다수의 집적 장치는 그 장치내에서 사용하기 위한 외부 전원으로부터 조절된 전압을 발생하는 회로를 구비한다. 예를 들어, 전기적으로 소거 가능하고 프로그램 가능한 판독 전용 메모리(EEPROM)는 외부 공급 전압으로부터 프로그래밍 전압을 내부적으로 발생시키는 이러한 회로를 포함할 수도 있다. 즉, 다이너믹 랜덤 액세스 메모리(DRAM) 및 또 다른 타입의 집적 회로와 같은 메모리 장치는 기판내에 형성된 전계 효과 트랜지스터(FET)의 임계값을 조정하기 위해, 기판을 바이어스하는 백 바이어스 전압 또는 외부 공급 전압으로부터 내부적으로 발생하는 이러한 회로를 포함할 수도 있다. 이러한 내부 전압 발생은 종종 집적 장치가 동작하는데 필요한 외부 공급 전압들의 수를 감소시킨다.
전형적으로, 이러한 발생 및 조절 회로는 전하 펌프와 같은 전압 발생기와 내부적으로 발생된 전압을 소정의 전압 레벨 또는 소정의 전압 범위내에서 유지하는 전압 조절기를 포함한다. 예를 들어, 조절기는 전압이 소정의 레벨에 있지 않거나 소정의 범위를 벗어났을 때, 발생기를 활성화시킬 수도 있으며, 소정의 레벨 또는 소정의 범위내에 있도록 전압을 구동하면 발생기를 비활성화시킬 수도 있다.
종종 비교적 광범위의 공급 전압에 대해 동작 가능하도록 집적 장치를 설계하는 것이 바람직하다. 예를 들어, 약 3 내지 6 볼트 범위의 공급 전압으로부터 동작할 수 있는 DRAM을 설계하는 것이 바람직하다.
몇몇 기존의 전압 조절 회로는 집적 장치가 동작 가능한 외부 공급 전압의 범위에 대해 실질적으로 고정된 레벨로 그 조절된 전압을 유지할 수 있다. 그러나, 이러한 조절 회로는 종종 안정한 기준 전압 및 관련된 비교 회로를 요구한다. 안정한 기준 전압을 발생하는 회로 및 그 관련된 비교 회로는 종종 그 집적 장치의 비교적 큰 면적을 차지하는 다수의 구성 부품을 갖는다.
또 다른 기존의 전압 조절 회로는 최소수의 구성 부품을 가지며, 이로써, 집적 장치의 최소 면적을 차지한다. 그러나, 조절기가 발생된 전압을 유지하는 레벨은 종종 공급 전압의 변화에 민감하다. 즉, 조절된 전압의 레벨은 공급 전압이 변할 때 시프트한다. 조절된 전압에서의 이러한 쉬프트는 종종 바람직하지 않다.
본 발명은 일반적으로 전자 장치에 관한 것이며, 보다 구체적으로, 전압 조절을 위한 회로에 관한 것이다. 본 발명의 한 양상에서, 메모리 회로와 같은 집적장치는 장치 내부에 발생하는 전압을 조절하기 위한 조절기 회로를 구비한다.
도 1은 본 발명에 따른 메모리 장치의 블록도.
도 2는 도 1의 전압 조절기의 양호한 실시예의 블록도.
도 3은 도 2의 조절기의 양호한 실시예의 개략도.
도 4는 도 1의 메모리 장치의 기판의 일부의 횡단면도.
도 5는 도 3의 조절기에 의해 제공된 개선된 전압 조절을 도시한 그래프도.
도 6은 도 3의 회로에 의해 제공된 개선된 조절을 도시한 또 다른 그래프도.
발명의 개요
본 발명의 양상에 따라, 전압 발생기를 제어함으로써 전압을 조절하는 회로가 제공된다. 분압기는 조절된 전압과 공급 전압간에 결합되고, 감지 전압을 발생시킨다. 클램프 회로는 분압기에 결합되며, 그 자체의 양단의 전압이 소정 값을 초과하는 것을 실질적으로 방지함으로써 공급 전압과 조절된 전압간의감응성(sensitivity)을 감소시킨다. 검출기 회로는 분압기와 전압 발생기간에 결합되며, 감지 전압이 제 1 소정의 임계값에 도달할 때 발생기를 비활성화시키고, 감지 전압이 제 2소정의 임계값에 도달할 때 발생기를 활성화시키는 제어 신호를 제공한다.
본 발명의 또 다른 양상에 따라, 분압기는 조절된 전압과 공급 전압간에 직렬로 결합되어 접합 또는 노드가 연속 쌍의 소자들간에 형성되도록 다수의 부하 소자를 포함한다. 감지 전압은 접합들 중 선택된 한 접합으로부터 탭핑된다. 클램프 회로는 접합들 중 한 접합에 결합된 제 1 클램프 단자 및, 감지 전압이 탭핑되는 선택된 접합과 조절된 전압간에 배치된 또 다른 접합에 결합되거나 또는 조절된 전압에 결합되는 제 2 클램프 단자를 포함한다.
본 발명의 또 다른 양상에 따라, 클램프 회로는 선택된 접합, 조절된 전압 및 선택된 접합과 조절된 전압간에 배치된 접합들 중 다른 접합들로부터 선택된 한쌍의 노드들 사이에 결합된다.
본 발명의 또 다른 양상에 따라, 클램프 회로는 조절된 전압에 결합된 부하 소자 양단에 결합된다.
발명의 상세한 설명
본 발명이 또 다른 타입의 집적 장치로 사용될 수 있다 하더라도, 도 1은 본 발명에 따라 설계 및 동작되는 메모리 장치(10)의 블록도이다. 본 발명의 한 양상에서, 메모리(10)는 DRAM이다. 메모리(10)는 예를 들어 컴퓨터 시스템(도시되지 않음)에서 발견될 수 있는, 외부 회로(도시되지 않음)로부터 어드레스, 제어, 및 데이터 신호를 수신하기 위해 어드레스, 제어, 및 데이터 버스에 결합되는 제어 회로(12)를 포함한다. 메모리(10)는 데이터를 저장하는 저장 또는 메모리 셀의 어레이(14)와 외부 전원 전압 Vcc으로부터 내부 전압 VINT을 공급하는 전압 발생 및 조정회로(16)를 포함한다. VINT는 가령 전기적으로 프로그램 가능한 메모리 셀을 포함하는 메모리(10)내의 프로그래밍 전압 또는 가령 기판내의 전계 효과 트랜지스터가 트랜지스터의 임계값을 설정 또는 조절하도록 형성된 상기 기판을 바이어싱하는 백바이어스 전압과 같은, 각종 용도로 사용될 수 있다. 이러한 전압의 내부적 발생은 종종 메모리(10)가 다수의 외부 공급 전압과 대향되는 단일 외부 공급 전압으로부터 실행되도록 한다.
조절 회로(16)는 제어 단자(19)에서 수신하는 활성/비활성 신호에 응답하여 VINT를 발생시키는 전하 펌프(18)를 포함한다. 조절기 회로(20)는 VINT를 모니터하고 그것의 레벨에 응답하여 활성/비활성 신호를 발생시킨다.
동작시, 제어 회로(12)는 각각의 버스상의 어드레스, 제어, 및 데이터 신호를 수신하고, 이들 신호에 따라, 메모리 셀 어레이(14)에서 메모리 셀 어레이(14)로 데이터를 판독 및 기록한다. 부가적으로, 제어 회로(12)는 조절 회로(16)를 활성화시키고 그렇지 않으면 제어하기 위해 신호를 공급한다.
제어 회로(12)가 조절 회로(16)를 활성화시킬 때, 전하 펌프(18)는 VINT가 제 1 소정 값이 될 때까지 VINT를 증가시키거나 또는 감소시키기 시작한다(VINT가 양인지 또는 음인지에 따라). 조절기 회로(20)는 VINT가 제 1 소정 값에 도달했음을 검출할 때, 전하 펌프(18)를 비활성화시킨다. VINT가 제 1 소정 값과 동일하지 않게 되거나 또는, 제 2 소정 값과 동일하게 될 때, 그리고 상기 제 2 소정 값은 제 1 소정 값과 함께 히스테리시스 회로(도 3과 관련하여 하기에 기술됨)로 발생되는 소정 전압 윈도우를 규정하며, 조절기 회로(20)는 전하 펌프(18)를 활성화시켜 다시 발생 조절 사이클을 시작한다. 공지된 전하 펌프 또는 다른 타입의 전압 발생 회로는 조절 회로(16)에서 사용하는데 적합하다.
도 2는 도 1의 조절기 회로(20)의 양호한 실시예의 블록도이다. 조절기 회로(20)는 분압기(24)에 결합된 전압 클램핑 회로(22)를 포함한다. 분압기(24)는 전하 펌프(18)(도 1)에 의해 발생된 전압 VINT와 전원 전압 Vcc간에 접속된다. 임계 검출기(26)는 전하 펌프(18)로부터의 전압 VINT과 분압기(24)간에 결합된다. 클램핑 회로(22)는 Vcc가 변할 때, 시프트하는 VINT 량을 감소시키도록 동작한다.
보다 구체적으로, 분압기(24)는 전원 전압 Vcc과 내부 발생 전압 VINT간에 직렬로 결합된 다수의 부하 소자(28)를 포함한다. 도시된 바와 같이, 부하소자(28)의 정확한 수는 중요하지 않으며, 적어도 2개가 있으면 된다. 부하 소자(28)의 직렬 결합은 인접한 부하 소자(28)의 연속 쌍간의 접합 또는 노드(30)를 형성한다. 도시된 바와 같이, 부하 소자가 있는 것보다 한 개 더 적은 수의 접합이 있다. 클램프(22)의 단자(32, 34)는 선택된 한 쌍의 접합(30)에 결합된다. 또한, 단자(32, 34) 중의 한 단자는 접합(30)에 결합되고 단자(32, 34) 중의 다른 한 단자는 VINT에 결합된다. 접합(30) 중의 한 접합은 감지 전압 단자(36)로 선택되며, 상기 감지 전압 단자(30)는 검출기(26)의 입력 단자(38)에 결합된다. 검출기(26)의 출력 단자(40)는 전하 펌프(18)의 제어 단자(19)에 결합된다(도 1). 이러한 조절기 회로(20)는 응용에 특히 적합하며 여기서 VINT는 Vcc 값보다 낮은 값으로 유지된다.
동작시, VINT가 상승할 때, 단자(36)에서 감지 전압 Vs는 단자(36)와 VINT 사이에 위치한 부하 소자(28)의 값과 개수 및 Vcc와 VINT 사이의 부하 소자(28)의 값과 갯수의 비에 비례하여 상승한다. 감지 전압 Vs가 소정 값 이상으로 상승할 때, 검출기(26)는 감지 전압이 상기 값을 넘었는지를 검출하고 전하 펌프(18)를 활성화시키거나 "턴온"하기 위해 단자(40)에서 신호를 출력한다. 전하 펌프(18)는 내부 전압 VINT을 더 낮게 하도록 동작한다. 전압 VINT이 감지 전압 Vs가 소정 값 미만으로 떨어지도록 충분히 내려갈 때, 검출기(26)는 전하 펌프(18)를 비활성화시키기 위해 즉, "턴오프"하기 위해, 단자(40)에서 신호를 발생시킨다. 이런 식으로, 조절기 회로(20)는 VINT를 조절된 값으로 유지한다. 도 3과 관련하여 추가로 설명된 바와 같이, 검출기(26)는 2개의 소정 값을 보내는 감지 전압 Vs을 검출하도록부가된 히스테리시스를 가질 수도 있다. 상기 2개의 소정 값 중 하나는 전하 펌프(18)를 턴온하고, 더 낮은 제 2 소정 값은 전하 펌프(18)를 턴오프한다. 이러한 히스테리시스는 다른 것들 사이에서, 단일의 소정의 임계값 주위의 검출기/전하 펌프 루프의 발진을 방지한다.
도 2로부터 알 수 있듯이, 우선 클램프 회로(22)를 무시하면, Vcc가 증가할 때 단자(36)의 감지 전압 Vs가 증가한다. 이와 같이, VINT는 전하 펌프(18)를 턴오프하도록 임계 검출기(26)용으로 더 낮은 전압으로 구동되어야 한다. 결과적으로, Vcc가 증가할 때, VINT의 조절된 값은 떨어진다. Vcc와 VINT간의 상호 의존성 또는 감응성을 감소시키기 위해, 클램프 회로(22)는 상술된 바와 같이 제공된다. 동작시, 클램프 회로는 단자들(32 와 34)간의 전압이 소정의 클램프 값을 초과하는 것을 실질적으로 방지한다. 즉, 클램프 회로(22)는 단자들(32 와 34)간의 전압을 소정의 클램프 값까지 제한한다. 이 소정의 클램프 전압이 도달되자마자, 클램프 회로(22)는 사실상 단자들(32 와 34)간에 위치한 부하 소자(28)를 분압기(24)로부터 제거한다. 이것은 VINT가 단자(36)에서의 감지 전압 Vs에 대해 더욱 큰 비례 효과를 갖도록 한다. 이와 같이, 전하 펌프(18)는 클램프 회로(22)가 생략된다면 그 요구되는 것보다 검출기(26)를 시동시킬 만큼 낮은 VINT를 구동할 필요가 없다.
상기 언급된 대로, 단자들(32 와 34)이 임의의 쌍의 접합들(30)간에 또는 접합(30)과 전압 VINT간에 결합될지라도, 본 발명의 양호한 실시예는 단자(36)와 전압 VINT간에 위치한, 즉, VINT에 결합된 부하 소자(28n)의 단자와 단자(36)에 결합된 접합을 포함하는, 임의의 쌍의 접합(30)에 결합된 단자들(32 와 34)을 갖는다.
도 3은 도 2의 전압 조절기 회로(20)의 양호한 실시예의 회로도이다. 상기 실시예에서, 조절기 회로(20)는 조절기 회로(20)를 포함하는 회로의 기판(도 4)을 백 바이어스하기 위해 백 바이어스 전압 VBB을 조절하는데 사용된다. 기술상 공지된 바와 같이, 이러한 백 바이어싱은 기판에 형성된 트랜지스터들의 임계값을 설정하는데 장점을 제공한다. 도시된 바와 같이, 클램프 회로(22)는 한 쌍의 직렬 결합된 다이오드 접속 FET 트랜지스터(42 와 44)로부터 형성된다. 분압기(24)는 3개의 직렬 접속된 부하 소자(281, 282, 283)를 포함한다. 비록 단일 저항으로 도시되었다 하더라도, 부하 소자(281)는 예를 들어 다이오드 접속된, 긴 채널의 FET와 같은 다른 타입의 다수의 부하 소자로부터 형성될 수도 있다. 부하 소자(282)는 다이오드 접속된 FET(46)로부터 형성되고, 부하 소자(283)는 긴 채널 FET(48)로부터 형성된다. 도시된 바와 같이, 클램프 회로(22)는 긴 채널 트랜지스터(48) 양단에 즉, 병렬로 결합된다. 트랜지스터(42, 44, 46 및 48)의 게이트, 드레인, 소스는 각각 G, D, S로 라벨이 붙여진다.
임계 검출기(26)는 전원 단자(50) 및 기준 단자(52)를 포함한다. 단일 저항으로서 도시되었다 하더라도, 예를 들어 1개 또는 그 이상의 트랜지스터와 같은 1개 또는 3 이상의 다른 타입의 부하 소자로 구성되는, 부하 장치(54)는 단자(50)와 FET(56)의 드레인 단자간에 결합된다. 트랜지스터(56)의 게이트 및 소스는 입력 단자(38) 및 기준 단자(52)에 각각 결합된다. 3개의 인버터(58a-c)는 트랜지스터(56)의 드레인과 출력 단자(40)간에 직렬 결합된다. 3개의 인버터(58a-c)가 도시되었다 하더라도, 임의의 홀수개의 인버터가 사용될 수도 있다. FET(60)의 게이트는 출력 단자(40)에 결합된다. 트랜지스터(60)의 소스 및 드레인은 각각 기준 단자(52)와 FET(62)의 소스에 결합된다. FET(62)의 게이트 및 드레인은 입력 단자(38)와 트랜지스터(56)의 드레인에 각각 결합된다. 인버터(58)와 트랜지스터(60 및 62)의 조합은 히스테리시스 회로(64)를 형성한다. 본 발명의 한 양상에서, 트랜지스터(60)의 게이트는 히스테리시스 회로 입력 단자이며, 트랜지스터(62)의 게이트는 히스테리시스 회로 제어 단자이며, 트랜지스터(62)의 드레인은 히스테리시스 회로 구동 단자이다. 회로(22 및 24)에 대해 설명된 바와 같이, 트랜지스터(56, 60 및 62)의 게이트, 드레인 및 소스는 각각 G, D 및 S로 라벨 붙여진다. 본 발명의 한 양상에 따라, 히스테리시스 회로(64)가 생략되며, 트랜지스터(56)의 드레인은 출력 단자(40)에 직접 결합될 수도 있다.
본 발명의 양호한 실시예에서, Vcc은 약 3 내지 6볼트이다. VBB은 약 -1 내지 -2볼트이고, VREF은 약 제로 볼트이거나 접지이다. 그러나, VREF이 VCC와 VBB사이에 있는 한, 다른 전압이 사용될 수도 있다. 더욱이, 부하 소자(281, 54)는 각각 대략 2MΩ 및 200kΩ의 임피던스 값을 갖는다. 트랜지스터(42, 44, 46, 48, 56, 60 및 62)의 폭 대 길이 비는 각각 약 6미크론/1미크론, 6/1, 2/2, 2/6.5, 6/1.5, 6/1 및 6/1 이다.
동작시, 전압 VBB이 상승할 때, 분압기(24)의 단자(36)에서의 감지 전압 Vs도 상승한다. 감지 전압 Vs가 대략 VREF이상의 트랜지스터(56)의 임계 전압일 때, 트랜지스터(56)는 턴온, 즉, 도통된다. 감지 전압 Vs가 더 증가할 때, 트랜지스터(56)는 포화되며, 이로써, 그 드레인에서의 전압을 약 VREF가 되게 구동한다. 트랜지스터(56)의 드레인에서의 전압은 논리 로우이며, 이는 인버터(58c)가 단자(40)에서 논리 하이를 발생하도록 인버터(58)를 통해 전달된다. 이 논리 하이 전압은 전하 펌프(18)를 활성화시키며, 이는 전압 VBB을 로우 레벨로 구동하기 시작한다. 단자(40)에서의 논리 하이는 트랜지스터(60)를 턴온하며, 전압 Vs는 트랜지스터(62)를 턴온한다. 이와 같이, 포화 부근에서 구동되는 트랜지스터(60, 62)는 트랜지스터(56)의 드레인에서 나타나는 전압 VREF을 강화한다. 즉, 트랜지스터(60, 62)는 검출기(26)에 대해 히스테리시스를 제공하여, 감지 전압 Vs가 전하 펌프(18)를 차단하도록 하기 위해 논리 로우를 출력하도록 검출기(26)에 대해 트랜지스터(56)를 턴온하는 값보다 더 낮은 값으로 떨어져야만 한다. 이와 같이, 히스테리시스 루프는 사실상 상한 및 하한 소정 값을 갖는 임계 윈도우를 형성한다. 감지 전압 Vs가 상한, 즉, 제 1 소정 값 이상으로 증가할 때, 검출기(26)는 전하 펌프(18)를 턴온하며, 감지 전압 Vs가 하한, 즉, 제 2 소정 값 미만으로 떨어질 때, 검출기(26)는 전하 펌프(26)를 턴오프한다. 이런 식으로, 조절기 회로(20)는 검출기(26)의 임계 윈도우를 변화시킴으로써 조절될 수 있는 소정 범위내에 전압VBB를 유지한다.
Vcc와 두 감지 전압 Vs, VBB간의 감응성을 줄이기 위해, 클램프 회로(22)는 긴 채널 트랜지스터(48) 양단에 결합된다. 클램프 회로(22)가 2개의 직렬 결합된 다이오드 접속된 트랜지스터(42, 44)를 포함하기 때문에, 클램핑 전압은 대략 트랜지스터(42, 44)의 임계값의 합이 될 것이다. 본 발명의 한 양상에서, 클램핑 회로(22)에 의해 공급된 클램핑 전압은 약 1 내지 2 볼트가 된다. 트랜지스터(48) 양단의 전압이 클램핑 전압 이상으로 증가할 때, 클램핑 회로(22)는 트랜지스터(48)양단의 전압을 거의 일정한 값으로 유지하고, 트랜지스터(48)에 의해 형성된 저항의 영향을 줄이거나 제거한다. 이와 같이, VBB와 감지 전압간의 트랜지스터(46)의 저항만으로, VBB에서의 변화는 감지 전압 Vs에서 보다 크게 비례하는 변화를 야기한다. 따라서, Vcc가 어떤 레벨 이상으로 증가할 때, 클램프 회로(22)는 트랜지스터(48) 양단의 전압을 클램프하고, 조절기 회로(20)가 클램프 회로(22)가 없는 경우에서보다 더 높은 값으로 VBB를 유지하도록 한다. 즉, Vcc에서의 변화에 대해, 클램프 회로(22)는 VBB에서의 대응하는 변화를 줄이거나 없앤다. 따라서, 조절기 회로(20)는 VBB를 일정한 레벨 이상으로 유지할 수 있다.
도 4는 p 기판(66)에 형성된 n 채널 FET 트랜지스터(65)의 횡단면도이다. 트랜지스터(65)는 도전 게이트(68), 게이트 절연체 또는 유전체(70), 드레인(72) 및 소스(74)를 포함한다. 기판(66)을 소스(74)에 관련된 음 전압으로 바이어싱함으로써, 트랜지스터(65)의 임계값은 조절될 수 있다. 부가적으로, 공지된 다른 장점이 얻어질 수 있다. p 채널 트랜지스터를 포함하는 n 기판(둘 다 도시되지 않음)에 대해, 백 바이어스 전압은 양이다.
도 5는 클램프 회로(22)와 검출기(26)(실선으로 도시됨)의 출력과, 클램프 회로(22)와 검출기(26)(파선으로 도시됨)의 출력을, Vcc=2.5 볼트에 대한 VBB에 대해 도시한 컴퓨터 시뮬레이션 그래프이다. 도시된 바와 같이, 클램프 회로(22)가 존재할 때, 조절기 회로(26)는 VBB가 약 1.1볼트로 떨어질 때, 전하 펌프(18)를 턴오프하고, VBB가 약 -0.7볼트로 오를 때 전하 펌프(18)를 턴오프한다. 클램프 회로(22)가 존재하지 않는 경우, 조절기 회로(20)는 VBB가 약 -1.2볼트일 때 전하 펌프(18)를 턴오프하며, VBB가 약 -0.8볼트일 때 전하 펌프(18)를 턴온한다.
도 6에서, 도 5에서 도시된 것과 유사한 그래프가 Vcc = 4볼트에 대해 도시되어 있다. 도시된 바와 같이, 클램프 회로(22)가 인스톨되는 경우, VBB가 약 -1.3볼트일 때 조절기 회로(20)는 전하 펌프(18)를 턴오프하고, VBB가 -1.1볼트일 때 전하 펌프(18)를 턴온한다. 클램프 회로(22)가 제거될 경우, 조절기 회로(20)는 VBB가 약 -1.7볼트일 때 전하 펌프(18)를 턴오프하고 VBB가 약 -1.4볼트일 때 전하 펌프(18)를 턴오프한다.
도 5 및 도 6에서, 클램프 회로(22)를 포함하는 조절기 회로(20)에 대해, 2개의 트립(trip) 포인트, 즉, 전하 펌프 오프, 전하 펌프 온은 Vcc = 2.5볼트에서 Vcc = 4볼트까지 각각 -0.2, -0.4볼트로 변화된다. 클램프 회로(22)를 생략한 조절기 회로(20)에 대해, 오프 및 온 트립 포인트에서 차는 -0.5 및 -0.6볼트이다. 이와 같이, 클램프 회로(22)는 Vcc에서 변화가 있는 VBB의 시프트를 상당히 감소시킨다.
본 발명의 특정한 실시예가 설명을 위해 기술되었다 하더라도, 여러 변형예가 본 발명의 정신 및 범위를 벗어나지 않은 채 실현 가능하다. 예를 들어, n 채널 트랜지스터들은 p 채널 트랜지스터 또는 바이폴라 트랜지스터로 대체될 수 있다.

Claims (34)

  1. 전압 발생기를 제어함으로써 전압을 조절하기 위한 회로에 있어서,
    상기 조절된 전압과 공급 전압간에 결합되고 감지 전압을 발생시키도록 동작가능한 분압기와;
    상기 분압기에 결합된 클램프 회로로서, 상기 클램프 회로 양단의 전압이 소정 값을 초과하는 것을 실질적으로 방지함으로써 상기 공급 전압과 상기 조절된 전압간의 감응성(sensitivity)을 줄이도록 동작 가능한 상기 클램프 회로; 및
    상기 분압기와 상기 전압 발생기간에 결합되고, 상기 감지 전압이 제 1 소정 임계값에 도달할 때 상기 발생기를 비활성화시키고, 상기 감지 전압이 제 2 소정 임계값에 도달할 때 상기 발생기를 활성화시키는 제어 신호를 발생시키도록 동작가능한 검출기 회로를 구비하는, 전압 조절 회로.
  2. 제 1 항에 있어서, 상기 분압기는 상기 조절된 전압과 상기 공급 전압간에 직렬로 결합된 다수의 부하 소자들로서, 상기 다수의 부하 소자들의 연속쌍들간에 접합들을 형성하는 상기 다수의 부하 소자들을 구비하며, 상기 접합들 중 한 접합에 상기 감지 전압을 발생시키도록 동작 가능하며,
    상기 클램프 회로는 상기 접합들 중 한 접합에 결합된 제 1 클램프 단자 및 상기 감지 전압이 발생되는 상기 접합과 상기 조절된 전압간에 배치된 상기 접합들 중 또 다른 접합 또는 상기 조절된 전압에 결합되는 제 2 클램프 단자를 구비하는,전압 조절 회로.
  3. 제 1항에 있어서, 상기 분압기는 상기 공급 전압과 상기 조절된 전압들간에 직렬로 결합된 다수의 부하 소자들로서, 상기 복수의 부하 소자들의 연속소자들간에 접합들을 형성하는 상기 다수의 부하 소자들을 구비하며, 상기 분압기가 상기 접합들 중 선택된 한 접합에 상기 감지 전압을 발생시키도록 동작 가능하며,
    상기 클램프 회로는 상기 선택된 접합, 상기 조절된 전압, 및 상기 선택된 접합과 상기 조절된 전압간에 배치되어 있는 상기 접합들의 노드들로부터 선택된 한 쌍의 노드들간에 결합되는, 전압 조절 회로.
  4. 제 3항에 있어서, 1개 또는 그 이상의 상기 부하 소자들 각각은 긴 채널을 갖는 다이오드 결합된 트랜지스터를 구비하는, 전압 조절 회로.
  5. 제 3 항에 있어서, 상기 클램프 회로는 직렬로 접속된 1개 또는 그 이상의 다이오드 결합된 트랜지스터들을 구비하는, 전압 조절 회로.
  6. 제 1항에 있어서, 상기 분압기는 상기 공급 전압과 상기 조절된 전압간에 직렬로 결합된 다수의 부하 소자들로서, 상기 다수의 부하 소자들의 연속 소자들간에 접합들을 형성하는 상기 다수의 부하 소자들을 구비하며, 상기 분압기는 상기 접합들 중 선택된 하나의 접합에 상기 감지 전압을 발생시키도록 동작 가능하며,
    상기 클램프 회로는 상기 조절된 전압에 결합되는 부하 소자 양단에 결합되는, 전압 조절 회로.
  7. 제 1항에 있어서, 상기 검출기 회로는,
    상기 공급 전압에 결합된 부하 소자; 및
    상기 부하 소자와 기준 전압간에 직렬로 결합되며, 상기 감지 전압을 수신하도록 동작 가능한 제어 단자를 갖는 스위치를 구비하며, 상기 스위치는 상기 감지 전압이 상기 소정 임계 전압을 초과할 때 닫히고, 상기 감지 전압이 상기 소정 임계 전압보다 작을 때 열림으로써 상기 스위치와 상기 부하 소자의 접합에 상기 제어 신호를 발생시키도록 동작 가능한, 전압 조절 회로.
  8. 제 7 항에 있어서, 상기 검출기 회로는 상기 접합에 결합된 입력부를 갖고 출력부에 상기 제어 신호를 발생시키도록 동작 가능한 인버터를 더 구비하는, 전압 조절 회로.
  9. 제 1항에 있어서, 상기 검출기 회로는 상기 분압기와 상기 전압 발생기간에 결합된 히스테리시스 회로를 구비하는, 전압 조절 회로.
  10. 제 1 항에 있어서, 상기 제 1 소정 임계값은 상기 제 2 소정 임계값보다 작은, 전압 조절 회로.
  11. 전하 펌프 제어 단자를 갖고, 조절된 전압을 발생시키는 전하 펌프를 제어함으로써 조절된 전압을 조절하기 위한 회로에 있어서,
    상기 조절된 전압에 결합된 조절 단자, 공급 전압에 결합된 전원 단자, 및 감지 전압을 전달하는 감지 단자를 갖는 분압기와;
    상기 분압기에 결합되어, 클램프 회로 양단의 전압이 소정 값을 초과하는 것을 실질적으로 방지함으로써 공급 전압이 변할 때 감지 전압이 변하는 량을 감소시키는 클램프 회로; 및
    상기 감지 단자에 결합된 검출기 입력 단자 및 상기 전하 펌프 제어 단자에 결합된 검출기 출력 단자를 갖는 검출기 회로로서, 상기 검출기 출력 단자는 상기 감지 전압이 제 1 소정 임계값과 동등하게 될 때 상기 전하 펌프를 비활성화시키고 상기 감지 전압이 상기 제 1 소정 임계값과 동등하지 않게 될 때 상기 전하 펌프를 활성화시키는 제어 신호를 전달하는 상기 검출기 회로를 포함하는, 조절된 전압 조절 회로.
  12. 제 11 항에 있어서, 상기 분압기는 상기 조절 단자와 상기 전원 단자들간에 직렬로 결합된 다수의 부하 소자들로서, 상기 다수의 부하 소자들 중 연속 소자들간에 접합들을 규정하는 상기 다수의 부하 소자들을 구비하며,
    상기 감지 단자는 상기 접합들 중 한 접합에 결합되며,
    상기 클램프 회로는 상기 접합들 중 한 접합에 결합되는 제 1 클램프 단자및, 상기 감지 단자와 상기 조절된 단자간에 위치한 상기 접합들 중 또 다른 접합에 결합되거나 또는 상기 조절된 단자에 결합되는 제 2 감지 단자를 구비하는, 조절된 전압 조절 회로.
  13. 제 12 항에 있어서, 1개 또는 그 이상의 상기 부하 소자들 각각은 다이오드 구성으로 결합된 저항성 트랜지스터를 구비하는, 조절된 전압 조절 회로.
  14. 제 12항에 있어서, 상기 클램프 회로는 다이오드 구성으로 각각 접속된 1개 또는 그 이상의 직렬로 결합된 트랜지스터들을 구비하는, 조절된 전압 조절 회로.
  15. 제 11 항에 있어서, 상기 분압기는 상기 공급 단자와 상기 조절 단자간에 직렬로 결합된 다수의 부하 소자들로서, 상기 다수의 부하 소자들 중 인접한 상기 다수의 소자들간의 접합들을 형성하는 상기 다수의 부하 소자들을 구비하며,
    상기 감지 단자는 상기 접합들 중 한 접합에 결합되고,
    상기 클램프 회로는 상기 감지 단자와 상기 조절 단자들간에 포함되게 배치된 상기 접합들 중 제 1 및 제 2 접합들에 각각 결합되는 제 1 및 제 2 클램프 단자들을 구비하는, 조절된 전압 조절 회로.
  16. 제 11 항에 있어서, 상기 분압기는 상기 전원 단자와 상기 조절 단자들간에 직렬로 결합된 다수의 부하 소자들로서, 상기 다수의 부하 소자들 중 연속 소자들간의 접합들을 규정하는 상기 다수의 부하 소자들을 구비하며,
    상기 감지 단자는 상기 접합들 중 한 접합에 결합되고,
    상기 클램프 회로는 상기 조절 단자에 결합되는 부하 소자에 병렬로 결합되는, 전압 조절 회로.
  17. 제 11 항에 있어서, 상기 검출기 회로는,
    검출기 기준 단자 및 검출기 공급 단자와;
    상기 검출기 공급 단자에 결합된 제 1 부하 단자 및 상기 검출기 출력 단자에 결합된 제 2 부하 단자를 갖는 적어도 1개의 부하 소자; 및
    상기 검출기 출력 단자에 결합된 제 1 단자, 상기 검출기 기준 단자에 결합된 제 2 단자, 및 상기 검출기 입력 단자에 결합된 제어 단자를 갖는 제 1 스위치를 더 구비하며, 상기 스위치는 상기 감지 전압이 상기 소정 임계 전압을 초과할 때 닫히고, 상기 감지 전압이 상기 소정 임계 전압보다 작을 때 열리는, 조절된 전압 조절 회로.
  18. 제 17 항에 있어서, 상기 검출기 회로는 상기 제 2 부하 단자와 상기 제 1 스위치 단자의 접합과 상기 검출기 출력 단자간에 위치한 홀수 개의 직렬로 결합된 인버터들을 더 구비하며, 상기 인버터들 중 첫 인버터는 상기 접합에 결합된 인버터 입력 단자를 가지며 상기 인버터들 중 마지막 인버터는 상기 검출기 출력 단자에 결합된 인버터 출력 단자를 갖는, 조절된 전압 조절 회로.
  19. 제 18 항에 있어서, 상기 검출기 회로는 상기 검출기 출력 단자에 결합된 히스테리시스 입력 단자와 상기 제 1 단자에 결합된 히스테리시스 구동 단자를 갖는 히스테리시스 회로를 더 구비하는, 조절된 전압 조절 회로.
  20. 제 19 항에 있어서, 상기 히스테리시스 회로는,
    상기 검출기 입력 단자에 결합된 히스테리시스 제어 단자와;
    상기 검출기 기준 단자에 결합된 히스테리시스 출력 단자와;
    상기 히스테리시스 출력 단자에 결합된 제 2 단자, 제 1 단자, 및 상기 히스테리시스 입력 단자에 결합된 제어 단자를 갖는 제 2 스위치; 및
    상기 히스테리시스 구동 단자에 결합된 제 1 단자, 상기 히스테리시스 제어 단자에 결합된 제어 단자, 및 상기 제 2 스위치의 상기 제 1 단자에 결합된 제 2 단자를 갖는 제 3 스위치를 포함하는, 조절된 전압 조절 회로.
  21. 제 11 항에 있어서, 상기 검출기 회로는 상기 검출기 출력 단자에 결합된 히스테리시스 입력 단자와 상기 검출기 입력 단자에 결합된 히스테리시스 제어 단자를 갖는 히스테리시스 회로를 더 구비하는, 조절된 전압 조절 회로.
  22. 제 11 항에 있어서, 상기 검출기 회로는 상기 감지 전압이 제 2 소정 임계값과 동등하게 될 때 상기 전하 펌프를 활성화시키는 조절된 전압 조절 회로.
  23. 메모리 회로에 있어서,
    전원 전압을 수신하도록 동작 가능한 공급 단자와;
    어드레스, 데이터, 및 제어 신호들을 수신하도록 동작 가능한 제어 회로와;
    상기 제어 회로와 통신하는 메모리 셀들의 어레이; 및
    조절된 전압을 제공하도록 동작 가능한 전압 회로를 구비하며,
    상기 전압 회로는,
    상기 조절된 전압을 발생시키도록 동작 가능한 전하 펌프와;
    상기 조절된 전압 단자와 상기 공급 단자간에 결합되고 감지 전압을 발생시키도록 동작 가능한 분압기와;
    상기 분압기에 결합된 클램프 회로로서, 상기 클램프 회로 양단의 전압이 소정 값을 초과하는 것을 실질적으로 방지함으로써, 상기 조절된 전압과 상기 감지 전압간의 감응성을 증가시키도록 동작 가능한 상기 클램프 회로; 및
    상기 분압기와 상기 전하 펌프간에 결합되고, 상기 감,지 전압이 제 1 소정 임계값에 도달할 때 상기 전하 펌프를 비활성화시키고 상기 감지 전압이 제 2 소정 임계값에 도달할 때 상기 전하 펌프를 활성화시키는 제어 신호를 발생시키도록 동작 가능한 검출기 회로를 구비하는, 메모리 회로.
  24. 제 23 항에 있어서, 상기 분압기는 상기 조절된 전압 단자와 상기 전원 단자간에 직렬로 결합된 다수의 부하 소자들로서, 상기 다수의 부하 소자들의 인접한쌍들간의 접합들을 규정하는 상기 다수의 부하 소자들을 구비하며, 상기 분압기는 상기 접합들 중 선택된 접합에 상기 감지 전압을 발생시키도록 동작 가능하고,
    상기 클램프 회로는 상기 접합들 중 한 접합에 결합되는 제 1 클램프 단자 및, 상기 선택된 접합과 상기 조절된 전압간에 배치된 상기 접합들 중 또 다른 접합에 결합되거나 또는 상기 조절된 전압에 결합되는 제 2 클램프 단자를 구비하는, 메모리 회로.
  25. 제 23 항에 있어서, 상기 분압기는 상기 공급 단자와 상기 조절된 전압간에 직렬로 결합된 다수의 부하 소자들로서, 상기 다수의 부하 소자들 중 연속 소자들간의 접합들을 형성하는 상기 다수의 부하 소자들을 구비하고, 상기 분압기는 상기 접합들 중 선택된 접합에 상기 감지 전압을 발생시키도록 동작 가능하며,
    상기 클램프 회로는 상기 선택된 접합, 상기 조절된 전압, 상기 선택된 접합과 상기 조절된 전압간에 위치한 상기 접합들 중 다른 접합들의 노드들을 포함하는 한 쌍의 노드들간에 결합되는, 메모리 회로.
  26. 제 23 항에 있어서, 상기 분압기는 상기 전원 전압과 상기 조절된 전압간에 직렬로 결합된 다수의 부하 소자들로서, 상기 다수의 부하 소자들 중 연속 소자들간에 접합들을 규정하는 상기 다수의 부하 소자들을 구비하며, 상기 분압기는 상기 접합들 중 선택된 접합에 상기 감지 전압을 발생시키도록 동작 가능하며,
    상기 클램프 회로는 상기 조절된 전압에 결합되는 부하 소자 양단에 결합되는, 메모리 회로.
  27. 제 26 항에 있어서, 1개 또는 그 이상의 상기 부하 소자들 각각은 비교적으로 긴 채널을 갖는 다이오드 결합된 트랜지스터를 구비하는, 메모리 회로.
  28. 제 26 항에 있어서, 상기 클램프 회로는 직렬로 접속된 1개 또는 그 이상의 다이오드 결합된 트랜지스터들을 구비하는, 메모리 회로.
  29. 제 23항에 있어서, 상기 검출기 회로는,
    상기 전원 단자에 결합된 제 1 단자 및, 제 2 단자를 갖는 부하 소자; 및
    상기 제 2 단자와 기준 전압간에 직렬 결합되며, 상기 감지 전압을 수신하는 제어 단자를 갖는 스위치를 구비하며, 상기 스위치는 상기 감지 전압이 상기 소정 임계 전압을 초과할 때 닫히고, 상기 감지 전압이 상기 소정 임계 전압보다 작을 때는 열림으로써 상기 제 2 단자에서 상기 제어 신호를 발생시키도록 동작 가능한, 메모리 회로.
  30. 제 23 항에 있어서,
    상기 메모리 회로는 다수의 트랜지스터들이 형성된 기판을 더 구비하며,
    상기 조절된 전압은 백 바이어스 전압으로서 상기 기판에 결합되는, 메모리 회로.
  31. 전압을 조절하는 방법에 있어서,
    상기 조절된 전압과 공급 전압간의 다수의 중간 전압들을 발생시키는 단계와;
    상기 중간 전압들 중 선택된 전압이 제 1 소정 전압에 도달할 때 상기 조절된 전압을 발생시키는 회로를 비활성화시키는 단계와;
    상기 선택된 전압들이 제 2 소정 전압에 도달할 때 상기 회로를 활성화시키는 단계; 및
    상기 공급 전압과 상기 선택된 중간 전압간의 감응성을 감소시키기 위해 한쌍의 상기 중간 전압들 또는 상기 중간 전압들 중 한 전압과 상기 조절된 전압간의 차를 클램핑차는 단계를 구비하는, 전압 조절 방법.
  32. 제 31 항에 있어서, 상기 클램핑 단계는 상기 중간 전압들 중 제 1 중간 전압과, 상기 선택된 중간 전압과 상기 조절된 전압 사이에 있는 상기 중간 전압들 중 제 2 중간 전압 또는 상기 조절된 전압간의 차를 클램핑하는 단계를 더 포함하는, 전압 조절 방법.
  33. 제 31 항에 있어서, 상기 클램핑 단계는 상기 중간 전압들 중 제 1 중간 전압 또는 상기 선택된 중간 전압과 상기 중간 전압들 중 제 2 중간 전압 또는 상기 조절된 전압간의 차를 클램핑하는 단계를 더 구비하는, 전압 조절 방법.
  34. 제 31 항에 있어서, 상기 제 2 소정 전압은 제 1 소정 전압보다 큰, 전압 조절 방법.
KR1019970709006A 1995-06-07 1996-06-06 전압조절회로및그방법,조절된전압조절회로및메모리회로 KR100401392B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/485093 1995-06-07
US08/485093 1995-06-07
US08/485,093 US5644215A (en) 1995-06-07 1995-06-07 Circuit and method for regulating a voltage

Publications (2)

Publication Number Publication Date
KR19990022525A KR19990022525A (ko) 1999-03-25
KR100401392B1 true KR100401392B1 (ko) 2003-12-24

Family

ID=23926885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970709006A KR100401392B1 (ko) 1995-06-07 1996-06-06 전압조절회로및그방법,조절된전압조절회로및메모리회로

Country Status (7)

Country Link
US (2) US5644215A (ko)
JP (1) JP3425956B2 (ko)
KR (1) KR100401392B1 (ko)
AU (1) AU6270496A (ko)
DE (1) DE19681425B3 (ko)
GB (1) GB2315886B (ko)
WO (1) WO1996041247A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115307A (en) 1997-05-19 2000-09-05 Micron Technology, Inc. Method and structure for rapid enablement
US5923156A (en) * 1997-08-15 1999-07-13 Micron Technology, Inc. N-channel voltage regulator
US6054847A (en) * 1998-09-09 2000-04-25 International Business Machines Corp. Method and apparatus to automatically select operating voltages for a device
JP2000155617A (ja) * 1998-11-19 2000-06-06 Mitsubishi Electric Corp 内部電圧発生回路
FR2801678B1 (fr) 1999-11-30 2002-02-01 St Microelectronics Sa Dispositif de detection d'une haute tension
US6285243B1 (en) 2000-02-23 2001-09-04 Micron Technology, Inc. High-voltage charge pump circuit
US6495994B1 (en) * 2001-08-27 2002-12-17 Micron Technology, Inc. Regulator circuit for independent adjustment of pumps in multiple modes of operation
GB2381882B (en) * 2001-11-09 2005-11-09 Micron Technology Inc Voltage clamp circuit
DE10327285A1 (de) * 2003-06-17 2005-01-13 Infineon Technologies Ag Schaltungsanordnung
US6937026B2 (en) * 2003-09-11 2005-08-30 Lockheed Martin Corporation High voltage interface module
US6992534B2 (en) * 2003-10-14 2006-01-31 Micron Technology, Inc. Circuits and methods of temperature compensation for refresh oscillator
US9831764B2 (en) * 2014-11-20 2017-11-28 Stmicroelectronics International N.V. Scalable protection voltage generator
CN107231325B (zh) * 2016-03-25 2021-03-30 快捷半导体(苏州)有限公司 信号接收电路及方法、信号检测电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
US4581546A (en) * 1983-11-02 1986-04-08 Inmos Corporation CMOS substrate bias generator having only P channel transistors in the charge pump
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
US4689651A (en) * 1985-07-29 1987-08-25 Motorola, Inc. Low voltage clamp
JPS63308794A (ja) * 1987-06-10 1988-12-16 Mitsubishi Electric Corp 基板バイアス回路
US4947058A (en) * 1988-06-03 1990-08-07 Fairchild Semiconductor Corporation TTL current sinking circuit with transient performance enhancement during output transition from high to low
US4972104A (en) * 1988-06-03 1990-11-20 Fairchild Semiconductor Corporation TTL totem pole anti-simultaneous conduction circuit
US4975798A (en) * 1989-09-05 1990-12-04 Motorola Inc. Voltage-clamped integrated circuit
US5039877A (en) * 1990-08-30 1991-08-13 Micron Technology, Inc. Low current substrate bias generator
JP3253726B2 (ja) * 1993-02-26 2002-02-04 株式会社東芝 半導体記憶装置の基板バイアス発生回路および基板バイアスレベルの制御方法

Also Published As

Publication number Publication date
DE19681425B3 (de) 2012-08-02
GB9725961D0 (en) 1998-02-04
DE19681425T1 (de) 1998-07-02
JPH11507452A (ja) 1999-06-29
AU6270496A (en) 1996-12-30
KR19990022525A (ko) 1999-03-25
US5831419A (en) 1998-11-03
US5644215A (en) 1997-07-01
GB2315886A (en) 1998-02-11
WO1996041247A1 (en) 1996-12-19
JP3425956B2 (ja) 2003-07-14
GB2315886B (en) 1999-05-12

Similar Documents

Publication Publication Date Title
US5430682A (en) Semiconductor integrated circuit device having internal step-down power voltage generator with auxiliary current path for keeping step-down power voltage constant
US5838188A (en) Reference voltage generation circuit
EP0157905B1 (en) Semiconductor device
US6922098B2 (en) Internal voltage generating circuit
US5034623A (en) Low power, TTL level CMOS input buffer with hysteresis
KR0133942B1 (ko) 반도체 집적 회로장치
US6236249B1 (en) Power-on reset circuit for a high density integrated circuit
KR900004725B1 (ko) 전원전압 강하회로
JP3418175B2 (ja) 内部ｃｍｏｓ基準発生器および電圧調整器
KR100401392B1 (ko) 전압조절회로및그방법,조절된전압조절회로및메모리회로
KR100218078B1 (ko) 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로
EP0613071B1 (en) Semiconductor integrated circuit device having low power consumption voltage monitoring circuit for built-in step-down voltage generator
US5552740A (en) N-channel voltage regulator
US5592121A (en) Internal power-supply voltage supplier of semiconductor integrated circuit
US5278798A (en) Semiconductor memory device
EP0451870A2 (en) Reference voltage generating circuit
US6806691B2 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
US6310511B1 (en) Generator scheme and circuit for overcoming resistive voltage drop on power supply circuits on chips
KR100293012B1 (ko) 반도체장치및그의입력회로와출력회로
KR960000896B1 (ko) 반도체 집적회로장치
US6060944A (en) N-channel voltage regulator
JP3641345B2 (ja) 基板バイアス効果を利用した遅延回路
KR19980028831A (ko) 반도체 메모리장치
US6847253B2 (en) Half voltage generator having low power consumption
KR100554840B1 (ko) 파워 업 신호 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee