KR0133942B1 - 반도체 집적 회로장치 - Google Patents

반도체 집적 회로장치

Info

Publication number
KR0133942B1
KR0133942B1 KR1019910009729A KR910009729A KR0133942B1 KR 0133942 B1 KR0133942 B1 KR 0133942B1 KR 1019910009729 A KR1019910009729 A KR 1019910009729A KR 910009729 A KR910009729 A KR 910009729A KR 0133942 B1 KR0133942 B1 KR 0133942B1
Authority
KR
South Korea
Prior art keywords
circuit
power supply
internal
pmos transistor
transistor
Prior art date
Application number
KR1019910009729A
Other languages
English (en)
Other versions
KR920001541A (ko
Inventor
수지 무라가미
가즈야스 후지시마
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR920001541A publication Critical patent/KR920001541A/ko
Application granted granted Critical
Publication of KR0133942B1 publication Critical patent/KR0133942B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

이 발명은 반도체집적회로 장치에 관하고 다시금 특정적으로는 외부전원으로부터 주어지는 전원전압을 강압하기 위한 내부강압회로를 구비한 반도체집적회로 장치에 관한다.
이 발명의 목적은 스탠바이모드시에 있어서의 소비전력이 극히 작은 내부강압회로를 구비한 반도체집적회로 장치를 제공하는 것이다.
이 발명에 의하면, 스탠바이모드시에는 내부강압수단을 비활성 상태로 하는 것과 아울러 전원전압을 주회로에 직접 인가하도록 하였으므로 스탠바이모드시에 있어서의 소비전력을 극히 작게 할 수 있음과 아울러 주회로에 있어서의 각 논리회로의 동작 상태를 유지할 수가 있다.

Description

반도체 집적 회로장치
제1도는 이 발명의 한 실시예의 구성을 표시하는 개략 블럭도.
제2도는 제1도에 표시하는 내부강압회로의 한 예를 표시하는 회로도.
제3도는 제1도에 표시하는 내부강압회로의 다른 예를 표시하는 회로도.
제4도는 제1도에 표시하는 내부강압회로의 또 다른 예를 표시하는 회로도.
제5도는 종래의 내부강압회로의 구성을 표시하는 회로도.
＊ 도면의 주요부분에 대한 부호의 설명
1 : 기준전압발생회로 2 : 내부전압보정회로
3 : 전원입력단자 5 : 반도체기판
6 : 내부강압회로 7 : 내부주회로
8 : 타이밍제네레이터 9 : 모드신호입력단자
21 : 전류량전환회로 22 : 전압비교회로
23 : 출력트랜지스터 64 : NMOS 트랜지스터
61 : 비활성화수단으로서의 NMOS트랜지스터
62 : 전원전압인가수단으로서의 PMOS트랜지스터
63 : 비활성화수단으로서의 PMOS트랜지스터
이 발명은 반도체집적회로장치에 관하고 다시금 특정적으로는 외부전원으로부터 주어지는 전원전압을 강압하기 위한 내부강압회로를 구비한 반도체집적회로 장치에 관한다.
다이내믹·램던·액세스·메모리(DRAM)나 스태틱, 랜덤, 액세스 메모리(SRAM)으로 대표되는 반도체기억장치에 있어서는 직접도를 향상하기 위하여 미세화가 진행되어 트랜지스터의 사이즈가 극히 작은 것으로 되어있다.
예를들면, 16M 비트의 DRAM 혹은 4M 비트의 SRAM에서는 0.5㎛정도의 트랜지스터가 사용되고 있다. 그러나 이와같은 미세 트랜지스터를 표준적인 전원전압(5V)하에서 사용하면, 트랜지스터에 인가되는 전계가 지나치게 강하게 되어 핫 일렉트론등의 문제로 신뢰성을 보증할 수 없게 된다.
그래서 반도체집적회로장치내에 내부강압회로를 설치하고 외부로부터 주어지는 전원전압을 내부강압회로에서 강압한 후에 내부회로에 공급하는 것으로서 미세트랜지스터에 인가되는 전계를 약하게 하는 것이 고려되고 있다.
제5도는 예를들면, Journal of Solid-State circuits, Vol.SC-22 No3, pp, 437∼441, June 1987, A New On-Chip Voltage Converter for Submicrometer High-Density DRAMS에 표시된 종래의 내부강압회로를 표시하는 회로도이다.
도면에 있어서 이 내부강압회로는 기준전압발생회로(1)와, 내부전압보정회로(2)와에 의하여 구성되어있다. 기준전압발생회로(1)는 내부전압보정회로(2)에 대하여 기준전압(Vref)을 발생하므로 p채널 MOS트랜지스터(이하 PMOS트랜지스터라고 칭한다)(1a∼1e)에 의하여 구성되어 있다. PMOS 트랜지스터(1a∼1c)는 직열로 접속되어 전원입력단자(3)와 접지(GNS)와의 사이에 삽입되어 있다. 즉 PMOS트랜지스터(1a)의 소스는 전원입력단자(3)에 접속되고, PMOS트랜지스터(1b)의 소스는 PMOS트랜지스터(1a)의 드레인에 접속되고 PMOS트랜지스터(1c)의 소스는 PMOS트랜지스터(1b)의 드레인에 접속되고, PMOS트랜지스터(1c)의 드레인은 접지(GND)에 접속되어 있다.
또 PMOS트랜지스터(1a)의 게이트는 PMOS트랜지스터(1b)의 소스에 접속되고, PMOS트랜지스터(1b)의 게이트는 PMOS트랜지스터(1c)의 소스에 접속되고 PMOS트랜지스터(1c)의 게이트는(GND)에 접속되어 있다. 따라서 이것들 PMOS트랜지스터(1a∼1c)는 각각이 저항으로서 사용되어 저항분압회로를 구성하고 있다. 전원입력단자(3)에는 도시하지않은 외부전원으로부터 전원전압이 주어지고 있다. 한편, PMOS트랜지스터(1d 및 1e)는 직열로 접속되어서, 또한 상기 PMOS트랜지스터(1a∼1c)와는 병열로 전원입력단자(3)와 접지(GND)와의 사이에 삽입되어 있다. 즉, PMOS트랜지스터(1d)의 소스전원입력단자(93)에 접속되고, PMOS트랜지스터(1e)의 소스는 PMOS트랜지스터(1d)의 드레인에 접속되고, PMOS트랜지스터(1e)의 드레인은 접지(GND)에 접속되어 있다. 또 PMOS트랜지스터(1d)의 게이트는 PMOS트랜지스터(1b)의 드레인 및 PMOS트랜지스터(1c)의 소스에 접속되고, PMOS트랜지스터(1e)의 게이트는 접지(GND)에 접속되어 있다. 내부전압보정회로(2)는 전원전압의 변동에 의하여 내부전압이 변동하지 않도록 기준전압(VREF)에 의거하여 내부전압을 보정하기 위한 회로이며, 전류량전환회로(21)와 전압비교회로(22)와 출력트랜지스터(23)와에 의하여 구성되어 있다.
전류량전환회로(21)는 반도체집적회로장치의 액티브모드와 스탠바이 모드와의 전환에 응하여 전압비교회로(22)에 공급되는 전류량을 전환하기위한 회로이며 전원압력단자(3)와 전압비교회로(22)와의 사이에 병열로 삽입된 2개의 PMOS트랜지스터(21a 및 21b)에 의하여 구성되어있다. PMOS트랜지스터(21a)는 그 소스가 전원입력단자(3)에 접속되고 그 게이트에 클럭신호(ψ)가 주어지고 있다. PMOS트랜지스터(21b)는 그 소스가 전원입력단자(3)에 접속되고 그 게이트가 접지(GND)에 접속되어 있다.
한편 전압비교회로(22)는 기준전압발생회로(1)로부터 주어지는 기준전압(VREF)과 출력트랜지스터(23)가 출력하는 내부전압(VINT)과를 비교하고 그 비교결과에 응하여 출력트랜지스터(23)의 도통도를 제어하기 위한 회로이며, 2개의 PMOS트랜지스터(22a 및 22b)와 2개의 N 채널 MOS트랜지스터(이하 NMOS트랜지스터라고 칭함)(22c 및 22d)와에 의하여 구성되어 있다.
PMOS트랜지스터(22a)는 그 소스가 PMOS트랜지스터(21a 및 21b)의 각 드레인에 접속되고 그 드레인이 PMOS트랜지스터(22c)의 드레인에 접속되고 그 게이트가 PMOS트랜지스터(1d)의 드레인 및 PMOS트랜지스터(1e)의 소스에 접속되어 있다.
PMOS트랜지스터(22b)는 그 소스가 PMOS트랜지스터(21a 및 21b)의 각 드레인에 접속되고, 그 드레인이 NMOS트랜지스터(22d)의 드레인에 접속되고 그 게이트가 출력트랜지스터(23)의 소스에 접속되어 있다.
NMOS트랜지스터(22c 및 22d)의 각 소스는 접지(GND)에 접속되어 있다. 또 NMOS트랜지스터(22c 및 22d)의 게이트는 공통접속되어 PMOS트랜지스터(22b)의 드레인에 접속되어 있다. 다시금, PMOS트랜지스터(22a) 및 NMOS트랜지스터(22c)의 각 드레인은 출력 트랜지스터(23)의 게이트에 접속되어 있다. 출력 트랜지스터(23)는 PMOS트랜지스터로 이루어지며 그 소스는 전원입력단자(3)에 접속되어 있다.
다음에 제5도에 표시하는 종래의 내부강압회로의 동작에 관하여 설명한다.
우선 기준전압발생회로(1)의 동작에 관하여 설명한다. PMOS트랜지스터(1a∼1c)는 각각이 저항 접속되어 전원 입력단자(3)와 접지(GND)와의 사이에 삽입되어 있기 때문에 PMOS트랜지스터(1b)의 드레인과 PMOS트랜지스터(1c)의 소스와의 접속점(P)의 전위는 Ext. Vcc-2×[Vtp]로 된다. 또한 Vtp는 PMOS트랜지스터의 스레숄드 전압이다.
점(P)는, PMOS트랜지스터(1d)의 게이트에도 접속되어 있기 때문에 점(P)의 전위는 PMOS트랜지스터(1d)의 게이트전위이기도 하다. 따라서 PMOS트랜지스터(1d)의 소스와 게이트와의 저위차는 전원전압(Ext. Vcc)의 변동에 불구하고항상 일정한 전위(=2×｜VTP｜)로 된다. 그러므로 PMOS트랜지스터(1d)에 흐르는 포화전류(1d)도 항상 일정하게 되지만, 이 포화전류(1d)는 전압 비교회로(22)에 흐르지 않기 때문에 그 전부가 PMOS트랜지스터(1e)에 공급된다. 따라서 이 PMOS트랜지스터(1e)에 흐르는 전류(1e)도 일정하게 된다(1e=1d). 그런데 PMOS트랜지스터(1e)의 드레인의 전위는 접지전위(OV)에 고정되어 있기 때문에 전류(1e)가 일정하면 PMOS트랜지스터(1e)의 소스의 전위도 일정한 값(=VREF)으로 된다. 따라서 기준전압발생회로(1)는, 항상 일정한 기준전압(VREF)을 발생하게 된다.
다음에 내부전압보정회로(2)의 동작에 관하여 설명한다. 제5도의 내부강압회로가 탑재된 반도체 직접회로장치가 엑티브모드일때는 클럭신호(ψ)가 L레벨로 되어있다. 따라서 PMOS트랜지스터(21a)는 액티브모드에 있어서 온 상태로 있다. 한편 PMOS트랜지스터(21b)는 그 게이트가 접지(GND)에 접속되어 있기 때문에 항상 온 상태로 있다. 따라서 액티브모드에 있어서는 PMOS트랜지스터(21a 및 21b)가 어느것이든 온 되고 있으며 대전류가 전압비교회로(22)에 공급되어 있다.
전압비교회로(22)는 기준전압(VREF)과 내부전압(VINT)과를 비교한다.
예를들면, 전원전압(Ext. Vcc)의 상승등의 원인에 의하여 내부 전압(VINT)이 상승하고 VREFVINT로 되면 PMOS트랜지스터(22b)의 도통도가 저하한다. 경우에 따라서 PMOS트랜지스터(22b)의 드레인의 전위가 내려가기 때문에 NMOS트랜지스터(22c)의 도통도가 저하한다. 그 결과 NMOS트랜지스터(22c)의 드레인의 전위가 상승하고 출력트랜지스터(23)의 도통도가 저하한다. 따라서 내부전압(VINT)이 내려가고 VINT=VREF로 된다. 역으로 내부전압(VINT)이 저하하고 VREFVINT로 되었을 경우에는 상기와 역의 제어가 행하여져 내부전압(VINT)은 기준전압(VREF)으로 안정된다.
이상과 같이 하여 제5도의 내부강압회로는 전원전압(Ext. Vcc)에 의존하지 않는 내부전압(VINT)을 발생한다. 이 내부전압(VINT)은 반도체집적회로장치의 각 내부회로에 인가한다. 또한 제5도의 내부강압회로(2)를 탑재한 반도체집적회로 장치가 스텐바이 상태일때에는 클럭신호(ψ)가 H레벨로 되며, PMOS트랜지스터(21a)가 오프상태로 된다.
그 결과 전류량전환회로(21)로부터 전압비교회로(22)로 공급되는 전류량이 저감되고, 스텐바이모드에 있어서의 소비전력의 저감이 도모되고 있다.
상술한 것과같이 제5도에 표시하는 종래의 내부전압회로에서는 반도체집적회로장치의 스텐바이모드시에 있어서 PMOS트랜지스터(21a)를 오프상태로하는 것에 의하여 스텐바이 모드시에서의 소비전력의 저감을 도모하고 있다.
그러나 예를들면 PMOS트랜지스터(21a)를 오프하여도 PMOS트랜지스터(21b)가 온하고 있는 결과 이 PMOS트렌지스터(21b)를 사이에 두고 스텐바이모드시에 전압비교회로(22)에 전류가 공급된다.
또 제5도에 표시하는 종래의 내부강압회로에서는 스탠바이모드시에 있어서도 기준전압발생회로(1)에 전류가 흐르는 구성으로 되어있다. 따라서 제5도에 표시하는 종래의 내부강압회로는 스탠바이모드시의 소비전력이 의연하게 크게되는 문제가 있었다. 그러므로 이 발명의 목적은 스텐바이모드시에 있어서의 소비전력이 극히 작은 내부강압회로를 구비한 반도체집적회로장치를 제공하는 것이다. 이 발명에 관한 반도체집적회로장치는 외부전원으로부터 주어지는 전원전압을 강압하기 위한 내부강압수단과 스탠바이모드에 있어서 내부강압수단을 비활성 상태로 하기 위한 비활성수단과 스탠바이모드에 있어서 외부전원으로부터 주어지는 전원전압을 주회로에 직접 인가하기 위한 전원전압인가 수단과를 구비하고 있다.
이 발명에 있어서는 스탠바이모드에 있어서 내부강압 수단이 비활성상태로 되기 때문에 내부강압수단에 전류가 흐르지 않고 소비전력이 큰 폭으로 저감된다. 한편에서 스탠바이모드에 있어서 외부전원으로부터 주어지는 전원전압이 주회로에 직접 인가되고 주회로에 있어서의 각 논리회로의 동작상태가 유지된다.
실시예
제1도는 이 발명이 한 실시예에 관한 반도체집적회로장치의 구성을 표시하는 개략블럭도이다. 도면에 있어서 반도체기판(5)의 위에는 내부강압회로(6)와 내부주회로(7)와 타이밍 제네레이터(8)가 설치되어 있다. 내부강압회로(6)는 전원입력단자(3)를 사이에 두고 외부전원(도시하지 않음)으로부터 주어지는 전원전압(Ext. Vcc)을 강압하여 내부전압(VINT)을 발생한다. 이 내부전압(VINT)은 내부주회로(7)에 주어진다. 내부주회로(7)는 반도체집적회로장치의 종류에 응하여 여러가지 회로, 예를들면 메모리나 게이트어레이조직이나 마이크로 컴퓨터 등을 포함한다.
타이밍 제네레이터(8)에는 반도체기판(5)에 설치된 모드신호 입력단자(9)를 사이에 두고 외부 칩셀렉트신호(Ext. CS)가 주어진다. 이 외부 칩셀렉트신호(Ext. CS)는 반도체집적회로장치의 동작 모드를 액티브로드와 스탠바이모드와에 전환하기 위한 신호이다. 타이밍 제네레이터(8)는 주어진 외부칩셀렉트신호(Ext. CS)에 의거하여 각종 타이밍 신호(CS, CS)가 발생한다. 이것들의 타이밍 신호는 내부강압회로(6) 및 내부주회로(7)에 주어진다.
제2도는 제1도에 표시하는 내부강압회로(6)의 일예를 표시하는 회로도이다. 이 제2도에 표시하는 내부강압회로는 제5도에 표시하는 종래의 내부강압회로와 마찬가지로 기준전압발생회로(1) 및 내부전압보정회로(2)를 포함한다. 다시금, 제2도의 내부강압회로는 스탠바이모드에 있어서의 기준전압발생회로(1) 및 내부전압보정회로(2)를 비활성상태로 하기위한 NMOS트랜지스터(61)와 스탠바이모드에 있어서 전원전압(Ext. Vcc)을 내부주회로(7)에 직접 인가하기 위한 PMOS트랜지스터(62)와를 포함한다. NMOS트랜지스터(61)는 그 드레인 PMOS트랜지스터(1c 및 1e)의 각 드레인 및 NMOS트랜지스터(22c 및 22d)의 각 소스에 접속되고 그 소스가 접지(GND)에 접속되어 있다.
또 NMOS트랜지스터(61)의 게이트에는 타이밍 제네레이터(8)로부터 타이밍신호(CS)가 주어져 있다.
PMOS트랜지스터(62)는 그 소스가 전원 입력단자(3)에 접속되고 그 드레인이 출력트랜지스터(23)의 드레인에 접속되어 있다. PMOS트랜지스터(62)의 게이트는 타임밍제네레이터(8)로부터 타이밍신호(CS)가 주어진다. 기타의 구성은 제5도에 표시하는 종래의 내부강압회로와 마찬가지이며 상당하는 부분에는 동일한 참조번호를 붙이고 그 설명을 생략한다.
다음에 제2도에 표시하는 내부강압회로의 동작에 관하여 설명한다. 우선 액티브모드에 있어서는 타이밍신호(CS)가 H레벨로 되어있다. 그러므로 NMOS트랜지스터(61)는 온 되고 있으며, PMOS트랜지스터(62)는 오프되고 있다. 따라서 기준전압 발생회로(1) 및 내부전압보정회로(2)와 접지(GND)와의 사이에서 전류경로가 형성되고, 기술전압 발생회로(1) 및 내부전압 보정회로(2)는 어느것이든 활성 상태로 되어 있다. 이때 기준전압발생회로(1) 및 내부전압보정회로(2)는, 액티브모드시에 있어서의 제5도의 기준전압 발생회로(1) 및 내부전압보정회로(2)와 전혀 마찬가지의 동작을 행한다. 즉 기준전압발생회로(1)는, 전원전압(Ext. Vcc)를 강압하여 기준전압(Vref)을 발생하고 내부전압보정회로(2)는 기준전압(Vref)에 의거하여 내부전압(VINT)의 변동을 보정한다.
한편 스탠바이모드시에 있어서는 타이밍신호(CS)가 L레벨로 된다.
그러므로 NMOS트랜지스터(61)가 오프상태로 되며, PMOS트랜지스터(62)가 온 상태로 된다. NMOS트랜지스터(61)가 오프상태로 되는 것에 의하여 기준전압발생회로(1) 및 내부전압보정회로(2)와 접지(GND)와의 사이의 전류경로가 차단되고, 기준전압발생(1) 및 내부전압보정회로(2)는 어느것이든 비활성상태로 된다. 즉, 이때 기준전압발생회로(1) 및 내부전압보정회로(2)에는 전류가 흐르지 않고 스탠바이 모드시에서의 전력소비가 큰 폭으로 경감된다.
한편, PMOS트랜지스터(62)가 온되고 있기 때문에 전원전압(Ext. Vcc)이 이 PMOS트랜지스터(62)를 사이에 두고 내부주회로(7)에 직접 인가된다. 이것에 의하여 내부주회로(7)에 있어서의 각 논리회로의 동작 상태(예를들면 메모리에 있어서의 기억데이터 등)가 유지된다. 또한 스탠바이모드시에 있어서는 내부주회로(7)에 있어서의 거의 모든 트랜지스터에 전류가 흐르지 않으므로(특히 SRAM에 있어서는 거의 전류가 흐르지 않는다) 각 트랜지스터에서 핫 일렉트론이 발생하기 어려운 상황에 있다. 따라서 스탠바이모드시에 있어서 전원전압(Ext. Vcc)을 내부주회로(7)에 직접 인가하여도 아무런 문제가 생기지 않는다. 회로구성도 내부주회로(7)에 직접전원전압(Ext. Vcc)을 인가하는 쪽이 용이하다. 또 스탠바이모드시에는 전류가 거의 흐르지 않으므로 PMOS트랜지스터(62)의 사이즈는 작아도 좋다.
제3도는, 제1도에 표시하는 내부강압회로(6)의 다른예를 표시하는 회로도이다.
제2도에 표시하는 내부강압회로에서는 비활성수단으로서의 NMOS트랜지스터(61)가 기준전압발생회로(1) 및 내부전압보정회로(2)와 접지(GND)와의 사이에 삽입되어 있었으나, 제3도에 표시하는 내부강압회로에서는 비활성화수단으로서의 PMOS트랜지스터(63)가 전원입력단자(3)와 기준전압발생회로(1) 및 내부보정회로(2)와의 사이에 삽입되어 있다.
즉 PMOS트랜지스터(63)는 그 소스가 전원입력단자(3)에 접속되고 그 드레인이 PMOS트랜지스터(1a, 1d, 21a, 21b 및 23)의 각 소스에 접속되어 있다. 또 PMOS트랜지스터(63)의 게이트에는 타이밍제네레이터(8)로부터 타이밍 신호(CS)의 반전신호RM OVERLINE CS가 주어진다. 기타의 구성은 제2도에 표시하는 내부강압회로와 마찬가지이며, 상당하는 부분에는 동일한 참조번호를붙여서 그 설명을 생략한다.
다음에 제3도에 표시하는 내부강압회로의 동작에 관하여 설명한다. 액티브모드시에는 타이밍신호(CS)가 H레벨 타이밍신호 RM OVERLINE CS가 L레벨로 된다. 그러므로 PMOS트랜지스터(62)가 오프상태로 되며, PMOS트랜지스터(63)가 온 상태로 된다. 따라서 기준전압발생회로(1) 및 내부전압보정회로(2)가 활성화 된다.
한편 스탠바이모드시에는 타이밍 신호(CS)가 L레벨 타이밍 신호 CS가 H레벨로 된다. 그러므로 PMOS트랜지스터(62)가 온 상태로 되며, PMOS트랜지스터(63)가 오프상태로 된다. 따라서 기준전압발생회로(1) 및 내부전압보정회로(2)가 비활성 상태로 되며 이것들의 기준전압발생회로(1) 및 내부전압보정회로(2)에 전류는 흐르지 않는다. 또 PMOS트랜지스터(62)를 사이에 두고 전원입력단자(3)로부터 전원전압(Ext. Vcc)이 내부주회로(7)에 직접 인가된다.
제4도는, 제1도에 표시하는 내부강압회로(6)의 다시금 다른예를 표시하는 회로도이다. 제2도 및 제3도에 표시하는 내부강압회로에서는 스텐바이모드시에 PMOS트랜지스터(62)를 사이에 두고 내부주회로(7)에 전원전압(Ext. Vcc)을 인가하도록 하였으나, 제4도에 표시하는 내부강압회로에서는 스탠바이모드시에 출력트랜지스터(23)를 사이에 두고 내부주회로(7)에 전원전압(Ext. Vcc)을 직접인가하도록 하고 있다. 그러므로 출력트랜지스터(23)의 소스는 직접전원입력단자(3)에 접속되어 있다. 또, 출력트랜지스터(23)의 게이트와 접지(GND)와의 사이에는 NMOS트랜지스터(64)가 삽입되어 있다. 이 NMOS트랜지스터(64)의 게이트에는 타이밍제네레이터(8)로부터 타이밍신호(RM OVERLINE CS)가 주어진다.
타이밍신호(RM OVERLINE CS)는 스텐바이모드시에 H레벨로 되므로 PMOS트랜지스터(63)가 오픈상태로 되며 NMOS트랜지스터(64)가 온 상태로 된다. 그 결과 기준전압발생회로(1) 및 내부보정회로(2)로의 전류 공급경로가 차단되고 기준전압발생회로(1) 및 내부전압보정회로(2)는 비활성상태로 된다. 또 출력트랜지스터(23)의 게이트전위가 접지전위로 되기 때문에 이 출력트랜지스터(23)가 완전도통 상태로 된다. 따라서 출력트랜지스터(23)을 사이에 두고 전원전압이 내부주회로(7)에 직접인가된다.
이상과 같이 이 발명에 의하면 스탠바이모드시에는 내부강압 수단을 비활성 상태로하는 것과 아울러 전원전압을 주회로에 직접인가하도록 하였으므로 스텐바이모드시에 있어서의 소비전력을 극히 작게 할 수 있음과 아울러 주회로에 있어서의 각 논리회로의 동작상태를 유지할 수가 있다.

Claims (2)

  1. 엑티브모드와 스탠바이모드를 가지고, 외부전원으로부터 공급된 전원전압을 강압하여 주회로로 인가하는 반도체집적회로 장치에 있어서, 상기 외부전원에 의해 공급된 전원전압을 강압하여, 중간전압을 상기 주회로로 공급하는 내부 강압 수단과, 상기 스탠바이모드에서 상기 내부 강압수단을 비활성화 하는 비활성화 수단과, 상기 외부 전원에서 공급되는 상기 전원전압을 상기 스탠바이 모드에서 상기 주회로로 직접 인가하는 전원전압 인가수단을 구비하고, 상기 전원전압인가수단은 제어전극을 가지고, 상기 외부 전원 전압과 상기 주회로의 전원입력 단자사이에 결속되는 제 1트랜지스터 소자와, 상기 제 1트랜지스터 소자의 제어전극과 기준전원사이에 결속되어, 칩선택 신호에 대응하는 타임 신호에 응답해서 스위칭 동작을 행하는 제 2트랜지스터 소자를 구비하는 반도체 집적회로 장치.
  2. 제1항에 있어서, 상기 제1트랜지스터 소자는 상기 엑티브 모드에서 상기 중간 전압을 상기 주회로로 출력하는 출력 트랜지스터로 사용되는 반도체 집적회로 장치.
KR1019910009729A 1990-06-14 1991-06-13 반도체 집적 회로장치 KR0133942B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2157902A JPH0447591A (ja) 1990-06-14 1990-06-14 半導体集積回路装置
JP90-157902 1990-06-14

Publications (2)

Publication Number Publication Date
KR920001541A KR920001541A (ko) 1992-01-30
KR0133942B1 true KR0133942B1 (ko) 1998-04-20

Family

ID=15659931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910009729A KR0133942B1 (ko) 1990-06-14 1991-06-13 반도체 집적 회로장치

Country Status (4)

Country Link
US (1) US5189316A (ko)
EP (1) EP0461788A3 (ko)
JP (1) JPH0447591A (ko)
KR (1) KR0133942B1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797761B2 (ja) * 1991-07-11 1998-09-17 日本電気株式会社 パワーオン回路
KR930008886B1 (ko) * 1991-08-19 1993-09-16 삼성전자 주식회사 전기적으로 프로그램 할 수 있는 내부전원 발생회로
JP2838344B2 (ja) * 1992-10-28 1998-12-16 三菱電機株式会社 半導体装置
US5315167A (en) * 1992-04-09 1994-05-24 International Business Machines Corporation Voltage burn-in scheme for BICMOS circuits
JPH05314769A (ja) * 1992-05-13 1993-11-26 Mitsubishi Electric Corp 半導体集積回路装置
JP3318365B2 (ja) * 1992-10-20 2002-08-26 富士通株式会社 定電圧回路
US5448156A (en) * 1993-09-02 1995-09-05 Texas Instruments Incorporated Low power voltage regulator
US5469076A (en) * 1993-10-20 1995-11-21 Hewlett-Packard Corporation Static current testing apparatus and method for current steering logic (CSL)
JP4036487B2 (ja) 1995-08-18 2008-01-23 株式会社ルネサステクノロジ 半導体記憶装置、および半導体回路装置
JP3629308B2 (ja) * 1995-08-29 2005-03-16 株式会社ルネサステクノロジ 半導体装置およびその試験方法
US6147541A (en) * 1996-10-02 2000-11-14 Endress + Hauser Gmbh + Co. Monolithic MOS-SC circuit
FR2755804B1 (fr) * 1996-11-08 1999-01-29 Sgs Thomson Microelectronics Mise en veille d'un regulateur lineaire
JP3080015B2 (ja) * 1996-11-19 2000-08-21 日本電気株式会社 レギュレータ内蔵半導体集積回路
US5719525A (en) * 1997-01-09 1998-02-17 Vlsi Technology, Inc. Enhanced voltage tracking circuit for high voltage tolerant buffers
US5942913A (en) * 1997-03-20 1999-08-24 Xilinx, Inc. FPGA repeatable interconnect structure with bidirectional and unidirectional interconnect lines
US5963050A (en) 1997-02-26 1999-10-05 Xilinx, Inc. Configurable logic element with fast feedback paths
US5959471A (en) * 1997-09-25 1999-09-28 Siemens Aktiengesellschaft Method and apparatus for reducing the bias current in a reference voltage circuit
KR100257581B1 (ko) * 1997-09-25 2000-06-01 윤종용 반도체 메모리 장치의 내부 전원 전압 발생 회로 및 그 제어방법
JPH11238379A (ja) * 1998-02-19 1999-08-31 Oki Electric Ind Co Ltd 電源回路およびクロック信号検出回路
KR100313494B1 (ko) * 1998-05-07 2001-12-20 김영환 저전력정적램(sram)
US6425092B1 (en) * 1998-06-17 2002-07-23 International Business Machines Corporation Method and apparatus for preventing thermal failure in a semiconductor device through redundancy
US6392472B1 (en) * 1999-06-18 2002-05-21 Mitsubishi Denki Kabushiki Kaisha Constant internal voltage generation circuit
JP2001068626A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp 半導体装置
DE19950541A1 (de) * 1999-10-20 2001-06-07 Infineon Technologies Ag Spannungsgenerator
JP4983378B2 (ja) * 1999-11-09 2012-07-25 富士通セミコンダクター株式会社 半導体記憶装置、その動作方法、その制御方法、メモリシステムおよびメモリの制御方法
JP3423957B2 (ja) * 1999-11-25 2003-07-07 Ｎｅｃエレクトロニクス株式会社 降圧回路
US6320454B1 (en) 2000-06-01 2001-11-20 Atmel Corporation Low power voltage regulator circuit for use in an integrated circuit device
US6411157B1 (en) * 2000-06-29 2002-06-25 International Business Machines Corporation Self-refresh on-chip voltage generator
US20030173828A1 (en) * 2002-02-27 2003-09-18 Bachinski Thomas J. Standby power generation system, unit, and method
KR100452322B1 (ko) * 2002-06-26 2004-10-12 삼성전자주식회사 반도체 메모리 장치의 전원전압 공급 방법 및 셀 어레이전원전압 공급회로
KR100460458B1 (ko) * 2002-07-26 2004-12-08 삼성전자주식회사 외부 전압 글리치에 안정적인 내부 전압 발생 회로
JP3768202B2 (ja) * 2003-05-13 2006-04-19 松下電器産業株式会社 半導体集積回路
JP2005354142A (ja) * 2004-06-08 2005-12-22 Sanyo Electric Co Ltd 半導体集積回路及びオペアンプ回路
DE102004041927B4 (de) * 2004-08-30 2013-11-21 Infineon Technologies Ag Schaltungsanordnung mit einem Pegelumsetzer und einem Spannungsregler
KR100812936B1 (ko) * 2005-05-03 2008-03-11 주식회사 하이닉스반도체 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로
US7486572B2 (en) * 2005-06-14 2009-02-03 Brilliance Semiconductor Intl. Inc. Voltage regulator for memory device
AT503542B1 (de) * 2006-04-27 2009-07-15 Fronius Int Gmbh Verfahren und wechselrichter zur umwandlung einer gleichspannung in eine wechselspannung
KR100780623B1 (ko) 2006-06-30 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 내부전압 생성장치
JP2009116684A (ja) * 2007-11-07 2009-05-28 Toshiba Corp 電圧発生回路
KR100937939B1 (ko) * 2008-04-24 2010-01-21 주식회사 하이닉스반도체 반도체 소자의 내부전압 생성회로
KR101090393B1 (ko) * 2009-09-30 2011-12-07 주식회사 하이닉스반도체 테스트 회로, 이를 이용한 반도체 메모리 장치 및 테스트 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59218042A (ja) * 1983-05-26 1984-12-08 Toshiba Corp 半導体集積回路
JPS61116665A (ja) * 1984-11-12 1986-06-04 Fanuc Ltd 低電力消費形電圧比較回路
JPS61163655A (ja) * 1985-01-14 1986-07-24 Toshiba Corp 相補型半導体集積回路
JP2721151B2 (ja) * 1986-04-01 1998-03-04 株式会社東芝 半導体集積回路装置

Also Published As

Publication number Publication date
EP0461788A3 (en) 1992-08-19
EP0461788A2 (en) 1991-12-18
JPH0447591A (ja) 1992-02-17
KR920001541A (ko) 1992-01-30
US5189316A (en) 1993-02-23

Similar Documents

Publication Publication Date Title
KR0133942B1 (ko) 반도체 집적 회로장치
US5430682A (en) Semiconductor integrated circuit device having internal step-down power voltage generator with auxiliary current path for keeping step-down power voltage constant
US5453953A (en) Bandgap voltage reference generator
US6661279B2 (en) Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage
KR100467918B1 (ko) 낮은동작전압에서유효한전압변환회로를구비한반도체집적회로
KR0155078B1 (ko) 강전계용의 mos 회로를 갖춘 반도체 회로
KR100298584B1 (ko) 내부전원전압발생회로
KR19980082461A (ko) 반도체 메모리 소자의 전압 조정회로
KR100446457B1 (ko) 강압회로
US10613572B1 (en) Systems for generating process, voltage, temperature (PVT)-independent current for a low voltage domain
KR960009158A (ko) 기준전압 발생회로
KR100401392B1 (ko) 전압조절회로및그방법,조절된전압조절회로및메모리회로
KR19990029191A (ko) 저전압 동작 특성이 개선된 반도체 집적 회로 장치
JP3735698B2 (ja) 内部電圧発生回路
KR960000896B1 (ko) 반도체 집적회로장치
KR100323981B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
US5771198A (en) Source voltage generating circuit in semiconductor memory
KR0158486B1 (ko) 외부 전원 전압 레벨 감지기에서의 기준 전압 발생회로
JPH04368691A (ja) 半導体装置のバックバイアスレベル感知回路
JP3098808B2 (ja) 半導体装置
KR100543909B1 (ko) 반도체 메모리 장치의 위들러형 기준전압 발생 장치
JPH0785664A (ja) ダイナミック型ｍｏｓメモリ
JPH04274504A (ja) 電源降圧回路
KR100464400B1 (ko) 외부 전원 전압 대응 기판 전압 감지회로를 구비하는 기판 전압발생회로
KR100420083B1 (ko) 대기 전류를 줄일 수 있는 밴드갭 기준전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071207

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee