KR100440262B1 - 온도 감지 회로 - Google Patents

온도 감지 회로 Download PDF

Info

Publication number
KR100440262B1
KR100440262B1 KR10-2002-0042179A KR20020042179A KR100440262B1 KR 100440262 B1 KR100440262 B1 KR 100440262B1 KR 20020042179 A KR20020042179 A KR 20020042179A KR 100440262 B1 KR100440262 B1 KR 100440262B1
Authority
KR
South Korea
Prior art keywords
fuse
signals
generate
signal
output
Prior art date
Application number
KR10-2002-0042179A
Other languages
English (en)
Other versions
KR20040008540A (ko
Inventor
김생환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0042179A priority Critical patent/KR100440262B1/ko
Priority to TW091136418A priority patent/TWI232292B/zh
Priority to US10/331,251 priority patent/US6778456B2/en
Publication of KR20040008540A publication Critical patent/KR20040008540A/ko
Application granted granted Critical
Publication of KR100440262B1 publication Critical patent/KR100440262B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/02—Means for indicating or recording specially adapted for thermometers
    • G01K1/026—Means for indicating or recording specially adapted for thermometers arrangements for monitoring a plurality of temperatures, e.g. by multiplexing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K15/00—Testing or calibrating of thermometers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/42—Circuits effecting compensation of thermal inertia; Circuits for predicting the stationary value of a temperature
    • G01K7/425—Thermal management of integrated systems

Abstract

본 발명에 따른 온도 감지기는 온도 감지 신호에 따라 펄스 신호를 생성하는 펄스 생성기와; 상기 온도 감지 신호를 서로 다른 지연 시간으로 지연시켜 다수의 지연 신호를 생성하는 제 4 지연회로와; 상기 온도 감지 신호를 지연시키기 위한 제 5 지연회로와; 상기 제 4 지연 회로의 다수의 지연신호와 제 5 지연회로의 지연 신호를 각기 비교하여 비교값을 상기 펄스 신호에 따라 각기 출력하는 다수의 검출기와; 상기 다수의 검출기의 출력을 판독하기 위한 다수의 패드와; 상기 다수의 패드를 통해 상기 판독한 온도 값과 현재 온도 값을 비교하여 최적의 온도값을 출력하는 검출기만을 선택하는 수단을 포함하여 구성된다.

Description

온도 감지 회로{Temperature detecting circuit}
본 발명은 온도 감지 회로에 관한 것으로 특히, 감지된 온도를 외부에서 확인하고 실제 값과 다를 경우 이를 보정(triming)할 수 있게 하여 정확한 온도를 감지할 수 있는 온도 감지 회로에 관한 것이다.
휘발성 메모리 장치는 저장된 데이터를 유지하기 위해 주기적인 리프래쉬가 행해 지는데, 셀프 리프래쉬인 경우 리프래쉬를 위해 많은 대기 전류가 필요하다. 그러나 실제 필요한 리프래쉬 주기의 경우 온도에 따라 매우 심한 차이가 난다. 따라서 온도를 검출하고, 검출된 온도에 따라 리프래쉬 주기를 변화 시키면 대기 전류를 상당히 줄일 수 있으나 온도 검출기는 공정 및 전압등 외부의 조건에 따라 정확성이 상당히 떨어지게 된다.
도 1은 종래의 온도 검출기의 일예를 나타내고 있다.
온도 감지 신호(compare)는 온도를 주기적으로 측정하기 위해 내부에서 만들어 지는 신호이거나, 아니면 외부 입력신호인데 온도를 검출하는 시점에서 발생되는 신호이다. 온도 감지 신호(compare)는 제 1 지연회로(10), 제 2 지연회로(30) 및 제 3 지연회로(40)에 인가된다. 제 1 지연 회로(10)에서 지연된 온도 감지 신호는 펄스 생성기(20)에 입력된다. 펄스 생성기(20)는 지연된 온도 감지 신호에 따라 제 1 및 제 2 펄스 신호(lat 및 latb)를 생성한다. 제 2 및 제 3 지연회로(30 및 40)또한 온도 감지 신호를 각각 지연시켜 지연 신호(F1 및 F2)를 각각 생성하게 되는데, 제 2 지연회로(30)는 온도 및 전압변화에 민감한 지연회로이며 제 3지연 회로(40)는 온도 및 전압 변화에 둔감한 지연회로이다.
일반적으로 제 2 지연회로(30)는 다수의 인버터로 구성되는데, 온도가 높던지 전압이 낮으면 신호 전달이 늦어지는 특성이 있으며, 제 3 지연회로는 다수의NMOS트랜지스터 및 PMOS트랜지스터 그리고 다수의 인버터로 구성되는데 온도나 전압 변화에 상대적으로 둔감한 지연 특성을 갖는다. 제 2 및 제 3 지연회로(30 및 40)의 출력은 검출기(50)에서 비교되고 그 출력에 따라 기준 온도 보다 높은지 낮은 지를 판단할 수 있게된다. 예를들어, 특정온도에서 제 2 및 제 3 지연회로(30 및 40)를 같게 만들어 놓은 상태에서, 온도가 특정 온도 보다 높으면 지연된 온도 감지 신호(F1)는 지연된 온도 감지 신호(F2)보다 늦게 검출기(40)에 도달하게 된다.그러므로 검출기(50)의 F3 출력은 하이 상태가 된다. F3 출력은 펄스 생성기(20)의 제 1 및 제 2 펄스 신호(lat 및 latb)에 따라 래치(50a)에 저장된다. 래치(50a)의 출력(Temp_det)에 따라 리프래쉬 콘트롤러(60)는 리프래쉬 동작을 수행하게 된다.
그런데, 이러한 방법은 제 2 및 제 3 지연 회로의 특성이 공정 변수 와 전압 변화등에 따라 달라 질 수 있기 때문에 디바이스 별로 감지하는 온도가 서로 다를 수 있다는 문제점이 있다.
따라서 본 발명은 다수의 검출기를 이용하여 온도를 검출하고 공정 변수나 전압 변화에 따라 변화 가능한 범위의 지연 변화를 예측하여 다수의 검출기 중 최적의 검출기를 선택하므로써 상술한 문제점을 해결할 수 있는 온도 검출기를 제공하는데 그 목적이 있다.
도 1은 종래의 온도 감지 회로도이다.
도 2 는 본 발명에 따른 온도 감지 회로의 개념을 설명하기 위한 블록도이다.
도 3은 도 2의 퓨즈 콘트롤러의 상세 회로도이다.
도 4는 도 2의 펄스 생성기, 제 4 및 제 5 지연 회로의 상세회로도이다.
도 5는 도 2의 검출부의 사세회로도이다.
*도면의 주요 부분에 대한 부호의 설명
100: 펄스 생성기 200:제 4 지연회로
401 내지 404: 제 1 내지 제 4 검출기
500:퓨즈콘트롤러 600: 리프레쉬콘트롤러
701 내지 704: 제 1 내지 제 4 패드
본 발명에 따른 온도 검출기는 온도 감지 신호에 따라 펄스 신호를 생성하는 펄스 생성기와;
상기 온도 감지 신호를 서로 다른 지연 시간으로 지연시켜 다수의 지연 신호를 생성하는 제 4 지연회로와;
상기 온도 감지 신호를 지연시키기 위한 제 5 지연회로와;
상기 제 4 지연 회로의 다수의 지연신호와 제 5 지연회로의 지연 신호를 각기 비교하여 비교값을 상기 펄스 신호에 따라 각기 출력하는 다수의 검출기와;
상기 다수의 검출기의 출력을 판독하기 위한 다수의 패드와;
상기 다수의 패드를 통해 상기 판독한 온도 값과 현재 온도 값을 비교하여 최적의 온도값을 출력하는 검출기만을 선택하는 수단을 포함하여 구성된다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 온도 검출기의 개념을 설명하기 위한 블록도이다.
온도를 검출하는 시점에서 발생되는 온도 검출 신호(compare)는 펄스 생성기(100), 제 4 지연회로(200) 및 제 5 지연회로(300)에 입력된다. 제 4 지연회로(200)는 온도 및 전압 변화에 민감한 지연회로이며, 제 5 지연회로(300)는 온도 및 전압 변화에 둔감한 지연회로이다. 펄스 생성기(100), 제 4 지연회로(200) 및 제 5 지연회로(300)의 출력은 제 1, 제 2, 제 3 및 제 4 검출기(401, 402, 403 및 404)에 각기 입력된다. 각 검출기에서 검출된 온도를 판독하기 위해 제 1, 제 2, 제 3 및 제 4 패드(701, 702, 703 및 704)가 제 1, 제 2, 제 3 및 제 4 검출기(401, 402, 403 및 404)에 각각 연결된다. 또한 제 1 내지 제 4 검출기(401내지 404)는 제 1 내지 제 4 스위치(SW1 내지 SW4)를 각기 경유해 리프래쉬 콘트롤러(600)에 연결된다. 제 1 내지 제 4 스위치(SW1 내지 SW4)는 퓨즈 콘트롤러(500)의 출력에 따라 온 또는 오프된다. 퓨즈 콘트롤러(500)에 의해 제 1 내지 제 4 스위치(SW1 내지 SW4)가 온되면, 제 1 내지 제 4 검출기(401 내지 404)에서 검출된 온도는 제 1 내지 제 4 패드(701 내지 704)에 전달된다. 제 1 내지 제 4 패드(701 내지 704)에 전달된 온도를 감안하여 제 1 내지 제 4 검출기(401 내지 404)중 하나를 퓨즈 콘트롤러(500)를 통해 선정하면 현재 디바이스에 가장 정확한 온도를 검출할 수 있게 된다.
도 3 은 도 2 에 도시된 퓨즈 콘트롤러의 상세회로도이다.
퓨즈 콘트롤러(500)는 제 1 및 제 2 퓨즈 박스(500A 및 500B), 제 1 및 제 2 퓨즈 펄스 생성기(500C 및 500D)로 구성된다. 제 1 및 제 2 퓨즈 박스(500A 및 500B)는 동일한 구성을 가지며 제 1 및 제 2 퓨즈 펄스 생성기(500C 및 500D)또한 동일한 구성을 갖는다.
제 1 퓨즈 박스(500A)는 전원과 노드(N1)간에 접속된 절단(TRIMING) 가능한 퓨즈(F1)를 포함한다. 노드(N1)와 접지 간에는 트랜지스터(Q1 및 Q2)가 병렬 접속되는데 트랜지스터(Q1)는 예를들어 파워업 신호(pwruob)신호에 따라 동작된다. 노드(N1 및 N2)간에는 2개의 인버터로 이루어 진 래치(500E)가 접속되고 래치(500E)의 출력은 트랜지스터(Q2)의 게이트에 공급되는 동시에 인버터(I1)를 통해 반전된다. 래치(500E)의 출력은 제 1 퓨즈 신호(FUSE0), 반전된 래치(500E)의 출력은 제 2 퓨즈신호(FUSEB0)가 된다.
제 2 퓨즈 박스(500B)또한 제 1 퓨즈 박스(500A)와 동일한 동작으로 제 3 및 제 4 퓨즈 신호(FUSE1 및 FUSEB1)를 생성하게 된다.
제 1 퓨즈 펄스 생성기(500C)는 2개의 낸드 게이트(ND1 및 ND2)와 2개의 인버터(I2 및 I3)로 구성된다. 제 1 및 제 3 퓨즈 신호(FUSE0 및 FUSE1)가 낸드게이트(ND1)에 입력된다. 낸드 게이트(ND1)의 출력은 제 2 스위칭 신호(case0b)가 되며, 인버터(I2)에 의해 반전된 출력은 제 1 스위칭 신호(case0)가 된다.
제 2 및 제 4 퓨즈 신호(FUSEB0 및 FUSEB1)가 낸드게이트(ND2)에 입력된다. 낸드 게이트(ND2)의 출력은 제 3 스위칭 신호(case0b)가 되며, 인버터(I3)에 의해 반전된 출력은 제 4 스위칭 신호(case0)가 된다.
제 2 퓨즈 펄스 생성기(500D)는 제 1 퓨즈 펄스 생성기(500C)와 동일한 동작으로 제 5, 제 6, 제 7 및 제 8 스위칭 신호(case2, case2b, case3 및 case3b)를 생성하게 된다.
도 4는 도 2의 펄스 생성기, 제 4 및 제 5 지연회로의 상세 회로도이다.
펄스 생성기(100) 및 제 5 지연회로(300)는 전술한 도 1의 그것과 동일한 구성이므로 그 동작 설명은 생략하기로 한다.
제 4 지연회로(200)는 다수의 인버터로 구성되는데, 지연 시간이 서로 다른 제 1 내지 제 4 지연 출력 신호(F10 내지 F13)를 생성하게 된다.
도 5는 도 2의 제 1 내지 제 4 검출기(401 내지 404) 및 제 1 내지 제 4 스위치(SW1 내지 SW4)의 상세 회로도이다.
각 검출기(401 내지 404)의 구성은 도 1의 구성과 동일하며 각 스위치(SW1내지 SW4)는 트랜스미션 게이트로 구성된다.
제 1 검출기(401)는 제 1 지연출력 신호(F10)와 제 5 지연회로(300)의 출력(F2)을 비교하여 펄스 생성기(100)의 제 1 및 제 2 펄스 출력(lot 및 lotb)에 따라 비교된 출력을 래치하게 된다. 제 1 검출기(401)에서 검출된 출력은 제 1 패드(701)에 전달되며, 제 5 및 제 6 스위칭 신호(case2 및 case2b)에 따라 동작하는 트랜스미션 게이트(제 1 스위치;SW1)를 통해 리프래쉬 콘트롤러(600)에 전달된다.
제 2 검출기(402)는 제 2 지연출력 신호(F11)와 제 5 지연회로(300)의 출력(F2)을 비교하여 펄스 생성기(100)의 제 1 및 제 2 펄스 출력(lot 및 lotb)에 따라 비교된 출력을 래치하게 된다. 제 2 검출기(402)에서 검출된 출력은 제 2 패드(702)에 전달되며, 제 7 및 제 8 스위칭 신호(case3 및 case3b)에 따라 동작하는 트랜스미션 게이트(제 2 스위치;SW2)를 통해 리프래쉬 콘트롤러(600)에 전달된다.
제 3 검출기(402)는 제 3 지연출력 신호(F12)와 제 5 지연회로(300)의 출력(F2)을 비교하여 펄스 생성기(100)의 제 1 및 제 2 펄스 출력(lot 및 lotb)에 따라 비교된 출력을 래치하게 된다. 제 3 검출기(403)에서 검출된 출력은 제 3 패드(703)에 전달되며, 제 1 및 제 2 스위칭 신호(case0 및 case0b)에 따라 동작하는 트랜스미션 게이트(제 3 스위치;SW3)를 통해 리프래쉬 콘트롤러(600)에 전달된다.
제 4 검출기(402)는 제 2 지연출력 신호(F13)와 제 5 지연회로(300)의 출력(F2)을 비교하여 펄스 생성기(100)의 제 1 및 제 2 펄스 출력(lot 및 lotb)에 따라 비교된 출력을 래치하게 된다. 제 4 검출기(404)에서 검출된 출력은 제 4 패드(704)에 전달되며, 제 3 및 제 4 스위칭 신호(case1 및 case1b)에 따라 동작하는트랜스미션 게이트(제 4 스위치;SW4)를 통해 리프래쉬 콘트롤러(600)에 전달된다.
온도가 낮으면 제 1 내지 제 4 검출기(401 내지 404)는 모두 로우 레벨 신호를 출력하게 되지만, 온도가 올라갈수록 제 4 지연회로(404)로부터 하이 레벨을 출력하고 그 다음에는 제 3 및 제 2 검출기(403 및 402)순으로 하이 레벨을 출력할 것이며 온도가 더 높아지면 모든 검출기가 하이 레벨을 출력하게 된다. 따라서 온도 감지기가 감지하기를 원하는 온도로 테스트시에 각각의 검출기에서 출력하는 레벨을 확인하면 현재의 검출기가 얼마만큼 잘못 검출하는 지를 알 수 있다. 이때, 각각의 검출기의 출력 중 가장 하위의 하이레벨을 출력하는 검출기가 실제 디바이스가 감지하고 있는 값이 됨으로 이 검출기만 퓨즈 콘트롤러(500)를 이용하여 리프래쉬 콘트롤러에 연결하면 된다. 이러한 방법에 의해 테스트하고 있는 현재 온도와 내부 감지 온도를 일치 시킬 수 있다.
상술한 바와 같이 본 발명에 의하면, 실제 디바이스가 감지한 온도 값과 외부 온도가 일치되도록 온도 검출기를 구성하므로써 공정 변화나 전압변화와 무관하게 정확한 온도를 검출할 수 있다.
본 발명은 실시예를 중심으로 하여 설명되었으나 당 분야의 통상의 지식을 가진 자라면 이러한 실시예를 이용하여 다양한 형태의 변형 및 변경이 가능하므로 본 발명은 이러한 실시예에 한정되는 것이 아니라 다음의 특허 청구 범위에 의해 한정된다.

Claims (13)

  1. 온도 감지 신호에 따라 펄스 신호를 생성하는 펄스 생성기와;
    상기 온도 감지 신호를 서로 다른 지연 시간으로 지연시켜 다수의 지연 신호를 생성하는 제 4 지연회로와;
    상기 온도 감지 신호를 지연시키기 위한 제 5 지연회로와;
    상기 제 4 지연 회로의 다수의 지연신호와 제 5 지연회로의 지연 신호를 각기 비교하여 비교값을 상기 펄스 신호에 따라 각기 출력하는 다수의 검출기와;
    상기 다수의 검출기의 출력을 판독하기 위한 다수의 패드와;
    상기 다수의 패드를 통해 상기 판독한 온도 값과 현재 온도 값을 비교하여 최적의 온도값을 출력하는 검출기만을 선택하는 수단을 포함하여 구성된 것을 특징으로 하는 온도 검출기.
  2. 제 1 항에 있어서,
    상기 선택 수단은 상기 다수의 검출기의 출력단과 최종 출력단 사이에 병렬로 접속된 다수의 스위치와;
    상기 스위치를 제어하기 위한 퓨즈 콘트롤러를 포함하여 구성된 것을 특징으로 하는 온도 검출기.
  3. 제 2 항에 있어서,
    상기 퓨즈 콘트롤러는 절단 가능한 퓨즈를 이용하여 제 1 및 제 2 퓨즈 신호를 생성하는 제 1 퓨즈 박스와;
    절단 가능한 퓨즈를 이용하여 제 3 및 제 4 퓨즈 신호를 생성하는 제 2 퓨즈 박스와;
    상기 제 1 내지 제 3 퓨즈 신호를 이용하여 다수의 스위칭 신호를 생성하는 제 1 펄스 생성기와;
    상기 제 1, 제 2 및 제 4 퓨즈 신호를 이용하여 다수의 스위칭 신호를 생성하는 제 2 펄스 생성기를 포함하여 구성된 것을 특징으로 하는 온도 검출기.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 퓨즈 박스 각각은
    전원과 제 1 노드 간에 접속된 절단 가능한 퓨즈와;
    상기 제 1노드와 접지간에 접속되며 게이트 단자에 제어신호가 입력되는 제 1 트랜지스터와;
    상기 제 1 트랜지스터에 병렬접속되는 제 2 트랜지스터와;
    상기 제 1 노드 및 제 2 노드간에 접속되며 그 출력이 상기 제 2 트랜지스터에 제공되는동시에 제 1 퓨즈 신호가 되는 래치와;
    상기 래치의 출력을 반전시켜 제 2 퓨즈 신호를 생성하는 인버터를 포함하여 구성된 것을 특징으로 하는 온도 검출기.
  5. 제 3 항에 있어서,
    상기 제 1 퓨즈 펄스 생성기는
    상기 제 1 및 제 2 퓨즈 신호를 논리 조합하여 제 2 스위칭 신호를 생성하는 제 1 낸드 게이트와;
    상기 제 1 낸드 게이트의 출력을 반전시켜 제 1 스위칭 신호를 생성하는 제 1 인버터와;
    상기 제 2 및 제 3 퓨즈 신호를 논리 조합하여 제 4 스위칭 신호를 생성하는 제 2 낸드 게이트와;
    상기 제 2 낸드 게이트의 출력을 반전시켜 제 3 스위칭 신호를 생성하는 제 2 인버터를 포함하여 구성된 것을 특징으로 하는 온도 검출기.
  6. 제 3 항에 있어서,
    상기 제 2 퓨즈 펄스 생성기는
    상기 제 1 및 제 4 퓨즈 신호를 논리 조합하여 제 6 스위칭 신호를 생성하는 제 3 낸드 게이트와;
    상기 제 3 낸드 게이트의 출력을 반전시켜 제 5 스위칭 신호를 생성하는 제 3 인버터와;
    상기 제 2 및 제 4 퓨즈 신호를 논리 조합하여 제 8 스위칭 신호를 생성하는 제 4 낸드 게이트와;
    상기 제 4 낸드 게이트의 출력을 반전시켜 제 7 스위칭 신호를 생성하는 제4 인버터를 포함하여 구성된 것을 특징으로 하는 온도 검출기.
  7. 제 2 항에 있어서,
    상기 다수의 스위치 각각은 트랜스미션 게이트로 구성된 것을 특징으로 하는 온도 검출기.
  8. 온도 감지 신호에 따라 펄스 신호를 생성하는 펄스 생성기와;
    상기 온도 감지 신호를 서로 다른 지연 시간으로 지연시켜 다수의 지연 신호를 생성하는 제 4 지연회로와;
    상기 온도 감지 신호를 지연시키기 위한 제 5 지연회로와;
    상기 제 4 지연 회로의 다수의 지연신호와 제 5 지연회로의 지연 신호를 각기 비교하여 비교값을 상기 펄스 신호에 따라 각기 출력하는 다수의 검출기와;
    상기 다수의 검출기의 출력을 판독하기 위한 다수의 패드와;
    상기 다수의 검출기의 출력과 최종 출력단에 병렬접속되는 다수의 스위치와;
    상기 다수의 스위치를 제어하기 위한 퓨즈 콘트롤러를 포함하여 구성된 것을 특징으로 하는 온도 검출기.
  9. 제 8 항에 있어서,
    상기 퓨즈 콘트롤러는 절단 가능한 퓨즈를 이용하여 제 1 및 제 2 퓨즈 신호를 생성하는 제 1 퓨즈 박스와;
    절단 가능한 퓨즈를 이용하여 제 3 및 제 4 퓨즈 신호를 생성하는 제 2 퓨즈 박스와;
    상기 제 1 내지 제 3 퓨즈 신호를 이용하여 다수의 스위칭 신호를 생성하는 제 1 펄스 생성기와;
    상기 제 1, 제 2 및 제 4 퓨즈 신호를 이용하여 다수의 스위칭 신호를 생성하는 제 2 펄스 생성기를 포함하여 구성된 것을 특징으로 하는 온도 검출기.
  10. 제 9 항에 있어서,
    상기 제 1 및 제 2 퓨즈 박스 각각은
    전원과 제 1 노드 간에 접속된 절단 가능한 퓨즈와;
    상기 제 1노드와 접지간에 접속되며 게이트 단자에 제어신호가 입력되는 제 1 트랜지스터와;
    상기 제 1 트랜지스터에 병렬접속되는 제 2 트랜지스터와;
    상기 제 1 노드 및 제 2 노드간에 접속되며 그 출력이 상기 제 2 트랜지스터에 제공되는동시에 제 1 퓨즈 신호가 되는 래치와;
    상기 래치의 출력을 반전시켜 제 2 퓨즈 신호를 생성하는 인버터를 포함하여 구성된 것을 특징으로 하는 온도 검출기.
  11. 제 9 항에 있어서,
    상기 제 1 퓨즈 펄스 생성기는
    상기 제 1 및 제 2 퓨즈 신호를 논리 조합하여 제 2 스위칭 신호를 생성하는 제 1 낸드 게이트와;
    상기 제 1 낸드 게이트의 출력을 반전시켜 제 1 스위칭 신호를 생성하는 제 1 인버터와;
    상기 제 2 및 제 3 퓨즈 신호를 논리 조합하여 제 4 스위칭 신호를 생성하는 제 2 낸드 게이트와;
    상기 제 2 낸드 게이트의 출력을 반전시켜 제 3 스위칭 신호를 생성하는 제 2 인버터를 포함하여 구성된 것을 특징으로 하는 온도 검출기.
  12. 제 9 항에 있어서,
    상기 제 2 퓨즈 펄스 생성기는
    상기 제 1 및 제 4 퓨즈 신호를 논리 조합하여 제 6 스위칭 신호를 생성하는 제 3 낸드 게이트와;
    상기 제 3 낸드 게이트의 출력을 반전시켜 제 5 스위칭 신호를 생성하는 제 3 인버터와;
    상기 제 2 및 제 4 퓨즈 신호를 논리 조합하여 제 8 스위칭 신호를 생성하는 제 4 낸드 게이트와;
    상기 제 4 낸드 게이트의 출력을 반전시켜 제 7 스위칭 신호를 생성하는 제 4 인버터를 포함하여 구성된 것을 특징으로 하는 온도 검출기.
  13. 제 8 항에 있어서,
    상기 다수의 스위치 각각은 트랜스미션 게이트로 구성된 것을 특징으로 하는 온도 검출기.
KR10-2002-0042179A 2002-07-18 2002-07-18 온도 감지 회로 KR100440262B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0042179A KR100440262B1 (ko) 2002-07-18 2002-07-18 온도 감지 회로
TW091136418A TWI232292B (en) 2002-07-18 2002-12-17 Temperature detecting circuit
US10/331,251 US6778456B2 (en) 2002-07-18 2002-12-30 Temperature detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0042179A KR100440262B1 (ko) 2002-07-18 2002-07-18 온도 감지 회로

Publications (2)

Publication Number Publication Date
KR20040008540A KR20040008540A (ko) 2004-01-31
KR100440262B1 true KR100440262B1 (ko) 2004-07-15

Family

ID=36319991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0042179A KR100440262B1 (ko) 2002-07-18 2002-07-18 온도 감지 회로

Country Status (3)

Country Link
US (1) US6778456B2 (ko)
KR (1) KR100440262B1 (ko)
TW (1) TWI232292B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2834064A1 (fr) * 2001-12-21 2003-06-27 St Microelectronics Sa Capteur de tempearture a seuil comprenant des moyens de test a temperature ambiante
KR100587072B1 (ko) * 2004-04-19 2006-06-08 주식회사 하이닉스반도체 내부 전압 발생기의 동작을 제어하는 장치
US7409631B2 (en) * 2005-12-30 2008-08-05 Intel Corporation Error-detection flip-flop
US8070357B2 (en) 2008-07-25 2011-12-06 Freescale Semiconductor, Inc. Device and method for evaluating a temperature
SE537114C2 (sv) * 2011-07-08 2015-01-20 Scania Cv Ab Metod för testning av temperaturgivare, och en testanordning
US9449655B1 (en) * 2015-08-31 2016-09-20 Cypress Semiconductor Corporation Low standby power with fast turn on for non-volatile memory devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990048860A (ko) * 1997-12-11 1999-07-05 김영환 반도체 메모리 소자의 온도 감지 회로
KR20000042464A (ko) * 1998-12-24 2000-07-15 김영환 데이타 전달장치
KR20030034468A (ko) * 2001-10-23 2003-05-09 주식회사 하이닉스반도체 반도체 소자용 온도 검출 회로
JP2003132678A (ja) * 2001-10-29 2003-05-09 Fujitsu Ltd 温度検出機能を備えた半導体装置、試験方法、及び温度検出機能を備えた半導体記憶装置のリフレッシュ制御方法
KR100412991B1 (ko) * 2002-03-11 2003-12-31 주식회사 하이닉스반도체 온도계 회로
KR20040013885A (ko) * 2002-08-09 2004-02-14 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868525A (en) * 1988-09-23 1989-09-19 Dallas Semiconductor Corporation Temperature-stabilized oscillator
US5375093A (en) * 1992-01-21 1994-12-20 Matsushita Electric Industrial Co., Ltd. Temperature detecting circuit and dynamic random access memory device
JP3645593B2 (ja) 1994-09-09 2005-05-11 株式会社ルネサステクノロジ 半導体集積回路装置
TW324101B (en) * 1995-12-21 1998-01-01 Hitachi Ltd Semiconductor integrated circuit and its working method
US5748542A (en) * 1996-12-13 1998-05-05 Micron Technology, Inc. Circuit and method for providing a substantially constant time delay over a range of supply voltages
US5978297A (en) * 1998-04-28 1999-11-02 Micron Technology, Inc. Method and apparatus for strobing antifuse circuits in a memory device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990048860A (ko) * 1997-12-11 1999-07-05 김영환 반도체 메모리 소자의 온도 감지 회로
KR20000042464A (ko) * 1998-12-24 2000-07-15 김영환 데이타 전달장치
KR20030034468A (ko) * 2001-10-23 2003-05-09 주식회사 하이닉스반도체 반도체 소자용 온도 검출 회로
JP2003132678A (ja) * 2001-10-29 2003-05-09 Fujitsu Ltd 温度検出機能を備えた半導体装置、試験方法、及び温度検出機能を備えた半導体記憶装置のリフレッシュ制御方法
KR100412991B1 (ko) * 2002-03-11 2003-12-31 주식회사 하이닉스반도체 온도계 회로
KR20040013885A (ko) * 2002-08-09 2004-02-14 삼성전자주식회사 고속 테스트에 적합한 편이온도 검출회로를 갖는온도감지기 및 편이온도 검출방법

Also Published As

Publication number Publication date
KR20040008540A (ko) 2004-01-31
TW200401886A (en) 2004-02-01
US6778456B2 (en) 2004-08-17
US20040013161A1 (en) 2004-01-22
TWI232292B (en) 2005-05-11

Similar Documents

Publication Publication Date Title
US7443754B2 (en) Semiconductor memory device
US6809576B1 (en) Semiconductor integrated circuit device having two types of internal power supply circuits
US7177218B2 (en) DRAM device with a refresh period that varies responsive to a temperature signal having a hysteresis characteristic
US7560978B2 (en) Internal voltage detection circuit
US6813210B2 (en) Semiconductor memory device requiring refresh operation
US5545977A (en) Reference potential generating circuit and semiconductor integrated circuit arrangement using the same
KR0152905B1 (ko) 반도체 메모리장치의 내부전압 발생회로
US20070098042A1 (en) Temperature detecting circuit
US6778460B1 (en) Semiconductor memory device and method for generation of core voltage
US7534035B2 (en) Temperature sensor for generating sectional temperature code and sectional temperature detection method
US7539072B2 (en) Semiconductor memory device
KR100440262B1 (ko) 온도 감지 회로
US6166589A (en) Reference voltage generator circuit for an integrated circuit device
KR100361658B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법
US8009491B2 (en) Memory access strobe configuration system and process
US6967521B2 (en) Temperature detecting circuit
US6654300B2 (en) Semiconductor memory device having internal circuit screening function
KR100772711B1 (ko) 내부전원 생성장치
KR100265594B1 (ko) 파워-업회로
US20230238070A1 (en) Semiconductor device
US7075833B2 (en) Circuit for detecting negative word line voltage
JP2001067873A (ja) 基準電位発生回路とそれを用いた半導体集積回路
KR100403318B1 (ko) 센스앰프 전원공급 제어회로
KR19990004651A (ko) 반도체 메모리소자의 기준전압 발생회로
KR20000002526A (ko) 기준전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee