KR20000002526A - 기준전압 발생회로 - Google Patents

기준전압 발생회로 Download PDF

Info

Publication number
KR20000002526A
KR20000002526A KR1019980023349A KR19980023349A KR20000002526A KR 20000002526 A KR20000002526 A KR 20000002526A KR 1019980023349 A KR1019980023349 A KR 1019980023349A KR 19980023349 A KR19980023349 A KR 19980023349A KR 20000002526 A KR20000002526 A KR 20000002526A
Authority
KR
South Korea
Prior art keywords
reference voltage
signal
voltage
inverters
output
Prior art date
Application number
KR1019980023349A
Other languages
English (en)
Other versions
KR100289647B1 (ko
Inventor
주석기
김희욱
김현래
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980023349A priority Critical patent/KR100289647B1/ko
Publication of KR20000002526A publication Critical patent/KR20000002526A/ko
Application granted granted Critical
Publication of KR100289647B1 publication Critical patent/KR100289647B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 주변의 변화요인에 관계없이 안정적으로 일정한 기준전압을 발생시킬 수 있는 기준전압 발생회로를 제공한다.
본 발명에 따라, 출력단에 연결된 출력저항의 고정된 저항치에 의해 일정치의 기준전압을 발생하는 기준전압 발생회로는, 출력단에 기준전압을 감지하기 위한 적어도 하나 이상의 전압감지부와, 전압감지부로부터 입력되는 신호에 따라 기준전압 신호를 온/오프 스위칭하는 스위칭부와, 스위칭소자가 온된 경우 기준전압을 조절하는 기준전압조절부를 포함한다.

Description

기준전압 발생회로
본 발명은 기준전압 발생회로에 관한 것으로, 특히 반도체 메모리 디바이스에서 안정적으로 기준전압을 발생할 수 있는 기준전압 발생회로에 관한 것이다.
일반적으로, 디램(DRAM ; Dynamic Random Access Memory)과 같은 반도체 메모리 디바이스에는 로우 데이터와 하이 데이터를 판정하는 기준이 되는 전압치를 제공하기 위하여 기준전압 발생회로가 구비된다.
도 1은 종래의 반도체 메모리 디바이스의 기준전압 발생회로를 나타낸다.
도 1을 참조하면, 동작전원(VDD)에 제 1 및 제 2 PMOS 트랜지스터(Q1, Q2)와 전압강하를 위한 입력저항(R1)이 병렬연결된다. 제 1 및 제 2 PMOS 트랜지스터(Q1, Q2)의 게이트끼리 연결되어 입력저항(R1)과 제 1 노드(N1)에서 연결되고, 그들의 소오스끼리 서로 연결된다. 제 3 PMOS 트랜지스터(Q3)의 소오스가 제 1 노드(N1)에 연결되고, 그의 게이트가 제 1 PMOS 트랜지스터(Q1)의 드레인에 연결된다. 제 1 및 제 2 NMOS 트랜지스터(Q4, Q5)의 게이트 끼리 제 2 노드(N2)에서 연결된다. 제 2 NMOS 트랜지스터(Q5)의 드레인이 제 3 PMOS 트랜지스터(Q3)의 드레인에 연결됨과 더불어 제 2 노드(N2)에 연결되고, 그의 소오스는 접지(GND)다. 제 1 NMOS 트랜지스터(Q4)의 드레인은 제 1 PMOS 트랜지스터(Q1)의 드레인에 연결되고, 그의 소오스는 접지(GND)된다. 또한, 제 2 PMOS 트랜지스터(Q2)의 드레인과 접지(GND) 사이에 출력저항(R2)이 연결된다.
입력저항(R1)에 의해 동작전압(VDD)이 전압강하되어, 제 1 및 제 2 PMOS 트랜지스터(Q1, Q2)는 온(ON)되고, 제 3 PMOS 트랜지스터(Q3)와 제 1 및 제 2 NMOS 트랜지스터(Q4, Q5)는 오프(OFF)된다. 이에 따라, 고정된 출력저항(R2)에 의해 제 2 PMOS 트랜지스터(Q2)의 드레인으로부터 일정치의 기준전압(Vref)이 출력된다.
그러나, 상기한 바와 같은 종래의 기준전압 발생회로에서, 출력단에 연결된 출력저항(R2)은 고정된 저항치를 갖는다. 따라서, 노이즈와 같은 주변의 변화요인에 의해 기준전압(Vref)이 변하게 되면, 기대했던 일정치의 기준전압(Vref)을 발생시킬 수 없으므로, 결국 메모리 디바이스의 동작이 불안정해진다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 주변의 변화요인에 관계없이 안정적으로 일정한 기준전압을 발생시킬 수 있는 기준전압 발생회로를 제공하는 것이다.
도 1은 종래의 반도체 메모리 디바이스의 기준전압 발생회로를 나타낸 도면.
도 2는 본 발명의 실시예에 따른 반도체 메모리 디바이스의 기준전압 발생회로를 나타낸 도면.
도 3은 도 2의 전압감지부의 회로도.
〔도면의 주요 부분에 대한 부호의 설명〕
100 : 전압감지부
Q1∼Q3 : 제 1 내지 제 3 PMOS 트랜지스터
Q4∼Q6 : 제 1 내지 제 3 NMOS 트랜지스터
Vref : 기준전압 INV1∼INV4 : 제 1 내지 제 4 인버터
EXNOR : 익스클루시브 노아게이트
GND : 접지 R1 : 입력저항
R2 : 출력저항 R3 : 기준전압조절용 저항
상기 목적을 달성하기 위한 본 발명에 따라, 출력단에 연결된 출력저항의 고정된 저항치에 의해 일정치의 기준전압을 발생하는 기준전압 발생회로는, 출력단에 기준전압을 감지하기 위한 적어도 하나 이상의 전압감지부와, 전압감지부로부터 입력되는 신호에 따라 기준전압 신호를 온/오프 스위칭하는 스위칭부와, 스위칭소자가 온된 경우 기준전압을 조절하는 기준전압조절부를 포함한다.
본 실시예에서, 전압감지부는 기준전압 신호를 반전시켜 출력하는 제 1 및 제 2 인버터와, 제 1 및 제 2 인버터의 출력신호를 각각의 입력신호로서 받아서 반전신호를 출력하는 제 3 및 제 4 인버터와, 제 3 및 제 4 인버터의 출력신호를 입력신호로서 받아서 배타적 논리곱한 신호의 반전신호를 출력하는 익스클루시브 노아게이트를 포함한다. 또한, 제 1 및 제 3 인버터와, 상기 제 2 및 제 4 인버터는 각각 일정레벨 이상의 전압신호만을 하이신호로서 인식하도록 설정한다. 또한, 스위칭부는 트랜지스터를 구비하고, 기준전압조절부는 저항소자를 구비한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 반도체 메모리 디바이스의 기준전압 발생회로를 나타낸 도면이고, 도 3은 도 2의 전압감지부(110)를 나타낸 회로도로서, 도 2에서 도 1에서와 동일한 구성에 대해서는 동일한 도면부호를 부여한다.
도 2를 참조하면, 동작전원(VDD)에 제 1 및 제 2 PMOS 트랜지스터(Q1, Q2)와 전압강하를 위한 입력저항(R1)이 병렬연결된다. 제 1 및 제 2 PMOS 트랜지스터(Q1, Q2)의 게이트끼리 연결되어 입력저항(R1)과 제 1 노드(N1)에서 연결되고, 그들의 소오스끼리 서로 연결된다. 제 3 PMOS 트랜지스터(Q3)의 소오스가 제 1 노드(N1)에 연결되고, 그의 게이트가 제 1 PMOS 트랜지스터(Q1)의 드레인에 연결된다. 제 1 및 제 2 NMOS 트랜지스터(Q4, Q5)의 게이트 끼리 제 2 노드(N2)에서 연결된다. 제 2 NMOS 트랜지스터(Q5)의 드레인이 제 3 PMOS 트랜지스터(Q3)의 드레인에 연결됨과 더불어 제 2 노드(N2)에 연결되고, 그의 소오스는 접지(GND)된다. 제 1 NMOS 트랜지스터(Q4)의 드레인은 제 1 PMOS 트랜지스터(Q1)의 드레인에 연결되고, 그의 소오스는 접지(GND)된다. 또한, 제 2 PMOS 트랜지스터(Q2)의 드레인에 기준전압신호를 감지하는 전압감지부(100)와 제 3 NMOS 트랜지스터(Q6)가 병렬연결됨과 더불어, 출력저항(R2)이 직렬연결된다. 여기서, 제 3 NMOS 트랜지스터(Q6)는 그의 드레인이 제 2 PMOS 트랜지스터(Q2)의 드레인에 연결되고, 그의 소오스에는 기준전압(Vref)을 조절하기 위한 기준전압조절용 저항(R3)이 연결되며, 그의 게이트가 전압감지부(100)의 출력단과 연결되어 전압감지부(100)로부터 입력되는 전압신호에 따라 온/오프 스위칭하는 스위칭 소자로서 작용한다.
또한, 전압감지부(100)는 도 3에 도시된 바와 같이, 기준전압(Vref) 신호를 반전시켜 출력하는 제 1 및 제 2 인버터(INV1, INV2)와, 제 1 및 제 2 인버터(INV1, INV2)의 출력신호를 각각의 입력신호로서 받아서 반전신호를 출력하는 제 3 및 제 4 인버터(INV3, INV4)와, 제 3 및 제 4 인버터(INV3, INV4)의 출력신호를 입력신호로서 받아서 배타적 논리곱한 신호의 반전신호를 출력단(OUT)으로 출력하는 익스클루시브 노아게이트(EXNOR)를 포함한다. 여기서, 제 1 및 제 3 인버터(INV1, INV3)와 제 2 및 제 4 인버터(INV2, INV4)는 각각 일정레벨 이상의 전압신호만을 하이신호(HIGH)로서 인식하도록 설정한다.
3.3V의 동작전원(VDD)을 사용하는 경우, 기준전압(Vref)은 1.4 내지 1.5V로 설정된다. 이 경우, 제 1 및 제 3 인버터(INV1, INV3)는 1.4V 이상의 전압신호만을 하이신호로서 인식하도록 설정하고, 제 2 및 제 4 인버터(INV2, INV4)는 1.5V 이상의 전압신호만을 하이신호로서 인식하도록 설정한다. 이 경우, 전압감지부(110)의 입력단(IN)으로 설정된 기준전압(Vref) 범위의 전압, 예컨대 1.45V의 전압이 인가되면, 제 3 인버터(INV3)로부터 하이신호(HIGH)가 출력되고 제 4 인버터(INV4)로부터 로우신호(LOW)가 각각 출력되어, 익스클루시브 노아게이트(EXNOR)에 의해 출력단(OUT)으로 로우신호가 출력된다. 이에 따라, 제 3 NMOS 트랜지스터(Q6)가 오프되어 기준전압(Vref)은 변하지 않는다. 반면, 1.4V 이하의 전압신호가 인가되면, 제 3 및 제 4 인버터(INV3, INV4)로부터 로우신호가 각각 출력되어, 익스클루시브 노아게이트(EXNOR)에 의해 출력단(OUT)으로 하이신호가 출력된다. 이에 따라, 제 3 NMOS 트랜지스터(Q6)가 온되어 기준전압조절용 저항(R3)에 의해 기준전압(Vref)이 조절된다. 또한, 1.5V 이상의 전압신호가 인가되면, 제 3 및 제 4 인버터(INV3, INV4)로부터 하이신호가 각각 출력되어, 익스클루시브 노아게이트(EXNOR)에 의해 출력단(OUT)으로 하이신호가 출력된다. 이에 따라, 제 3 NMOS 트랜지스터(Q6)가 온되어 기준전압조절용 저항(R3)에 의해 기준전압(Vref)이 조절된다.
한편, 상기 실시예에서는 출력단에 하나의 전압감지부를 구비하도록 하였지만, 전압감지부의 전압감지레벨이 다르게 설정하여 다수개로 전압감지부를 구비할 수 있고, 이때 기준전압조절용 저항도 다르게 설정하여 구비하도록 한다.
상기한 본 발명에 의하면, 기준전압 발생회로의 출력단에 기준전압을 감지하는 전압감지부에 의해 기준전압이 감지되어, 일정레벨의 기준전압이 발생되지 않은 경우에는 기준전압조절용 저항으로 기준전압을 조절하여 출력할 수 있게 된다. 이에 따라, 주변의 변동요인에 관계없이, 안정적으로 일정한 기준전압을 발생할 수 있으므로, 메모리 디바이스의 동작이 안정하다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (5)

  1. 출력단에 연결된 출력저항의 고정된 저항치에 의해 일정치의 기준전압을 발생하는 기준전압 발생회로에 있어서,
    상기 출력단에 상기 기준전압을 감지하기 위한 적어도 하나 이상의 전압감지부와,
    상기 전압감지부로부터 입력되는 신호에 따라 상기 기준전압 신호를 온/오프 스위칭하는 스위칭부와,
    상기 스위칭소자가 온된 경우 상기 기준전압을 조절하는 기준전압조절부를 포함하는 것을 특징으로 하는 기준전압 발생회로.
  2. 제 1 항에 있어서, 상기 전압감지부는 상기 기준전압 신호를 반전시켜 출력하는 제 1 및 제 2 인버터와,
    상기 제 1 및 제 2 인버터의 출력신호를 각각의 입력신호로서 받아서 반전신호를 출력하는 제 3 및 제 4 인버터와,
    상기 제 3 및 제 4 인버터의 출력신호를 입력신호로서 받아서 배타적 논리곱한 신호의 반전신호를 출력하는 익스클루시브 노아게이트를 포함하는 것을 특징으로 하는 기준전압 발생회로.
  3. 제 2 항에 있어서, 상기 제 1 및 제 3 인버터와, 상기 제 2 및 제 4 인버터는 각각 일정레벨 이상의 전압신호만을 하이신호로서 인식하도록 설정하는 것을 특징으로 하는 기준전압 발생회로.
  4. 제 1 항에 있어서, 상기 스위칭부는 트랜지스터를 구비하는 것을 특징으로 하는 기준전압 발생회로.
  5. 제 1 항에 있어서, 상기 기준전압조절부는 저항소자를 구비하는 것을 특징으로 하는 기준전압 발생회로.
KR1019980023349A 1998-06-22 1998-06-22 기준전압 발생회로 KR100289647B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980023349A KR100289647B1 (ko) 1998-06-22 1998-06-22 기준전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980023349A KR100289647B1 (ko) 1998-06-22 1998-06-22 기준전압 발생회로

Publications (2)

Publication Number Publication Date
KR20000002526A true KR20000002526A (ko) 2000-01-15
KR100289647B1 KR100289647B1 (ko) 2001-05-02

Family

ID=19540216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980023349A KR100289647B1 (ko) 1998-06-22 1998-06-22 기준전압 발생회로

Country Status (1)

Country Link
KR (1) KR100289647B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9876346B2 (en) 2012-01-11 2018-01-23 Emerson Climate Technologies, Inc. System and method for compressor motor protection
US10335906B2 (en) 2004-04-27 2019-07-02 Emerson Climate Technologies, Inc. Compressor diagnostic and protection system and method
US10884403B2 (en) 2011-02-28 2021-01-05 Emerson Electric Co. Remote HVAC monitoring and diagnosis

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10335906B2 (en) 2004-04-27 2019-07-02 Emerson Climate Technologies, Inc. Compressor diagnostic and protection system and method
US10884403B2 (en) 2011-02-28 2021-01-05 Emerson Electric Co. Remote HVAC monitoring and diagnosis
US9876346B2 (en) 2012-01-11 2018-01-23 Emerson Climate Technologies, Inc. System and method for compressor motor protection

Also Published As

Publication number Publication date
KR100289647B1 (ko) 2001-05-02

Similar Documents

Publication Publication Date Title
KR960009394B1 (ko) 동적 임의 접근 메모리용 전원 회로
KR940009835B1 (ko) 온칩 전압 레귤레이터 및 그것을 사용한 반도체 메모리 장치
US7417494B2 (en) Internal voltage generator
KR100386085B1 (ko) 고전압 발생회로
US5760614A (en) Potential detecting circuit and semiconductor integrated circuit
GB2300984A (en) Power-up reset in semiconductor devices with back bias voltage
US6411554B1 (en) High voltage switch circuit having transistors and semiconductor memory device provided with the same
KR100795014B1 (ko) 반도체 메모리 장치의 내부전압 발생기
KR100566302B1 (ko) 파워업 신호 발생 장치
KR100401392B1 (ko) 전압조절회로및그방법,조절된전압조절회로및메모리회로
US6483357B2 (en) Semiconductor device reduced in through current
KR100812299B1 (ko) 전압 강하 회로
KR100289647B1 (ko) 기준전압 발생회로
KR100223849B1 (ko) 반도체 메모리장치
US7583547B2 (en) Over-driving circuit in semiconductor memory device
KR100440262B1 (ko) 온도 감지 회로
KR100457160B1 (ko) 반도체 메모리 테스트 장치
US5886569A (en) Semiconductor integrated circuit device with control circuit for controlling an internal source voltage
US6847253B2 (en) Half voltage generator having low power consumption
US5363336A (en) Semiconductor memory device controlling the supply voltage on BIT lines
KR100197557B1 (ko) 광역 전압동작 특성을 가지는 반도체 장치
KR100545448B1 (ko) 내부전압 생성 회로
KR200222131Y1 (ko) 전력 오류 감지 회로
KR100369342B1 (ko) 외부전압에능동적인입력버퍼
KR970004347B1 (ko) 신호지연회로 및 이를 사용한 스태틱램(sram)의 어드레스 천이 검출(atd) 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee