KR100944328B1 - 온도 보상 상 변화 메모리 장치 - Google Patents

온도 보상 상 변화 메모리 장치 Download PDF

Info

Publication number
KR100944328B1
KR100944328B1 KR1020080076135A KR20080076135A KR100944328B1 KR 100944328 B1 KR100944328 B1 KR 100944328B1 KR 1020080076135 A KR1020080076135 A KR 1020080076135A KR 20080076135 A KR20080076135 A KR 20080076135A KR 100944328 B1 KR100944328 B1 KR 100944328B1
Authority
KR
South Korea
Prior art keywords
voltage
temperature
voltages
bias
temperature compensation
Prior art date
Application number
KR1020080076135A
Other languages
English (en)
Other versions
KR20100015195A (ko
Inventor
강희복
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080076135A priority Critical patent/KR100944328B1/ko
Publication of KR20100015195A publication Critical patent/KR20100015195A/ko
Application granted granted Critical
Publication of KR100944328B1 publication Critical patent/KR100944328B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Abstract

본 발명은 온도 보상 상 변화 메모리 장치에 관한 것으로서, 셀의 동작 온도에 대응하여 복수 개의 레퍼런스 전류 또는 레퍼런스 전압을 조정함으로써 멀티 비트 상 변화 메모리 장치의 리드 전류 또는 리드 전압 사이의 센싱 마진을 일정하게 유지하는 기술을 개시한다.
구체적으로, 본 발명은 상 변화 저항 소자를 포함하여 데이터의 리드/라이트가 이루어지는 셀 어레이, 상기 셀 어레이 내의 온도에 따라 변화하는 온도 보상 전압을 출력하는 온도 변화 감지 회로부, 상기 온도 보상 전압의 전압 레벨에 따라 변화하는 복수 개의 레퍼런스 전류/전압를 출력하는 레퍼런스 전류/전압 공급부, 및 상기 복수 개의 레퍼런스 전류/전압과 리드 전류/전압를 비교 및 증폭하여 멀티 비트 데이터를 출력하는 센스 앰프를 포함하는 온도 보상 상 변화 메모리 장치를 개시한다.

Description

온도 보상 상 변화 메모리 장치 {PHASE CHANGE MEMORY DEVICE COMPENSATING TEMPERATURE CHANGE}
본 발명은 셀의 동작 온도 변화에 대응하여 레퍼런스 전류 또는 레퍼런스 전압을 조정할 수 있는 온도 보상 상 변화 메모리 장치와 관련된다. 더 상세하게는, 셀의 동작 온도 변화에 대응하여 레퍼런스 전류 또는 레퍼런스 전압을 조정함으로써 멀티 비트 상 변화 메모리 장치의 리드 전류 또는 리드 전압 사이의 센싱 마진을 일정하게 유지하는 온도 보상 상 변화 메모리 장치와 관련된다.
일반적으로 마그네틱 메모리(Magnetic memory) 및 위상 변화 메모리(Phase Change Memory : PCM) 등의 비휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성을 갖는다.
도 1a 및 도 1b는 종래 기술에 따른 상 변화 저항(PCR : Phase Change Resistor) 소자(4)를 설명하기 위한 도면이다.
상 변화 저항 소자(4)는 탑(Top)전극(1)과 버텀(Bottom)전극(3) 사이에 위상 변화층(PCM; Phase Change Material;2)을 삽입하여 전압과 전류를 인가하면, 위상 변화층(2)에 고온이 유기되어 저항의 변화에 따른 전기 전도 상태가 변하게 된다.
여기서, 위상 변화층(2)의 재료로는 AglnSbTe가 주로 사용된다. 그리고, 위상 변화층(2)은 칼코겐(Chalcogen) 원소 (S, Se, Te)를 주성분으로 하는 화합물(Chalcogenide)을 이용하는데, 구체적으로 Ge-Sb-Te로 이루어진 게르마늄 안티몬 텔루르 합금물질(Ge2Sb2Te5)을 이용한다.
도 2a 및 도 2b는 종래 기술에 따른 상 변화 저항 소자의 원리를 설명하기 위한 도면이다.
도 2a에서와 같이 상 변화 저항 소자(4)에 임계값 이하의 저전류가 흐르면 위상 변화층(2)이 결정화가 되기에 적당한 온도가 된다. 이에 따라, 위상 변화층(2)이 결정 상태(Crystalline Phase)가 되어 저저항 상태의 물질이 된다.
반면에, 도 2b에서와 같이 상 변화 저항 소자(4)에 임계값 이상의 고전류가 흐르면 위상 변화층(2)이 녹는 점(Melting Point) 이상의 온도가 된다. 이에 따라, 위상 변화층(2)이 비결정 상태(Amorphous Phase)가 되어 고저항 상태의 물질이 된다.
이와 같이 상 변화 저항 소자(4)는 두 저항의 상태에 대응하는 데이터를 불휘발성으로 저장할 수 있게 된다. 즉, 상 변화 저항 소자(4)가 저저항 상태일 경우를 데이터 "1"이라 하고, 고저항 상태일 경우를 데이터 "0"이라 하면 두 데이터의 로직 상태를 저장할 수 있다.
도 3은 종래 기술에 따른 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면이다.
상 변화 저항 소자(4)의 탑 전극(1)과 버텀 전극(3) 사이에 일정 시간 동안 전류를 흘리게 되면 고 열이 발생하게 된다. 이에 따라, 탑 전극(1)과 버텀 전극(3)에 가해 준 온도 상태에 의해 위상 변화층(2)의 상태가 결정상과 비결정상으로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 저항 소자(4)가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자(4)가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(Reset) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
도 4는 종래 기술에 따른 멀티 비트 상 변화 메모리 장치의 레퍼런스 전류 온도 특성을 나타내는 그래프이다. 도 4를 참조하면, 종래 기술의 상 변화 메모리 장치에서는 레퍼런스 전류가 온도에 관계없이 일정한 값을 가진다. 하지만, 비트라인 BL을 통해 흐르는 리드 전류 I(00)~I(11)는 셀의 동작 온도가 상승함에 따라 증가하는 특성을 가진다. 따라서, 종래 기술의 상 변화 메모리 장치는 온도 구간마다 센싱 마진이 일정하게 유지되지 못하는 문제점이 있다.
도 5는 종래 기술에 따른 멀티 비트 상 변화 메모리 장치의 레퍼런스 전압 온도 특성을 나타내는 그래프이다. 도 5를 참조하면, 종래 기술의 상 변화 메모리 장치에서는 레퍼런스 전압이 온도에 관계없이 일정한 값을 가진다. 하지만, 리드 전압 V(00)~V(11)은 셀의 동작 온도가 상승함에 따라 감소하는 특성을 가진다. 따라서, 종래 기술의 상 변화 메모리 장치는 온도 구간마다 센싱 마진이 일정하게 유지되지 못하는 문제점이 있다.
상기 문제점을 해결하기 위하여, 본 발명은 셀의 동작 온도에 대응하여 레퍼런스 전류 또는 레퍼런스 전압을 조정함으로써 멀티 비트 상 변화 메모리 장치의 리드 전류 또는 리드 전압 사이의 센싱 마진을 일정하게 유지할 수 있도록 하는 온도 보상 상 변화 메모리 장치를 개시한다.
상기한 목적을 달성하기 위한 본 발명의 온도 보상 상 변화 메모리 장치는, 상 변화 저항 소자를 포함하여 데이터의 리드/라이트가 이루어지는 셀 어레이, 상기 셀 어레이 내의 온도 변화 상태를 검출하여 온도 보상 전압을 출력하는 온도 변화 감지 회로부, 상기 온도 보상 전압의 전압 레벨 변화에 대응하는 복수 개의 레퍼런스 전류 또는 레퍼런스 전압을 출력하는 레퍼런스 전류/전압 공급부, 및 상기 복수 개의 레퍼런스 전류 또는 레퍼런스 전압과 리드 전류 또는 리드 전압을 비교 및 증폭하여 멀티 비트 데이터를 출력하는 센스 앰프를 포함하는 온도 보상 상 변화 메모리 장치를 개시한다.
본 발명의 온도 보상 상 변화 메모리 장치는 셀의 동작 온도에 대응하여 레퍼런스 전류 또는 레퍼런스 전압을 조정함으로써 멀티 비트 상 변화 메모리 장치의 리드 전류 또는 리드 전압 사이의 센싱 마진을 일정하게 유지할 수 있다는 장점이 있다.
따라서, 상 변화 메모리 장치의 수율이 향상되고, 상 변화 메모리 장치가 셀의 동작 온도에 따라 최적화되어 동작할 수 있게 된다.
본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 이하 각 도면에서 사용되는 참조번호는 해당 도면에만 적용된다.
도 6은 본 발명에 따른 상 변화 메모리 장치의 셀 어레이를 도시한다.
도 6을 참조하면, 본 발명은 로오(Row) 방향으로 복수 개의 비트라인 BL0~BL3이 포함한다. 그리고, 컬럼 방향으로 복수 개의 워드라인 WL0~WL3이 포함한다. 그리고, 복수 개의 비트라인 BL0~BL3과 복수 개의 워드라인 WL0~WL3이 교차하는 영역에 단위 셀 C을 포함한다. 단위 셀 C은 상 변화 저항 소자 PCR와 다이오드 D를 포함한다. 여기서, 다이오드 D는 PN 다이오드 소자로 이루어지는 것이 바람직하다.
상 변화 저항 소자 PCR의 한쪽 전극은 비트라인 BL과 연결되고, 다른 한쪽 전극은 다이오드 D의 P형 영역에 연결된다. 다이오드 D의 N형 영역은 워드라인 WL에 연결된다.
이러한 본 발명은 리드 모드시 선택된 워드라인 WL에는 로우 전압이 인가된 다. 그리고, 비트라인 BL에는 리드전압 Vread이 인가되어 비트라인 BL, 상 변화 저항 소자 PCR 및 다이오드 D를 통해 세트 상태의 리드전류 Iset 또는 리셋 상태의 리드전류 Ireset가 워드라인 WL 쪽으로 흐르게 된다.
센스 앰프 SA는 비트라인 BL을 통해 인가되는 셀 데이터를 감지하고 각각의 레퍼런스 전류 Iref1~Iref3 또는 레퍼런스 전압 Vref1~Vref3과 비교하여 멀티-레벨 데이터 "11","10","01","00"을 구별한다. 여기서, 레퍼런스 전류 Iref1~Iref3 및 레퍼런스 전압 Vref1~Vref3은 4-레벨 2-비트의 셀 전류 또는 셀 전압을 감지하기 위한 것이다. 그리고, 라이트 구동부 W/D는 셀에 데이터를 라이트할 때 비트라인 BL에 라이트 데이터에 대응하는 구동 전압을 공급한다.
본 발명에서는 2 비트 데이터 "11","10","01","00"를 구별하기 위해 3개의 레퍼런스 전류 Iref1~Iref3 또는 레퍼런스 전압 Vref1~Vref3이 필요한 경우를 실시예로 설명한다. 하지만, 본 발명은 이에 한정되는 것이 아니라, n 비트 데이터를 리드 및 라이트할 수도 있다. 이에 따라, 세트 및 리셋 데이터 비트 수가 n개일 경우, 세트 및 리셋 데이터의 센싱 레벨은 2n 레벨로 확장이 가능하다.(여기서, n은 자연수, 비트 데이터의 개수)
도 7은 본 발명의 제 1 실시예에 따른 상 변화 메모리 장치의 4-레벨 2-비트 저장에 관한 셀 특성 분포를 나타내는 그래프이다.
도 7을 참조하면, 2 비트 데이터가 레퍼런스 전류 Iref1~Iref3를 기준으로 4 개의 데이터 레벨로 저장된다.
데이터 "00" 레벨에서 가장 큰 셀 리드 전류가 흐르게 된다. 그리고, 데이터 "01" 레벨에서 그 다음 큰 셀 리드 전류가 흐르게 된다. 또한, 데이터 "10" 레벨에서 그 다음 큰 셀 리드 전류가 흐르게 된다. 그리고, 데이터 "11" 레벨에서 가장 작은 셀 리드 전류가 흐르게 된다.
즉, 비트라인 BL을 통해 흐르는 전류 I(11)는 레퍼런스 전류 Iref3 보다 낮은 리드 전류 값을 갖는다. 그리고, 비트라인 BL을 통해 흐르는 전류 I(10)는 레퍼런스 전류 Iref3 보다 높고, 레퍼런스 전류 Iref2 보다 낮은 리드 전류 값을 갖는다.
또한, 비트라인 BL을 통해 흐르는 전류 I(01)는 레퍼런스 전류 Iref2 보다 높고, 레퍼런스 전류 Iref1 보다 낮은 리드 전류 값을 갖는다. 그리고, 비트라인 BL을 통해 흐르는 전류 I(00)는 레퍼런스 전류 Iref1 보다 높은 리드 전류 값을 갖는다.
여기서, 데이터 "00" 레벨에 해당하는 전류 I(00)는 세트(Set) 상태에 가까우며, 데이터 "11" 레벨에 해당하는 전류 I(11)는 리셋(Reset) 상태에 가깝게 된다. 각각의 4-레벨 사이 영역에는 3개의 레퍼런스 전류 Iref1~Iref3가 흐르게 되어 각 셀 데이터를 라이트 하거나 리드 하는데 사용된다.
도 8은 본 발명의 제 1 실시예에 따른 온도 보상 상 변화 메모리 장치를 도시한 블록 다이어그램이다.
도 8을 참조하면, 본 발명의 온도 보상 상 변화 메모리 장치는 온도 변화 감지 회로부(100), 온도 보상 레퍼런스 전류 공급부(200), 복수 개의 센스 앰 프(SA_1,SA_2,...,SA_N) 및 복수 개의 라이트 구동부(W/D_1,W/D_2,...,W/D_N)를 포함한다.
온도 변화 감지 회로부(100)는 셀의 온도를 감지하여 온도 변화에 대응하는 온도 보상 전압 Vtemp을 생성하여 출력한다. 온도 보상 레퍼런스 전류 공급부(200)는 온도 보상 전압 Vtemp에 대응하는 복수 개의 레퍼런스 전류 Iref1~Iref3를 센스앰프 SA로 출력한다. 레퍼런스 전류 Iref1~Iref3는 복수 개의 센스 앰프 SA_1,SA_2,...,SA_N에 각각 인가된다.
센스 앰프 SA는 글로벌 비트라인 GBL을 통해 인가되는 리드 전류를 감지하고, 레퍼런스 전류 Iref1~Iref3와 비교하여 2 비트 데이터 "00","01","10","11"을 각각 구별하고, 이를 증폭하여 입출력 버스 IO_BUS에 출력한다. 라이트 구동부 W/D는 셀에 데이터를 라이트 할 때 입출력 버스 IO_BUS로부터 인가되는 입력 데이터에 대응하는 구동 전압을 글로벌 비트라인 GBL에 출력한다.
이하에서는 본 발명의 온도 보상 상 변화 메모리 장치의 각 구성요소를 상세히 설명한다.
도 9는 본 발명의 제 1 실시예에 따른 온도 변화 감지 회로부(100)의 상세 회로도이다. 도 9를 참조하면, 온도 변화 감지 회로부(100)는 바이어스 전압 공급부(110), 비교부(120) 및 전류 미러 회로부(130)를 포함한다. 또한, 온도 변화 감지 회로부(100)는 복수 개의 PMOS 트랜지스터 P1~P16와, 복수 개의 NMOS 트랜지스터 N1~N9와, 바이폴라 트랜지스터 Q1,Q2와, 저항 R1, R2 및 모스 커패시터 MC를 포함한다.
바이어스 전압 공급부(110)는 PMOS 트랜지스터 P1~P3, NMOS 트랜지스터 N1~N4 및 MOS 캐패시터 MC를 포함한다.
PMOS 트랜지스터 P3의 게이트 단자는 그라운드 전압 GND 레벨에 연결되어 항상 턴 온되어 있기 때문에 전원 전압 VDD가 소스 단자로부터 드레인 단자로 공급된다. 초기화된 MOS 캐패시터 MC는 전하가 충전되어 있지 않기 때문에 NMOS 트랜지스터 N1,N2가 동작하지 않고, PMOS 트랜지스터 P3를 통해 공급된 전원 전압 VDD에 의해 NMOS 트랜지스터 N3,N4가 턴 온된다. 따라서, 바이어스 전압 Vbias1이 노드 a에 공급되고, 바이어스 전압 Vbias2이 노드 b에 공급된다.
MOS 캐패시터 MC가 전원 전압 VDD에 의해 충전되면, NMOS 트랜지스터 N1,N2의 게이트 단자도 전원 전압 VDD 레벨이 되어 NMOS 트랜지스터 N1,N2가 턴 온된다. 그러면, 전원 전압 VDD 단자로부터 트랜지스터 P3를 통과하여 NMOS 트랜지스터 N3,N4의 게이트로 공급되던 전류가 NMOS 트랜지스터 N2를 통해 그라운드 단자로 흐르게 된다. 따라서, NMOS 트랜지스터 N3,N4의 게이트 단자가 그라운드 전압 GND 레벨이 되면서 NMOS 트랜지스터 N3,N4가 턴 오프되고, 노드 a 및 노드 b로의 바이어스 전압 Vbias1,Vbias2 공급이 차단된다.
이상에 의하여 바이어스 전압 공급부(110)는 노드 a 및 노드 b에 바이어스 전압의 공급을 조정한다.
비교부(120)는 PMOS 트랜지스터 P12~P16와 NMOS 트랜지스터 N5~N8를 포함한다.
활성화 신호 EN에 의해 NMOS 트랜지스터 N7 턴 온되고 노드 a에 전원 전압 VDD의 공급이 중단되면, 바이폴라 트랜지스터 Q1의 베이스와 컬렉터 단자가 연결되어 있기 때문에 노드 a의 전압이 점점 감소한다. 즉, NMOS 트랜지스터 N5의 게이트 단자의 전압 레벨이 하강한다. 따라서, NMOS 트랜지스터 N5가 점차적으로 턴 오프되어 노드 c의 전압 레벨, 즉, 바이어스 전압 Vbias1 레벨이 상승한다.
활성화 신호 EN에 의해 NMOS 트랜지스터 N8이 턴 온 되면 노드 d가 그라운드 전압 GND 레벨이 된다. PMOS 트랜지스터 P12의 게이트와 소스 단자가 서로 연결되어 있으므로, 바이어스 전압 Vbias2은 그라운드 전압 레벨이 된다.
이상에 의하여 비교부(120)는 바이어스 전압 Vbias1,Vbias2 레벨을 조정한다.
전류 미러 회로부(130)는 PMOS 트랜지스터 P4~P7, 저항 R1,R2 및 바이폴라 트랜지스터 Q2를 포함한다. 바이어스 전압 Vbias1은 PMOS 트랜지스터 P4,P5의 공통 게이트 단자를 통해 공급되고, 바이어스 전압 Vbias2은 PMOS 트랜지스터 P6,P7의 공통 게이트 단자를 통해 공급되어 전류 미러 회로(130)의 동작을 제어한다.
노드 a의 전압은 바이폴라 트랜지스터 Q1의 베이스와 에미터 사이의 전압 VBE1와 같다. 상기 비교기(110)에 의해 노드 a의 전압이 노드 b에 유도되면, 노드 b의 전압이 VBE1가 된다.
바이폴라 트랜지스터 Q2의 베이스와 에미터 사이의 전압을 VBE2, 저항 R2에 흐르는 전류를 i라고 하면, 노드 b의 전압은 VBE1 = VBE2 + i*R2 가 된다. 이를 i에 대해서 정리하면 i = (VBE1 - VBE2 )/R2 가 된다.
PMOS 트랜지스터 P4~P7와 저항 R1,R2를 포함하는 전류 미러 회로부(130)에 의해 저항 R1과 저항 R2에는 동일한 전류 i가 흐르게 된다. 저항 R2에 흐르는 전류를 온도 보상 전압 Vtemp으로 나타내면, i = Vtemp/R1이다.
따라서, i = (VBE1 - VBE2 )/R2 = Vtemp/R1 가 성립하고, 이를 Vtemp에 대해서 정리하면, 다음의 식이 성립한다.
Vtemp = (VBE1 - VBE2 )*R1/R2
이 식에서, 온도 보상 전압 Vtemp은 온도 변화에 따라 변화하는 출력 전압이 된다.
또는 상기 식을 다음과 같이 나타낼 수도 있다.
Vtemp = (2Vt*ln20)*R1/R2
이 식에서, 열전압 Vt은 상수이며, Vt = kT/q (k = 볼츠만 상수 = 1.38*10-23 J/K, T는 캘빈 온도, q = 전자의 전하량 = 1.602*10-19 C)이다.
도 10은 본 발명의 제 1 실시예에 따른 온도 변화 감지 회로부(100)의 온도 특성을 나타내는 그래프이다.
도 10을 참조하면, 본 발명의 온도 변화 감지 회로부(100)에서 출력되는 온도 보상 전압 Vtemp은 온도가 상승함에 따라 크기가 증가하는 특성을 갖는다.
온도 변화 감지 회로부(100)는 온도 보상 전압 Vtemp을 온도 보상 레퍼런스 전류 공급부(200)로 출력한다. 입력 신호가 온도 변화에 따라 변화하기 때문에 온도 보상 레퍼런스 전류 공급부(200)는 온도에 따라 최적화된 레퍼런스 전류 Iref1~Iref3를 센스 앰프에 공급할 수 있다.
도 11은 본 발명의 제 1 실시예에 따른 2 비트 온도 보상 레퍼런스 전류 공급부(200)의 회로도이다.
도 11을 참조하면, 온도 보상 레퍼런스 전류 공급부(200)는 복수 개의 전압 분배 저항 R1,R2,R3을 사용하여 입력된 온도 보상 전압 Vtemp을 분배 전압 V1,V2,V3으로 나눈다. 레퍼런스 전류 구동부(210)는 각 분배 전압 V1,V2,V3의 전압 레벨에 맞게 레퍼런스 전류 Iref1,Iref2,Iref3를 생성하여 센스 앰프로 출력한다.
도 12는 본 발명의 제 1 실시예에 따른 멀티(N) 비트 온도 보상 레퍼런스 전류 공급부(200)의 회로도이다.
도 12를 참조하면, 멀티 비트 온도 보상 레퍼런스 전류 공급부(200)는 N 개의 전압 분배 저항 R1,...,RN을 사용하여 입력된 온도 보상 전압 Vtemp를 분배 전압 V1,...,VN으로 나눈다. 레퍼런스 전류 구동부(210)는 각 분배 전압 V1,...,VN의 전압 레벨에 맞게 N 개의 레퍼런스 전류 Iref1,...IrefN를 생성하여 센스 앰프로 출력한다.
도 13은 본 발명의 제 1 실시예에 따른 2 비트 센싱 동작을 나타내는 그래프이다.
도 13을 참조하면, 레퍼런스 전류 Iref1,Iref2,Iref3가 주변 동작 온도에 따라 상승하기 때문에 각 데이터 레벨에 대응하는 리드 전류 I(00),I(01),I(10),I(11)와 모든 온도 범위에서 일정한 마진을 확보할 수 있게 된다. 따라서, 멀티 비트 센싱 동작에 있어서 온도 변화에 관계없이 일정한 센싱 마진을 확보할 수 있게 되므로 보다 효율적인 센싱이 가능하다.
도 14는 본 발명의 제 2 실시예에 따른 상 변화 메모리 장치의 4-레벨 2-비트 저장에 관한 셀 특성 분포를 나타내는 그래프이다.
도 14를 참조하면, 2 비트 데이터가 레퍼런스 전압 Vref1~Vref3를 기준으로 4 개의 데이터 레벨로 저장된다.
데이터 "11" 레벨에서 가장 큰 셀 리드 전압이 인가된다. 그리고, 데이터 "10" 레벨에서 그 다음 큰 셀 리드 전압이 인가된다. 또한, 데이터 "01" 레벨에서 그 다음 큰 셀 리드 전압이 인가된다. 마지막으로, 데이터 "00" 레벨에서 가장 작은 셀 리드 전압이 인가된다.
즉, 전압 V(00)은 레퍼런스 전압 Vref3 보다 낮은 리드 전압 값을 갖는다. 그리고, 전압 V(01)은 레퍼런스 전압 Vref3 보다 높고, 레퍼런스 전압 Vref2 보다 낮은 리드 전압 값을 갖는다.
또한, 전압 V(10)은 레퍼런스 전압 Vref2 보다 높고, 레퍼런스 전압 Vref1 보다 낮은 리드 전압 값을 갖는다. 그리고, 전압 V(11)은 레퍼런스 전압 Vref1 보다 높은 리드 전압 값을 갖는다.
여기서, 데이터 "00" 레벨에 해당하는 전압 V(00)는 리셋(Reset) 상태에 가까우며, 데이터 "11" 레벨에 해당하는 전압 V(11)는 세트(Set) 상태에 가깝게 된다. 각각의 4-레벨 사이 영역에는 3개의 레퍼런스 전압 Vref1~Vref3가 흐르게 되어 각 셀 데이터를 라이트 하거나 리드 하는데 사용된다.
도 15는 본 발명의 제 2 실시예에 따른 온도 보상 상 변화 메모리 장치를 도시한 블록 다이어그램이다.
도 15를 참조하면, 본 발명의 온도 보상 상 변화 메모리 장치는 온도 변화 감지 회로부(100), 온도 보상 레퍼런스 전압 공급부(200), 복수 개의 센스 앰프(SA_1,SA_2,...,SA_N) 및 복수 개의 라이트 구동부(W/D_1,W/D_2,...,W/D_N)를 포함한다.
온도 변화 감지 회로부(100)는 셀의 온도를 감지하여 온도 변화에 대응하는 온도 보상 전압 Vtemp을 생성하여 출력한다. 온도 보상 레퍼런스 전압 공급부(200)는 온도 보상 전압 Vtemp에 대응하는 복수 개의 레퍼런스 전압 Vref1~Vref3을 센스앰프 SA로 출력한다. 레퍼런스 전압 Vref1~Vref3은 복수 개의 센스 앰프 SA_1,SA_2,...,SA_N에 각각 인가된다.
센스 앰프 SA는 글로벌 비트라인 GBL을 통해 인가되는 리드 전류를 감지한다. 리드 전류 전압 변환부(300)은 리드 전류를 리드 전압으로 변환한다. 증폭기 A는 리드 전압을 레퍼런스 전류 Vref1~Vref3와 비교하여 2 비트 데이터 "00","01","10","11"을 각각 구별하고, 이를 증폭하여 입출력 버스 IO_BUS에 출력한다. 라이트 구동부 W/D는 셀에 데이터를 라이트 할 때 입출력 버스 IO_BUS로부터 인가되는 입력 데이터에 대응하는 구동 전압을 글로벌 비트라인 GBL에 출력한다.
이하에서는 본 발명의 온도 보상 상 변화 메모리 장치의 각 구성요소를 상세히 설명한다.
도 16은 본 발명의 제 2 실시예에 따른 온도 변화 감지 회로부(100)의 상세 회로도이다.
도 16를 참조하면, 온도 변화 감지 회로부(100)는 바이어스 전압 공급부(110), 비교부(120) 및 전류 미러 회로부(130)를 포함한다. 또한, 온도 변화 감지 회로부(100)는 복수 개의 PMOS 트랜지스터 P1~P16와, 복수 개의 NMOS 트랜지스터 N1~N9와, 바이폴라 트랜지스터 Q와, 저항 R1, R2 및 모스 커패시터 MC를 포함한다.
바이어스 전압 공급부(110)는 PMOS 트랜지스터 P1~P3, NMOS 트랜지스터 N1~N4 및 MOS 캐패시터 MC를 포함한다.
PMOS 트랜지스터 P3의 게이트 단자는 그라운드 전압 GND 레벨에 연결되어 항상 턴 온되어 있기 때문에 전원 전압 VDD가 소스 단자로부터 드레인 단자로 공급된다. 초기화된 MOS 캐패시터 MC는 전하가 충전되어 있지 않기 때문에 NMOS 트랜지스터 N1,N2가 동작하지 않고, PMOS 트랜지스터 P3를 통해 공급된 전원 전압 VDD에 의해 NMOS 트랜지스터 N3,N4가 턴 온된다. 따라서, 바이어스 전압 Vbias1,Vbias2이 각각 노드 a 및 노드 b에 공급된다.
MOS 캐패시터 MC가 전원 전압 VDD 단자에 의해 전원 전압 VDD 레벨로 충전되면, NMOS 트랜지스터 N1,N2의 게이트 단자도 전원 전압 VDD 레벨이 되어 NMOS 트랜지스터 N1,N2가 턴 온된다. 그러면, 전원 전압 VDD 단자로부터 트랜지스터 P3를 통과하여 NMOS 트랜지스터 N3,N4의 게이트로 공급되던 전류가 NMOS 트랜지스터 N2를 통해 그라운드 단자로 흐르게 된다. 따라서, NMOS 트랜지스터 N3,N4의 게이트 단자 가 그라운드 전압 GND 레벨이 되면서 NMOS 트랜지스터 N3,N4가 턴 오프되고, 노드 a 및 노드 b로의 바이어스 전압 Vbias1,Vbias2 공급이 차단된다.
이상에 의하여 바이어스 전압 공급부(110)는 노드 a 및 노드 b에 대한 바이어스 전압 Vbias1,Vbias2의 공급을 조정한다.
비교부(120)는 PMOS 트랜지스터 P12~P16와 NMOS 트랜지스터 N5~N8를 포함한다.
활성화 신호 EN에 의해 NMOS 트랜지스터 N7가 턴 온되고 노드 a에 전원 전압 VDD의 공급이 중단되면, 바이폴라 트랜지스터 Q의 베이스와 컬렉터 단자가 연결되어 있기 때문에 노드 a의 전압이 점점 감소한다. 즉, NMOS 트랜지스터 N5의 게이트단자의 전압 레벨이 하강한다. 따라서, NMOS 트랜지스터 N5가 점차적으로 턴 오프되어 노드 c의 전압 레벨, 즉, 바이어스 전압 Vbias1의 전압 레벨이 상승한다.
활성화 신호 EN에 의해 NMOS 트랜지스터 N8이 턴 온 되면 노드 d가 그라운드 전압 GND 레벨이 된다. PMOS 트랜지스터 P12의 게이트와 소스 단자가 서로 연결되어 있으므로, 바이어스 전압 Vbias2은 그라운드 전압 레벨이 된다.
이상에 의하여 비교부(120)는 바이어스 전압 Vbias1,Vbias2 레벨을 조정한다.
전류 미러 회로부(130)는 PMOS 트랜지스터 P4~P7 및 저항 R1,R2을 포함한다. 바이어스 전압 Vbias1은 PMOS 트랜지스터 P4,P5의 공통 게이트 단자를 통해 공급되고, 바이어스 전압 Vbias2은 PMOS 트랜지스터 P6,P7의 공통 게이트 단자를 통해 공급되어 전류 미러 회로(130)의 동작을 제어한다.
전류 미러 회로부(130)에서 노드 a의 전압은 바이폴라 트랜지스터 Q의 베이스와 에미터 사이의 전압 VBE와 같다. 상기 비교기(110)에 의해 노드 a의 전압이 노드 b에 유도되면, 노드 b의 전압이 VBE가 된다. 따라서, 저항 R2에 흐르는 전류 i는, i = VBE/R2 에 의해 구할 수 있다.
PMOS 트랜지스터 P4~P7와 저항 R1,R2를 포함하는 전류 미러 회로부(130)에 의해 저항 R1과 저항 R2에는 동일한 전류 i가 흐르게 된다. 저항 R2에 흐르는 전류를 온도 보상 전압 Vtemp으로 나타내면, i = Vtemp/R1이다.
따라서, i = VBE/R2 = Vtemp/R1 이므로, 이를 Vtemp 에 대해서 정리하면 다음과 같이 나타낼 수 있다.
Vtemp = VBE * (R1/R2)
이 식에서, 온도 보상 전압 Vtemp은 온도 변화에 따라 변화하는 출력 전압이 된다.
도 17은 본 발명의 제 2 실시예에 따른 온도 변화 감지 회로부(100)의 온도 특성을 나타내는 그래프이다.
도 17을 참조하면, 본 발명의 온도 변화 감지 회로부(100)에서 출력되는 온도 보상 전압 Vtemp은 온도가 상승함에 따라 크기가 감소하는 특성을 갖는다.
온도 변화 감지 회로부(100)는 온도 보상 전압 Vtemp을 온도 보상 레퍼런스 전압 공급부(200)로 출력한다. 입력 신호가 온도 변화에 따라 변화하기 때문에 온 도 보상 레퍼런스 전압 공급부(300)는 온도에 따라 최적화된 레퍼런스 전압을 센스 앰프에 공급할 수 있다.
도 18은 본 발명의 제 2 실시예에 따른 2 비트 온도 보상 레퍼런스 전압 공급부(200)의 회로도이다.
도 18을 참조하면, 온도 보상 레퍼런스 전압 공급부(200)는 복수 개의 전압 분배 저항 R1,R2,R3을 사용하여 입력된 온도 보상 전압 Vtemp을 분배 전압 V1,V2,V3으로 나눈다. 레퍼런스 전압 구동부(210)는 각 분배 전압 V1,V2,V3의 전압 레벨에 맞게 레퍼런스 전압 Vref1,Vref2,Vref3를 생성하여 센스 앰프로 출력한다.
도 19은 본 발명의 제 2 실시예에 따른 멀티(N) 비트 온도 보상 레퍼런스 전류 공급부(200)의 회로도이다.
도 19을 참조하면, 멀티 비트 온도 보상 레퍼런스 전압 공급부(200)는 N 개의 전압 분배 저항 R1,...,RN을 사용하여 입력된 온도 보상 전압 Vtemp를 분배 전압 V1,...,VN으로 나눈다. 레퍼런스 전압 구동부(210)는 각 분배 전압 V1,...,VN의 전압 레벨에 맞게 N 개의 레퍼런스 전압 Vref1,..,VrefN를 생성하여 센스 앰프로 출력한다.
도 20은 본 발명의 제 2 실시예에 따른 2 비트 센싱 동작을 나타내는 그래프이다.
도 20을 참조하면, 레퍼런스 전압 Vref1,Vref2,Vref3가 주변 동작 온도에 따라 감소하기 때문에 각 데이터 레벨에 대응하는 리드 전압 V(00),V(01),V(10),V(11)과 모든 온도 범위에서 일정한 마진을 확보할 수 있게 된 다. 따라서, 멀티 비트 센싱 동작에 있어서 온도 변화에 관계없이 일정한 센싱 마진을 확보할 수 있게 되므로 보다 효율적인 센싱이 가능하다.
도 1a 및 도 1b는 종래 기술에 따른 상 변화 저항 소자를 도시한다.
도 2a 및 도 2b는 종래 기술에 따른 상 변화 저항 소자의 원리를 도시한다.
도 3은 종래 기술에 따른 상 변화 저항 셀의 라이트 동작 원리를 도시한다.
도 4는 종래 기술에 따른 멀티 비트 상 변화 메모리 장치의 레퍼런스 전류 온도 특성을 나타내는 그래프이다.
도 5는 종래 기술에 따른 멀티 비트 상 변화 메모리 장치의 레퍼런스 전압 온도 특성을 나타내는 그래프이다.
도 6은 본 발명에 따른 상 변화 메모리 장치의 셀 어레이를 도시한다.
도 7은 본 발명의 제 1 실시예에 따른 상 변화 메모리 장치의 4-레벨 2-비트 저장에 관한 셀 특성 분포를 나타내는 그래프이다.
도 8은 본 발명의 제 1 실시예에 따른 온도 보상 상 변화 메모리 장치를 도시한 블록 다이어그램이다.
도 9는 본 발명의 제 1 실시예에 따른 온도 변화 감지 회로부의 상세 회로도이다.
도 10은 본 발명의 제 1 실시예에 따른 온도 변화 감지 회로부의 온도 특성을 나타내는 그래프이다.
도 11은 본 발명의 제 1 실시예에 따른 2 비트 온도 보상 레퍼런스 전류 공급부의 회로도이다.
도 12은 본 발명의 제 1 실시예에 따른 멀티(N) 비트 온도 보상 레퍼런스 전 류 공급부의 회로도이다.
도 13은 본 발명의 제 1 실시예에 따른 2 비트 센싱 동작을 나타내는 그래프이다.
도 14는 본 발명의 제 2 실시예에 따른 상 변화 메모리 장치의 4-레벨 2-비트 저장에 관한 셀 특성 분포를 나타내는 그래프이다.
도 15는 본 발명의 제 2 실시예에 따른 온도 보상 상 변화 메모리 장치를 도시한 블록 다이어그램이다.
도 16은 본 발명의 제 2 실시예에 따른 온도 변화 감지 회로부의 상세 회로도이다.
도 17은 본 발명의 제 2 실시예에 따른 온도 변화 감지 회로부의 온도 특성을 나타내는 그래프이다.
도 18은 본 발명의 제 2 실시예에 따른 2 비트 온도 보상 레퍼런스 전압 공급부의 회로도이다.
도 19은 본 발명의 제 2 실시예에 따른 멀티(N) 비트 온도 보상 레퍼런스 전류 공급부의 회로도이다.
도 20은 본 발명의 제 2 실시예에 따른 2 비트 센싱 동작을 나타내는 그래프이다.

Claims (24)

  1. 상 변화 저항 소자를 포함하여 데이터의 리드/라이트가 이루어지는 셀 어레이;
    상기 셀 어레이 내의 온도에 따라 변화하는 온도 보상 전압을 출력하는 온도 변화 감지 회로부;
    상기 온도 보상 전압의 전압 레벨에 따라 변화하는 복수 개의 레퍼런스 전류를 출력하는 온도 보상 레퍼런스 전류 공급부; 및
    상기 복수 개의 레퍼런스 전류와 리드 전류를 비교 및 증폭하여 멀티 비트 데이터를 출력하는 센스 앰프를 포함하고,
    상기 온도 변화 감지 회로부는
    상기 셀 어레이 내의 온도에 따라 제 1 바이어스 전압 및 제 2 바이어스 전압을 생성하고, 상기 제 1 바이어스 전압 및 상기 제 2 바이어스 전압이 피드백되어 상기 온도 보상 전압을 생성하는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  2. 청구항 1에 있어서,
    상기 멀티 비트 데이터에 대응하는 구동 전압을 상기 셀 어레이에 공급하는 라이트 구동부를 더 포함하는 온도 보상 상 변화 메모리 장치.
  3. 청구항 1에 있어서,
    상기 온도 보상 전압은 상기 셀 어레이 내의 온도 상승에 대응하여 전압 레벨이 상승하는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  4. 청구항 1에 있어서,
    상기 온도 변화 감지 회로부는
    제 1 노드의 전압과 제 2 노드의 전압을 비교 및 증폭하여 상기 제 1 및 제 2 바이어스 전압을 생성하는 비교부;
    상기 제 1 및 제 2 바이어스 전압이 상기 제 1 노드 및 제 2 노드에 피드백되는 것을 제어하는 바이어스 전압 공급부; 및
    상기 제 1 노드로부터 제 1 저항과 제 1 바이폴라 트랜지스터를 통과하여 접지 단자로 흐르는 전류와 동일한 크기의 전류가 제 2 저항에 흐르도록 하는 전류 미러 회로부를 더 포함하는 온도 보상 상 변화 메모리 장치.
  5. 청구항 4에 있어서,
    상기 비교부는 상기 제 1 노드의 전압 강하에 의해 상기 제 1 바이어스 전압의 전압 레벨이 상승하는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  6. 청구항 4에 있어서,
    상기 비교부는 상기 제 2 노드의 전압 강하에 의해 상기 제 1 바이어스 전압의 전압 레벨이 하강하는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  7. 청구항 4에 있어서,
    상기 제 2 바이어스 전압은 활성화 신호가 하이 레벨이 되면 하강하는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  8. 청구항 4에 있어서,
    상기 바이어스 전압 공급부는 MOS 캐패시터에 충전되는 전하의 양에 의해 상기 제 1 및 제 2 바이어스 전압이 각각 상기 제 1 및 제 2 노드에 공급되는 것을 제어하는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  9. 청구항 8에 있어서,
    상기 MOS 캐패시터는 상기 제 1 및 제 2 바이어스 전압에 의해 제어되는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  10. 청구항 4에 있어서,
    상기 전류 미러 회로부는 상기 바이어스 전압에 의하여 제어되는 복수 개의 MOS 트랜지스터를 포함하는 온도 보상 상 변화 메모리 장치.
  11. 청구항 1에 있어서,
    상기 온도 보상 레퍼런스 전류 공급부는 상기 온도 보상 전압을 복수 개의 분배 전압으로 분배하고, 상기 복수 개의 분배 전압 각각을 상기 복수 개의 레퍼런스 전류로 변환하는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  12. 청구항 1에 있어서,
    상기 복수 개의 레퍼런스 전류는 상기 셀 어레이 내의 온도 상승에 대응하여 전류 레벨이 상승하는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  13. 상 변화 저항 소자를 포함하여 데이터의 리드/라이트가 이루어지는 셀 어레이;
    상기 셀 어레이 내의 온도에 따라 변화하는 온도 보상 전압을 출력하는 온도 변화 감지 회로부;
    상기 온도 보상 전압의 전압 레벨에 따라 변화하는 복수 개의 레퍼런스 전압을 출력하는 온도 보상 레퍼런스 전압 공급부; 및
    상기 복수 개의 레퍼런스 전압과 리드 전압을 비교 및 증폭하여 멀티 비트 데이터를 출력하는 센스 앰프를 포함하고,
    상기 온도 변화 감지 회로부는
    상기 셀 어레이 내의 온도에 따라 제 1 바이어스 전압 및 제 2 바이어스 전압을 생성하고, 상기 제 1 바이어스 전압 및 상기 제 2 바이어스 전압이 피드백되어 상기 온도 보상 전압을 생성하는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  14. 청구항 13에 있어서,
    상기 멀티 비트 데이터에 대응하는 구동 전압을 상기 셀 어레이에 공급하는 라이트 구동부를 더 포함하는 온도 보상 상 변화 메모리 장치.
  15. 청구항 13에 있어서,
    상기 온도 보상 전압은 상기 셀 어레이 내의 온도 상승에 대응하여 전압 레벨이 하강하는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  16. 청구항 13에 있어서,
    상기 온도 변화 감지 회로부는
    제 1 노드의 전압과 제 2 노드의 전압을 비교 및 증폭하여 상기 제 1 및 제 2 바이어스 전압을 생성하는 비교부;
    상기 제 1 및 제 2 바이어스 전압이 상기 제 1 노드 및 제 2 노드에 피드백 되는 것을 제어하는 바이어스 전압 공급부; 및
    상기 제 1 노드로부터 제 1 저항을 통과하여 접지 단자로 흐르는 전류와 동일한 크기의 전류가 제 2 저항에 흐르도록 하는 전류 미러 회로부를 더 포함하는 온도 보상 상 변화 메모리 장치.
  17. 청구항 16에 있어서,
    상기 비교부는 상기 제 1 노드의 전압 강하에 의해 상기 제 1 바이어스 전압의 전압 레벨이 상승하는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  18. 청구항 16에 있어서,
    상기 제 2 바이어스 전압은 활성화 신호가 하이 레벨이 되면 하강하는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  19. 청구항 16에 있어서,
    상기 바이어스 전압 공급부는 MOS 캐패시터에 충전되는 전하의 양에 의해 상 기 제 1 및 제 2 바이어스 전압이 각각 상기 제 1 및 제 2 노드에 공급되는 것을 제어하는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  20. 청구항 19에 있어서,
    상기 MOS 캐패시터는 상기 제 1 및 제 2 바이어스 전압에 의해 제어되는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  21. 청구항 16에 있어서,
    상기 전류 미러 회로부는 상기 바이어스 전압에 의하여 제어되는 복수 개의 MOS 트랜지스터를 포함하는 온도 보상 상 변화 메모리 장치.
  22. 청구항 13에 있어서,
    상기 온도 보상 레퍼런스 전압 공급부는 상기 온도 보상 전압을 복수 개의 분배 전압으로 분배하고, 상기 복수 개의 분배 전압 각각을 상기 복수 개의 레퍼런스 전압으로 변환하는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  23. 청구항 13에 있어서,
    상기 복수 개의 레퍼런스 전압은 상기 셀 어레이 내의 온도 상승에 대응하여 전압 레벨이 하강하는 것을 특징으로 하는 온도 보상 상 변화 메모리 장치.
  24. 청구항 13에 있어서,
    상기 센스 앰프는
    상기 셀 어레이로부터 인가된 리드 전류를 상기 리드 전압으로 변환하는 리드 전류 전압 변환부; 및
    상기 리드 전압과 상기 복수 개의 레퍼런스 전압을 비교 및 증폭하는 증폭기를 포함하는 온도 보상 상 변화 메모리 장치.
KR1020080076135A 2008-08-04 2008-08-04 온도 보상 상 변화 메모리 장치 KR100944328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080076135A KR100944328B1 (ko) 2008-08-04 2008-08-04 온도 보상 상 변화 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080076135A KR100944328B1 (ko) 2008-08-04 2008-08-04 온도 보상 상 변화 메모리 장치

Publications (2)

Publication Number Publication Date
KR20100015195A KR20100015195A (ko) 2010-02-12
KR100944328B1 true KR100944328B1 (ko) 2010-03-03

Family

ID=42088363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080076135A KR100944328B1 (ko) 2008-08-04 2008-08-04 온도 보상 상 변화 메모리 장치

Country Status (1)

Country Link
KR (1) KR100944328B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9361977B2 (en) 2014-02-04 2016-06-07 Samsung Electronics Co., Ltd. Reliable read operation for nonvolatile memory device with resistance material that reads data based on reference current
US9368201B2 (en) 2014-02-21 2016-06-14 Samsung Electronics Co., Ltd. Nonvolatile memory device having resistive memory cell and method sensing data in same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937841B2 (en) 2012-05-16 2015-01-20 SK Hynix Inc. Driver for semiconductor memory and method thereof
KR102104504B1 (ko) * 2014-01-28 2020-04-24 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템
KR102238647B1 (ko) 2014-10-01 2021-04-09 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102242561B1 (ko) 2014-10-02 2021-04-20 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR20180063684A (ko) 2016-12-02 2018-06-12 동아대학교 산학협력단 열 감지수단을 구비한 유아용 모빌 거치대

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0123827B1 (ko) * 1994-12-12 1997-11-25 김주용 반도체 소자의 셀프 리프레쉬 주기조절장치
KR20030012992A (ko) * 2001-08-06 2003-02-14 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치의 레퍼런스 전압발생 회로
KR20050118952A (ko) * 2004-06-15 2005-12-20 삼성전자주식회사 히스테리리스 특성을 갖는 온도 감지 회로
KR20070030474A (ko) * 2005-09-13 2007-03-16 주식회사 하이닉스반도체 반도체 집적회로의 내부전압 발생장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0123827B1 (ko) * 1994-12-12 1997-11-25 김주용 반도체 소자의 셀프 리프레쉬 주기조절장치
KR20030012992A (ko) * 2001-08-06 2003-02-14 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치의 레퍼런스 전압발생 회로
KR20050118952A (ko) * 2004-06-15 2005-12-20 삼성전자주식회사 히스테리리스 특성을 갖는 온도 감지 회로
KR20070030474A (ko) * 2005-09-13 2007-03-16 주식회사 하이닉스반도체 반도체 집적회로의 내부전압 발생장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9361977B2 (en) 2014-02-04 2016-06-07 Samsung Electronics Co., Ltd. Reliable read operation for nonvolatile memory device with resistance material that reads data based on reference current
US9368201B2 (en) 2014-02-21 2016-06-14 Samsung Electronics Co., Ltd. Nonvolatile memory device having resistive memory cell and method sensing data in same

Also Published As

Publication number Publication date
KR20100015195A (ko) 2010-02-12

Similar Documents

Publication Publication Date Title
KR100843144B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7548467B2 (en) Bias voltage generator and method generating bias voltage for semiconductor memory device
KR100809334B1 (ko) 상변화 메모리 장치
US7050328B2 (en) Phase change memory device
US7663910B2 (en) Phase change memory device
US7123535B2 (en) Semiconductor integrated circuit device
US8902628B2 (en) Resistive memory device and sensing margin trimming method thereof
KR100541816B1 (ko) 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
US8320171B2 (en) Phase change memory devices and memory systems including the same
KR100944328B1 (ko) 온도 보상 상 변화 메모리 장치
KR100895387B1 (ko) 상 변화 메모리 장치
JP5607870B2 (ja) 電流センス回路及びこれを備えた半導体記憶装置
US8243504B2 (en) Phase change memory device with reference cell array
KR100872165B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
US8310865B2 (en) Semiconductor memory device having diode cell structure
TWI470632B (zh) 偏壓產生器以及用於半導體記憶體裝置之產生偏壓之方法
KR100929304B1 (ko) 온도 보상 상 변화 메모리 장치
KR100944322B1 (ko) 상 변화 메모리 장치
KR100895399B1 (ko) 상 변화 메모리 장치
TWI751921B (zh) 記憶體裝置及操作其的方法
KR100905188B1 (ko) 상 변화 메모리 장치
KR20090056284A (ko) 상 변화 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee